JP2005107489A - 電気光学装置及びその製造方法 - Google Patents

Abstract

【課題】スイッチング素子として、ＴＦＤ（Thin Film Diode）などの非線形抵抗素子を使用することにより、横電界方式の液晶表示装置の製造工程を単純化する。
【解決手段】一対の基板のうちの一方は、電極基板として構成され、基板上には第１の電極群と、第２の電極群と、非線形抵抗素子と、画素電極とが形成されている。この構成により、非線形抵抗素子の一端には第２の電極群が接続され、非線形抵抗素子の他端には画素電極が接続される。また、画素電極は第１の電極と対向して配置される。第１又は第２の電極と画素電極に通電することにより、基板平面に略平行な方向にいわゆる横方向電界が発生し、液晶などの電気光学物質の配向が制御される。非線形抵抗素子は金属−絶縁層−金属のいわゆるＴＦＤ（ＭＩＭ）構造であるため、製造工程が単純であり、低コストでいわゆる横電界方式の表示装置を製作することができる。
【選択図】図２

Description

本発明は液晶表示装置などの電気光学装置に係り、特にいわゆる横電界方式の液晶表示装置に関する。

従来のＴＮ（Twisted Nematic）方式などの液晶表示装置は、２枚の透明基板間に液晶を封入し、各基板に設けられた透明電極により基板に垂直な方向に電界を印加することにより液晶分子の配向を制御する。これに対し、近年では、液晶に印加する電界の方向を基板にほぼ平行な方向とする方式が知られている（例えば特許文献１を参照）。これらは、横電界方式、ＩＰＳ（In-Plane Switching）方式などと呼ばれている。

上記の液晶表示装置では、スイッチング素子として薄膜トランジスタを用いたＴＦＴ(Thin Film Transistor）駆動方式を採用している。しかし、ＴＦＴ素子を形成するためには露光、現像、エッチングなどの処理を繰り返し行う必要があるため、製造工程が長くなり、そのコストも増加するという欠点がある。

なお、従来の縦電界駆動モードの液晶パネルにおいて、表示データに基づいてパルス幅変調又は電圧変調により信号電圧を生成する駆動方法が知られているが、表示画像に横筋むらや縦クロストークが発生し、表示品位が低下するという問題がある。この観点から、液晶パネルの画素電極間に遮蔽構造が提案されている（例えば特許文献１及び２を参照）。しかし、そのような遮蔽構造を採用すると、開口率が低下してしまうという問題がある。
特開２０００−１６２６０２号公報 特開２００３−８７７３４号公報 特開平１１−３３７９８０号公報

本発明は、スイッチング素子として、ＴＦＤ（Thin Film Diode）などの非線形抵抗素子を使用することにより、横電界方式の液晶表示装置の製造工程を単純化することを課題とする。

本発明の１つの観点では、一対の基板間に電気光学物質を挟持してなる電気光学装置において、前記基板の一方は、第１の電極群と、前記第１の電極群と絶縁層を介して交差する第２の電極群と、前記第２の電極群と一端において接続された非線形抵抗素子と、前記第１の電極群と対向し、かつ、前記非線形抵抗素子の他端と接続された画素電極と、を備える。

上記の電気光学装置は、例えば一対の基板間に電気光学物質として液晶を挟持した液晶表示装置とすることができる。一対の基板のうちの一方は、電極基板として構成され、その上に、第１の電極群と、第１の電極群と絶縁層を介して交差する第２の電極群と、第２の電極群と一端において接続された非線形抵抗素子と、第１の電極群と対向し、かつ、前記非線形抵抗素子の他端と接続された画素電極とが形成されている。この構成により、非線形抵抗素子の一端には第２の電極群が接続され、非線形抵抗素子の他端には画素電極が接続される。また、画素電極は第１の電極群と対向して配置される。よって、第１の電極群と画素電極に通電することにより、基板平面に略平行な方向にいわゆる横方向電界が発生し、その横方向電界により液晶などの電気光学物質の配向が制御される。また、非線形抵抗素子は金属−絶縁層−金属のいわゆるＴＦＤ（ＭＩＭ）構造であるため、製造工程が単純である。よって、低コストでいわゆる横電界方式の表示装置を製作することができる。

上記の電気光学装置の一態様では、前記非線形抵抗素子は、前記第１の電極群を構成する材料を酸化して形成することができる。また、前記絶縁層は、前記第１の電極群を酸化して形成することができる。こうして、例えば陽極酸化法その他の酸化工程により、絶縁層を容易に形成することができる。

上記の電気光学装置の他の一態様では、前記画素電極の一部は、前記絶縁層を介して前記第１の電極群に重なっている。これにより、その部分に保持容量を形成することができる。

上記の電気光学装置の他の一態様では、前記第１の電極群の一部を、前記第２の電極群を構成する材料により覆うことができる。また、前記第２の電極群の下層に、前記第１の電極群を構成する材料により下地電極を設けることができる。これにより、第１の電極群の一部、及び、第２の電極群をそれぞれ低抵抗化することができる。

上記の電気光学装置の他の一態様では、前記絶縁層は樹脂層とすることができる。この場合、前記樹脂層は、前記第１の電極群と前記第２の電極群とが交差する領域にのみ設けてもよく、前記非線形抵抗素子の領域を除く他の領域全体に設けてもよい。さらに、前記樹脂層をカラーフィルタ層と兼用とすることができる。これにより、別個にカラーフィルタ層を形成する必要がなくなる。

上記の電気光学装置の他の一態様では、前記第１の電極群における１つの電極線と、前記１つの電極線の両側に設けられた一対の非線形抵抗素子と、前記１つの電極線の両側に設けられた一対の画素電極とにより、１つの表示単位が構成される。これにより、片方の画素電極側が表示不良となっても、他方により表示が可能となる。

この場合、前記一対の非線形抵抗素子は、電気特性が異なることとしてもよい。また、前記一対の画素電極の各々は、前記１つの電極線との間の電極間隔が異なることとしてもよい。非線形抵抗素子の長さ及び／又は画素電極の電極間隔を異ならせることにより、各画素電極の領域における表示特性を異ならせ、視野角を改善することが可能となる。

また、上記の電気光学装置の他の一態様では、前記画素電極は、前記第２の電極群の一部により囲まれており、前記第１の電極群に走査電圧を印加し、前記第２の電極群に、表示データに基づいてパルス幅変調された駆動電圧を与える駆動回路と、を備えることができる。これにより、電気光学パネルに画像データを表示することができる。一般的な縦電界モードの液晶表示装置などでは、パルス幅変調を用いた駆動方式を採用した場合に、表示画像に横筋状の表示むらが発生することがあるが、上記の電気光学装置では、画素電極が第１の電極群により囲まれて電気的に遮蔽された構造を有するため、横筋状の表示むらの発生を防止することができる。

本発明の他の観点では、一対の基板間に電気光学物質を挟持してなる電気光学装置において、前記基板の一方は、前記一方の基板上に設けられた電極層と、前記電極層上に絶縁層を介して設けられた電極群と、前記電極群と一端において接続された非線形抵抗素子と、前記電極層上に前記絶縁層を介して設けられ、かつ、前記非線形抵抗素子の他端と接続された画素電極と、を備える。

上記の電気光学装置は、例えば一対の基板間に電気光学物質として液晶を挟持した液晶表示装置とすることができる。一対の基板のうちの一方は、電極層と、前記電極層上に絶縁層を介して設けられた電極群と、前記電極群と一端において接続された非線形抵抗素子と、前記電極層上に前記絶縁層を介して設けられ、かつ、前記非線形抵抗素子の他端と接続された画素電極とが設けられる。よって、電極層及び画素電極に通電することにより、基板平面に略平行な方向にいわゆる横方向電界が発生し、その横方向電界により液晶などの電気光学物質の配向が制御される。また、非線形抵抗素子は金属−絶縁層−金属のいわゆるＴＦＤ（ＭＩＭ）構造であるため、製造工程が単純である。よって、低コストでいわゆる横電界方式の表示装置を製作することができる。

上記の電気光学装置において、前記電極層を透明材料により構成すれば透過表示を行うことができ、反射材料により構成すれば反射表示を行うことができる。

また、上記の電気光学装置の他の一態様は、前記画素電極は、前記第１の電極群の一部により囲まれており、前記第１の電極群に走査電圧を印加し、前記第２の電極群に、表示データに基づいて電圧変調された駆動電圧を与える駆動回路と、を備えることができる。これにより、電気光学パネルに画像データを表示することができる。一般的な縦電界モードの液晶表示装置などでは、電圧変調を用いた駆動方式を採用した場合に、表示画像に縦クロストークが発生することがあるが、上記の電気光学装置では、画素電極が第１の電極群により囲まれて電気的に遮蔽された構造を有するため、縦クロストークの発生を防止することができる。

本発明の他の観点では、一対の基板間に電気光学物質を挟持してなる電気光学装置の製造方法は、一方の基板上に電極を形成し、酸化する第１工程と、前記電極の一部を分離し、第１の電極群及び非線形抵抗素子を形成する第２工程と、前記第１の電極群上に絶縁層を形成する第３工程と、前記第１の電極群と前記絶縁層を介して交差するとともに前記非線形抵抗素子の一端と接続された第２の電極群、及び、前記第１の電極群と対向するとともに前記非線形抵抗素子の他端と接続された画素電極を形成する第４工程と、を有する。

上記の電気光学装置は、例えば一対の基板間に電気光学物質として液晶を挟持した液晶表示装置とすることができる。非線形抵抗素子の一端には第１の電極群が接続され、非線形抵抗素子の他端には画素電極が形成される。また、画素電極は第１の電極群と対向して配置される。よって、第１の電極群と画素電極に通電することにより、基板平面に略平行な方向にいわゆる横方向電界が発生し、その横方向電界により液晶などの電気光学物質の配向が制御される。また、非線形抵抗素子は金属−絶縁層−金属のいわゆるＴＦＤ（ＭＩＭ）構造であるため、製造工程が単純である。よって、低コストでいわゆる横電界方式の表示装置を製作することができる。

上記の電気光学装置の製造方法において、前記絶縁層は前記第１の電極群を酸化することにより形成してもよく、前記第１の電極群上に樹脂層を塗布することにより形成してもよい。

また、前記第１の電極群の一部分上に前記第２の電極群を形成することにより、第１の電極群を低抵抗化することができる。また、前記第１工程において前記第２の電極群に対応する領域にも前記電極群を形成することにより、第２の電極群を低抵抗化することができる。

本発明の他の観点では、一対の基板間に電気光学物質を挟持してなる電気光学装置の製造方法は、一方の基板上に電極層を形成する第１工程と、前記電極層の一部を分離して非線形抵抗素子を形成する第２工程と、前記電極層上に絶縁層を形成する第３工程と、前記非線形抵抗素子の一端と接続された電極群、及び、前記非線形抵抗素子の他端と接続された画素電極を前記絶縁層上に形成する第４工程と、を有する。

上記の電気光学装置は、例えば一対の基板間に電気光学物質として液晶を挟持した液晶表示装置とすることができる。一対の基板のうちの一方は、電極層と、前記電極層上に絶縁層を介して設けられた電極群と、前記電極群と一端において接続された非線形抵抗素子と、前記電極層上に前記絶縁層を介して設けられ、かつ、前記非線形抵抗素子の他端と接続された画素電極とが設けられる。よって、電極層及び画素電極に通電することにより、基板平面に略平行な方向にいわゆる横方向電界が発生し、その横方向電界により液晶などの電気光学物質の配向が制御される。また、非線形抵抗素子は金属−絶縁層−金属のいわゆるＴＦＤ（ＭＩＭ）構造であるため、製造工程が単純である。よって、低コストでいわゆる横電界方式の表示装置を製作することができる。

以下、図面を参照して本発明の実施形態について説明する。

［液晶表示装置の全体構造］
図１に本発明を適用した液晶表示装置の概略構造を示す。液晶表示装置１００は、ＩＰＳ（In-Plane Switching）方式やＦＦＳ（Fringe Field Switching）方式などのいわゆる横電界方式の液晶表示装置である。従来の垂直駆動型の液晶表示装置は、２枚の透明基板間に挟持された液晶に対して、透明基板面に垂直な方向に駆動電界を与えて液晶の配向を駆動している。これに対し、横電界方式の液晶表示装置では、電極構造が形成された基板側において、透明基板面に略平行な方向に駆動電界を発生させて液晶分子の配向を制御する。

図１において、液晶表示装置１００は、シール材３を介して貼着された下側基板１０と上側基板２０との間に液晶を封入して構成される。なお、下側基板１０は、後述する横電界方式の電極構造が形成されるため、「電極基板」とも呼ばれる。

図１において、下側基板１０は、ガラス基板などの透明基板１１を備え、その透明基板１１の内面側（図中上側）には、後述する横電界方式の各種の電極構造１が形成される。また、電極構造１上には配向膜１３が形成される。一方、上側基板２０は同じくガラスなどの透明基板２１を備え、その内面側（図中下側）には、カラーフィルタ２２が形成され、さらにその下側に配向膜２３が形成される。電極構造１により、矢印に示すように横方向の電界Ｅが形成され、その電界Ｅにより液晶層内の液晶分子の配向が制御される。ここで、本発明では、電極構造１をＴＦＤ構造により形成することを基本的特徴とする。

以下、電極構造１の好適な実施形態について詳しく説明する。

［第１実施形態］
第１実施形態は、ＩＰＳ方式の電極構造１を備える。図２は、第１実施形態の電極構造の一部分の製造工程を示す平面図であり、図３及び図４はその部分断面図である。なお、図２は、縦方向に並んだ２画素分の領域を示している。また、図３は図２におけるＸ１−Ｘ１’断面図であり、図４は図２におけるＸ２−Ｘ２’断面図である。

電極構造１の製造方法は、図示のように、まず、工程Ｐ１として、透明基板１１上にタンタル（Ｔａ）などにより信号電極１１０を形成する。具体的には、タンタルをガラスの透明基板１１上にスパッタリングにより形成し、それをフォトリソグラフィーにより図示のような形状とする。さらに、これを陽極酸化などにより酸化して表面に酸化膜（ＴａＯｘ）を形成する。

次に、工程Ｐ２で、形成した信号電極１１０の一部を分離してＴＦＤ素子部１１１を形成する。次に、工程Ｐ３として、ＴＦＤ素子部１１１以外の信号電極１１０のみをさらに酸化して絶縁層１１２としての酸化膜（ＴａＯｘ）を形成する。そして、工程Ｐ４として、図示のように、ＴＦＤ素子部１１１上に画素電極１１４を形成するとともに、ＴＦＤ素子１１１及び信号電極１１０上に共通電極１１３を形成する。これら画素電極１１４及び共通電極１１３は例えばクロム（Ｃｒ）などにより形成される。具体的には、例えばクロムの薄膜をスパッタリングにより形成し、それをフォトリソグラフィーにより図示のような形状にする。こうして、ＴＦＤ素子部分１１５が形成される。

信号電極１１０に走査電圧を印加し、さらに共通電極１１３に駆動電圧を印加すると、図４（ｄ）に示すように、画素電極１１４と信号電極１１０との間に横方向電界Ｅが発生する。この横方向電界Ｅにより、液晶層内の液晶分子の配向が制御される。

なお、本実施形態では、図２に示すように、各画素領域内において信号電極１１０及び画素電極１１４は略「く」の字型に形成されているが、これは１つの画素を、図２の上方側から見た場合と下方側から見た場合の見え方を同等とし、視野角を改善するためであり、本発明において必須の構成ではない。即ち、信号電極１１０及び画素電極１１４を図２における縦方向に直線的に形成してもかまわない。

このように、ＩＰＳ方式の電極構造１において、スイッチング素子としてＴＦＤ素子を形成することにより、ＴＦＴ素子を形成する場合と比較して製造工程をかなり短縮することができる。

また、画素電極１１４は、平面視した場合に信号電極１１０により、共通電極１１５側以外の３方向を囲まれており、共通電極１１５により電気的に遮蔽（シールド）された構造となっている。これにより、後述するように隣接する画素電極や信号電極との間の寄生容量の影響を低減し、表示むらやクロストークを防止することが可能となる。

［第２実施形態］
次に、第２実施形態について説明する。第２実施形態に係る電極構造１の平面図を図５（ａ）に示し、そのＸ３−Ｘ３’における断面図を図５（ｂ）に示す。図２と比較するとわかるように、第２実施形態の電極構造１は基本的に第１実施形態のものと同様である。但し、第２実施形態では、破線で示す領域１１９において画素電極１１４ａを信号電極１１０と交差させ、保持容量を作り出している点が第１実施形態と異なる。

ＴＦＤ素子部１１５の容量をＣTFDとし、領域１１９の保持容量をＣPIXとした場合、両者の比：ＣPIX／ＣTFD＝６〜１２程度とすることにより、良好なコントラストを得ることが可能となる。

具体的な製造方法は、図２〜４を参照して説明した第１実施形態とほぼ同様であり、工
程Ｐ４において、クロムをスパッタリングにより形成した後、フォトリソグラフィーにより画素電極１１４ａをパタ−ニングする際に、領域１１９において画素電極１１４ａが信号電極１１２と交差するようにすればよい。

［第３実施形態］
次に、第３実施形態について説明する。第３実施形態の第１実施例による電極構造１の平面図を図６（ａ）に示し、そのＸ４−Ｘ４’における断面図を図６（ｂ）に示す。第３実施形態の第１実施例の電極構造は基本的に第１実施形態のものと同様である。但し、第３実施形態では、図６（ａ）に示されるように、信号電極１１０上にもクロムの電極１１６又は１１７を形成して、信号電極１１０を低低抗化している。第１実施形態で説明したように、工程Ｐ３では、信号電極１１０を陽極酸化することにより、信号電極１１０の表面上に絶縁層１１２として酸化膜が形成される。その結果、信号電極１１０はその酸化膜１１２の分だけ膜厚が減少し、抵抗が大きくなる。そこで、第３実施形態では、信号電極１１０上にさらにクロムの電極１１６又は１１７を形成して、信号電極１１０を低低抗化している。

なお、電極１１６は信号電極１１０の一部にのみクロムの電極を形成した例であり、電極１１７は信号電極１１０のほぼ全域（画素電極を挟む領域）に形成した例である。なお、実際には、電極構造１の全領域について、電極１１６又は１１７のいずれか一方を形成してもよいし、両者を組み合わせて形成してもよい。

電極１１６又は１１７が形成された部分では、図６（ｂ）に示すように、タンタルの信号電極１１０上にタンタル酸化物の絶縁層１１２が形成され、その上にさらにクロムの電極１１６又は１１７が形成されることになる。このように、信号電極１１０上にクロムの電極１１６又は１１７を形成することにより、信号電極部分を低低抗化することができる。なお、クロムの電極１１６又は１１７の形成は、第１実施形態においてクロムの画素電極１１４及び共通電極１１３を形成する工程Ｐ４で同時に行うことができる。即ち、工程Ｐ４ａとして、クロムをスパッタリングにより形成した後、フォトリソグラフィーにより、画素電極１１４、共通電極１１３及び電極１１６（又は１１７）をパターニングすればよい。クロムの電極１１６,１１７を形成するために新たな工程を追加する必要はないので、工程数を増加させることなく、信号電極１１０の低抵抗化が可能となる。

上記の例では、図６（ｂ）に示すように、タンタルの信号電極１１０とクロムの電極１１６との間にタンタル酸化物の絶縁層１１２が介在する。よって、信号電極に与えられる駆動電圧のうち、高周波成分については信号電極１１０とクロムの電極１１６とは高周波的に短絡状態となり低抵抗化が図れるが、低周波及び直流成分についてはタンタル酸化物の絶縁層１１２が介在するため低抵抗化が不十分となりうる。

そこで、以下に述べる第３実施形態の第２実施例では、図７に示すように、クロムの電極１１６を形成する領域では、信号電極１１０上のタンタル酸化物の絶縁層１１２を除去し、信号電極１１０上に直接クロムの電極１１６を形成する。これにより、図７（ｂ）に示すように、信号電極１１０の部分では、タンタルの信号電極１１０上に絶縁層を介さずにクロムの電極１１６が形成されることになり、高周波成分のみならず、低周波成分及び直流成分に対しても低低抗化が実現される。

この場合の製造方法は、工程Ｐ３までは第２実施形態のものと同様である。工程Ｐ３で絶縁層１１２が形成された後、工程Ｐ４ｂにおいて、クロムの電極１１６を形成する領域の絶縁層１１２を除去し、その上にクロムの電極１１６を形成すればよい。もちろん、画素電極１１４及び共通電極１１３も同じ工程Ｐ４ｂにおいて形成される。

なお、これらはクロムの電極１１７についても同様である。同様に信号電極を低低抗化するために、工程Ｐ１に先だって、タンタルの信号電極１１０の下にクロムなどの下地電極を形成することとしてもよい。

以上のように第３実施形態では、画素電極１１４及び共通電極１１３の形成工程において、さらに信号電極１１０上に電極１１６又は１１７を形成することにより、信号電極を低抵抗化することができる。

なお、本実施形態においても第２実施形態を同時に適用し、保持容量を確保することが
可能である。

［第４実施形態］
次に、第４実施形態について説明する。第３実施形態は信号電極を低低抗化するものであったが、第４実施形態は共通電極１１３を低抵抗化するものである。図８に、第４実施形態における電極構造の製造工程を平面図により示す。図２と比較すると理解されるように、第４実施形態では、共通電極１１３が形成される領域に、予めタンタルの下地電極１１８を形成しておく。これにより、共通電極１１３の部分は、タンタルの下地電極１１８上にクロムの共通電極１１３が形成された層構造となる。これは、第３実施形態の図７に示した例と同様であり、間に絶縁層が介在しないので直流成分から高周波成分に至るまで低低抗化が可能となる。

製造工程は、タンタルの下地電極１１８を形成する以外は、第１実施形態と基本的に同一である。即ち、図８に示すように、工程Ｐ１１においてタンタルの信号電極１１０及び下地電極１１８を形成する。次に、工程Ｐ１２において、信号電極１１０の一部を分離してＴＦＤ素子部１１１を形成し、工程Ｐ１３において信号電極１１０上に陽極酸化などによりタンタル酸化物の絶縁層１１２を形成する。そして、工程Ｐ１４において、クロムなどの画素電極１１４及び共通電極１１３を形成する。このとき、共通電極１１３は工程Ｐ１１で形成された下地電極１１８上に形成されるので、共通電極部分の低抵抗化が可能となる。

なお、工程Ｐ１１において、タンタルの信号電極１１０を形成した後、陽極酸化を行った場合は、第３実施形態のうち図６に示したものと同様に、タンタルの下地電極１１８とクロムの共通電極１１３との間にタンタル酸化物の絶縁層が介在することになるので、直流及び低周波成分に対する低抵抗化の効果は低下することが予想される。これに対し、工程Ｐ１１において信号電極１１０及び下地電極１１８を陽極酸化しないこととすれば、下地電極１１８と共通電極１１３との間にタンタル酸化物の絶縁層が介在しないので、直流から高周波成分に至るまで、低抵抗化が可能となる。

なお、第４実施形態による共通電極の低低抗化は、第３実施形態による信号電極の低抵抗化と同時に適用することができる。また、本実施形態においても第２実施形態を同時に適用し、保持容量を確保することが可能である。

［第５実施形態］
次に、第５実施形態について説明する。上述の第１〜第４実施形態においては、信号電極１１０と共通電極１１３とを絶縁するために、タンタルなどの信号電極１１０を陽極酸化し、タンタル酸化物の絶縁層１１２を形成している。これに対し、第５実施形態では、タンタル酸化物の絶縁層１１２を形成する代わりに、信号電極１１０上にアクリルなどの樹脂により絶縁層を形成し、信号電極１１０と共通電極１１３とを絶縁する。

図９に、第５実施形態の第１実施例による電極構造の製造工程を平面図により示す。まず、工程Ｐ２１においてガラスなどの透明基板１１上にタンタルなどの信号電極１１０を形成して酸化し、工程Ｐ２２においてその一部を分離してＴＦＤ素子部１１１を形成する。ここまでは、第１実施形態における工程Ｐ１及びＰ２と同様である。

次に、工程Ｐ２３において、信号電極１１０を覆うように、アクリルなど透明樹脂の絶縁層１２０を形成する。これは例えばアクリル樹脂を信号電極１１０上に塗布することにより行うことができる。次に、工程Ｐ２４において、信号電極１１０と共通電極１１３とが交差する領域１２１以外の領域において、形成した絶縁層１２０を除去する。これにより、図９に示すように、信号電極１１０のうち、共通電極１１３と交差する領域１２１のみに樹脂絶縁層が残ることになる。

そして、工程Ｐ２５において、第１実施形態などと同様に、クロムなどの画素電極１１４及び共通電極１１３を形成する。このとき、領域１２１においては、工程Ｐ２３及びＰ２４において樹脂絶縁層が形成された上に共通電極１１３が形成される。よって、信号電極１１０と共通電極１１３との間に樹脂絶縁層が介在することにより、両電極は電気的に絶縁される。

次に、第５実施形態の第２実施例について説明する。図９に示した第１実施例では、工程Ｐ２３において信号電極全体を覆うようにアクリルなどの絶縁層１２０を形成した後、工程Ｐ２４において信号電極１１０と共通電極１１３が交差する領域１２１のみ絶縁層１２０を残し、他の領域の絶縁層１２０を除去した。その結果、最終的には、信号電極１１０と共通電極１１３とが交差する領域１２１のみに樹脂の絶縁層が残った構造となっている。これに対し、図１０に示す第２実施例では、共通電極１１３とＴＦＤ素子部１１１とが導通する領域１２３のみ樹脂絶縁層を除去する。よって、信号電極１１０と共通電極１１３とが交差する領域１２１を含む、他の領域には樹脂絶縁層が残った構造となる。

基本的な電極構造としては、信号電極１１０と共通電極１１３が交差する部分では両電極を絶縁することが必要であり、かつ、画素電極１１４及び共通電極１１３はＴＦＤ素子部１１１と導通する必要がある。よって、図９の例では、信号電極１１０と共通電極１１３とが交差する部分のみに樹脂絶縁層を残し、ＴＦＤ素子１１１の部分では樹脂絶縁層を除去している。これに対し、図１０の例では、信号電極１１０と共通電極１１３とが交差する部分を含む全体領域に樹脂絶縁層を残し、ＴＦＤ素子部１１１の領域１２３のみ樹脂絶縁層を除去して、ＴＦＤ素子１１１と画素電極１１４及び共通電極１１３との導通を可能としている。

図１０に、第２実施例の電極構造の製造工程を平面図により示す。まず、工程Ｐ３１で信号電極１１０を形成して酸化し、工程Ｐ３２でその一部を分離してＴＦＤ素子部１１１を形成する。次に、信号電極１１０及びＴＦＤ素子部１１１を覆うように、アクリルなどの透明樹脂により絶縁層１２０を形成する。ここまでは、図９に示した例の工程Ｐ２１〜Ｐ２３と同様である。

次に、工程Ｐ３４で、ＴＦＤ素子部１１１の領域１２３のみにおいて、アクリルの絶縁層１２０を除去する。そして、絶縁層１２０上にクロムなどの画素電極１１４及び共通電極１１３を形成する。ＴＦＤ素子部１１１の領域１２３では、工程Ｐ３４で樹脂絶縁層が除去されているので、ＴＦＤ素子１１１と画素電極１１４及び共通電極１１３との導通が確保される。

また、ＴＦＤ素子１１１の領域１２３以外の領域にはアクリルの絶縁層が残っているので、信号電極１１０と共通電極１１３との間にはアクリルの絶縁層が介在しており、信号電極１１０と共通電極１１３との絶縁も確保される。

なお、本実施形態においても第２実施形態を同時に適用し、保持容量を確保することが可能である。

図１１に、第５実施形態の応用例を示す。図１０に示した例では、ＴＦＤ素子部１１１の領域１２３以外にアクリルの絶縁層１２０が残っているが、図１１に示す応用例では、このアクリルの絶縁層１２０をカラーフィルタ層とする。図１１は、ＲＧＢのサブピクセルから構成される縦方向の２画素分の電極構造を示している。各サブピクセル内の電極構造は図１０に示したものと同様であり、ＴＦＤ素子部１１１の領域１２３以外の領域にＲＧＢ各色のカラーフィルタと兼用のアクリル絶縁層が形成されている。このアクリル絶縁層は、図１１の左側から、赤色カラーフィルタとしても機能するアクリル絶縁層１２０Ｒ、緑色カラーフィルタとしても機能するアクリル絶縁層１２０Ｇ、及び、青色カラーフィルタとしても機能するアクリル絶縁層１２０Ｂにより構成されている。これら３つのサブピクセルにより、カラー１画素が構成される。

カラーフィルタと兼用のアクリル絶縁層１２０Ｒ〜１２０Ｂは、例えぱ各色の顔料を分散したアクリル樹脂のレジストを塗布し、露光、現像及び必要なエッチングを行うことにより形成することができる。このように、アクリルの絶縁層をカラーフィルタ層と兼用とすることにより、図１に示す上側基板２０側のカラーフィルタ層２２を省略することができ、製造工程の簡略化が可能となる。

［第６実施形態］
次に、第６実施形態について説明する。第６実施形態は、電極構造１における各電極の形状の変形に関する。図１２に第６実施形態による電極構造１の例を示す。上記の第１〜第５実施形態では、信号電極１１０及び画素電極１１４を略「く」の字型に形成したが、図１２に示す第６実施形態では、信号電極１１０及び画素電極１１４を略「へ」の字型に形成している。なお、各電極の製造方法は基本的に第１実施形態と同様である。即ち、ガラスなどの透明基板１１上にまずタンタルの信号電極１１０を形成し、必要に応じて陽極酸化した後、その一部を分離してＴＦＤ素子部１１１を形成する。次に、信号電極１１０を陽極酸化して、信号電極１１０上にタンタル酸化物により絶縁層１１２を形成し、さらにクロムなどにより画素電極１１４及び共通電極１１３を形成する。

なお、本実施形態の電極構造においても、第１実施形態と同様に、上述の第２〜第５実
施形態を適用することが可能である。

［第７実施形態］
次に、第７実施形態について説明する。第７実施形態は、電極構造１における各電極の配列の応用に関する。上述の第１〜第６実施形態では、画素電極の両側に信号電極を形成し、横方向電界を発生させているが、第７実施形態では、１本の信号電極の両側にＴＦＤ素子及び画素電極を略対称に形成し、これにより１画素（１サブピクセル）を形成する。

図１３に、第７実施形態に係る電極構造の第１実施例を示す。図示のように、絶縁層１１２により覆われた１本の信号電極１１０の両側にＴＦＤ素子部１１１を形成し、各々に導通するように一対の画素電極１１４を形成する。また、信号電極１１０と略直交するように共通電極１１３を形成する。１本の信号電極１１０と一対の画素電極１１４を含む領域１３０が１つのサブピクセルを形成する。この電極構造によれば、例えば図２に示す第１実施形態の電極構造と比較すると、一対の画素電極１１４により１本の信号電極１１０を共用している分、１サブピクセル当たりの開口率を向上させることができる。また、一対のＴＦＤ素子１１１及び画素電極１１４により１つのサブピクセルを構成しているので、一方のＴＦＤ素子１１１が不良となった場合でも、他方のＴＦＤ素子１１１が正常に動作していれぱ、そのサブピクセル自体が表示不能となることが避けられるという利点もある。

さらには、信号電極１１０と、その両側に形成された画素電極１１４との距離、即ち電極間隔Ｄを１つのサブピクセル内で異ならせることにより、視野角の改善が可能となる。具体的には、図１３に示すように、信号電極１１０と左側の画素電極１１４との電極間隔をＤ１、信号電極１１０と右側の画素電極１１４との電極間隔をＤ２とし、Ｄ１とＤ２とを異ならせる。これにより、信号電極１１０の両側において、画素電極１１４との間に発生する横方向電界の強度を異ならせることができる。よって、１つのサブピクセル１３０内の左右の領域で、駆動特性（液晶に対して印加する駆動電圧と、それに対する液晶層の透過率との関係を示す特性）を異ならせることができる。よって、電極間隔Ｄ１及びＤ２を適切に設定し、駆動特性を調整することにより、駆動電圧が変化しても、１サブピクセル全体として所定の透過率が得られるようにし、視野角を改善することが可能となる。さらに、電極間隔Ｄ１及びＤ２を調整することにより、１サブピクセル１３０内の左右の領域で駆動特性を異ならせ、一方を透過領域、他方を反射領域とすることもできる。

図１４に、第７実施形態に係る電極構造の第２実施例を示す。図示のように、第２実施例は、略直交するように形成された信号電極１１０と共通電極１１３の上下左右の周辺４領域にそれぞれＴＦＤ素子部１１１及び画素電極１１４を形成し、それら４領域により１つのサブピクセルを形成する。これにより、４領域のうち３領域においてＴＦＤ素子部１１１に不良が生じても、残る１領域により表示が可能となる。また、第１実施例と同様に、各領域における電極間距離を異ならせることにより、各領域を透過領域又は反射領域として使用したり、視野角を改善することができる。

図１５に、第７実施形態に係る電極構造の第３実施例を示す。この例では、図１４に示す第２実施例と同様に、略直交して形成された信号電極１１０と共通電極１１３とにより形成される周辺４領域にそれぞれＴＦＤ素子部１１１及び画素電極１１４を形成する。さらに、図１５の第３実施例では、ＴＦＤ素子部１１１の大きさをそれぞれ異ならせている。ＴＦＤ素子部１１１の大きさを異ならせると、スイッチング素子であるＴＦＤ素子の駆動特性が異なることとなり、印加される駆動電圧に対する液晶層の透過率の特性を各領域毎に異ならせることができる。よって、先に述べた電極間距離Ｄを調整するのと同様に、各領域を透過領域又は反射領域として使用したり、各領域で異なる特性を実現して１つのサブピクセル全体としての視野角を改善することができる。

［第８実施形態］
次に、第８実施形態について説明する。上述の第１〜第７実施形態は横電界方式としてＩＰＳ方式を使用したものであったが、第８実施形態ではその代わりにＦＦＳ方式を使用する。上述のように、ＩＰＳ方式は、ガラス基板などの透明基板１１上に線状の信号電極及び画素電極を形成し、それらに通電することにより生じる横方向電界により液晶分子の配向を制御するものである。これに対し、ＦＦＳ方式は、画素領域のうち、ＴＦＤ素子部を除く表示領域において透明基板上に信号電極層を形成するとともに、絶縁層を介してその上に線状の画素電極を形成し、両電極間に略横方向の電界を発生させるものである。

図１６に第８実施形態の第１実施例による電極構造を示す。図１６（ａ）は電極構造の平面図であり、図１６（ｂ）はＸ６−Ｘ６’における断面図である。図示のように、透明基板１１上に、表示領域に対応する範囲に渡って信号電極２１０を形成し、その一部をＴＦＤ素子部２１１として分離する。次に、信号電極２１０上に絶縁層２２０を形成し、次にＴＦＤ素子部２１１の領域２２２のみ絶縁層２２０を除去し、さらに絶縁層２２０上にクロムなどの画素電極２１４及び共通電極２１３を形成する。なお、画素電極２１４に加え、必要に応じて複数の補助画素電極２２７を形成してもかまわない。信号電極２１０と共通電極２２０は絶縁層２２０により絶縁され、かつ、ＴＦＤ素子部１１１の領域２２２では絶縁層２２０が除去されているので、画素電極２１４及び共通電極２１３とＴＦＤ素子部１１１との導通が確保される。

この構成により、図１６（ｂ）に示すように、信号電極２１０上に絶縁層２２０を介して画素電極２１４及び２２７が配置された構造となり、画素電極と信号電極との間に略横方向の電界Ｅが形成される。この電界Ｅにより液晶分子の配向が制御される。信号電極２１０としては、ＩＴＯ（Indium-TinOＸide）などの透明電極を形成することにより、透過表示を行うことができる。なお、信号電極２１０の全体をＩＴＯで形成する代わりに、信号電極の周囲のみをタンタルなどにより形成し、その内側領域（画素領域のうち表示領域に対応する中央部分）にＩＴＯの電極を形成することとしてもよい。また、絶縁層２２０としては、アクリル樹脂などの透明樹脂を用いることが好ましい。

図１７に第８実施形態の第２実施例の電極構造を示す。図１７（ａ）は電極構造の平面図であり、図１７（ｂ）はＸ７−Ｘ７’における断面図である。第２実施例では、図１７に示すように、信号電極２１０としてアルミニウムなどの反射材料を使用する。これにより反射表示を行うことができる。また、信号電極２１０の全体をアルミニウムなどの反射材料で形成する代わりに、信号電極２１０の周囲のみをタンタルなどにより形成し、その内側領域（画素領域のうち表示領域に対応する中央部分）にアルミニウムなどの反射材料で電極を形成することとしてもよい。

［第９実施形態］
次に、第９実施形態について説明する。第９実施形態は、第８実施形態において説明したＦＦＳ方式の電極構造において、１画素（サブピクセル）領域内に透過領域及び反射領域を同時に形成する方法に関する。図１８（ａ）に、１画素（サブピクセル）内に透過領域と反射領域とを備えるＦＦＳ方式の電極構造例を示す。信号電極２１０ａはＩＴＯなどの透明電極であり、透過領域を構成する。また、信号電極２１０ｂはアルミニウムなどの反射電極であり、反射領域を構成する。それら信号電極２１０ａ及び２１０ｂ上に透明絶縁層２２０が形成されている。ＴＦＤ素子部２１１の領域２２２においては透明絶縁層２２０が除去され、ＴＦＤ素子部２１１と画素電極２１４及び共通電極２１３とが導通して、スイッチング素子としてのＴＦＤ素子を形成している。これにより、半透過反射型の表示が可能となる。

図１８（ｂ）は、透過領域と反射領域を上下逆にしたものであり、信号電極２１０ｃはアルミニウムなどの反射電極であり、信号電極２１０ｄはＩＴＯなどの透明電極である。このように、信号電極としてＩＴＯなどの透明電極とアルミニウムなどの反射電極を同一画素内に形成することにより、半透過反射表示が実現できる。

［第１０実施形態］
次に、第１０実施形態について説明する。第９実施形態はＦＦＳ方式の電極構造において１画素内に透過領域と反射領域とを形成した例であったが、第１０実施形態はＩＰＳ方
式の電極構造において１画素内に透過領域と反射領域を形成する例である。

図１９に第１０実施形態の電極構造の平面図を示す。ガラス基板などの透明基板１１上にタンタルなどにより信号電極３１０を形成するとともに、信号電極３１０に囲まれた領域の一部（図１９の例では下側半分）に反射層３４１を形成する。なお、反射層３４１は絶縁性物質で形成するか、または、信号電極３１０とは絶縁させて形成する。信号電極３１０及び反射層３４１の上にアクリル樹脂などにより透明絶縁層３２０を形成し、ＴＦＤ素子部３１１に対応する領域３２２のみ透明絶縁層３２０を除去し、クロムなどにより画素電極３１４及び共通電極３１３を形成する。これにより、反射層３４１が形成された領域が反射領域として機能し、反射層３４１が形成されていない領域が透過領域として機能することとなり、半透過反射型表示が可能となる。

なお、図１９の例では反射層３４１を表示領域の下側半分に形成しているが、代わりに上側半分に形成することも可能である。また、上記の例では、電極基板１０側に反射層３４１を形成しているが、ＩＰＳ方式の場合は反射層３４１は信号電極１１０と絶縁され、ＦＦＳ方式の場合のように横方向電界の発生に寄与しないので、対向基板２０側に形成してもかまわない。

［第１１実施形態］
次に、第１１実施形態について説明する。第１１実施形態は、ＩＰＳ方式における電界強度の調整に関する。前述のように、１つの画素領域内において、部分的に反射層を形成することにより、半透過反射型の表示が可能となるのであるが、透過光は液晶層を１回しか通過しないのに対して、反射光は液晶層を２回通過するので、透過光と反射光では液晶層の通過により与えられる複屈折量が相違することとなる。そこで、信号電極と画素電極との電極間距離を調整することにより、電界強度を調整し、透過光と反射光の複屈折量を調整する。

図２０に、本実施形態による電極構造例を示す。既に説明したＩＰＳ方式の電極構造において、上側の領域を透過領域１５１とし、下側の領域を反射領域１５２とする。反射領域１５２の電極間隔Ｄ４を透過領域１５１の電極間隔Ｄ３の約２倍とすることにより、反射領域１５２における電界強度を透過領域１５１における電界強度の１／２とすることができる。これにより、透過領域１５１を１回のみ通過する透過光と、反射領域１５２を２回通過する反射光の複屈折量を同等とすることができる。

このように構成すると、図２０から理解されるように、透過領域１５１より反射領域１５２の方が、電極が占める面積が広くなる。よって、本実施形態による電極構造を透明基板１１上に配列する際には、図２１に示すように、隣接する画素における透過領域１５１と反射領域１５２とが隣接する組み合わせで各画素を形成すれば、透明基板１１上におけるスペース消費の無駄を低減することが可能となる。

［第１の駆動方法］
次に、上述の電極構造を有する液晶表示装置１００の第１の駆動方法について説明する。

（電気的構成）
はじめに、上記の実施形態に係る液晶表示装置１００の駆動回路の構成について説明する。図２２は、液晶表示装置１００の駆動回路の概略構成を模式的に示すブロック図である。

この図に示されるように、液晶表示装置１００には、複数のデータ線１２１２（信号電極１１０に対応）が列（Ｙ）方向に延在して形成される一方、複数の走査線（共通電極１１３に対応）１３１２が行（Ｘ）方向に延在して形成されるとともに、データ線１２１２と走査線１３１２との各交差に対応して画素１１１６（画素電極１１４などに対応）が形成されている。さらに、各画素１１１６は、液晶容量１１１８と、二端子型スイッチング素子の一例であるＴＦＤ（Thin Film Diode：薄膜ダイオード）１２２０との直列接続からなる。このうち、液晶容量１１１８は、後述するように、画素電極１１１６とデータ線１２１２との間に存在する、電気光学物質の一例たる液晶層の容量となっている。

なお、この実施形態にあっては、説明の便宜上、走査線１３１２の総数を１６０本とし、データ線１２１２の総数を１２０本として、１６０行×１２０列のマトリクス型表示装置として説明するが、本発明をこれに限定する趣旨ではない。

Ｙドライバ１３５０は、一般には走査線駆動回路と呼ばれるものであり、走査信号Ｙ１、Ｙ２、Ｙ３、…、Ｙ１６０を、それぞれ１行目、２行目、３行目、…、１６０行目の走査線１３１２に供給するものである。詳細には、Ｙドライバ１３５０は、１６０本の走査線１３１２を後述するような順番で１本ずつ選択して、選択した走査線１３１２には選択電圧を、他の走査線１３１２には非選択電圧を、それぞれ供給するものである。

また、Ｘドライバ１２５０は、一般にはデータ線駆動回路と呼ばれるものであり、Ｙドライバ１３５０により選択された走査線１３１２に位置する画素１１１６に対し、データ信号Ｘ１、Ｘ２、Ｘ３、…、Ｘ１２０を、表示内容に応じてそれぞれ対応するデータ線１２１２を介して供給するものである。なお、Ｘドライバ１２５０およびＹドライバ１３５０の詳細構成については後述することとする。

一方、制御回路１４００は、Ｘドライバ１２５０およびＹドライバ１３５０に対して、後述する階調データや、各種制御信号、クロック信号などを供給して、両者を制御するものである。また、駆動電圧形成回路１５００は、電圧±Ｖ_Sと電圧±Ｖ_D／２とをそれぞれ生成するものである。

ここで、本実施形態において、電圧±Ｖ_Sは、走査信号における選択電圧として用いられ、また、電圧±Ｖ_D／２は、走査信号における非選択電圧と、データ信号におけるデータ電圧とで兼用される構成となっている。なお、非選択電圧とデータ電圧とを兼用するのではなく、異ならせても良いが、駆動電圧形成回路５００が生成すべき電圧数が増加する分だけ、構成が複雑化する。

また、本実施形態において、走査線１３１２やデータ線１２１２に印加される電圧の極性基準は、データ線１２１２に印加されるデータ電圧±Ｖ_D／２の中間電圧（仮想電圧）であり、これよりも高電位側を正極とし、低電位側を負極としている。

（制御回路）
次に、図２２における制御回路１４００によって生成される制御信号やクロック信号などの各種信号のうち、Ｙ（垂直走査）側に用いられる信号について説明する。

第１に、スタートパルスＤＹは、図２４に示されるように、１垂直走査期間（１Ｆ）の最初に出力されるパルスである。

第２に、クロック信号ＹＣＫは、Ｙ側の基準信号であり、同図に示されるように、１水平走査期間（１Ｈ）の周期を有する。

第３に、極性指示信号ＰＯＬは、走査信号における選択電圧の極性を指示するための信号であり、図２６に示されるテーブルにしたがって出力されて、図２４に示されるような論理レベルをとる。詳細には、極性指示信号ＰＯＬにあって、１ブロックを構成する４本の走査線が選択される４水平走査期間（ブロック期間）では、１水平走査期間（１Ｈ）毎に論理レベルが反転し、次のブロック期間において最初の１水平走査期間での論理レベルは、直前ブロックにおいて最後の１水平走査期間での論理レベルと同一となっている。さらに、極性指示信号ＰＯＬでは、交流駆動化のために、ある垂直走査期間（フレーム）と、その直前・直後の垂直走査期間とにおいても、論理レベルが反転した関係となっている。なお、図２４において「＋」は、正極の選択電圧を印加することを意味し、「−」は、負極の選択電圧を印加することを意味する。

次に、Ｘ（水平走査）側に用いられる信号について説明する。

第１に、スタートパルスＤＸは、図２８に示されるように、１行分の階調データＤpixの供給開始タイミングにおいて出力されるパルスである。ここで、階調データＤpixは、画素の階調を指示するデータであり、本実施形態では、便宜上、３ビットする。したがって、本実施形態に係る表示装置は、３ビットの階調データＤpixにしたがって８（＝２³）階調の濃淡表示を画素毎に行うものとなる。

第２に、クロック信号ＸＣＫは、Ｘ側の基準信号であり、その周期は、同図に示されるように、階調データＤpixの１画素分が供給される期間に相当している。

第３に、ラッチパルスＬＰは、１水平走査期間（１Ｈ）の開始時に立ち上がるパルスであって、図２８に示されるように、１行分の階調データＤpixが供給された後のタイミングにて出力されるパルスである。

第４に、階調コードパルスＧＣＰは、図２９に示されるように、１水平走査期間（１Ｈ）において、中間階調に応じた期間の位置にそれぞれ配列するパルスである。ここで、本実施形態において、３ビットの階調データＤpixが、（０００）であれば白色表示を指示する一方、（１１１）であれば黒色表示を指示するものとすると、階調コードパルスＧＣＰは、１水平走査期間（１Ｈ）において、白色または黒色を除く灰色の（１１０）、（１０１）、（１００）、（０１１）、（０１０）、（００１）の６個に対応してパルスを配列したものとなっている。なお、図２９において、階調コードパルスＧＣＰは、実際には、画素の印加電圧−濃度特性（Ｖ−Ｉ特性）を考慮して設定される。

（Ｙドライバ）
次に、Ｙドライバ１３５０の詳細について説明する。図２３は、このＹドライバ１３５０の構成を示すブロック図である。この図において、シフトレジスタ１３５２は、走査線１３１２に総数に対応した１６０ビットシフトレジスタである。

詳細には、シフトレジスタ１３５２は、１垂直走査期間の最初に供給されるスタートパルスＤＹをクロック信号ＹＣＫにしたがって順次シフトして、転送信号ＹＳ１、ＹＳ２、ＹＳ３、…、ＹＳ１６０として順次出力するものである。ここで、転送信号ＹＳ１、ＹＳ２、ＹＳ３、…、ＹＳ１６０は、それぞれ１行目、２行目、３行目、…、１６０行目の走査線１３１２にそれぞれ１対１に対応するものであって、いずれかの転送信号がＨレベルになると、それに対応する走査線１３１２を選択すべきであることを意味する。

次に、転送信号ＹＳ１、ＹＳ２、ＹＳ３、…、ＹＳ１６０は、それぞれ各行に対応して設けられたＡＮＤ回路１３５３の一端に供給されている。一方、各行のＡＮＤ回路１３５３の他端には、制御信号ＩＮＨの反転信号が共通に供給されている。ただし、本実施形態において制御信号ＩＮＨは、常時Ｌレベルであるので、各行のＡＮＤ回路１３５３の出力は、それぞれ転送信号ＹＳ１、ＹＳ２、ＹＳ３、…、ＹＳ１６０、そのままとなる。

続いて、電圧選択信号形成回路１３５４は、転送信号ＹＳ１、ＹＳ２、ＹＳ３、…、ＹＳ１６０のほか、極性指示信号ＰＯＬから、走査線１３１２に印加すべき電圧を定める電圧選択信号ａ、ｂ、ｃ、ｄのいずれかを、走査線１３１２毎に出力するものである。

ここで、本実施形態において、走査線１３１２に印加される走査信号の電圧は、上述したように＋Ｖ_S（正極側選択電圧）、＋Ｖ_D／２（正極側非選択電圧）、−Ｖ_S（負極側非選択電圧）、−Ｖ_D／２（負極側選択電圧）の４値であり、このうち、非選択電圧は、選択電圧＋Ｖ_Sが印加された後では＋Ｖ_D／２であり、選択電圧−Ｖ_Sが印加された後では−Ｖ_D／２であって、直前の選択電圧により一義的に定まっている。

このため、電圧選択信号形成回路１３５４は、走査信号の電圧レベルが次の関係になるように、１本の走査線において、電圧選択信号ａ、ｂ、ｃ、ｄのいずれかを出力する。すなわち、転送信号Ｙｓ１、Ｙｓ２、…、Ｙｓ１６０のいずれかＨレベルになって、それに対応する走査線１３１２を選択すべき水平走査期間である旨が指示されると、電圧選択信号形成回路１３５４は、当該走査線１３１２への走査信号の電圧レベルを、第１に、極性指示信号ＰＯＬの信号レベルに対応した極性の選択電圧とし、第２に、当該転送信号がＬレベルに遷移すると、当該選択電圧に対応する非選択電圧となるように電圧選択信号を生成する。

具体的には、電圧選択信号形成回路１３５４は、転送信号がＨレベルになったときに、極性指示信号ＰＯＬがＨレベルであれば、当該転送信号に対応する行であって、正極側選択電圧＋Ｖ_Sを選択させる電圧選択信号ａを当該期間に出力し、この後、当該転送信号がＬレベルになれば、正極側非選択電圧＋Ｖ_D／２を選択させる電圧選択信号ｂを出力する一方、転送信号がＨレベルになったときに、極性指示信号ＰＯＬがＬレベルであれば、当該転送信号に対応する行であって、負極側選択電圧−Ｖ_Sを選択させる電圧選択信号ｃを当該期間に出力し、この後、当該転送信号がＬレベルになれば、負極側非選択電圧−Ｖ_D／２を選択させる電圧選択信号ｄを出力することになる。

次に、レベルシフタ１３５６は、電圧選択信号形成回路１３５４によって出力される電圧選択信号ａ、ｂ、ｃ、ｄの電圧振幅をそれぞれ拡大するものである。

そして、セレクタ１３５８は、電圧振幅が拡大された電圧選択信号ａ'、ｂ'、ｃ'、ｄ'によって指示される電圧を、実際に選択して、対応する走査線１３１２の各々に走査信号として印加するものである。

（走査信号の電圧波形）
次に、走査信号の電圧波形を説明するために、Ｙドライバ１３５０の動作について検討する。

まず、図２４に示されるように、１垂直走査期間（１Ｆ）のはじめに、スタートパルスＤＹが供給されると、当該スタートパルスＤＹは、シフトレジスタ１３５２によりクロック信号ＹＣＫにしたがって転送される結果、転送信号は、ＹＳ１、ＹＳ２、ＹＳ３、…、ＹＳ１６０の順番にて排他的にＨレベルとなる。

一方、走査信号の電圧は、上述したように、対応する転送信号がＨレベルとなったときにおける極性指示信号ＰＯＬの論理レベルによって指示される。ここで、一般的にｉ行目の走査線１３１２について着目すると、当該走査線に供給される走査信号Ｙｉは、転送信号ＹＳｉがＨレベルになったときに、極性指示信号ＰＯＬがＨレベルであれば、正極側選択電圧＋Ｖ_Sとなって、その後、正極側非選択電圧＋Ｖ_D／２に保持される一方、転送信号ＹＳｉがＨレベルになったときに、極性指示信号ＰＯＬがＬレベルであれば、負極側選択電圧−Ｖ_Sとなって、その後、負極側非選択電圧−Ｖ_D／２に保持される。

さらに、極性指示信号ＰＯＬは、制御回路１４００によって図２６に示されるようなタイムテーブルにしたがって出力される。このため、各走査信号の電圧波形は、図２５に示される通りとなる。

すなわち、極性指示信号ＰＯＬは、１ブロックを構成する４本の走査線１３１２が選択される期間については、１水平走査期間毎にレベル反転するので（図２４参照）、走査信号の極性は、１本毎に極性反転されることになる。すなわち、正極側選択電圧または負極側選択電圧が１水平走査期間（１Ｈ）毎に交互に選択される。

くわえて、極性指示信号ＰＯＬは、あるブロックにおいて最後に走査線１３１２が選択される期間の論理レベルと、当該ブロックの次のブロックにおいて最初に走査線１３１２が選択される期間の論理レベルとは同一とされる。このため、ブロックの境界に位置する２本の走査線１３１２に供給される選択電圧は、互い同一極性となる。

また、同一の走査線１３１２に着目すると、極性指示信号ＰＯＬの論理レベルは、１垂直走査期間毎に反転するので（図２４、図２６参照）、ある垂直走査期間において、ある走査線が選択されたときの選択電圧が、例えば正側選択電圧＋Ｖ_Sであったとすると、次の垂直走査期間において、当該走査線が選択されたときの選択電圧は、負側選択電圧−Ｖ_Sとなる。

（Ｘドライバ）
次に、Ｘドライバ１２５０の詳細について説明する。図２７は、このＸドライバ１２５０の構成を示すブロック図である。この図において、シフトレジスタ２５１０は、１行分の階調データＤpixの供給開始タイミングにおいて出力されるスタートパルスＤＸを、クロック信号ＸＣＫの立ち上がり毎に順次シフトして、サンプリング制御信号Ｘｓ１、Ｘｓ２、Ｘｓ３、…、Ｘｓ１２０として出力するものである。

続いて、レジスタ（Ｒｅｇ）２５２０は、データ線１２１２と１対１に対応して設けられ、クロック信号ＸＣＫに同期して供給される３ビット階調データＤpixを、サンプリング制御信号の立ち上がりにてサンプリングして、保持するものである。さらに、ラッチ回路（Ｌ）２５３０は、レジスタ２５２０と１対１に対応して設けられ、対応するレジスタ２５２０によって保持された階調データＤpixを、水平走査期間の開始時に立ち上がるラッチパルスＬＰによってラッチして出力するものである。

一方、カウンタ２５４０は、ラッチパルスＬＰの立ち上がりにて、階調データの黒色表示に相当する（１１１）を初期値としてセットするとともに、該初期値を階調コードパルスＧＣＰが立ち上がる毎にダウンカウントして、その計数結果Ｃを出力するものである。

次に、コンパレータ（ＣＭＰ）２５５０は、ラッチ回路２５３０と１対１に対応して設けられ、カウンタ２５４０による計数結果Ｃと、対応するラッチ回路２５３０によりラッチされた階調データＤpixとを比較して、後者が前者以上となったときに、Ｈレベルとなる信号を出力するものである。

また、スイッチ２５６０は、極性指示信号ＰＯＬがＨレベルであれば、図において実線で示される位置をとって、データ電圧＋Ｖ_D／２を電圧供給線２５６２に、データ電圧−Ｖ_D／２を電圧供給線２５６４に、それぞれ供給する一方、極性指示信号ＰＯＬがＬレベルであれば、図において破線で示される位置をとって、データ電圧＋Ｖ_D／２を電圧供給線２５６４に、データ電圧−Ｖ_D／２を電圧供給線２５６２に、それぞれ供給するものである。

そして、スイッチ２５７０は、コンパレータ２５５０と１対１に対応して、すなわち、データ線１２１２と１対１に対応して設けられるものである。詳細には、スイッチ２５７０は、コンパレータ２５５０による比較結果を示す信号がＬレベルであれば、図において実線で示されるように電圧供給線２５６２を選択する一方、該信号がＨレベルであれば、図において破線で示されるように電圧供給線２５６４を選択して、それぞれ選択した電圧供給線に供給されているデータ電圧を、データ信号として、対応するデータ線１２１２に印加するものである。

（データ信号の電圧波形）
次に、データ信号の電圧波形を説明するために、Ｘドライバ１３５０の動作について検討する。

まず、図２８に示されるように、スタートパルスＤＸがＨレベルに立ち上がると、いずれかの行における１列目、２列目、３列目、…、１２０列目の画素に対応する階調データＤpixが順番に供給される。

このうち、１列目の画素に対応する階調データＤpixが供給されるタイミングにおいて、シフトレジスタ２５１０から出力されるサンプリング制御信号Ｘｓ１がＨレベルに立ち上がると、当該階調データが、１列目に対応するレジスタ２５２０によってサンプリングされる。

次に、２列目の画素に対応する階調データＤpixが供給されるタイミングにおいて、サンプリング制御信号Ｘｓ２がＨレベルに立ち上がると、当該階調データが、２列目に対応するレジスタ２５２０によってサンプリングされる。以下同様にして、３列目、４列目、…、１２０列目の画素に対応する階調データＤpixの各々が、それぞれ３列目、４列目、…、１２０列目に対応するレジスタ２５２０によってサンプリングされることになる。

続いて、ラッチパルスＬＰが出力されると（その論理レベルがＨレベルに立ち上がると）、それぞれ各列のレジスタ２５２０によってサンプリングされた階調データＤpixが、それぞれの列に対応するラッチ回路２５３０によって一斉にラッチされる。そして、このようにラッチされた階調データＤpixと、カウンタ２５４０による計数結果Ｃとが、コンパレータ２５５０によってそれぞれ比較されることになる。

一方、計数結果Ｃは、図２９に示されるように、ラッチパルスＬＰの立ち上がりによってセットされた（１１１）を、階調コードパルスＧＣＰが立ち上がる毎に、カウンタ２５５０によってダウンカウントした値となる。

ここで、一般的にｊ列目のラッチ回路２５３０によってラッチされた階調データＤpixが、白色に相当する（０００）である場合を想定する。この場合、ラッチパルスＬＰが出力されてから階調コードパルスＧＣＰが６回出力されても、計数結果Ｃが、ラッチされた（０００）以下にならないので、ｊ列目のコンパレータ２５５０による出力信号は、当該ラッチパルスＬＰによって規定される１水平走査期間にわたってＬレベルを維持する。このため、ｊ列目のスイッチ２５７０では、電圧供給線２５６２の選択が維持される。

そして、当該水平走査期間において極性指示信号ＰＯＬがＨレベルであれば、スイッチ２５６０によって電圧＋Ｖ_D／２が電圧供給線２５６２に供給されるので、データ信号Ｘｊは、図２９に示されるように、該水平走査期間にわたって電圧＋Ｖ_D／２のままとなる。

反対に、当該水平走査期間において極性指示信号ＰＯＬがＬレベルであれば、スイッチ２５６０によって電圧−Ｖ_D／２が電圧供給線２５６２に供給されるので、データ信号Ｘｊは、同図に示されるように、該水平走査期間にわたって電圧−Ｖ_D／２のままとなる。

次に、一般的にｊ列目のラッチ回路２５３０によってラッチされた階調データＤpixが、例えば灰色に相当する（１００）である場合を想定する。この場合、ラッチパルスＬＰが出力されてから階調コードパルスＧＣＰが３回出力された時点にて、計数結果Ｃが、ラッチされた（１００）以下になるので、当該時点にて、ｊ列目のコンパレータ２５５０による出力信号は、ＬレベルからＨレベルに遷移する。このため、ｊ列目のスイッチ２５７０における選択は、当該時点にて、電圧供給線２５６２から電圧供給線２５６４に選択が切り替わる。

そして、当該水平走査期間において極性指示信号ＰＯＬがＨレベルであれば、スイッチ２５６０によって、電圧＋Ｖ_D／２が電圧供給線２５６２に、電圧−Ｖ_D／２が電圧供給線２５６４に、それぞれ供給されるので、データ信号Ｘｊは、図２９に示されるように、当該時点にて電圧＋Ｖ_D／２から電圧−Ｖ_D／２に切り替わる。

反対に、当該水平走査期間において極性指示信号ＰＯＬがＬレベルであれば、スイッチ２５６０によって、電圧−Ｖ_D／２が電圧供給線２５６２に、電圧＋Ｖ_D／２が電圧供給線２５６４に、それぞれ供給されるので、データ信号Ｘｊは、同図に示されるように、当該時点にて電圧−Ｖ_D／２から電圧＋Ｖ_D／２に切り替わる。

なお、ラッチされた階調データＤpixが、（１００）以外の灰色に相当する場合でも、コンパレータ２５５０による出力信号の遷移タイミングが異なる点を除いて、同様となる。

さらに、一般的にｊ列目のラッチ回路２５３０によってラッチされた階調データＤpixが、黒色に相当する（１１１）である場合を想定する。この場合、ラッチパルスＬＰが出力された時点にて、直ちに、計数結果Ｃがラッチされた（１１１）以下になるので、ｊ列目のコンパレータ２５５０による出力信号は、当該ラッチパルスＬＰによって規定される１水平走査期間にわたってＨレベルを維持する。このため、ｊ列目のスイッチ２５７０では、電圧供給線２５６４の選択が維持される。

そして、当該水平走査期間において極性指示信号ＰＯＬがＨレベルであれば、スイッチ２５６０によって電圧−Ｖ_D／２が電圧供給線２５６４に供給されるので、データ信号Ｘｊは、図２９に示されるように、該水平走査期間にわたって電圧−Ｖ_D／２のままとなる。

反対に、当該水平走査期間において極性指示信号ＰＯＬがＬレベルであれば、スイッチ２５６０によって電圧＋Ｖ_D／２が電圧供給線２５６２に供給されるので、データ信号Ｘｊは、同図に示されるように、該水平走査期間にわたって電圧＋Ｖ_D／２のままとなる。

したがって、ラッチ回路２５３０によってラッチされた階調データＤpixが同一である場合に、極性指示信号ＰＯＬがＨレベルである場合におけるデータ信号Ｘｊと、極性指示信号ＰＯＬがＬレベルである場合におけるデータ信号Ｘｊとは、データ電圧±Ｖ_D／２の中心電圧（極性の基準電圧）に対して、互いに反転した関係になる。

（横筋むらの改善）
上述した第１の駆動方法においては、縦クロストークの発生を抑制しつつ、液晶表示装置１００を低消費電力化することができる。しかし、上記の駆動方法を一般的な縦電界駆動モードの液晶パネルに適用すると、画素電極間の容量結合に起因して、複数本の走査線をまとめたブロックの境界部に、横筋状のむらが表示される可能性がある。このため、従来の縦電界駆動モードの液晶パネルにおいては、画素電極間に付加的な遮蔽構造を設けているものがある。

この点、本発明の各実施形態に係る液晶表示装置１００は、例えば図２に示されるように、各画素電極１１４は、略コの字形状の信号電極１１０により囲まれており、電気的に遮蔽された構造となっている。よって、上記の駆動方法を適用した場合でも、付加的な遮蔽構造を設けることなく、横筋状のむらを防止することができ、明るく均一な画像を表示することが可能となる。

［第２の駆動方法］
次に、上述の電極構造を有する液晶表示装置１００の第２の駆動方法について説明する。上述の第１の駆動方法は、表示データの階調値に基づくパルス幅変調により駆動電圧を生成し、これをデータ信号としてデータ線１２１２に印加して表示を行っている。即ち、表示データの階調はデータ線１２１２に印加されるデータ信号のパルス幅により規定されている。これに対し、第２の駆動方法は、表示データに基づく電圧変調により駆動電圧を生成し、これをデータ信号としてデータ線１２１２に印加して表示を行う。即ち、第２の駆動方法では、表示データの階調はデータ線１２１２に印加されるデータ信号の電圧により規定される。

第２の駆動方法による液晶表示装置１００の駆動回路の全体構成は、基本的に図２２に示す第１の駆動方法による駆動回路の構成と同一である。但し、第１の駆動方法においては、Ｘドライバ１２５０は表示データの階調値を用いたパルス幅変調によりデータ信号Ｘ１〜Ｘ１２０を生成したのに対し、第２の駆動方法においてはＸドライバは表示データの階調値を用いた電圧変調によりデータ信号Ｘ１〜Ｘ１２０を生成する。それ以外の点は、基本的に第１の駆動方法と同様であるので、説明は省略する。

図３０に、第２の駆動方法によるＸドライバの概略構成を示す。図３０に示すように、第２の駆動方法に係るＸドライバ１２７０は、ラッチ回路１７１１と、シフトレジスタ１７１２と、サンプリングメモリ１７１３と、ホールド回路１７１４と、レベルシフタ１７１５と、Ｄ／Ａ変換器１７１６と、出力バッファ１７１７と、階調電圧発生回路１７１９とを備える。

Ｘドライバ１２７０へは、スタートパルス信号ＳＰ、クロック信号ＣＫ、デジタルの表示データＤrgb（Ｄｒ、Ｄｇ、Ｄｂ）、ラッチ信号ＬＳ、及び、基準電圧Ｖｒが入力される。表示データＤrgbは、まずラッチ回路１７１１によりラッチされる。一方、表示データＤrgbの転送を制御するためのスタートパルス信号ＳＰは、クロック信号ＣＫに同期してシフトレジスタ１７１２内を転送され、シフトレジスタ１７１２の最終段から、後段のＸドライバへスタートパルス信号ＳＰとして供給される。

シフトレジスタ１７１２の各段からの出力信号に同期して、ラッチ回路１７１１によりラッチされた表示データＤrgbは、時分割でサンプリングメモリ１７１３内に一時的に記憶される。また、一時的に記憶された表示データＤrgbは、ホールド回路１７１４へ供給される。

表示画像の１ライン分の表示データがサンプリングメモリ１７１３に記憶されると、ホール回路１７１４はラッチ信号ＬＳ（＝水平同期信号）に基づいて、サンプリングメモリ１７１３からの出力信号を取り込む。そして、その出力信号をレベルシフタ１７１５へ出力するとともに、次のラッチ信号ＬＳが入力されるまで、その信号を保持する。

レベルシフタ１７１５は、液晶表示パネルへの印加電圧レベルを処理するＡ／Ｄ変換回路１７１６に適合するよう、ホールド回路１７１４が保持した信号のレベルを変化させる。階調電圧発生回路１７１９は、電源などから供給される基準電圧Ｖｒに基づいて階調表示用の複数のアナログ電圧を発生し、Ｄ／Ａ変換回路１７１６へ供給する。Ｄ／Ａ変換回路１７１６は、レベルシフタによりレベル変換された表示データに基づいて、階調電圧発生回路１７１９から供給される複数のアナログ電圧から１つのアナログ電圧を選択する。このアナログ電圧は表示データの階調を規定するものであり、出力バッファ１７１７を介してデータ信号Ｘ１〜Ｘ１２０として出力される。

（縦クロストークの改善）
上述した第２の駆動方法を一般的な縦電界駆動モードの液晶パネルに適用すると、画素電極と、その画素と隣接する画素に接続された信号電極との間の容量結合に起因して、画素電極に印加される実効電圧が変動し、縦クロストークが生じる可能性がある。このため、従来の縦電界駆動モードの液晶パネルにおいては、画素電極間に付加的な遮蔽構造を設けているものがある。

この点、本発明の各実施形態に係る液晶表示装置１００では、例えば図２に示されるように、各画素電極１１４は略コの字形状の信号電極１１０により電気的に遮蔽された構造となっている。よって、上記の駆動方法を適用した場合でも、付加的な遮蔽構造を設けることなく、縦クロストークを防止することができ、明るく均一な画像を表示することが可能となる。

［電子機器］
次に、本発明による液晶表示装置１００を電子機器の表示装置として用いる場合の実施形態について説明する。

図２２は、本実施形態の全体構成を示す概略構成図である。ここに示す電子機器は、上記の液晶表示装置１００を構成する液晶表示パネル４００と、これを制御する制御手段４１０を有する。ここでは、液晶表示パネル４００を、パネル構造体４００Ａと、半導体ＩＣなどで構成される駆動回路４００Ｂとに概念的に分けて描いてある。また、制御手段４１０は、表示情報出力源４１１と、表示情報処理回路４１２と、電源回路４１３と、タイミングジェネレータ４１４と、を有する。

表示情報出力源４１１は、ＲＯＭ（Read Only Memory）やＲＡＭ（Random Access Memory）などからなるメモリと、磁気記録ディスクや光記録ディスクなどからなるストレージユニットと、デジタル画像信号を同調出力する同調回路とを備え、タイミングジェネレータ４１４によって生成された各種のクロック信号に基づいて、所定フォーマットの画像信号などの形で表示情報を表示情報処理回路４１２に供給するように構成されている。

表示情報処理回路４１２は、シリアル−パラレル変換回路、増幅・反転回路、ローテーション回路、ガンマ補正回路、クランプ回路などの周知の各種回路を備え、入力した表示情報の処理を実行して、その画像情報をクロック信号ＣＬＫとともに駆動回路４００Ｂへ供給する。駆動回路４００Ｂは、走査線駆動回路、データ線駆動回路及び検査回路を含む。また、電源回路４１３は、上述の各構成要素にそれぞれ所定の電圧を供給する。

次に、本発明に係る液晶表示パネルを適用可能な電子機器の具体例について図２３を参照して説明する。

まず、本発明に係る液晶表示パネルを、可搬型のパーソナルコンピュータ（いわゆるノート型パソコン）の表示部に適用した例について説明する。図２３（ａ）は、このパーソナルコンピュータの構成を示す斜視図である。同図に示すように、パーソナルコンピュータ７１０は、キーボード７１１を備えた本体部７１２と、本発明に係る液晶表示パネルを適用した表示部７１３とを備えている。

続いて、本発明に係る液晶表示パネルを、携帯電話機の表示部に適用した例について説明する。図２３（ｂ）は、この携帯電話機の構成を示す斜視図である。同図に示すように、携帯電話機７２０は、複数の操作ボタン７２１のほか、受話口７２２、送話口７２３とともに、本発明に係る液晶表示パネルを適用した表示部７２４を備える。

なお、本発明に係る液晶表示パネルを適用可能な電子機器としては、図２３（ａ）に示したパーソナルコンピュータや図２３（ｂ）に示した携帯電話機の他にも、液晶テレビ、ビューファインダ型・モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、ディジタルスチルカメラなどが挙げられる。

また、本発明は、液晶表示装置のみでなく、エレクトロルミネッセンス装置、有機エレクトロルミネッセンス装置、プラズマディスプレイ装置、電気泳動ディスプレイ装置、フィールド・エミッション・ディスプレイ（電界放出表示装置）などの各種の電気光学装置においても本発明を同様に適用することが可能である。

本発明を適用した液晶表示装置の概略構成を示す。 第１実施形態の電極構造の製造工程を示す平面図である。 第１実施形態の電極構造の製造工程を示す断面図である。 第１実施形態の電極構造の製造工程を示す断面図である。 第２実施形態の電極構造を示す平面図及び断面図である。 第３実施形態の第１実施例の電極構造を示す図である。 第３実施形態の第２実施例の電極構造を示す図である。 第４実施形態の電極構造の製造工程を示す平面図である。 第５実施形態の第１実施例の電極構造の製造工程を示す平面図である。 第５実施形態の第２実施例の電極構造の製造工程を示す平面図である。 第５実施形態の応用例の平面図である。 第６実施形態の電極構造の平面図である。 第７実施形態の第１実施例の電極構造の平面図である。 第７実施形態の第２実施例の電極構造の平面図である。 第７実施形態の第３実施例の電極構造の平面図である。 第８実施形態の第１実施例の電極構造の平面図及び断面図である。 第８実施形態の第２実施例の電極構造の平面図及び断面図である。 第９実施形態の電極構造の平面図である。 第１０実施形態の電極構造の平面図である。 第１１実施形態の電極構造の平面図である。 第１１実施形態の電極構造の配列例を示す平面図である。 本発明の実施形態に係る表示装置の電気的な構成を示すブロック図である。 液晶表示装置におけるＹドライバの構成を示すブロック図である。 Ｙドライバの動作を説明するためのタイミングチャートである。 Ｙドライバによる走査信号の電圧波形を説明するための図である。 表示装置の各行に印加される選択電圧の極性を示すタイムテーブルである。 第１の駆動方法によるＸドライバの構成を示すブロック図である。 Ｘドライバの動作を説明するためのタイミングチャートである。 Ｘドライバによるデータ信号の電圧波形のタイミングチャートである。 第２の駆動方法によるＸドライバの構成を示すブロック図である。 本発明を適用した電子機器の回路構成を示す概略ブロック図である。 本発明を適用した電子機器の例を示す。

符号の説明

１ 電極構造、 １０ 下側基板、 １１ 透明基板、１３、２３ 配向膜、
２０ 上側基板、 ２１ 透明基板、 ２２ カラーフィルタ、
１１０、２１０、３１０ 信号電極、 １１１ ＴＦＤ素子部、 １１２ 絶縁層、
１１３、２１３ 共通電極、 １１４、２１４ 画素電極、 １２０ 樹脂絶縁層

Claims (26)

1. 一対の基板間に電気光学物質を挟持してなる電気光学装置において、前記基板の一方は、
   第１の電極群と、
   前記第１の電極群と絶縁層を介して交差する第２の電極群と、
   前記第２の電極群と一端において接続された非線形抵抗素子と、
   前記第１の電極群と対向し、かつ、前記非線形抵抗素子の他端と接続された画素電極と、を備えることを特徴とする電気光学装置。
2. 前記非線形抵抗素子は、前記第１の電極群を構成する材料を酸化して形成されていることを特徴とする請求項１に記載の電気光学装置。
3. 前記絶縁層は、前記第１の電極群を酸化して形成されていることを特徴とする請求項１又は２に記載の電気光学装置。
4. 前記画素電極の一部は、前記絶縁層を介して前記第１の電極群に重なっていることを特徴とする請求項１乃至３のいずれか一項に記載の電気光学装置。
5. 前記第１の電極群の一部は、前記第２の電極群を構成する材料により覆われていることを特徴とする請求項１乃至４のいずれか一項に記載の電気光学装置。
6. 前記第２の電極群の下層には、前記第１の電極群を構成する材料により下地電極が設けられていることを特徴とする請求項１乃至５のいずれか一項に記載の電気光学装置。
7. 前記絶縁層は樹脂層であることを特徴とする請求項１又は２に記載の電気光学装置。
8. 前記樹脂層は、前記第１の電極群と前記第２の電極群とが交差する領域にのみ設けられていることを特徴とする請求項７に記載の電気光学装置。
9. 前記樹脂層は、前記非線形抵抗素子の領域を除く領域に設けられていることを特徴とする請求項７に記載の電気光学装置。
10. 前記樹脂層はカラーフィルタ層であることを特徴とする請求項７に記載の電気光学装置。
11. 前記第１の電極群における１つの電極線と、前記１つの電極線の両側に設けられた一対の非線形抵抗素子と、前記１つの電極線の両側に設けられた一対の画素電極とにより、１つの表示単位が構成されていることを特徴とする請求項１に記載の電気光学装置。
12. 前記一対の非線形抵抗素子は電気特性が異なることを特徴とする請求項１１に記載の電気光学装置。
13. 前記一対の画素電極の各々は、前記１つの電極線との間の電極間隔が異なることを特徴とする請求項１１又は１２に記載の電気光学装置。
14. 前記画素電極は、前記第１の電極群の一部により囲まれており、
    前記第１の電極群に走査電圧を印加し、前記第２の電極群に、表示データに基づいてパルス幅変調された駆動電圧を与える駆動回路と、を備えることを特徴とする請求項１乃至１３のいずれか一項に記載の電気光学装置。
15. 前記画素電極は、前記第１の電極群の一部により囲まれており、
    前記第１の電極群に走査電圧を印加し、前記第２の電極群に、表示データに基づいて電圧変調された駆動電圧を与える駆動回路と、を備えることを特徴とする請求項１乃至１３のいずれか一項に記載の電気光学装置。
16. 一対の基板間に電気光学物質を挟持してなる電気光学装置において、前記基板の一方は、
    前記一方の基板上に設けられた電極層と、
    前記電極層上に絶縁層を介して設けられた電極群と、
    前記電極群と一端において接続された非線形抵抗素子と、
    前記電極層上に前記絶縁層を介して設けられ、かつ、前記非線形抵抗素子の他端と接続された画素電極と、を備えることを特徴とする電気光学装置。
17. 前記電極層は透明材料により構成されることを特徴とする請求項１６に記載の電気光学装置。
18. 前記電極層は反射材料により構成されることを特徴とする請求項１６に記載の電気光学装置。
19. 前記画素電極は、前記第１の電極群の一部により囲まれており、
    前記第１の電極群に走査電圧を印加し、前記第２の電極群に、表示データに基づいてパルス幅変調された駆動電圧を与える駆動回路と、を備えることを特徴とする請求項１６乃至１８のいずれか一項に記載の電気光学装置。
20. 前記画素電極は、前記第１の電極群の一部により囲まれており、
    前記第１の電極群に走査電圧を印加し、前記第２の電極群に、表示データに基づいて電圧変調された駆動電圧を与える駆動回路と、を備えることを特徴とする請求項１６乃至１８のいずれか一項に記載の電気光学装置。
21. 一対の基板間に電気光学物質を挟持してなる電気光学装置の製造方法において、
    一方の基板上に電極を形成し、酸化する第１工程と、
    前記電極の一部を分離し、第１の電極群及び非線形抵抗素子を形成する第２工程と、
    前記第１の電極群上に絶縁層を形成する第３工程と、
    前記第１の電極群と前記絶縁層を介して交差するとともに前記非線形抵抗素子の一端と接続された第２の電極群、及び、前記第１の電極群と対向するとともに前記非線形抵抗素子の他端と接続された画素電極を形成する第４工程と、を有することを特徴とする電気光学装置の製造方法。
22. 前記絶縁層は前記第１の電極群を酸化することにより形成されることを特徴とする請求項２１に記載の電気光学装置の製造方法。
23. 前記絶縁層は前記第１の電極群上に樹脂層を塗布することにより形成されることを特徴とする請求項２１に記載の電気光学装置の製造方法。
24. 前記第１の電極群の一部分上に前記第２の電極群を形成する工程をさらに有することを特徴とする請求項２１乃至２３のいずれか一項に記載の電気光学装置の製造方法。
25. 前記第１工程は、前記第２の電極群に対応する領域にも前記電極を形成することを特徴とする請求項２１乃至２４のいずれか一項に記載の電気光学装置の製造方法。
26. 一対の基板間に電気光学物質を挟持してなる電気光学装置の製造方法において、
    一方の基板上に電極層を形成する第１工程と、
    前記電極層の一部を分離して非線形抵抗素子を形成する第２工程と、
    前記電極層上に絶縁層を形成する第３工程と、
    前記非線形抵抗素子の一端と接続された電極群、及び、前記非線形抵抗素子の他端と接続された画素電極を前記絶縁層上に形成する第４工程と、を有することを特徴とする電気光学装置の製造方法。

Images