JP2008175882A - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP2008175882A
JP2008175882A JP2007007040A JP2007007040A JP2008175882A JP 2008175882 A JP2008175882 A JP 2008175882A JP 2007007040 A JP2007007040 A JP 2007007040A JP 2007007040 A JP2007007040 A JP 2007007040A JP 2008175882 A JP2008175882 A JP 2008175882A
Authority
JP
Japan
Prior art keywords
tft
pixel
signal line
counter electrode
gap
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007007040A
Other languages
English (en)
Other versions
JP5052142B2 (ja
Inventor
Takeshi Ohara
健 大原
Tsunenori Yamamoto
恒典 山本
Yoshiaki Nakayoshi
良彰 仲吉
Yutaka Saito
裕 斉藤
Atsushi Oida
淳 大井田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Hitachi Displays Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Displays Ltd filed Critical Hitachi Displays Ltd
Priority to JP2007007040A priority Critical patent/JP5052142B2/ja
Priority to US12/014,125 priority patent/US7903218B2/en
Publication of JP2008175882A publication Critical patent/JP2008175882A/ja
Priority to US13/043,374 priority patent/US8274619B2/en
Application granted granted Critical
Publication of JP5052142B2 publication Critical patent/JP5052142B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1237—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a different composition, shape, layout or thickness of the gate insulator in different devices
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133371—Cells with varying thickness of the liquid crystal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)

Abstract

【課題】 液晶表示装置において、ＴＦＴの書き込み不足により生じる輝度むらを容易に低減する。
【解決手段】 絶縁基板の表面に、複数本の走査信号線と、複数本の映像信号線と、複数個のＴＦＴおよび前記ＴＦＴのソースに接続された複数個の画素電極と、対向電極とを有し、前記画素電極および前記対向電極は、前記絶縁基板の表面に設けられた絶縁層の同一面上に配置されている表示パネルを備えた表示装置であって、前記複数個のＴＦＴのうちの、ある１つのＴＦＴにおけるゲート絶縁膜の膜厚が、前記ある１つのＴＦＴとは別の１つのＴＦＴにおけるゲート絶縁膜の膜厚よりも薄い場合、前記ある１つのＴＦＴの前記ソースに接続された画素電極と前記対向電極との間隙が、前記別の１つのＴＦＴの前記ソースに接続された画素電極と前記対向電極との間隙よりも広い表示装置。
【選択図】 図４（ｆ）

Description

本発明は、表示装置に関し、特に、ＴＦＴ液晶表示装置に適用して有効な技術に関するものである。
従来、表示装置には、２枚の基板の間に液晶を封入した液晶表示パネルを備える液晶表示装置がある。また、前記液晶表示装置には、アクティブマトリクス型と呼ばれるものがある。
アクティブマトリクス型の液晶表示装置は、前記液晶表示パネルに、複数本の走査信号線と、複数本の映像信号線と、複数個のアクティブ素子と、複数個の画素電極と、対向電極とを有し、前記アクティブ素子および前記複数個の画素電極がマトリクス状に配置されている。一般的なアクティブマトリクス型の液晶表示装置では、前記アクティブ素子として、ＭＩＳ構造（ＭＯＳ構造を含む）のＴＦＴを用いている。また、前記画素電極は、前記ＴＦＴのソースまたはドレインのいずれか一方に接続されている。また、前記ＴＦＴのゲートは走査信号線に接続されており、前記ＴＦＴのソースまたはドレインのうちの前記画素電極が接続していないほうは映像信号線に接続されている。
前記液晶表示パネルにおいて、前記画素電極と前記対向電極は、前記液晶を駆動させるための電極であり、前記画素電極と前記対向電極との配置方法は２通りに大別される。１つめの配置方法は、前記２枚の基板のうちの一方の基板（以下、ＴＦＴ基板と呼ぶ）に前記画素電極を配置し、他方の基板（以下、対向基板と呼ぶ）に前記対向電極を配置する方法である。２つめの配置方法は、前記ＴＦＴ基板に前記画素電極および前記対向電極を配置する方法である。
また、前記２つめの配置方法には、前記画素電極および前記対向電極を、前記ＴＦＴ基板に設けられた絶縁層の同一面上に対向配置する方法と、前記画素電極および前記対向電極を、前記ＴＦＴ基板に設けられた絶縁層を介在させて積層配置する方法とがある。
前記画素電極および前記対向電極を、前記ＴＦＴ基板に設けられた絶縁層の同一面上に配置する場合、たとえば、平面形状が櫛歯状の前記画素電極および前記対向電極を、各電極の櫛歯部分が交互に並ぶように対向配置させる。
このような、櫛歯状の前記画素電極および前記対向電極を対向配置させた液晶表示パネルは、一般に、横電界駆動方式と呼ばれる方式で液晶を駆動させるので、広視野角化が容易であり、液晶テレビなどに用いられている。
ところで、アクティブマトリクス型の液晶表示装置は、ＴＦＴのゲートがオンになっている期間に、映像信号線に加えられている階調電圧信号を画素電極に書き込むことで、各画素の表示を行う。そのため、前記ＴＦＴ基板を製造するときには、各ＴＦＴの書き込み電流値が均一になるように製造することが望まれる。
しかしながら、従来のＴＦＴ基板の製造方法では、種々の要因により、各ＴＦＴの書き込み電流値に差が生じやすい。そのため、ＴＦＴの書き込み不足により輝度むらが発生しやすいという問題があった。
このような各ＴＦＴの書き込み不足を低減する方法として、近年、たとえば、走査信号を３値化して十分な書き込みを保証する方法が提案されている（たとえば、特許文献１を参照。）。
特開２００４−００４８７６号公報
しかしながら、前記特許文献１に記載されたように走査信号を３値化する場合、走査信号線に接続する駆動回路（ドライバＩＣ）に、走査信号を３値化するための回路が必要となる。そのため、たとえば、駆動回路の容積が大きくなり液晶表示装置の狭額縁化が難しくなったり、製造コストが上昇したりするという問題がある。
本発明の目的は、たとえば、液晶表示装置において、ＴＦＴの書き込み不足により生じる輝度むらを容易に低減することが可能な技術を提供することにある。
本発明の他の目的は、たとえば、ＴＦＴの書き込み不足により生じる輝度むらを容易に低減できる液晶表示装置の製造コストを低減することが可能な技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面によって明らかになるであろう。
本願において開示される発明のうち、代表的なものの概略を説明すれば、以下の通りである。
（１）絶縁基板の表面に、複数本の走査信号線と、複数本の映像信号線と、複数個のＴＦＴおよび前記ＴＦＴのソースに接続された複数個の画素電極と、対向電極とを有し、前記複数個のＴＦＴおよび前記複数個の画素電極は、前記走査信号線の延在方向および前記映像信号線の延在方向にマトリクス状に配置されており、かつ、前記画素電極および前記対向電極は、前記絶縁基板の表面に設けられた絶縁層の同一面上に配置されている表示パネルを備えた表示装置であって、前記複数個のＴＦＴのうちの、ある１つのＴＦＴにおけるゲート絶縁膜の膜厚が、前記ある１つのＴＦＴとは別の１つのＴＦＴにおけるゲート絶縁膜の膜厚よりも薄い場合、前記ある１つのＴＦＴの前記ソースに接続された画素電極と前記対向電極との間隙が、前記別の１つのＴＦＴの前記ソースに接続された画素電極と前記対向電極との間隙よりも広い表示装置。
（２）絶縁基板の表面に、複数本の走査信号線と、複数本の映像信号線と、複数個のＴＦＴおよび前記ＴＦＴのソースに接続された複数個の画素電極と、対向電極とを有し、前記複数個のＴＦＴおよび前記複数個の画素電極は、前記走査信号線の延在方向および前記映像信号線の延在方向にマトリクス状に配置されており、かつ、前記画素電極および前記対向電極は、前記絶縁基板の表面に設けられた絶縁層の同一面上に配置されている表示装置であって、前記複数個のＴＦＴのうちの、ある１つのＴＦＴにおけるチャネル幅をチャネル長で除した値が、前記ある１つのＴＦＴとは別の１つのＴＦＴにおけるチャネル幅をチャネル長で除した値よりも大きい場合、前記ある１つのＴＦＴの前記ソースに接続された画素電極と前記対向電極との間隙が、前記別の１つのＴＦＴの前記ソースに接続された画素電極と前記対向電極との間隙よりも広い表示装置。
（３）前記（２）の表示装置において、前記ある１つのＴＦＴにおけるゲート絶縁膜の膜厚が、前記別の１つのＴＦＴにおけるゲート絶縁膜の膜厚よりも薄い表示装置。
（４）前記（１）乃至（３）の表示装置において、１枚の前記絶縁基板にマトリクス状に配置された前記複数個の画素電極のうちの、２つの最も離れた画素電極の距離をＬＤＡ、前記距離ＬＤＡだけ離れた２箇所において前記画素電極と前記対向電極との間隙に生じるエッチング量の差をσとし、前記ある１つのＴＦＴの前記ソースに接続されている画素電極と、前記別の１つのＴＦＴの前記ソースに接続している画素電極との距離をＬ１２としたときに、前記ある１つのＴＦＴの前記ソースに接続された画素電極と前記対向電極との間隙Ｌｇ１と、前記別の１つのＴＦＴの前記ソースに接続された画素電極と前記対向電極との間隙Ｌｇ２との関係が、下記（式１）を満たす表示装置。
Figure 2008175882
（５）前記（１）乃至（４）のいずれかの表示装置において、前記複数個の画素電極のうちの、前記走査信号線の延在方向に並んだいくつかの画素電極のそれぞれと前記対向電極との間隙は、前記走査信号線の延在方向の両端のうちの一方の端部に最も近い画素電極と前記対向電極との間隙が最も広く、前記走査信号線の前記一方の端部からの距離が長い画素電極と前記対向電極との間隙ほど狭くなる表示装置。
（６）前記（１）乃至（４）のいずれかの表示装置において、前記複数個の画素電極のうちの、前記走査信号線の延在方向に並んだいくつかの画素電極のそれぞれと前記対向電極との間隙は、前記走査信号線の延在方向の両端とは異なる、ある特定の位置に最も近い画素電極と前記対向電極との間隙が最も広く、前記走査信号線の前記ある特定の位置からの距離が長い画素電極と前記対向電極との間隙ほど狭くなる表示装置。
（７）前記（６）の表示装置において、前記走査信号線の前記ある特定の位置は、前記絶縁基板の、前記走査信号線の延在方向と同じ方向の両端の中点である表示装置。
（８）前記（６）の表示装置において、前記走査信号線の前記ある特定の位置は、前記走査信号線の、当該走査信号線の延在方向の両端の中点である表示装置。
（９）前記（１）乃至（８）のいずれかの表示装置において、前記複数個の画素電極のうちの、前記映像信号線の延在方向に並んだいくつかの画素電極のそれぞれと前記対向電極との間隙は、前記映像信号線の延在方向の両端のうちの一方の端部に最も近い画素電極と前記対向電極との間隙が最も広く、前記映像信号線の前記一方の端部からの距離が長い画素電極と前記対向電極との間隙ほど狭くなる表示装置。
（１０）前記（１）乃至（８）のいずれかの表示装置において、前記複数個の画素電極のうちの、前記映像信号線の延在方向に並んだいくつかの画素電極のそれぞれと前記対向電極との間隙は、前記映像信号線の延在方向の両端とは異なる、ある特定の位置に最も近い画素電極と前記対向電極との間隙が最も広く、前記映像信号線の前記ある特定の位置からの距離が長い画素電極と前記対向電極との間隙ほど狭くなる表示装置。
（１１）前記（１０）の表示装置において、前記映像信号線の前記ある特定の位置は、前記絶縁基板の、前記映像信号線の延在方向と同じ方向の両端の中点である表示装置。
（１２）前記（１０）の表示装置において、前記映像信号線の前記ある特定の位置は、前記映像信号線の、当該映像信号線の延在方向の両端の中点である表示装置。
（１３）前記（１）乃至（１２）のいずれかの表示装置において、前記表示パネルは、２枚の基板の間に液晶を封入した液晶表示パネルであり、前記複数本の走査信号線と、前記複数本の映像信号線と、前記複数個のＴＦＴおよび前記複数個の画素電極と、前記対向電極とを有する前記絶縁基板は、前記２枚の基板のうちの一方の基板である表示装置。
本発明の表示装置によれば、櫛歯状の前記画素電極および前記対向電極を対向配置させた液晶表示パネルにおいて、ＴＦＴの書き込み不足により生じる輝度むらを容易に低減することができる。
また、本発明の表示装置では、走査信号を３値化しなくてもＴＦＴの書き込み不足により生じる輝度むらを低減できるので、表示装置の製造コストを低減できる。
以下、本発明について、図面を参照して実施の形態（実施例）とともに詳細に説明する。
なお、実施例を説明するための全図において、同一機能を有するものは、同一符号を付け、その繰り返しの説明は省略する。
図１（ａ）は、本発明に係わる液晶表示装置の概略構成の一例を示す模式図である。図１（ｂ）は、図１（ａ）に示した液晶表示パネルにおける１画素の回路構成の一例を示す模式回路図である。
本発明は、たとえば、アクティブマトリクス型のＴＦＴ液晶表示装置に適用することができる。アクティブマトリクス型のＴＦＴ液晶表示装置は、たとえば、図１（ａ）に示すように、液晶表示パネル１と、データドライバ２と、ゲートドライバ３とを有する。データドライバ２は、液晶表示パネル１に設けられた複数本の映像信号線ＤＬに加える映像信号（階調電圧信号）を生成する駆動回路である。ゲートドライバ３は、液晶表示パネル１に設けられた複数本の走査信号線ＧＬに加える走査信号を生成する駆動回路である。なお、図１（ａ）では省略しているが、ＴＦＴ液晶表示装置は、これらのほかに、たとえば、データドライバ２やゲートドライバ３の動作を制御する制御回路などを有する。また、透過型または半透過型のＴＦＴ液晶表示装置の場合、バックライトユニット（光源）も有する。
液晶表示パネル１は、複数本の走査信号線ＧＬおよび複数本の映像信号線ＤＬと、表示領域ＤＡにマトリクス状に配置された多数個のアクティブ素子（スイッチング素子と呼ぶこともある）とを有する。走査信号線ＧＬと映像信号線ＤＬは、絶縁層を介して形成されており、１本の映像信号線ＤＬは、前記絶縁層を介して複数本の走査信号線ＧＬと立体的に交差している。また、液晶表示パネル１において、前記アクティブ素子は、ＭＩＳ構造（ＭＯＳ構造を含む）のＴＦＴである。
液晶表示パネル１の表示領域ＤＡは、走査信号線ＧＬの延在方向および映像信号線ＤＬの延在方向に配置された多数個の画素により構成されており、１つの画素が占める領域は、隣接する２本の走査信号線ＧＬと隣接する２本の映像信号線ＤＬとで囲まれる領域に相当する。
前記アクティブ素子として用いるＴＦＴが、１つの画素に対して１個の割合で配置される場合、たとえば、図１（ｂ）に示すように、隣接する２本の走査信号線ＧＬｎ，ＧＬｎ＋１（ｎは１より大きい整数）と、隣接する２本の映像信号線ＤＬｍ，ＤＬｍ＋１（ｍは１より大きい整数）とで囲まれる領域（画素）に対して配置されるＴＦＴは、ゲート（Ｇ）が走査信号線ＧＬｎ＋１に接続し、ドレイン（Ｄ）が映像信号線ＤＬｍに接続している。またこのとき、ＴＦＴのソース（Ｓ）は、画素電極ＰＸに接続している。画素電極ＰＸは、対向電極ＣＴ（共通電極と呼ぶこともある）および液晶ＬＣと画素容量（液晶容量と呼ぶこともある）ＣＬＣを形成している。
また、液晶表示パネル１には、たとえば、保持容量線ＳＬが設けられており、各画素には、ＴＦＴのソースに接続しているソース電極（または画素電極ＰＸ）および保持容量線ＳＬならびにそれらの間に介在する絶縁層ＰＡＳによる保持容量（補助容量と呼ぶこともある）が形成されている。
なお、本明細書では、ＴＦＴのドレイン（Ｄ）とソース（Ｓ）について、映像信号線ＤＬに接続しているほうをドレイン（Ｄ）と呼び、画素電極ＰＸに接続しているほうをソース（Ｓ）と呼んでいるが、この逆、すなわち、映像信号線ＤＬに接続しているほうをソース（Ｓ）と呼び、画素電極ＰＸに接続しているほうをドレイン（Ｄ）と呼ぶこともある。
図２（ａ）は、液晶表示パネルの概略構成の一例を示す模式平面図である。図２（ｂ）は、図２（ａ）のＡ−Ａ’線における模式断面図である。
図３（ａ）は、本発明に係わる液晶表示パネルのＴＦＴ基板における１画素の構成の一例を示す模式平面図である。図３（ｂ）は、図３（ａ）のＢ−Ｂ’線における模式断面図である。図３（ｃ）は、図３（ａ）のＣ−Ｃ’線における模式断面図である。
液晶表示パネル１は、たとえば、図２（ａ）および図２（ｂ）に示すように、ＴＦＴ基板１０１および対向基板１０２と呼ばれる一対の基板の間に液晶ＬＣを封入している。このとき、ＴＦＴ基板１０１と対向基板１０２は、表示領域ＤＡを囲む環状のシール材１０３で接着されており、液晶ＬＣは、ＴＦＴ基板１０１および対向基板１０２ならびにシール材１０３で囲まれた空間に封入されている。
また、液晶表示パネル１が透過型または半透過型の場合、ＴＦＴ基板１０１および対向基板１０２の外側を向いた面には、たとえば、一対の偏光板１０４Ａ，１０４Ｂが設けられている。またこのとき、たとえば、ＴＦＴ基板１０１と偏光板１０４Ａの間、および対向基板１０２と偏光板１０４Ｂの間に、それぞれ、１層または複数層の位相差板が設けられていることもある。
また、液晶表示パネル１が反射型の場合、一般に、ＴＦＴ基板１０１側の偏光板１０４４Ａや位相差板は不要である。
また、本発明は、液晶ＬＣを駆動させる画素電極ＰＸおよび対向電極ＣＴがＴＦＴ基板１０１に設けられており、かつ、画素電極ＰＸと対向電極ＣＴとが、絶縁層の同一面に対向配置されている液晶表示パネル１に適用される。
このとき、ＴＦＴ基板１０１における１画素の構成は、たとえば、図３（ａ）乃至図３（ｃ）に示したような構成になっており、ガラス基板などの絶縁基板ＳＵＢの表面に走査信号線ＧＬおよび保持容量線ＳＬ、第１の絶縁層ＰＡＳ１、半導体層ＳＣ、映像信号線ＤＬおよびドレイン電極ＳＤ１ならびにソース電極ＳＤ２、第２の絶縁層ＰＡＳ２、画素電極ＰＸおよび対向電極ＣＴが積層している。画素電極ＰＸは、スルーホールＴＨ１によりソース電極ＳＤ２に接続されており、対向電極ＣＴは、スルーホールＴＨ２により保持容量線ＳＬに接続されている。
走査信号線ＧＬおよび保持容量線ＳＬは、たとえば、アルミニウムなどの金属からなる第１の導電膜をエッチングして形成された導電層である。また、保持容量線ＳＬは、隣接する２本の走査信号線ＧＬの間毎に形成されており、各保持容量線ＳＬは、たとえば、表示領域ＤＡの外側において接続された一体的な構成になっている。
走査信号線ＧＬの上に、第１の絶縁層ＰＡＳ１を介して設けられた半導体層ＳＣは、たとえば、アモルファスシリコンからなる半導体膜をエッチングして形成された半導体層であり、ＴＦＴの半導体層として機能する。このとき、半導体層ＳＣは、ドレイン領域、ソース領域、およびチャネル領域の３つの領域を有する。また、第１の絶縁層ＰＡＳ１は、たとえば、シリコン酸化膜で形成された絶縁層であり、ＴＦＴのゲート絶縁膜としての機能を有する。
映像信号線ＤＬおよびドレイン電極ＳＤ１ならびにソース電極ＳＤ２は、たとえば、アルミニウムなどの金属からなる第２の導電膜をエッチングして形成された導電層である。このとき、ドレイン電極ＳＤ１は、たとえば、映像信号線ＤＬと一体形成される。またこのとき、ソース電極ＳＤ２は、映像信号線ＤＬの延在方向（ｙ方向）に延びており、保持容量線ＳＬと平面でみて重なる部分を有する。そして、ソース電極ＳＤ２と保持容量線ＳＬとが平面でみて重なる領域に前記保持容量が形成される。
なお、前記平面とは、図３（ａ）に示した平面、すなわちＴＦＴ基板１０１（液晶表示パネル１）を観察者側からみたときの平面である。また、本明細書の説明におけるその他の平面についても、図３（ａ）に示した平面、すなわちＴＦＴ基板１０１（液晶表示パネル１）を観察者側からみたときの平面である。
映像信号線ＤＬなどが形成された面の上に、第２の絶縁層ＰＡＳ２を介して設けられた画素電極ＰＸおよび対向電極ＣＴは、たとえば、ＩＴＯなどの光透過性が高い導電体からなる第３の導電膜をエッチングして形成された導電層である。このとき、画素電極ＰＸおよび対向電極ＣＴは、たとえば、櫛歯状と呼ばれる平面形状になっており、１つの画素に着目して走査信号線ＧＬの延在方向（ｘ方向）にみたときに、画素電極ＰＸと対向電極ＣＴが交互に並ぶように形成されている。
また、図３（ｂ）および図３（ｃ）では省略しているが、画素電極ＰＸが形成された面の上には、たとえば、配向膜が形成されており、ＴＦＴ基板１０１は、前記配向膜が形成された面が、液晶層ＬＣを介して対向基板１０２に対向している。
また、詳細な説明は省略するが、対向基板１０２は、たとえば、ガラス基板などの絶縁基板の表面に、表示領域ＤＡを画素毎の領域に分割する遮光膜、カラーフィルタ、および配向膜などが形成されている。
以下、表示領域ＤＡにおける１つの画素の構成が図３（ａ）乃至図３（ｃ）に示した構成のＴＦＴ基板１０１を例に挙げ、本発明を適用した場合の構成の特徴について説明する。
図４（ａ）乃至図４（ｆ）は、本発明による実施例１のＴＦＴ基板の概略構成の一例を説明するための模式図である。
図４（ａ）は、実施例１のＴＦＴ基板の特徴を説明するために取り上げる４つの画素の位置関係を示す模式平面図である。図４（ｂ）は、第１の絶縁層を形成した直後の絶縁基板の模式平面図である。図４（ｃ）は、図４（ｂ）のＤ−Ｄ’線における断面構成の一例を示す模式断面図である。図４（ｄ）は、図４（ａ）に示した２つの画素ＳＰ１，ＳＰ２のＴＦＴの平面形状の一例を示す模式平面図である。図４（ｅ）は、図４（ｄ）に示した２つの画素ＳＰ１，ＳＰ２のＴＦＴの断面形状の一例を示す模式断面図である。図４（ｆ）は、図４（ａ）に示した２つの画素ＳＰ１，ＳＰ２の画素電極と対向電極との関係の一例を示す模式断面図である。
なお、図４（ｄ）は、実施例１のＴＦＴ基板の特徴を説明するために必要なＴＦＴの構成のみを示した平面図であり、保持容量線ＳＬは省略している。また、図４（ｅ）は、各画素のＴＦＴのｙ方向の断面図であり、図３（ｂ）に示した断面図のうちのＴＦＴの部分のみを示している。
図３（ａ）乃至図３（ｃ）に示した構成のＴＦＴ基板１０１に本発明を適用した場合の構成を説明するにあたり、実施例１では、たとえば、図４（ａ）にすように、第１の画素ＳＰ１、第２の画素ＳＰ２、第３の画素ＳＰ３、および第４の画素ＳＰ４を取り上げる。
第１の画素ＳＰ１は、ゲートが走査信号線ＧＬｉに接続されており、ドレインが映像信号線ＤＬｕに接続されているＴＦＴを有する画素である。第２の画素ＳＰ２は、ゲートが走査信号線ＧＬｊに接続されており、ドレインが映像信号線ＤＬｕに接続されているＴＦＴを有する画素である。第３の画素ＳＰ３は、ゲートが走査信号線ＧＬｉに接続されており、ドレインが映像信号線ＤＬｖに接続されているＴＦＴを有する画素である。第４の画素ＳＰ４は、ゲートが走査信号線ＧＬｊに接続されており、ドレインが映像信号線ＤＬｖに接続されているＴＦＴを有する画素である。
図３（ａ）乃至図３（ｃ）に示した構成のＴＦＴ基板１０１を製造するときには、まず、ガラス基板などの絶縁基板ＳＵＢの表面に複数本の走査信号線ＧＬおよび保持容量線ＳＬを形成する。次に、各ＴＦＴのゲート絶縁膜としての機能を有する第１の絶縁層ＰＡＳ１を形成する。次に、半導体層ＳＣを形成する。次に、映像信号線ＤＬ（ドレイン電極ＳＤ１を含む）およびソース電極ＳＤ２を形成する。次に、第２の絶縁層ＰＡＳ２を形成する。そして最後に、画素電極ＰＸおよび対向電極ＣＴを形成する。
このとき、第１の絶縁層ＰＡＳ１までが形成された絶縁基板ＳＵＢについて、図４（ｂ）に示すように、第１の画素ＳＰ１および第２の画素ＳＰ２を通るｙ方向の断面をみると、たとえば、図４（ｃ）に示すように、第１の絶縁層ＰＡＳ１が、ｙ方向の両端のうちの一方の端部ＳＢｙ１から、他方の端部ＳＢｙ２に向かって単調に厚くなるように形成されていることがある。
また、従来の一般的なＴＦＴの製造方法では、第１の画素ＳＰ１のＴＦＴおよび第２の画素ＳＰ２のＴＦＴを含むすべてのＴＦＴ（アクティブ素子）の平面形状が、同じ形状になるように形成される。そのため、第１の画素ＳＰ１のＴＦＴの平面形状および第２の画素ＳＰ２の平面形状は、たとえば、図４（ｄ）に示すように、第１の画素ＳＰ１のＴＦＴにおけるチャネル幅ＴｒＷ１をチャネル長ＴｒＬ１で除した値（ＴｒＷ１／ＴｒＬ１）と、第２の画素ＳＰ２のＴＦＴにおけるチャネル幅ＴｒＷ２をチャネル長ＴｒＬ２で除した値（ＴｒＷ２／ＴｒＬ２）とが、ほぼ同じ値になる。
しかしながら、第１の絶縁層ＰＡＳ１の膜厚が、図４（ｃ）に示したような変化をしている場合、第１の画素ＳＰ１のＴＦＴの断面形状および第２の画素ＳＰ２の断面形状は、たとえば、図４（ｅ）に示すようになり、第１の画素ＳＰ１のＴＦＴにおけるゲート絶縁膜（第１の絶縁層ＰＡＳ１）の膜厚ＧＩＤ１が、第２の画素ＳＰ２のＴＦＴにおけるゲート絶縁膜（第１の絶縁層ＰＡＳ１）の膜厚ＧＩＤ２よりも薄くなっている。
すなわち、第１の画素ＳＰ１のＴＦＴと第２の画素ＳＰ２のＴＦＴとは、平面形状（寸法）が同じでも、ゲート絶縁膜の膜厚に違いがある。そのため、第１の画素ＳＰ１のＴＦＴの書き込み電流値と第２の画素ＳＰ２のＴＦＴの書き込み電流値とに違いが生じ、ゲート絶縁膜の膜厚が厚い第２の画素ＳＰ２のＴＦＴの書き込み電流値のほうが小さくなる。
このように、ゲート絶縁膜の膜厚の違いにより第１の画素ＳＰ１のＴＦＴの書き込み電流値と第２の画素ＳＰ２のＴＦＴの書き込み電流値とに違いが生じる場合、実施例１のＴＦＴ基板１０１では、画素電極ＰＸと対向電極ＣＴとの間隙を変えることで、第１の画素ＳＰ１の輝度と第２の画素ＳＰ２の輝度とがほぼ同じ輝度になるようにする。なお、前記ほぼ同じ輝度というのは、第１の画素ＳＰ１の画素電極と第２の画素ＳＰ２の画素電極とに、同じ輝度の映像信号（階調電圧信号）を書き込んで表示させたときの輝度がほぼ同じ輝度になるということを意味することはもちろんである。
すなわち、第１の画素ＳＰ１のＴＦＴと第２の画素ＳＰ２のＴＦＴとの関係が、図４（ｄ）および図４（ｅ）に示したような関係である場合、たとえば、図４（ｆ）に示すように、第１の画素ＳＰ１における画素電極ＰＸと対向電極ＣＴとの間隙を映像信号線ＤＬｕ側から順にＬｇ１１，Ｌｇ２１，Ｌｇ３１，Ｌｇ４１とし、第２の画素ＳＰ２における画素電極ＰＸと対向電極ＣＴとの間隙を映像信号線ＤＬｕ側から順にＬｇ１２，Ｌｇ２２，Ｌｇ３２，Ｌｇ４２とすると、これらの間隙の関係が、Ｌｇ１１＞Ｌｇ１２，Ｌｇ２１＞Ｌｇ２２，Ｌｇ３１＞Ｌｇ３２，Ｌｇ４１＞Ｌｇ４２になるように、各画素ＳＰ１，ＳＰ２の画素電極ＰＸおよび対向電極ＣＴを形成する。
なお、このような関係は、たとえば、第１の画素ＳＰ１と第２の画素ＳＰ２との間だけに限らず、たとえば、図４（ａ）に示した第３の画素ＳＰ３と第４の画素ＳＰ４との間でも成り立つようにする。また、第１の画素ＳＰ１と第３の画素ＳＰ３との間、第２の画素ＳＰ２と第４の画素ＳＰ４との間などでも成り立つようにする。
またさらに、実施例１のＴＦＴ基板１０１では、図４（ａ）に示した４つの画素ＳＰ１，ＳＰ２，ＳＰ３，ＳＰ４の間だけでなく、表示領域ＤＡにあるすべての画素の中から任意の２つの画素を取り出したときに、当該２つの画素のＴＦＴのゲート絶縁膜の膜厚に違いがあれば、ゲート絶縁膜の膜厚が厚いほうの画素における画素電極ＰＸと対向電極ＣＴとの間隙が、ゲート絶縁膜の膜厚が薄いほうの画素における画素電極ＰＸと対向電極ＣＴとの間隙よりも狭くなるようにする。
実施例１のＴＦＴ基板１０１のように、第２の絶縁層ＰＡＳ２の同一面上に画素電極ＰＸと対向電極ＣＴとが対向配置されている場合、画素電極ＰＸと対向電極ＣＴとの間隙部分に生じる電界で液晶ＬＣの分子を駆動させる。このとき、画素電極ＰＸと対向電極ＣＴとの電位差が同じであれば、画素電極ＰＸと対向電極ＣＴとの間隙が狭い方が電界が密になり、液晶ＬＣ中の分子を駆動させる力が大きくなる。そのため、ＴＦＴの書き込み電流値が小さい画素の画素電極ＰＸと対向電極ＣＴとの間隙を狭くすることで、ＴＦＴの書き込み電流値の違いに起因する輝度むらを低減できる。
図５は、実施例１のＴＦＴ基板の製造方法の一例を説明するための模式フロー図である。
実施例１のＴＦＴ基板１０１を製造するときには、図５に示すように、まず、ガラス基板などの絶縁基板ＳＵＢの表面に走査信号線ＧＬおよび保持容量線ＳＬを形成する（ステップ４０１）。次に、ＴＦＴのゲート絶縁膜としての機能を有する第１の絶縁層ＰＡＳ１を形成する（ステップ４０２）。ステップ４０１およびステップ４０２は、それぞれ、従来のＴＦＴ基板の製造方法において走査信号線ＧＬおよび保持容量線ＳＬを形成する工程、および第１の絶縁層ＰＡＳ１を形成する工程と同じ手順でよいので、詳細な説明は省略する。
次に、第１の絶縁層ＰＡＳ１の膜厚分布を測定する（ステップ４０３）。ステップ４０３は、たとえば、エリプソメータを用いて、各画素のＴＦＴを形成する位置における第１の絶縁層ＰＡＳ１の膜厚を測定する。なお、膜厚を測定するときには、たとえば、すべてのＴＦＴを形成する位置の膜厚を測定してもよいし、いくつかの領域に分割して各領域の代表点における膜厚を測定し、１つの領域にあるいくつかのＴＦＴを形成する位置における膜厚は、代表点における膜厚に等しいとみなしてもよい。
次に、半導体層ＳＣを形成する（ステップ４０４）。次に、映像信号線ＤＬ、ドレイン電極ＳＤ１、およびソース電極ＳＤ２を形成する（ステップ４０５）。次に、第２の絶縁層ＰＡＳ２を形成する（ステップ４０６）。ステップ４０４、ステップ４０５、およびステップ４０６は、それぞれ、従来のＴＦＴ基板の製造方法において半導体層ＳＣを形成する工程、映像信号線ＤＬ、ドレイン電極ＳＤ１、およびソース電極ＳＤ２を形成する工程、および第２の絶縁層ＰＡＳ２を形成する工程と同じ手順でよいので、詳細な説明は省略する。
次に、画素電極ＰＸおよび対向電極ＣＴの形成に用いる導電膜（たとえば、ＩＴＯ膜）を成膜する（ステップ４０７）。
次に、ステップ４０３の測定結果に基づいて、画素電極ＰＸと対向電極ＣＴのレイアウトデータ（平面寸法）を編集し、更新する（ステップ４０８）。ステップ４０８では、たとえば、図４（ｆ）に示したように、ＴＦＴのゲート絶縁膜が薄い画素の画素電極ＰＸと対向電極ＣＴとの間隙は広くなり、ＴＦＴのゲート絶縁膜が厚い画素の画素電極ＰＸと対向電極ＣＴとの間隙は狭くなるように、画素電極ＰＸの平面寸法および対向電極ＣＴの平面寸法を更新する。なお、図５に示した例では、ステップ４０７の後にステップ４０８を行っているが、これに限らず、ステップ４０３の後であり、かつ、次のステップ４０９を行う前であれば、どの段階でステップ４０８を行ってもよいことはもちろんである。
次に、ステップ４０７で成膜した導電膜の上に感光性レジストを塗布した後、当該感光性レジストを露光、現像してエッチングレジストを形成する（ステップ４０９）。ステップ４０９で感光性レジストを露光するときには、たとえば、直描露光機と呼ばれる露光機を用いて行う。前記直描露光機は、たとえば、感光性レジストを多数の微小領域に分割しておき、ＣＡＤなどで作成したレイアウトデータ（寸法数値データ）に基づいて各微小領域を露光するか否かを判断し、露光すると判断した微小領域のみを順次または一括して露光する露光装置である。このとき、直描露光機では、たとえば、ステップ４０８で更新された画素電極ＰＸおよび対向電極ＣＴのレイアウトデータに基づいて露光する領域と露光しない領域とを判別する。
前記直描露光機を用いた場合、使用するレイアウトデータの数値を変更するだけで露光パターン（露光する領域）を変更することができる。そのため、ＴＦＴ基板１０１毎に第１の絶縁層ＰＡＳ１の膜厚の変化の度合いが異なる場合でも、迅速かつ柔軟に対応することができる。また、前記直描露光機の場合、従来の一般的な露光装置で用いる露光マスクは不要であるため、製造コストを低減できる。
次に、ステップ４０９で形成したエッチングレジストをマスクにして前記導電膜をエッチングした後、前記エッチングレジストを剥離（除去）して画素電極ＰＸおよび対向電極ＣＴを形成する（ステップ４１０）。
以上の手順により、実施例１のＴＦＴ基板１０１が得られる。
このように、実施例１のＴＦＴ基板１０１は、ＴＦＴ基板１０１の製造工程において各ＴＦＴのゲート絶縁膜の膜厚に違いが生じたときに、その違いにあわせて各画素の画素電極ＰＸと対向電極ＣＴとの間隙を変えることで、各ＴＦＴのゲート絶縁膜の膜厚の違いに起因する液晶表示装置の輝度むらを容易に低減できる。
なお、上記の図５に沿った製造方法の説明では、ステップ４０９で感光性レジストを露光するときに、直描露光機を用いて露光する場合を例に挙げている。しかしながら、ステップ４０９で感光性レジストを露光するときには、たとえば、ガラス基板などの透明な基板の表面にクロム（Ｃｒ）などの遮光膜で露光パターンを形成した露光マスクを用いて露光することも可能である。その場合、たとえば、試作したＴＦＴ基板１０１における第１の絶縁層ＰＡＳ１の膜厚の変化に基づいて更新された画素電極ＰＸおよび対向電極ＣＴのレイアウトデータを使用して露光マスクを作成し、当該露光マスクを用いて露光すればよい。
ところで、ＴＦＴ基板１０１を製造する際に生じる第１の絶縁層ＰＡＳ１の膜厚の変化は、たとえば、ＴＦＴ基板１０１毎に無作為な変化をすることは非常に少なく、ＴＦＴ基板１０１の製造方法により、いくつかのパターンに分類できる。以下、ＴＦＴ基板１０１の製造方法と絶縁層の膜厚分布のパターン（傾向）の一例について説明する。
図６（ａ）は、１枚のマザーガラスから２枚のＴＦＴ基板を切り出す場合の絶縁膜の膜厚分布を示す模式平面図である。図６（ｂ）は、１枚のマザーガラスから４枚のＴＦＴ基板を切り出す場合の絶縁膜の膜厚分布を示す模式平面図である。図６（ｃ）は、１枚のマザーガラスから６枚のＴＦＴ基板を切り出す場合の絶縁膜の膜厚分布を示す模式平面図である。図６（ｄ）は、１枚のマザーガラスから１５枚のＴＦＴ基板を切り出す場合の絶縁膜の膜厚分布を示す模式図である。
現在、液晶表示パネル１に用いられるＴＦＴ基板１０１は、たとえば、１枚のマザーガラスと呼ばれる大面積のガラス基板を用いて複数枚分のＴＦＴ基板１０１を一括して形成した後、前記複数枚のＴＦＴ基板１０１を切り出して製造されている。
１枚のマザーガラスから２枚のＴＦＴ基板１０１を切り出す、いわゆる２面取りの場合、たとえば、図６（ａ）に示すように、マザーガラス５には、２箇所の、ＴＦＴ基板１０１として切り出す領域５０１，５０２がある。この２箇所の領域５０１，５０２には、それぞれ、たとえば、１画素の構成が図３（ａ）乃至図３（ｃ）に示したような構成のＴＦＴ基板１０１が形成される。そして、ＴＦＴ基板１０１を形成した後、マザーガラス５から２個の領域５０１，５０２を切り出して、２枚のＴＦＴ基板１０１を得る。
このような２面取りの場合、マザーガラス５の２箇所の領域５０１，５０２に、たとえば、第１の絶縁層ＰＡＳ１を形成するときには、通常、マザーガラス５の全面に絶縁膜を形成（成膜）する。このとき、マザーガラス５の全面に形成される絶縁膜の膜厚分布は、たとえば、図６（ａ）に二点鎖線で示したようなマザーガラス５の中心Ｐを中心とする同心円で表され、中心Ｐおよびその近傍が最も厚く、中心Ｐから遠ざかるにつれて徐々に薄くなっていくような分布になる。これは、絶縁膜を形成するときには、たとえば、プラズマＣＶＤ法で成膜しているためである。
１枚のマザーガラスから４枚のＴＦＴ基板１を切り出す、いわゆる４面取りの場合、図６（ｂ）に示すように、マザーガラス５には、４箇所の、ＴＦＴ基板１０１として切り出す領域５１１，５１２，５１３，５１４がある。この４箇所の領域５１１〜５１４にはそれぞれ、たとえば、１画素の構成が図３（ａ）乃至図３（ｃ）に示したような構成のＴＦＴ基板１０１が形成される。そして、ＴＦＴ基板１０１を形成した後、マザーガラス５から４箇所の領域５１１〜５１４を切り出して、４枚のＴＦＴ基板１０１を得る。
このような４面取りの場合も、マザーガラス５の４箇所の領域５１１〜５１４に第１の絶縁層ＰＡＳ１を形成するときには、通常、マザーガラス５の全面に絶縁膜を形成する。そのため、マザーガラス５の全面に形成される絶縁膜の膜厚分布は、たとえば、図６（ｂ）に二点鎖線で示したようなマザーガラス５の中心Ｐを中心とする同心円で表され、中心Ｐおよびその近傍が最も厚く、中心Ｐから遠ざかるにつれて徐々に薄くなっていくような分布になる。
１枚のマザーガラスから６枚のＴＦＴ基板１０１を切り出す、いわゆる６面取りの場合、図６（ｃ）に示すように、マザーガラス５には、６箇所の、ＴＦＴ基板１０１として切り出す領域５２１，５２２，５２３，５２４，５２５，５２６がある。この６箇所の領域５２１〜５２６にはそれぞれ、たとえば、１画素の構成が図３（ａ）乃至図３（ｃ）に示したような構成のＴＦＴ基板１０１が形成される。そして、ＴＦＴ基板１０１を形成した後、マザーガラス５から６箇所の領域５２１〜５２６を切り出して、６枚のＴＦＴ基板１０１を得る。
このような６面取りの場合も、マザーガラス５の６箇所の領域５２１〜５２６に第１の絶縁層ＰＡＳ１を形成するときには、通常、マザーガラス５の全面に絶縁膜を形成する。そのため、マザーガラス５の全面に形成される絶縁膜の膜厚分布は、たとえば、図６（ｃ）に二点鎖線で示したようなマザーガラス５の中心Ｐを中心とする同心円で表され、中心Ｐおよびその近傍が最も厚く、中心Ｐから遠ざかるにつれて徐々に薄くなっていくような分布になる。
１枚のマザーガラスから１５枚のＴＦＴ基板１を切り出す、いわゆる１５面取りの場合、図６（ｄ）に示すように、マザーガラス５には、１５箇所の、ＴＦＴ基板１として切り出す領域５３１，５３２，５３３，５３４，５３５，５３６，５３７，５３８，５３９，５４０，５４１，５４２，５４３，５４４，５４５がある。この１５箇所の領域５３１〜５４５にはそれぞれ、たとえば、１画素の構成が図３（ａ）乃至図３（ｃ）に示したような構成のＴＦＴ基板１０１が形成される。そして、ＴＦＴ基板１０１を形成した後、マザーガラス５から１５箇所の領域５３１〜５４５を切り出して、１５枚のＴＦＴ基板１０１を得る。
このような１５面取りの場合も、マザーガラス５の１５箇所の領域５３１〜５４５に第１の絶縁層ＰＡＳ１を形成するときには、通常、マザーガラス５の全面に絶縁膜を形成する。そのため、マザーガラス５の全面に形成される絶縁膜の膜厚分布は、たとえば、図６（ｄ）に二点鎖線で示したようなマザーガラス５の中心Ｐを中心とする同心円で表され、中心Ｐおよびその近傍が最も厚く、中心Ｐから遠ざかるにつれて徐々に薄くなっていくような分布になる。
ここで、図６（ａ）乃至図６（ｄ）に示した１枚のマザーガラス５の上における絶縁膜（第１の絶縁層ＰＡＳ１）の膜厚分布と、マザーガラス５から切り出される各領域、すなわち１枚のＴＦＴ基板１０１が形成される領域における絶縁膜の膜厚分布との関係をみると、その関係は、以下の４つのパターンに分類されることがわかる。
１つめのパターンは、絶縁膜（第１の絶縁層ＰＡＳ１）の膜厚分布が、図６（ａ）に示した領域５０１，５０２、図６（ｄ）に示した領域５３７，５３９のようになるパターンである。この１つめのパターンの特徴について、図７を用いて説明する。
図７は、第１の絶縁層の膜厚分布の１つめのパターンにおける画素電極および対向電極のレイアウトデータの更新方法の一例を説明するための模式平面図である。
第１の絶縁層の膜厚分布の１つめのパターンを説明するにあたっては、図７に示すように、２面取りの場合におけるマザーガラス５の１つの領域６０１を例に挙げる。図７において、ＧＬ１，ＧＬＮは、表示領域の最も外側に配置されている２本の走査信号線を示しており、当該２本の走査信号線ＧＬ１，ＧＬＮの間には、図示していない複数本の走査信号線が配置されている。また、図７において、ＤＬ１，ＤＬＭは、表示領域の最も外側に配置されている２本の映像信号線を示しており、当該２本の映像信号線ＤＬ１，ＤＬＭの間には、それらの間のほぼ中間にある映像信号線ＤＬｕおよび図示していない複数本の映像信号線が配置されている。
このとき、たとえば、マザーガラス５の領域５０１に形成された第１の絶縁層ＰＡＳ１の膜厚分布は、図７に二点鎖線で示したような分布になる。つまり、走査信号線の延在方向（ｘ方向）にみた第１の絶縁層ＰＡＳ１の膜厚は、映像信号線ＤＬ１と交差する点から映像信号線ＤＬｕと交差する点に向かって単調に厚くなり、映像信号線ＤＬｕと交差する点の近傍で最も厚くなった後、映像信号線ＤＬｕと交差する点から映像信号線ＤＬＭと交差する点に向かって単調に薄くなるという変化をする。そのため、マザーガラス５の領域５０１に形成されるＴＦＴ基板１０１では、たとえば、走査信号線ＧＬＮに沿って並んだ複数個の画素における画素電極ＰＸと対向電極ＣＴのレイアウトデータについて、映像信号線ＤＬｕに近い画素における画素電極ＰＸと対向電極ＣＴとの間隙が最も狭くなり、映像信号線ＤＬｕから遠い画素ほど画素電極ＰＸと対向電極ＣＴとの間隙が広くなるように更新する。
またこのとき、映像信号線の延在方向（ｙ方向）にみた第１の絶縁層ＰＡＳ１の膜厚は、走査信号線ＧＬ１と交差する点から走査信号線ＧＬＮと交差する点に向かって単調に厚くなるという変化をする。そのため、マザーガラス５の領域５０１に形成されるＴＦＴ基板１０１では、たとえば、映像信号線ＤＬｕに沿って並んだ複数個の画素における画素電極ＰＸと対向電極ＣＴのレイアウトデータについて、走査信号線ＧＬＮにゲートが接続しているＴＦＴを有する画素における画素電極ＰＸと対向電極ＣＴとの間隙が最も狭くなり、走査信号線ＧＬＮから遠い画素ほど画素電極ＰＸと対向電極ＣＴとの間隙が広くなるように更新する。
このようにすることで、マザーガラス５の領域５０１を切り出して得たＴＦＴ基板１０１を用いた液晶表示パネル１において、各ＴＦＴの書き込み電流値の違いに起因する輝度むらの発生を防ぐことができる。
なお、図７には、１つめのパターンの例として２面取りの場合のマザーガラス５にある１つの領域５０１を挙げているが、もう１つの領域５０２も領域５０１の場合と同じ考え方に基づいてレイアウトデータを更新すればよいことはもちろんである。また、図６（ｄ）に示した１５面取りの場合における領域５３７，５３９も、領域５０１の場合と同じ考え方に基づいてレイアウトデータを更新すればよいことはもちろんである。
次に、２つめのパターンを説明する。２つめのパターンは、絶縁膜（第１の絶縁層ＰＡＳ１）の膜厚分布が、図６（ｃ）に示した領域５２２，５２５や、図６（ｄ）に示した領域５３２，５３５，５４１，５４４のようになるパターンである。この２つめのパターンの特徴について、図８を用いて説明する。
図８は、第１の絶縁層の膜厚分布の２つめのパターンにおける画素電極および対向電極のレイアウトデータの更新方法の一例を説明するための模式平面図である。
第１の絶縁層の膜厚分布の２つめのパターンを説明するにあたっては、図８に示すように、６面取りの場合におけるマザーガラス５の１つの領域５２２を例に挙げる。図８において、ＧＬ１，ＧＬＮは、表示領域の最も外側に配置されている２本の走査信号線を示しており、当該２本の走査信号線ＧＬ１，ＧＬＮの間には、それらの間のほぼ中間にある走査信号線ＧＬｉおよび図示していない複数本の走査信号線が配置されている。また、図８において、ＤＬ１，ＤＬＭは、表示領域の最も外側に配置されている２本の映像信号線を示しており、当該２本の映像信号線ＤＬ１，ＤＬＭの間には、図示していない複数本の映像信号線が配置されている。
このとき、たとえば、マザーガラス５の領域５２２に形成された第１の絶縁層ＰＡＳ１の膜厚分布は、図８に二点鎖線で示したような分布になる。つまり、走査信号線の延在方向（ｘ方向）にみた第１の絶縁層ＰＡＳ１の膜厚は、映像信号線ＤＬ１と交差する点から映像信号線ＤＬＭと交差する点に向かって単調に厚くなるという変化をする。そのため、マザーガラス５の領域５２２に形成されるＴＦＴ基板１０１では、たとえば、走査信号線ＧＬｉに沿って並んだ複数個の画素における画素電極ＰＸと対向電極ＣＴのレイアウトデータについて、映像信号線ＤＬＭにドレインが接続しているＴＦＴを有する画素における画素電極ＰＸと対向電極ＣＴとの間隙が最も狭くなり、映像信号線ＤＬＭから遠い画素ほど画素電極ＰＸと対向電極ＣＴとの間隙が広くなるように更新する。
またこのとき、映像信号線の延在方向（ｙ方向）にみた第１の絶縁層ＰＡＳ１の膜厚は、走査信号線ＧＬ１と交差する点から走査信号線ＧＬｉと交差する点に向かって単調に厚くなり、走査信号線ＧＬｉと交差する点の近傍で最も厚くなった後、走査信号線ＧＬｉと交差する点から走査信号線ＧＬＮと交差する点に向かって単調に薄くなるという変化をする。そのため、マザーガラス５の領域５２２に形成されるＴＦＴ基板１０１では、たとえば、映像信号線ＤＬＭに沿って並んだ複数個の画素における画素電極ＰＸと対向電極ＣＴのレイアウトデータについて、走査信号線ＧＬｉに近い画素における画素電極ＰＸと対向電極ＣＴとの間隙が最も狭くなり、走査信号線ＧＬｉから遠い画素ほど画素電極ＰＸと対向電極ＣＴとの間隙が広くなるように更新する。
このようにすることで、マザーガラス５の領域５２２を切り出して得たＴＦＴ基板１０１を用いた液晶表示パネル１において、各ＴＦＴの書き込み電流値の違いに起因する画質むらの発生を防ぐことができる。
なお、図８には、２つめのパターンの例として６面取りの場合のマザーガラス５にある１つの領域５２２を挙げているが、もう１つの領域５２５も領域５２２の場合と同じ考え方に基づいてレイアウトデータを更新すればよいことはもちろんである。また、図６（ｄ）に示した１５面取りの場合における領域５３２，５３５，５４１，５４４も、領域５２２の場合と同じ考え方に基づいてレイアウトデータを更新すればよいことはもちろんである。
次に、３つめのパターンを説明する。３つめのパターンは、絶縁膜（第１の絶縁層ＰＡＳ１）の膜厚分布が、図６（ｂ）に示した領域５１１，５１２，５１３，５１４、図６（ｃ）に示した領域５２１，５２３，５２４，５２６、図６（ｄ）に示した領域５３１，５３３，５３４，５３６，５４０，５４２，５４３，５４５のようになるパターンである。この３つめのパターンの特徴について、図９を用いて説明する。
図９は、第１の絶縁層の膜厚分布の３つめのパターンにおける画素電極および対向電極のレイアウトデータの更新方法の一例を説明するための模式平面図である。
絶縁膜の膜厚分布の３つめのパターンを説明するにあたっては、図９に示すように、４面取りの場合におけるマザーガラス５の１つの領域５１１を例に挙げる。図９において、ＧＬ１，ＧＬＮは、表示領域の最も外側に配置されている２本の走査信号線を示しており、当該２本の走査信号線ＧＬ１，ＧＬＮの間には、図示していない複数本の走査信号線が配置されている。また、図９において、ＤＬ１，ＤＬＭは、表示領域の最も外側に配置されている２本の映像信号線を示しており、当該２本の映像信号線ＤＬ１，ＤＬＭの間には、図示していない複数本の映像信号線が配置されている。
このとき、たとえば、マザーガラス５の領域５１１に形成された第１の絶縁層ＰＡＳ１の膜厚分布は、図９に二点鎖線で示したような分布になる。つまり、走査信号線の延在方向（ｘ方向）にみた第１の絶縁層ＰＡＳ１の膜厚は、映像信号線ＤＬ１と交差する点から映像信号線ＤＬＭと交差する点に向かって単調に厚くなるという変化をする。そのため、マザーガラス５の領域５１１に形成されるＴＦＴ基板１０１では、たとえば、走査信号線ＧＬＮに沿って並んだ複数個の画素における画素電極ＰＸと対向電極ＣＴのレイアウトデータについて、映像信号線ＤＬＭにドレインが接続しているＴＦＴを有する画素における画素電極ＰＸと対向電極ＣＴとの間隙が最も狭くなり、映像信号線ＤＬＭから遠い画素ほど画素電極ＰＸと対向電極ＣＴとの間隙が広くなるように更新する。
またこのとき、映像信号線の延在方向（ｙ方向）にみた第１の絶縁層ＰＡＳ１の膜厚は、走査信号線ＧＬ１と交差する点から走査信号線ＧＬＮと交差する点に向かって単調に薄くなるという変化をする。そのため、マザーガラス５の領域５１１に形成されるＴＦＴ基板１０１では、たとえば、映像信号線ＤＬＭに沿って並んだ複数個の画素における画素電極ＰＸと対向電極ＣＴのレイアウトデータについて、走査信号線ＧＬＮにゲートが接続しているＴＦＴを有する画素における画素電極ＰＸと対向電極ＣＴとの間隙が最も狭くなり、走査信号線ＧＬＮから遠い画素ほど画素電極ＰＸと対向電極ＣＴとの間隙が広くなるように更新する。
このようにすることで、マザーガラス５の領域５１１を切り出して得たＴＦＴ基板１０１を用いた液晶表示パネル１において、各ＴＦＴの書き込み電流値の違いに起因する輝度むらの発生を防ぐことができる。
なお、図９には、３つめのパターンの例として４面取りの場合のマザーガラス５にある１つの領域５１１を挙げているが、他の３箇所の領域５１２〜５１４も領域５１１の場合と同じ考え方に基づいてレイアウトデータを更新すればよいことはもちろんである。また、図６（ｃ）に示した６面取りの場合における領域５２１，５２３，５２４，５２６や、図６（ｄ）に示した１５面取りの場合における領域５３２，５３５，５４１，５４４も、領域５１１の場合と同じ考え方に基づいてレイアウトデータを更新すればよいことはもちろんである。
最後に、４つめのパターンを説明する。４つめのパターンは、絶縁膜（第１の絶縁層ＰＡＳ１）の膜厚分布が、図６（ｄ）に示した領域５３８のようになるパターンである。この４つめのパターンの特徴について、図１０を用いて説明する。
図１０は、第１の絶縁層の膜厚分布の４つめのパターンにおける画素電極および対向電極のレイアウトデータの更新方法の一例を説明するための模式図である。
第１の絶縁層ＰＡＳ１の膜厚分布の４つめのパターンを説明するにあたっては、図１０に示すように、１５面取りの場合におけるマザーガラス５の１つの領域５３８を例に挙げる。図１０において、ＧＬ１，ＧＬＮは、表示領域の最も外側に配置されている２本の走査信号線を示しており、当該２本の走査信号線ＧＬ１，ＧＬＮの間には、それらの間のほぼ中間にある走査信号線ＧＬｉおよび図示していない複数本の走査信号線が配置されている。また、図１０において、ＤＬ１，ＤＬＭは、表示領域の最も外側に配置されている２本の映像信号線を示しており、当該２本の映像信号線ＤＬ１，ＤＬＭの間には、それらの間のほぼ中間にある映像信号線ＤＬｕおよび図示していない複数本の映像信号線が配置されている。
このとき、たとえば、マザーガラス５の領域５３８に形成された第１の絶縁層ＰＡＳ１の膜厚分布は、図１０に二点鎖線で示したような分布になる。つまり、走査信号線の延在方向（ｘ方向）にみた第１の絶縁層ＰＡＳ１の膜厚は、映像信号線ＤＬ１と交差する点から映像信号線ＤＬｕと交差する点に向かって単調に厚くなり、映像信号線ＤＬｕと交差する点の近傍で最も厚くなった後、映像信号線ＤＬｕと交差する点から映像信号線ＤＬＭと交差する点に向かって単調に薄くなるという変化をする。そのため、マザーガラス５の領域５３８に形成されるＴＦＴ基板１０１では、たとえば、走査信号線ＧＬｉに沿って並んだ複数個の画素における画素電極ＰＸと対向電極ＣＴのレイアウトデータについて、映像信号線ＤＬｕに近い画素における画素電極ＰＸと対向電極ＣＴとの間隙が最も狭くなり、映像信号線ＤＬｕから遠い画素ほど画素電極ＰＸと対向電極ＣＴとの間隙が広くなるように更新する。
またこのとき、映像信号線の延在方向（ｙ方向）にみた第１の絶縁層ＰＡＳ１の膜厚は、走査信号線ＧＬ１と交差する点から走査信号線ＧＬｉと交差する点に向かって単調に厚くなり、走査信号線ＧＬｉと交差する点の近傍で最も厚くなった後、走査信号線ＧＬｉと交差する点から走査信号線ＧＬＮと交差する点に向かって単調に薄くなる。そのため、マザーガラス５の領域５３８に形成されるＴＦＴ基板１０１では、たとえば、映像信号線ＤＬｕに沿って並んだ複数個の画素における画素電極ＰＸと対向電極ＣＴのレイアウトデータについて、走査信号線ＧＬｉに近い画素における画素電極ＰＸと対向電極ＣＴとの間隙が最も狭くなり、走査信号線ＧＬｉから遠い画素ほど画素電極ＰＸと対向電極ＣＴとの間隙が広くなるように更新する。
このようにすることで、マザーガラス５の領域５３８を切り出して得たＴＦＴ基板１０１を用いた液晶表示パネル１において、各ＴＦＴの書き込み電流値の違いに起因する輝度むらの発生を防ぐことができる。
なお、図１０には、４つめのパターンの例として１５面取りの場合のマザーガラス５にある１つの領域５３８を挙げているが、１５面取りに限らず、たとえば、３面×３面の９面取りの場合の中央の領域なども、領域５３８の場合と同じ考え方に基づいてレイアウトデータを更新すればよいことはもちろんである。
以上説明したように、実施例１のＴＦＴ基板１０１を用いた液晶表示パネル１によれば、各ＴＦＴのゲート絶縁膜の膜厚の違いに起因する輝度むらを低減できる。そのため、液晶表示装置の表示品質を向上させることができる。
また、実施例１のＴＦＴ基板１０１は、たとえば、図５に示したような手順で製造することができるので、各ＴＦＴの書き込み電流値の違いに起因する輝度むらが少ないＴＦＴ基板１０１を容易に製造することができる。
また、実施例１のＴＦＴ基板１０１を用いた液晶表示パネル１では、たとえば、前記特許文献１に記載されているように走査信号を３値化しなくても各ＴＦＴの書き込み電流値の違いに起因する輝度むらを低減できる。そのため、液晶表示装置の狭額縁化も容易である。
図１１（ａ）および図１１（ｂ）は、本発明による実施例２のＴＦＴ基板の概略構成の一例を示す模式図である。
図１１（ａ）は、実施例２のＴＦＴ基板における２つの画素ＳＰ１，ＳＰ２のＴＦＴの平面形状の一例を示す模式平面図である。図１１（ｂ）は、図１１（ａ）に示した２つの画素ＳＰ１，ＳＰ２の画素電極と対向電極との関係の一例を示す模式平面図である。
なお、図１１（ａ）は、実施例１のＴＦＴ基板の特徴を説明するために必要なＴＦＴの構成のみを示した平面図であり、保持容量線ＳＬは省略している。
実施例２のＴＦＴ基板１０１の基本的な構成は、実施例１のＴＦＴ基板１０１と同じであり、１画素の構成は、図３（ａ）乃至図３（ｃ）に示した構成である。
実施例１では、たとえば、図４（ａ）に示した第１の画素ＳＰ１のＴＦＴの平面形状と第２の画素ＳＰ２のＴＦＴの平面形状がほぼ同じであり、各ＴＦＴのゲート絶縁膜の膜厚が異なる場合を例に挙げた。しかしながら、ＴＦＴ基板１０１を製造するときには、たとえば、図１１（ａ）に示すように、第２の画素ＳＰ２のＴＦＴにおけるチャネル幅ＴｒＷ２が、第１の画素ＳＰ１のＴＦＴにおけるチャネル幅ＴｒＷ１よりも小さくなることもある。このとき、第２の画素ＳＰ２のＴＦＴにおけるチャネル幅ＴｒＷ２をチャネル長ＴｒＬ２で除した値（ＴｒＷ２／ＴｒＬ２）は、第１の画素ＳＰ１のＴＦＴにおけるチャネル幅ＴｒＷ１をチャネル長ＴｒＬ１で除した値（ＴｒＷ１／ＴｒＬ１）よりも小さくなる。そのため、第２の画素ＳＰ２のＴＦＴの書き込み電流値は、第１の画素ＳＰ１のＴＦＴの書き込み電流値よりも小さくなる。
このように、ＴＦＴのチャネル幅またはチャネル長あるいはその両方の違いにより第１の画素ＳＰ１のＴＦＴの書き込み電流値と第２の画素ＳＰ２のＴＦＴの書き込み電流値とに違いが生じた場合も、実施例１の場合と同様に、画素電極ＰＸと対向電極ＣＴとの間隙を変えることで、第１の画素ＳＰ１の輝度と第２の画素ＳＰ２の輝度とがほぼ同じ輝度になるようにすることができる。
すなわち、第１の画素ＳＰ１のＴＦＴと第２の画素ＳＰ２のＴＦＴとの関係が、図１１（ａ）に示したような関係である場合、たとえば、図１１（ｂ）に示すように、第１の画素ＳＰ１における画素電極ＰＸと対向電極ＣＴとの間隙を映像信号線ＤＬｕ側から順にＬｇ１１，Ｌｇ２１，Ｌｇ３１，Ｌｇ４１とし、第２の画素ＳＰ２における画素電極ＰＸと対向電極ＣＴとの間隙を映像信号線ＤＬｕ側から順にＬｇ１２，Ｌｇ２２，Ｌｇ３２，Ｌｇ４２とすると、これらの間隙の関係が、Ｌｇ１１＞Ｌｇ１２，Ｌｇ２１＞Ｌｇ２２，Ｌｇ３１＞Ｌｇ３２，Ｌｇ４１＞Ｌｇ４２になるように、各画素ＳＰ１，ＳＰ２の画素電極ＰＸおよび対向電極ＣＴを形成する。
なお、このような関係は、たとえば、第１の画素ＳＰ１と第２の画素ＳＰ２との間だけに限らず、たとえば、図４（ａ）に示した第３の画素ＳＰ３と第４の画素ＳＰ４との間でも成り立つようにする。また、第１の画素ＳＰ１と第３の画素ＳＰ３との間、第２の画素ＳＰ２と第４の画素ＳＰ４との間などでも成り立つようにする。
またさらに、実施例２のＴＦＴ基板１０１では、図４（ａ）に示した４つの画素ＳＰ１，ＳＰ２，ＳＰ３，ＳＰ４の間だけでなく、表示領域ＤＡにあるすべての画素の中から任意の２つの画素を取り出したときに、当該２つの画素のＴＦＴのサイズ（ＴｒＷ／ＴｒＬ）について、ＴＦＴのサイズが大きいほうの画素における画素電極ＰＸと対向電極ＣＴとの間隙が、ＴＦＴのサイズが小さいほうの画素における画素電極ＰＸと対向電極ＣＴとの間隙よりも広くなるようにする。
図１２は、実施例２のＴＦＴ基板の製造方法の一例を説明するための模式フロー図である。
実施例２のＴＦＴ基板１０１を製造するときには、図１２に示すように、まず、ガラス基板などの絶縁基板ＳＵＢの表面に走査信号線ＧＬおよび保持容量線ＳＬを形成する（ステップ４０１）。次に、ＴＦＴのゲート絶縁膜としての機能を有する第１の絶縁層ＰＡＳ１を形成する（ステップ４０２）。次に、半導体層ＳＣを形成する（ステップ４０４）。次に、映像信号線ＤＬ、ドレイン電極ＳＤ１、およびソース電極ＳＤ２を形成する（ステップ４０５）。ステップ４０１、ステップ４０２、ステップ４０４、およびステップ４０５は、それぞれ、従来のＴＦＴ基板の製造方法において走査信号線ＧＬおよび保持容量線ＳＬを形成する工程、第１の絶縁層ＰＡＳ１を形成する工程、および映像信号線ＤＬ、ドレイン電極ＳＤ１、およびソース電極ＳＤ２を形成する工程と同じ手順でよいので、詳細な説明は省略する。
次に、各ＴＦＴのチャネル幅ＴｒＷおよびチャネル長ＴｒＬを測定する（ステップ４１１）。ステップ４１１は、たとえば、段差測定計またはレーザ分光計、もしくはカメラで撮影した画像を用いた測定を行えばよいので、詳細な説明は省略する。なお、ＴＦＴのチャネル幅ＴｒＷおよびチャネル長ＴｒＬを測定するときには、たとえば、すべてのＴＦＴについて測定してもよいし、いくつかの領域に分割して各領域を代表するＴＦＴのチャネル幅ＴｒＷおよびチャネル長ＴｒＬを測定し、１つの領域にあるいくつかのＴＦＴのチャネル幅ＴｒＷおよびチャネル長ＴｒＬは、代表のＴＦＴのチャネル幅ＴｒＷおよびチャネル長ＴｒＬに等しいとみなしてもよい。
次に、第２の絶縁層ＰＡＳ２を形成する（ステップ４０６）。次に、画素電極ＰＸおよび対向電極ＣＴの形成に用いる導電膜（たとえば、ＩＴＯ膜）を成膜する（ステップ４０７）。ステップ４０６およびステップ４０７は、それぞれ、従来のＴＦＴ基板の製造方法において第２の絶縁層ＰＡＳ２を形成する工程および導電膜（ＩＴＯ膜）を成膜する工程と同じ手順でよいので、詳細な説明は省略する。
次に、ステップ４１１の測定結果に基づいて、画素電極ＰＸと対向電極ＣＴのレイアウトデータ（平面寸法）を編集し、更新する（ステップ４０８）。ステップ４０８では、たとえば、図１１（ａ）および図１１（ｂ）に示したように、ＴＦＴのサイズ（ＴｒＷ／ＴｒＬ）が大きい画素の画素電極ＰＸと対向電極ＣＴとの間隙は広くなり、ＴＦＴのサイズが小さい画素の画素電極ＰＸと対向電極ＣＴとの間隙は狭くなるように、画素電極ＰＸの平面寸法および対向電極ＣＴの平面寸法を更新する。なお、図１２に示した例では、ステップ４０７の後にステップ４０８を行っているが、これに限らず、ステップ４１１の後であり、かつ、次のステップ４０９を行う前であれば、どの段階でステップ４０８を行ってもよいことはもちろんである。
次に、ステップ４０７で成膜した導電膜の上に感光性レジストを塗布した後、当該感光性レジストを露光、現像してエッチングレジストを形成する（ステップ４０９）。ステップ４０９で感光性レジストを露光するときには、たとえば、実施例１で説明したような直描露光機を用いて行う。
次に、ステップ４０９で形成したエッチングレジストをマスクにして前記導電膜をエッチングした後、前記エッチングレジストを剥離（除去）して画素電極ＰＸおよび対向電極ＣＴを形成する（ステップ４１０）。
以上の手順により、実施例２のＴＦＴ基板１０１が得られる。
このように、実施例２のＴＦＴ基板１０１は、ＴＦＴ基板１０１の製造工程において各ＴＦＴのサイズ（ＴｒＷ／ＴｒＬ）に違いが生じたときに、その違いにあわせて各画素の画素電極ＰＸと対向電極ＣＴとの間隙を変えることで、各ＴＦＴのサイズの違いに起因する液晶表示装置の輝度むらを容易に低減できる。
なお、上記の図１２に沿った製造方法の説明では、ステップ４０９で感光性レジストを露光するときに、直描露光機を用いて露光する場合を例に挙げている。しかしながら、ステップ４０９で感光性レジストを露光するときには、たとえば、ガラス基板などの透明な基板の表面にクロム（Ｃｒ）などの遮光膜で露光パターンを形成した露光マスクを用いて露光することも可能である。その場合、たとえば、試作したＴＦＴ基板１０１における各ＴＦＴのサイズに基づいて更新された画素電極ＰＸおよび対向電極ＣＴのレイアウトデータを使用して露光マスクを作成し、当該露光マスクを用いて露光すればよい。
また、図１２に示した手順では、各ＴＦＴのサイズのみに基づいて画素電極ＰＸと対向電極ＣＴのレイアウトデータを更新している。しかしながら、ＴＦＴ基板１０１を製造するときには、実施例１で説明したように、たとえば、各ＴＦＴのゲート絶縁膜として機能する第１の絶縁層ＰＡＳ１の膜厚に変化が生じることもある。そのため、各ＴＦＴのサイズに加え、ゲート絶縁膜（第１の絶縁層ＰＡＳ１）の膜厚の違いも考慮してＴＦＴ基板１０１を製造すると、各ＴＦＴのサイズの違いおよびゲート絶縁膜の膜厚の違いに起因する液晶表示装置の輝度むらを容易に低減できる。
図１３は、実施例２のＴＦＴ基板の製造方法の応用例を説明するための模式フロー図である。
実施例２のＴＦＴ基板１０１のより好ましい製造方法は、たとえば、図１３に示すように、まず、ガラス基板などの絶縁基板ＳＵＢの表面に走査信号線ＧＬおよび保持容量線ＳＬを形成する（ステップ４０１）。次に、ＴＦＴのゲート絶縁膜としての機能を有する第１の絶縁層ＰＡＳ１を形成する（ステップ４０２）。ステップ４０１およびステップ４０２は、それぞれ、従来のＴＦＴ基板の製造方法において走査信号線ＧＬおよび保持容量線ＳＬを形成する工程、および第１の絶縁層ＰＡＳ１を形成する工程と同じ手順でよいので、詳細な説明は省略する。
次に、第１の絶縁層ＰＡＳ１の膜厚分布を測定する（ステップ４０３）。ステップ４０３は、たとえば、エリプソメータを用いて、各画素のＴＦＴを形成する位置における第１の絶縁層ＰＡＳ１の膜厚を測定する。なお、膜厚を測定するときには、たとえば、すべてのＴＦＴを形成する位置の膜厚を測定してもよいし、いくつかの領域に分割して各領域の代表点における膜厚を測定し、１つの領域にあるいくつかのＴＦＴを形成する位置における膜厚は、代表点における膜厚に等しいとみなしてもよい。
次に、半導体層ＳＣを形成する（ステップ４０４）。次に、映像信号線ＤＬ、ドレイン電極ＳＤ１、およびソース電極ＳＤ２を形成する（ステップ４０５）。ステップ４０４、およびステップ４０５は、それぞれ、従来のＴＦＴ基板の製造方法において半導体層ＳＣを形成する工程、および映像信号線ＤＬ、ドレイン電極ＳＤ１、およびソース電極ＳＤ２を形成する工程と同じ手順でよいので、詳細な説明は省略する。
次に、各ＴＦＴのチャネル幅ＴｒＷおよびチャネル長ＴｒＬを測定する（ステップ４１１）。ステップ４１１は、たとえば、段差測定計またはレーザ分光計、もしくはカメラで撮影した画像を用いた測定を行えばよいので、詳細な説明は省略する。なお、ＴＦＴのチャネル幅ＴｒＷおよびチャネル長ＴｒＬを測定するときには、たとえば、すべてのＴＦＴについて測定してもよいし、いくつかの領域に分割して各領域を代表するＴＦＴのチャネル幅ＴｒＷおよびチャネル長ＴｒＬを測定し、１つの領域にあるいくつかのＴＦＴのチャネル幅ＴｒＷおよびチャネル長ＴｒＬは、代表のＴＦＴのチャネル幅ＴｒＷおよびチャネル長ＴｒＬに等しいとみなしてもよい。
次に、第２の絶縁層ＰＡＳ２を形成する（ステップ４０６）。次に、画素電極ＰＸおよび対向電極ＣＴの形成に用いる導電膜（たとえば、ＩＴＯ膜）を成膜する（ステップ４０７）。ステップ４０６およびステップ４０７は、それぞれ、従来のＴＦＴ基板の製造方法において第２の絶縁層ＰＡＳ２を形成する工程および導電膜（ＩＴＯ膜）を成膜する工程と同じ手順でよいので、詳細な説明は省略する。
次に、ステップ４０３およびステップ４１１の測定結果に基づいて、画素電極ＰＸと対向電極ＣＴのレイアウトデータ（平面寸法）を編集し、更新する（ステップ４０８）。
次に、ステップ４０７で成膜した導電膜の上に感光性レジストを塗布した後、当該感光性レジストを露光、現像してエッチングレジストを形成する（ステップ４０９）。ステップ４０９で感光性レジストを露光するときには、たとえば、実施例１で説明したような直描露光機を用いて行う。
次に、ステップ４０９で形成したエッチングレジストをマスクにして前記導電膜をエッチングした後、前記エッチングレジストを剥離（除去）して画素電極ＰＸおよび対向電極ＣＴを形成する（ステップ４１０）。
以上の手順により、各ＴＦＴのサイズの違いおよびゲート絶縁膜の膜厚の違いに起因する輝度むらをさらに低減させたＴＦＴ基板１０１が得られる。
ＴＦＴ基板１０１を製造するときには、第１の画素ＳＰ１のＴＦＴにおけるチャネル幅ＴｒＷ１およびチャネル長ＴｒＬ１と、第２の画素ＳＰ２のＴＦＴにおけるチャネル幅ＴｒＷ２およびチャネル長ＴｒＬ２との関係が、たとえば、図１１（ａ）に示したような関係になっている場合に、各ＴＦＴのゲート絶縁膜（第１の絶縁層ＰＡＳ１）の膜厚を比較すると、第２の画素ＳＰ２のＴＦＴにおけるゲート絶縁膜の膜厚のほうが厚くなることがある。
そのような場合、ＴＦＴのサイズ（ＴｒＷ／ＴｒＬ）の違いとゲート絶縁膜の膜厚の違いとの両方の要因により、第１の画素ＳＰ１のＴＦＴの書き込み電流値と第２の画素ＳＰ２のＴＦＴの書き込み電流値との差がさらに大きくなる。
しかしながら、図１３に示したような手順でＴＦＴ基板１０１を製造すれば、第１の画素ＳＰ１のＴＦＴと第２の画素ＳＰ２のＴＦＴとを比較したときに、たとえば、第２の画素ＳＰ２のほうがＴＦＴのサイズが小さく、かつ、ゲート絶縁膜の膜厚が厚い場合でも、容易に、第１の画素ＳＰ１と第２の画素ＳＰ２とにおける輝度の差を低減できる。
図１４（ａ）乃至図１４（ｃ）は、本発明による実施例３の液晶表示パネルの概略構成の一例を説明するための模式図である。
図１４（ａ）は、１枚のＴＦＴ基板におけるエッチング量のばらつきの見積もり方法を説明するための模式平面図である。図１４（ｂ）は、図１４（ａ）に示した表示領域ＤＡの対角に位置する２つの画素ＳＰ５，ＳＰ６におけるエッチング量のばらつきの一例を示す模式断面図である。図１４（ｃ）は、図１４（ａ）に示した２つの画素ＳＰ１，ＳＰ２におけるエッチング量のばらつきの一例を示す模式断面図である。
実施例１および実施例２で説明した構成のＴＦＴ基板１０１を製造するときには、たとえば、第１の絶縁層ＰＡＳ１の膜厚分布や各ＴＦＴのサイズ（ＴｒＷ／ＴｒＬ）に基づいて更新した画素電極ＰＸと対向電極ＣＴのレイアウトデータを利用して、画素電極ＰＸおよび対向電極ＣＴの形成に用いる導電膜（ＩＴＯ膜）の上に形成した感光性レジストを露光している。そのため、たとえば、前記導電膜（ＩＴＯ膜）をエッチングしたときに生じるエッチング量のばらつきにより、実際に形成された画素電極ＰＸと対向電極ＣＴとの間隙が、更新されたレイアウトデータにおける寸法からずれる可能性がある。
本願発明者らは、導電膜（ＩＴＯ）をエッチングしたときに、１枚のＴＦＴ基板１０１の上でエッチング量にどの程度のばらつきが生じるかを調べるために、まず、たとえば、図１４（ａ）に示すように、表示領域ＤＡの対角に位置する２つの画素ＳＰ５，ＳＰ６における画素電極ＰＸと対向電極ＣＴとの間隙の寸法のばらつきを調べた。このとき、ガラス基板などの絶縁基板ＳＵＢの表面には、たとえば、膜厚が均一な第１の絶縁層ＰＡＳ１および第２の絶縁層ＰＡＳ２を形成しておき、第２の絶縁層ＰＡＳ２の上に、膜厚が均一な導電膜（ＩＴＯ膜）を成膜し、たとえば、すべての画素における画素電極ＰＸと対向電極ＣＴとの間隙が均一になるように形成したエッチングレジストをマスクにして導電膜（ＩＴＯ膜）をエッチングした。
その結果、たとえば、図１４（ｂ）に示すように、表示領域ＤＡの１つの角部に位置する画素ＳＰ５の近傍における画素電極ＰＸと対向電極ＣＴとの間隙Ｌｇ２５と、もう１つの角部に位置する画素ＳＰ６の近傍における画素電極ＰＸと対向電極ＣＴとの間隙Ｌｇ２６との関係が、Ｌｇ２６＞Ｌｇ２５になった。また、本願発明者らが調べた例では、表示領域ＤＡの対角の寸法ＬＤＡが８０ｃｍのときに、２つの画素ＳＰ５，ＳＰ６のそれぞれの画素における画素電極ＰＸと対向電極ＣＴとの間隙の差（Ｌｇ２６−Ｌｇ２５）が２．６μｍであった。
このことから、表示領域ＤＡの対角の寸法ＬＤＡが８０ｃｍのＴＦＴ基板１０１を製造した場合、エッチング量のばらつきにより、任意の２つの画素のそれぞれにおける画素電極ＰＸと対向電極ＣＴとの間隙には、最大で２．６μｍのばらつきが生じることが予測される。
またこのとき、図１４（ａ）に示した第１の画素ＳＰ１における画素電極ＰＸと対向電極ＣＴとの間隙Ｌｇ２１と、第２の画素ＳＰ２における画素電極ＰＸと対向電極ＣＴとの間隙Ｌｇ２２とは、たとえば、図１４（ｃ）に示すような関係になる。このとき、第１の画素ＳＰ１における画素電極ＰＸと対向電極ＣＴとの間隙Ｌｇ２１は、Ｌｇ２２＞Ｌｇ２１＞Ｌｇ２５であり、第２の画素ＳＰ２における画素電極ＰＸと対向電極ＣＴとの間隙Ｌｇ２２は、Ｌｇ２６＞Ｌｇ２２＞Ｌｇ２１である。そのため、２つの画素ＳＰ１，ＳＰ２のそれぞれ画素における画素電極ＰＸと対向電極ＣＴとの間隙の差（Ｌｇ２６−Ｌｇ２５）は２．６μｍよりも小さい。
このように、導電膜（ＩＴＯ膜）をエッチングしたときに、１枚のＴＦＴ基板１０１上の各点におけるエッチング量にばらつきがある場合、実施例１または実施例２の考え方に基づいて更新したレイアウトデータを使用して画素電極ＰＸおよび対向電極ＣＴを形成しても、エッチング量のばらつきによる寸法のずれが生じる。
そこで、実施例１および実施例２の考え方に基づいて画素電極ＰＸおよび対向電極ＣＴを形成するときには、エッチング量のばらつきを考慮し、たとえば、図４（ｆ）に示した第１の画素ＳＰ１における画素電極ＰＸと対向電極ＣＴとの間隙Ｌｇ１１，Ｌｇ２１，Ｌｇ３１，Ｌｇ４１と、第２の画素ＳＰ２における画素電極ＰＸと対向電極ＣＴとの間隙Ｌｇ１２，Ｌｇ２２，Ｌｇ３２，Ｌｇ４２との関係が、たとえば、下記（式２）乃至（式５）の関係を満たす場合は、各画素における画素電極ＰＸと対向電極ＣＴとの間隙が、更新されたレイアウトデータにおける寸法に等しいとみなす。
Figure 2008175882
またさらに、このようなエッチング量の変化の度合いが既知である場合、たとえば、図５に示したステップ４０８において画素電極ＰＸと対向電極ＣＴのレイアウトデータを更新する際に、エッチング量の変化も考慮して更新することで、各ＴＦＴの書き込み電流値の違いに起因する輝度むらをさらに低減できると考えられる。
以上、本発明を、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において、種々変更可能であることはもちろんである。
たとえば、実施例１および実施例２では、１画素の構成が図３（ａ）乃至図３（ｃ）に示した構成のＴＦＴ基板１０１を例に挙げた。しかしながら、本発明は、画素電極ＰＸと対向電極ＣＴが、たとえば、第２の絶縁層ＰＡＳ２の同一面上に対向配置されているＴＦＴ基板１０１に適用可能であり、画素電極ＰＸおよび対向電極ＣＴの平面形状は適宜変更可能であることはもちろんである。また、保持容量線ＳＬと走査信号線ＧＬとの位置関係、ＴＦＴの構成、ソース電極ＳＤ２と画素電極ＰＸを接続するスルーホールＴＨ１の位置、保持容量線ＳＬと対向電極ＣＴを接続するスルーホールＴＨ２の位置なども適宜変更可能であることはもちろんである。
また、実施例１乃至実施例３では、液晶表示パネル１のＴＦＴ基板１０１を例に挙げているが、本発明は、これに限らず、たとえば、図３（ａ）乃至図３（ｃ）に示した構成と類似した構成を有する他の表示形式の表示パネル（表示装置）に用いられる基板にも適用可能であることはもちろんである。本発明が適用可能な他の表示形式の表示パネルには、たとえば、有機ＥＬ（ＥｌｅｃｔｒｏＬｕｍｉｎｅｓｃｅｎｃｅ）を用いた自発光型の表示装置がある。
本発明に係わる液晶表示装置の概略構成の一例を示す模式図である。 図１（ａ）に示した液晶表示パネルにおける１画素の回路構成の一例を示す模式回路図である。 液晶表示パネルの概略構成の一例を示す模式平面図である。 図２（ａ）のＡ−Ａ’線における模式断面図である。 本発明に係わる液晶表示パネルのＴＦＴ基板における１画素の構成の一例を示す模式平面図である。 図３（ａ）のＢ−Ｂ’線における模式断面図である。 図３（ａ）のＣ−Ｃ’線における模式断面図である。 実施例１のＴＦＴ基板の特徴を説明するために取り上げる４つの画素の位置関係を示す模式平面図である。 第１の絶縁層を形成した直後の絶縁基板の模式平面図である。 図４（ｂ）のＤ−Ｄ’線における断面構成の一例を示す模式断面図である。 図４（ａ）に示した２つの画素ＳＰ１，ＳＰ２のＴＦＴの平面形状の一例を示す模式平面図である。 図４（ｄ）に示した２つの画素ＳＰ１，ＳＰ２のＴＦＴの断面形状の一例を示す模式断面図である。 図４（ａ）に示した２つの画素ＳＰ１，ＳＰ２の画素電極と対向電極との関係の一例を示す模式断面図である。 実施例１のＴＦＴ基板の製造方法の一例を説明するための模式フロー図である。 １枚のマザーガラスから２枚のＴＦＴ基板を切り出す場合の絶縁膜の膜厚分布を示す模式平面図である。 １枚のマザーガラスから４枚のＴＦＴ基板を切り出す場合の絶縁膜の膜厚分布を示す模式平面図である。 １枚のマザーガラスから６枚のＴＦＴ基板を切り出す場合の絶縁膜の膜厚分布を示す模式平面図である。 １枚のマザーガラスから１５枚のＴＦＴ基板を切り出す場合の絶縁膜の膜厚分布を示す模式図である。 第１の絶縁層の膜厚分布の１つめのパターンにおける画素電極および対向電極のレイアウトデータの更新方法の一例を説明するための模式平面図である。 第１の絶縁層の膜厚分布の２つめのパターンにおける画素電極および対向電極のレイアウトデータの更新方法の一例を説明するための模式平面図である。 第１の絶縁層の膜厚分布の３つめのパターンにおける画素電極および対向電極のレイアウトデータの更新方法の一例を説明するための模式平面図である。 第１の絶縁層の膜厚分布の４つめのパターンにおける画素電極および対向電極のレイアウトデータの更新方法の一例を説明するための模式図である。 実施例２のＴＦＴ基板における２つの画素ＳＰ１，ＳＰ２のＴＦＴの平面形状の一例を示す模式平面図である。 図１１（ａ）に示した２つの画素ＳＰ１，ＳＰ２の画素電極と対向電極との関係の一例を示す模式平面図である。 実施例２のＴＦＴ基板の製造方法の一例を説明するための模式フロー図である。 実施例２のＴＦＴ基板の製造方法の応用例を説明するための模式フロー図である。 １枚のＴＦＴ基板におけるエッチング量のばらつきの見積もり方法を説明するための模式平面図である。 図１４（ａ）に示した表示領域ＤＡの対角に位置する２つの画素ＳＰ５，ＳＰ５におけるエッチング量のばらつきの一例を示す模式断面図である。 図１４（ａ）に示した２つの画素ＳＰ１，ＳＰ２におけるエッチング量のばらつきの一例を示す模式断面図である。
符号の説明
１…液晶表示パネル
１０１…ＴＦＴ基板
１０２…対向基板
１０３…シール材
１０４Ａ，１０４Ｂ…偏光板
ＳＵＢ…絶縁基板
ＧＬ，ＧＬｎ，ＧＬｎ＋１，ＧＬｉ，ＧＬｊ，ＧＬＮ−１，ＧＬＮ…走査信号線
ＤＬ，ＤＬｍ，ＤＬｍ＋１，ＤＬｕ，ＤＬｕ＋１，ＤＬｖ，ＤＬＭ…映像信号線
ＳＤ１…ドレイン電極
ＳＤ２…ソース電極
ＳＬ…保持容量線
ＳＣ…半導体層
ＰＸ…画素電極
ＣＴ…対向電極
ＬＣ…液晶
ＰＡＳ１…第１の絶縁層
ＰＡＳ２…第２の絶縁層
２…データドライバ
３…ゲートドライバ
５…マザーガラス

Claims (13)

  1. 絶縁基板の表面に、複数本の走査信号線と、複数本の映像信号線と、複数個のＴＦＴおよび前記ＴＦＴのソースに接続された複数個の画素電極と、対向電極とを有し、
    前記複数個のＴＦＴおよび前記複数個の画素電極は、前記走査信号線の延在方向および前記映像信号線の延在方向にマトリクス状に配置されており、かつ、前記画素電極および前記対向電極は、前記絶縁基板の表面に設けられた絶縁層の同一面上に配置されている表示パネルを備えた表示装置であって、
    前記複数個のＴＦＴのうちの、ある１つのＴＦＴにおけるゲート絶縁膜の膜厚が、前記ある１つのＴＦＴとは別の１つのＴＦＴにおけるゲート絶縁膜の膜厚よりも薄い場合、
    前記ある１つのＴＦＴの前記ソースに接続された画素電極と前記対向電極との間隙が、前記別の１つのＴＦＴの前記ソースに接続された画素電極と前記対向電極との間隙よりも広いことを特徴とする表示装置。
  2. 絶縁基板の表面に、複数本の走査信号線と、複数本の映像信号線と、複数個のＴＦＴおよび前記ＴＦＴのソースに接続された複数個の画素電極と、対向電極とを有し、
    前記複数個のＴＦＴおよび前記複数個の画素電極は、前記走査信号線の延在方向および前記映像信号線の延在方向にマトリクス状に配置されており、かつ、前記画素電極および前記対向電極は、前記絶縁基板の表面に設けられた絶縁層の同一面上に配置されている表示装置であって、
    前記複数個のＴＦＴのうちの、ある１つのＴＦＴにおけるチャネル幅をチャネル長で除した値が、前記ある１つのＴＦＴとは別の１つのＴＦＴにおけるチャネル幅をチャネル長で除した値よりも大きい場合、
    前記ある１つのＴＦＴの前記ソースに接続された画素電極と前記対向電極との間隙が、前記別の１つのＴＦＴの前記ソースに接続された画素電極と前記対向電極との間隙よりも広いことを特徴とする表示装置。
  3. 前記ある１つのＴＦＴにおけるゲート絶縁膜の膜厚が、前記別の１つのＴＦＴにおけるゲート絶縁膜の膜厚よりも薄いことを特徴とする請求項２に記載の表示装置。
  4. １枚の前記絶縁基板にマトリクス状に配置された前記複数個の画素電極のうちの、２つの最も離れた画素電極の距離をＬＤＡ、前記距離ＬＤＡだけ離れた２箇所において前記画素電極と前記対向電極との間隙に生じるエッチング量の差をσとし、
    前記ある１つのＴＦＴの前記ソースに接続されている画素電極と、前記別の１つのＴＦＴの前記ソースに接続している画素電極との距離をＬ１２としたときに、
    前記ある１つのＴＦＴの前記ソースに接続された画素電極と前記対向電極との間隙Ｌｇ１と、前記別の１つのＴＦＴの前記ソースに接続された画素電極と前記対向電極との間隙Ｌｇ２との関係が、下記（式１）を満たすことを特徴とする請求項１乃至請求項３のいずれか１項に記載の表示装置。
    Figure 2008175882
  5. 前記複数個の画素電極のうちの、前記走査信号線の延在方向に並んだいくつかの画素電極のそれぞれと前記対向電極との間隙は、前記走査信号線の延在方向の両端のうちの一方の端部に最も近い画素電極と前記対向電極との間隙が最も広く、前記走査信号線の前記一方の端部からの距離が長い画素電極と前記対向電極との間隙ほど狭くなることを特徴とする請求項１乃至請求項４のいずれか１項に記載の表示装置。
  6. 前記複数個の画素電極のうちの、前記走査信号線の延在方向に並んだいくつかの画素電極のそれぞれと前記対向電極との間隙は、前記走査信号線の延在方向の両端とは異なる、ある特定の位置に最も近い画素電極と前記対向電極との間隙が最も広く、前記走査信号線の前記ある特定の位置からの距離が長い画素電極と前記対向電極との間隙ほど狭くなることを特徴とする請求項１乃至請求項４のいずれか１項に記載の表示装置。
  7. 前記走査信号線の前記ある特定の位置は、前記絶縁基板の、前記走査信号線の延在方向と同じ方向の両端の中点であることを特徴とする請求項６に記載の表示装置。
  8. 前記走査信号線の前記ある特定の位置は、前記走査信号線の、当該走査信号線の延在方向の両端の中点であることを特徴とする請求項６に記載の表示装置。
  9. 前記複数個の画素電極のうちの、前記映像信号線の延在方向に並んだいくつかの画素電極のそれぞれと前記対向電極との間隙は、前記映像信号線の延在方向の両端のうちの一方の端部に最も近い画素電極と前記対向電極との間隙が最も広く、前記映像信号線の前記一方の端部からの距離が長い画素電極と前記対向電極との間隙ほど狭くなることを特徴とする請求項１乃至請求項８のいずれか１項に記載の表示装置。
  10. 前記複数個の画素電極のうちの、前記映像信号線の延在方向に並んだいくつかの画素電極のそれぞれと前記対向電極との間隙は、前記映像信号線の延在方向の両端とは異なる、ある特定の位置に最も近い画素電極と前記対向電極との間隙が最も広く、前記映像信号線の前記ある特定の位置からの距離が長い画素電極と前記対向電極との間隙ほど狭くなることを特徴とする請求項１乃至請求項８のいずれか１項に記載の表示装置。
  11. 前記映像信号線の前記ある特定の位置は、前記絶縁基板の、前記映像信号線の延在方向と同じ方向の両端の中点であることを特徴とする請求項１０に記載の表示装置。
  12. 前記映像信号線の前記ある特定の位置は、前記映像信号線の、当該映像信号線の延在方向の両端の中点であることを特徴とする請求項１０に記載の表示装置。
  13. 前記表示パネルは、２枚の基板の間に液晶を封入した液晶表示パネルであり、
    前記複数本の走査信号線と、前記複数本の映像信号線と、前記複数個のＴＦＴおよび前記複数個の画素電極と、前記対向電極とを有する前記絶縁基板は、前記２枚の基板のうちの一方の基板であることを特徴とする請求項１乃至請求項１２のいずれか１項に記載の表示装置。
JP2007007040A 2007-01-16 2007-01-16 表示装置 Active JP5052142B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007007040A JP5052142B2 (ja) 2007-01-16 2007-01-16 表示装置
US12/014,125 US7903218B2 (en) 2007-01-16 2008-01-15 Display device wherein a gate insulating film provided at one TFT is thinner than a gate insulating film provided at another TFT, and a gap between a pixel electrode and a counter electrode is wider for the one TFT than the another TFT
US13/043,374 US8274619B2 (en) 2007-01-16 2011-03-08 Display device wherein a value of a channel width divided by a channel length of one TFT is greater than another TFT, and a gap between a pixel electrode and a counter electrode is wider for the one TFT than the another TFT

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007007040A JP5052142B2 (ja) 2007-01-16 2007-01-16 表示装置

Publications (2)

Publication Number Publication Date
JP2008175882A true JP2008175882A (ja) 2008-07-31
JP5052142B2 JP5052142B2 (ja) 2012-10-17

Family

ID=39702976

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007007040A Active JP5052142B2 (ja) 2007-01-16 2007-01-16 表示装置

Country Status (2)

Country Link
US (2) US7903218B2 (ja)
JP (1) JP5052142B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021002039A (ja) * 2015-02-12 2021-01-07 株式会社半導体エネルギー研究所 半導体装置

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008304659A (ja) * 2007-06-07 2008-12-18 Hitachi Displays Ltd 表示装置
KR101709158B1 (ko) * 2008-10-08 2017-02-23 삼성디스플레이 주식회사 표시 패널
RU2503029C2 (ru) * 2011-12-28 2013-12-27 Игорь Федорович Шишкин Способ обнаружения аномалий на водной поверхности
KR101950473B1 (ko) * 2012-10-05 2019-02-21 삼성디스플레이 주식회사 플렉서블 디스플레이 패널
CN104465669A (zh) * 2014-12-04 2015-03-25 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN104751820B (zh) * 2015-04-20 2017-10-24 深圳市华星光电技术有限公司 显示面板及具有该显示面板的显示器
CN105161499B (zh) * 2015-08-07 2017-09-19 京东方科技集团股份有限公司 一种显示基板及其制作方法和显示装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1039330A (ja) * 1996-07-25 1998-02-13 Advanced Display:Kk 液晶表示装置およびその製法
JPH11119237A (ja) * 1997-10-16 1999-04-30 Mitsubishi Electric Corp 面内スイッチング型液晶表示装置
JPH11258628A (ja) * 1998-03-11 1999-09-24 Toshiba Corp アクティブマトリクス型の液晶表示素子およびその製造方法
JP2004272164A (ja) * 2003-03-12 2004-09-30 Dainippon Printing Co Ltd パターン形成装置、パターン形成方法
JP2005107489A (ja) * 2003-09-12 2005-04-21 Seiko Epson Corp 電気光学装置及びその製造方法
JP2006293343A (ja) * 2005-03-17 2006-10-26 Hitachi Displays Ltd 液晶表示装置及び表示装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6300926B1 (en) * 1998-04-27 2001-10-09 Hitachi, Ltd. Active matrix type liquid crystal display
JP4364332B2 (ja) * 1998-06-23 2009-11-18 シャープ株式会社 液晶表示装置
EP1020920B1 (en) * 1999-01-11 2010-06-02 Sel Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a driver TFT and a pixel TFT on a common substrate
KR100874647B1 (ko) * 2002-09-17 2008-12-17 엘지디스플레이 주식회사 액정표시소자 및 그 제조 방법
JP2004004876A (ja) 2003-06-05 2004-01-08 Seiko Epson Corp 液晶表示装置及びその駆動方法
KR101054341B1 (ko) * 2004-04-30 2011-08-04 삼성전자주식회사 유기 발광 표시 장치 및 이의 제조 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1039330A (ja) * 1996-07-25 1998-02-13 Advanced Display:Kk 液晶表示装置およびその製法
JPH11119237A (ja) * 1997-10-16 1999-04-30 Mitsubishi Electric Corp 面内スイッチング型液晶表示装置
JPH11258628A (ja) * 1998-03-11 1999-09-24 Toshiba Corp アクティブマトリクス型の液晶表示素子およびその製造方法
JP2004272164A (ja) * 2003-03-12 2004-09-30 Dainippon Printing Co Ltd パターン形成装置、パターン形成方法
JP2005107489A (ja) * 2003-09-12 2005-04-21 Seiko Epson Corp 電気光学装置及びその製造方法
JP2006293343A (ja) * 2005-03-17 2006-10-26 Hitachi Displays Ltd 液晶表示装置及び表示装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021002039A (ja) * 2015-02-12 2021-01-07 株式会社半導体エネルギー研究所 半導体装置
US11092856B2 (en) 2015-02-12 2021-08-17 Semiconductor Energy Laboratory Co., Ltd. Display device
US11187944B2 (en) 2015-02-12 2021-11-30 Semiconductor Energy Laboratory Co., Ltd. Display device
JP7024022B2 (ja) 2015-02-12 2022-02-22 株式会社半導体エネルギー研究所 半導体装置
US11493808B2 (en) 2015-02-12 2022-11-08 Semiconductor Energy Laboratory Co., Ltd. Display device
US11796866B2 (en) 2015-02-12 2023-10-24 Semiconductor Energy Laboratory Co., Ltd. Display device

Also Published As

Publication number Publication date
US20110157508A1 (en) 2011-06-30
JP5052142B2 (ja) 2012-10-17
US8274619B2 (en) 2012-09-25
US20080225191A1 (en) 2008-09-18
US7903218B2 (en) 2011-03-08

Similar Documents

Publication Publication Date Title
JP5052142B2 (ja) 表示装置
US7944514B2 (en) Display device and manufacturing method thereof
JP4395130B2 (ja) 液晶表示装置およびその製造方法
JP2018063348A (ja) 液晶表示パネルおよび液晶表示装置
KR20040054425A (ko) 빛샘 현상을 용이하게 관찰할 수 있는 액정표시장치 및이를 이용해 최적 폭의 블랙 매트릭스를 제작하는 방법
EP3401729B1 (en) Array substrate, display panel and display device
US20170219899A1 (en) Active matrix substrate, liquid crystal panel, and method for manufacturing active matrix substrate
JP3774570B2 (ja) 液晶表示装置およびその製造方法
JPH09179141A (ja) 液晶表示パネル
JP2006293343A (ja) 液晶表示装置及び表示装置
KR20100122404A (ko) 프린지 필드형 액정표시장치 및 그 제조방법
KR100474756B1 (ko) 인-플레인 스위칭 모드 액정 표시 장치 및 그 제조 방법
JP5043474B2 (ja) 表示装置
JP2008151880A (ja) 表示装置
JP6621673B2 (ja) 液晶表示装置及びその製造方法
US10330994B2 (en) Active matrix substrate, liquid crystal panel, and method for manufacturing active matrix substrate
US20200050036A1 (en) Display device
JP2008145803A (ja) 表示装置
JP2008134407A (ja) 表示装置
JP2008139537A (ja) 表示装置
JP4566167B2 (ja) 液晶表示装置
JP2007188913A (ja) 表示装置
JP2007304157A (ja) 表示装置
JP2008134310A (ja) 表示装置
JP2008129550A (ja) 表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091112

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20110218

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20110218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111129

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120126

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120724

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120724

R150 Certificate of patent or registration of utility model

Ref document number: 5052142

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150803

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350