JP4566167B2 - 液晶表示装置 - Google Patents

液晶表示装置 Download PDF

Info

Publication number
JP4566167B2
JP4566167B2 JP2006181627A JP2006181627A JP4566167B2 JP 4566167 B2 JP4566167 B2 JP 4566167B2 JP 2006181627 A JP2006181627 A JP 2006181627A JP 2006181627 A JP2006181627 A JP 2006181627A JP 4566167 B2 JP4566167 B2 JP 4566167B2
Authority
JP
Japan
Prior art keywords
line
data line
liquid crystal
electrode
crystal display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006181627A
Other languages
English (en)
Other versions
JP2008009271A (ja
Inventor
和由 永山
Original Assignee
エルジー ディスプレイ カンパニー リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エルジー ディスプレイ カンパニー リミテッド filed Critical エルジー ディスプレイ カンパニー リミテッド
Priority to JP2006181627A priority Critical patent/JP4566167B2/ja
Priority to KR1020060118090A priority patent/KR101351372B1/ko
Publication of JP2008009271A publication Critical patent/JP2008009271A/ja
Application granted granted Critical
Publication of JP4566167B2 publication Critical patent/JP4566167B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • G02F1/13629Multilayer wirings
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • G02F1/136295Materials; Compositions; Manufacture processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)

Description

この発明は液晶表示装置に関する。
液晶表示装置は、電界を利用して誘電異方性を有する液晶の光透過率を調整することによって画像を表示する。このために、液晶表示装置は、マトリクス状の画素領域を有する液晶パネルと、液晶パネルを駆動するための駆動回路とを備える。
図1(a)は、従来の液晶表示装置の構成を示した図である。従来の液晶表示装置は、図1(a)に示したように、マトリクス状の画素領域を有する液晶パネル100と、液晶パネル100のゲート線101を駆動するためのゲートドライバ120と、液晶パネル100のデータ線102を駆動するためのデータドライバ121と、ゲートドライバ120およびデータドライバ121とを制御するためのタイミングコントローラ122とを備える。
タイミングコントローラ122は、ゲートドライバ120及びデータドライバ121を制御する制御信号を供給するとともに、データドライバ121にデータ信号を供給する。ゲートドライバ120は、タイミングコントローラ122からの制御信号に応答して、ゲート線にゲートパルス信号を供給する。データドライバは、タイミングコントローラ122からのデータ信号をデータ線102に供給する。
液晶パネル100は、ゲート線101とデータ線102とが交差することによって各画素領域が定義されている。各画素領域は、R(赤),G(緑),B(青)の3つのサブ画素から構成されるとともに、ゲート線101とデータ線102との交差部分近傍に、スイッチング素子としての薄膜トランジスタ(以下、TFTとする。)を備える。なお、図1(a)においては、図の簡略化のため、画素領域を1つのみ記載しているが、実際には、多数の画素領域が存在する。
TFTのゲート電極はゲート線101に接続され、TFTのドレイン電極はデータ線102に接続され、TFTのソース電極は液晶セルClcの画素電極とストレージキャパシタCstとに接続される。液晶セルClcとストレージキャパシタCstの共通電極には、共通電圧Vcomが供給される。液晶セルClcとストレージキャパシタCstは、TFTが導通される時、データ線102から供給されたデータ信号が一時的に記憶され、そのデータによって画素電極の共通電圧に応じてサブ画素に映像が写し出される。
このとき、理想的な共通電圧Vcomの分布は、図1(b)の破線で示すような液晶パネル100の全域において一定しているものである。しかしながら、実際には、図1(a)に示す液晶パネル100における左端の記号(1)の位置から右端の記号(3)の位置にいくに従って、ゲート線101におけるゲート遅延が大きくなるので、共通電圧Vcomが図1(b)の実線で示すような分布を持つ。この共通電圧Vcom分布の影響でフリッカーや焼きつきが面内分布を持ち、表示品質が悪くなる。
そのため、ゲートパルスが印加されるゲート線の入力側から同一のゲート線の終端側へのゲート遅延に応じて、少なくとも、前行のゲート線と対向する画素電極との間に形成された寄生容量の容量値が、ゲート線101の入力側から同一のゲート線101の終端にかけて除々に小さくなるように、ゲート線とそれぞれ重なり合う画素電極の部分の面積を除々に小さくするように構成することが提案されている(例えば、特許文献1参照)。
また、図2の例は、別の方法により、共通電圧Vcom分布を改善させた従来の液晶表示装置である。図2の方法は、図1(a)の記号(1)の位置では、図2(a)に示すように、TFTのドレイン電極およびソース電極の幅を細くし、図1(a)の記号(2)の位置では、TFTのドレイン電極およびソース電極の幅をもう少し太くし、図1(a)の記号(3)の位置では、図2(b)に示すように、TFTのドレイン電極およびソース電極の幅をさらに太くする。このように共通電圧Vcom分布に沿って、TFTのドレイン電極とソース電極の幅を変えて、共通電圧Vcom分布を改善している。このように、共通電圧Vcom分布に合わせて、TFTの大きさを変えることにより、共通電圧Vcomが場所によらず、一定にすることができる。
しかしながら、上記のように、共通電圧Vcom分布を改善するために、画素電極の大きさを変えたり、TFTの電極の幅を変えたりすると、それにより、TFTのON電流が変わってしまうので、表示むら等の問題が発生してしまうという問題点があった。
図3は、従来の液晶表示装置の構成を示した図である。図3において、101はゲート線、102はデータ線、103はコモン線、104は画素ITO電極、105は画素ITOコモン電極、106及び107は薄膜トランジスタ(以下、TFTとする。)を構成するソース電極及びドレイン電極、108は負荷容量、109および110はコンタクトホールである。コンタクトホール109は、画素ITO電極4とソース電極とを電気的に接続するためのものであり、コンタクトホール110は、コモン線3と画素ITOコモン電極5とを電気的に接続するためのものである。なお、本明細書においては、データ線に接続されたものをドレイン電極と呼び、画素領域に設けられた画素電極(図示せず)に接続されたものをソース電極と呼ぶこととする。また、ソース電極106と負荷容量108とを接続している部分を接続部106aと呼ぶこととする。
通常、画素は信号線電圧の変動により影響を受ける。この影響をシールドするために、画素ITOコモン電極により画素をシールドする。しかしながら、実際は、開口部分のシールドはできるが、負荷容量108の部分とTFT部分のシールドは難しい。また、図3のように、TFTはゲート線101とデータ線102との交差部分近傍に設けられているため、位置が片側に偏っているので、左右の信号線、すなわち、左右のデータ線102からの接続部106aまでの距離が異なっている(図3における距離Aと距離Bとが異なっている。)。このように距離が違う場合には、信号線からの影響をキャンセルできず、クロストークの原因となる。
TFTの位置が真ん中であれば、図4に示すように、DOT反転駆動の場合、左右の信号線の電圧が逆位相のため、電圧による影響はキャンセルできるが、図3のように、距離Aと距離Bとが違えば、カップリング容量が変わるので、電圧の影響をキャンセルすることはできない。一方、距離を同じになるようにすれば、TFTが延びて、ゲート負荷が増えてしまうという副作用が発生する。
特開2002−303882号公報
以上のように、上記のように、共通電圧Vcom分布を改善するために、画素電極の大きさを変えたり、TFTの電極の幅を変えたりすると、それにより、TFTのON電流が変わってしまうので、表示むら等の問題が発生してしまうという問題点があった。
また、一般的に、TFTはゲート線101とデータ線102との交差部分近傍に設けられているため、図3のように、距離Aと距離Bとが異なっており、カップリング容量が変わるので、電圧の影響をキャンセルすることはできないという問題点があった。また、距離Aと距離Bとを同じになるようにすれば、TFTが延びて、ゲート負荷が増えてしまうという副作用が発生するという問題点があった。
この発明は、かかる問題点を解決するためになされたものであり、共通電圧Vcom分布を一定にし、ゲート負荷の増加及び表示むらの発生を抑え、表示品質の向上を図る液晶表示装置を得ることを目的とする。
この発明は、ゲート線とデータ線とが互いに交差して画素領域が定義される液晶表示装置であって、前記画素領域の前記ゲート線と前記データ線との交差部近傍に設けられ、前記ゲート線に接続されたゲート電極と、前記データ線に接続されたドレイン電極と、前記画素領域に形成された画素ITO電極にコンタクトホールを通して電気的に接続されたソース電極とを有するトランジスタと、前記画素領域に設けられ、前記ソース電極に接続された負荷容量と、前記データ線に対して平行に配置され、前記ソース電極と前記負荷容量とを接続している接続部と、前記データ線に対して平行に前記接続部と並んで配置され、前記負荷容量から前記ゲート線に至る位置まで延設された信号線延長部分とを備え、前記ソース電極と前記信号線延長部分とは同一のマスク、同一の材料により構成され、前記ゲート線と前記データ線とは、それぞれ、複数本が等間隔に並行して配置されているものであって、前記接続部からそれに最寄りの第1のデータ線までの距離と、前記信号線延長部分からそれに最寄りの前記第1のデータ線の隣に配置されている第2のデータ線までの距離とが一致していることを特徴とする液晶表示装置である。
この発明は、ゲート線とデータ線とが互いに交差して画素領域が定義される液晶表示装置であって、前記画素領域の前記ゲート線と前記データ線との交差部近傍に設けられ、前記ゲート線に接続されたゲート電極と、前記データ線に接続されたドレイン電極と、前記画素領域に形成された画素ITO電極にコンタクトホールを通して電気的に接続されたソース電極とを有するトランジスタと、前記画素領域に設けられ、前記ソース電極に接続された負荷容量と、前記データ線に対して平行に配置され、前記ソース電極と前記負荷容量とを接続している接続部と、前記データ線に対して平行に前記接続部と並んで配置され、前記負荷容量から前記ゲート線に至る位置まで延設された信号線延長部分とを備え、前記ソース電極と前記信号線延長部分とは同一のマスク、同一の材料により構成され、前記ゲート線と前記データ線とは、それぞれ、複数本が等間隔に並行して配置されているものであって、前記接続部からそれに最寄りの第1のデータ線までの距離と、前記信号線延長部分からそれに最寄りの前記第1のデータ線の隣に配置されている第2のデータ線までの距離とが一致していることを特徴とする液晶表示装置であるので、共通電圧Vcom分布を一定にし、ゲート負荷の増加及び表示むらの発生を抑え、表示品質の向上を図ることができる。
実施の形態1.
図5は、本実施の形態に係るこの発明の液晶表示装置の構成を示した図である。図6は、図5の楕円E部分を拡大して記載した拡大図である。図5及び図6において、1はゲート線、2はデータ線、3はコモン線、4は画素ITO電極、5は画素ITOコモン電極、6及び7はTFTを構成するソース電極及びドレイン電極、8は負荷容量、9Aおよび9Bはコンタクトホールである。
本実施の形態においては、図5に示すように、負荷容量8から信号線を延長させた信号線延長部分40が設けられている。ソース電極6と負荷容量8とを接続している接続部6aから左側のデータ線2までの距離Cと、延長部分40から右側のデータ線2までの距離Dとが同じで、かつ、接続部6aと信号線延長部分40とデータ線2とが平行になるように、配置されている。
このように、信号線延長部分40を設けるようにしたことにより、左右の信号線、すなわち、左右のデータ線からの距離CとDとを等しくでき、信号線からの影響をキャンセルできるので、クロストークの発生を防止することができる(クロストーク対策)。
また、TFTのON電流対策として、図6のように、TFTのWでない線幅を変えてつきぬけ量を面内で一定にすることにより、ON電流の一定化が可能となる(共通電圧Vcom分布対策および焼きつき対策)。本実施の形態においては、TFT自体の変更はないので、TFTの副作用はない。また、図5のパターンだけに限らず、距離CおよびDが一定であれば、図5以外の任意のパターンにしてもよい。
以上のように、本実施の形態においては、負荷容量8から延設させた信号線延長部分40を設けることにより、焼きつき対策とクロストーク対策を同時に行うことができる。
図7は、本実施の形態に係る液晶表示装置の変形例の構成を示した図である。上述の図5においては、負荷容量8から信号線を延長させた信号線延長部分40を設ける構成であったが、図7に示すように、画素ITO電極4を延長させた電極延長部41を設けるようにしてもよい。この場合も、図5の構成と同様に、焼きつき対策とクロストーク対策を同時に行うことができる。
図8〜図11は、図5に示した本実施の形態における液晶表示装置の製造工程を示した図である。本実施の形態に係る液晶表示装置におけるTFT基板は、複数のマスク工程を用いて形成される。一つのマスク工程は、フォトレジスト塗布工程、マスク合わせ工程、露光工程、現像工程、エッチング工程、フォトレジスト剥離工程、検査工程等の複数の工程を含む。マスク工程については一般的な既存の方法で良いため、ここでは詳細な説明は省略する。
まず、図8に示すように、まず、1層目として、第1のマスク工程により、ガラス基板上に、ゲート線1とコモン線3とを形成する。なお、図6の太線部分が第1のマスク工程で形成される部材であり、細線で示されたものは、この時点ではまだ形成されていないが、参考までに細線で記載している。図9〜図11においても同様であり、太線部分が、そのときのマスク工程で形成されるものであり、細線部分は前マスク工程または後マスク工程で形成される部材である。
次に、図9に示すように、2層目として、第2のマスク工程により、データ線2、ソース電極6、ドレイン電極7、信号線延長部40、および、コモン線3上に負荷容量8を形成する。ソース電極6およびドレイン電極7の複層はハーフトーン露光により形成する。信号線延長部40は、ソース電極6およびドレイン電極7等の信号線と同一の材料から構成され、同一の第2のマスク工程において同時に形成される。
次に、図10に示すように、3層目として、第3のマスク工程により、コンタクトホール9および10を形成する。コンタクトホール9は、画素ITO電極4と画素電極(図示せず)とを電気的に接続するためのものであり、コンタクトホール10は、コモン線3と画素ITOコモン電極5とを電気的に接続するためのものである。
次に、図11に示すように、4層目として、第4のマスク工程により、画素ITOコモン電極5と画素ITO電極4とを形成する。ここでも画素ITO電極4とソース電極部分を除外したコモン電極3が重なる部分で負荷容量が形成される。
このようにして、本実施の形態に係る液晶表示装置のTFT基板は、複数のマスク工程を用いて形成される。なお、図7の変形例については、同様の製造方法により形成されるため、上記図8〜図11およびその説明を参照することとして、ここでは詳細な説明は省略する。
以上のように、本実施の形態においては、信号線延長部分40を設けるようにしたことにより、左右の信号線、すなわち、左右のデータ線からの距離CとDとを等しくでき、信号線からの影響をキャンセルできるので、クロストークの発生を防止することができる。また、TFTのON電流対策として、TFTのWでない線幅を変えてつきぬけ量を面内で一定にし、ON電流を一定にすることが可能となる。これにより、本実施の形態においては、焼きつき対策とクロストーク対策を同時に行うことができ、共通電圧Vcom分布を一定にし、ゲート負荷の増加及び表示むらの発生を抑え、表示品質の向上を図ることができる。
また、信号線延長部40は、ソース電極6およびドレイン電極7等の信号線と同一のマスク工程で同一の材料により形成されるので、特別な工程を必要とせずに、容易にかつ安価に形成することができる。同様に、図7の変形例における電極延長部41も、画素ITOコモン電極5と画素ITO電極4とを形成するマスク工程において、同一材料により同時に形成することができ、同様の効果が得られる。
従来の液晶表示装置の構成および共通電極分布を示した説明図である。 従来の液晶表示装置の構成を示した説明図である。 従来の液晶表示装置の構成を示した平面図である。 DOT反転駆動の場合の左右の信号線電圧の変化を示した説明図である。 この発明の実施の形態1に係る液晶表示装置の構成を示した平面図である。 図5の部分拡大図である。 この発明の実施の形態1に係る液晶表示装置の変形例の構成を示した平面図である。 この発明の実施の形態1に係る液晶表示装置の製造工程を示した説明図である。 この発明の実施の形態1に係る液晶表示装置の製造工程を示した説明図である。 この発明の実施の形態1に係る液晶表示装置の製造工程を示した説明図である。 この発明の実施の形態1に係る液晶表示装置の製造工程を示した説明図である。
符号の説明
1,101 ゲート線、2,102 データ線、3,103 コモン線、4,104 画素ITO電極、5,105 画素ITOコモン電極、6,106 ソース電極、7,107 ドレイン電極、8、108 負荷容量、9,10,109,110 コンタクトホール、40 信号線延長部、41 電極延長部、100 液晶パネル、120 ゲートドライバ、121 データドライバ、122 タイミングコントローラ。

Claims (1)

  1. ゲート線とデータ線とが互いに交差して画素領域が定義される液晶表示装置であって、
    前記画素領域の前記ゲート線と前記データ線との交差部近傍に設けられ、前記ゲート線に接続されたゲート電極と、前記データ線に接続されたドレイン電極と、前記画素領域に形成された画素ITO電極にコンタクトホールを通して電気的に接続されたソース電極とを有するトランジスタと、
    前記画素領域に設けられ、前記ソース電極に接続された負荷容量と、
    前記データ線に対して平行に配置され、前記ソース電極と前記負荷容量とを接続している接続部と、
    前記データ線に対して平行に前記接続部と並んで配置され、前記負荷容量から前記ゲート線に至る位置まで延設された信号線延長部分と
    を備え、
    前記ソース電極と前記信号線延長部分とは同一のマスク、同一の材料により構成され、
    前記ゲート線と前記データ線とは、それぞれ、複数本が等間隔に並行して配置されているものであって、
    前記接続部からそれに最寄りの第1のデータ線までの距離と、前記信号線延長部分からそれに最寄りの前記第1のデータ線の隣に配置されている第2のデータ線までの距離とが一致している
    ことを特徴とする液晶表示装置。
JP2006181627A 2006-06-30 2006-06-30 液晶表示装置 Expired - Fee Related JP4566167B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006181627A JP4566167B2 (ja) 2006-06-30 2006-06-30 液晶表示装置
KR1020060118090A KR101351372B1 (ko) 2006-06-30 2006-11-28 액정표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006181627A JP4566167B2 (ja) 2006-06-30 2006-06-30 液晶表示装置

Publications (2)

Publication Number Publication Date
JP2008009271A JP2008009271A (ja) 2008-01-17
JP4566167B2 true JP4566167B2 (ja) 2010-10-20

Family

ID=39067534

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006181627A Expired - Fee Related JP4566167B2 (ja) 2006-06-30 2006-06-30 液晶表示装置

Country Status (2)

Country Link
JP (1) JP4566167B2 (ja)
KR (1) KR101351372B1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001159761A (ja) * 1999-12-01 2001-06-12 Matsushita Electric Ind Co Ltd アクティブマトリックス型液晶表示装置
JP2003315827A (ja) * 2002-04-19 2003-11-06 Hitachi Ltd 液晶表示装置
JP2005196118A (ja) * 2003-12-29 2005-07-21 Lg Phillips Lcd Co Ltd マルチドメイン横電界モード液晶表示装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100490057B1 (ko) * 1997-11-28 2005-08-31 삼성전자주식회사 액정표시장치및그제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001159761A (ja) * 1999-12-01 2001-06-12 Matsushita Electric Ind Co Ltd アクティブマトリックス型液晶表示装置
JP2003315827A (ja) * 2002-04-19 2003-11-06 Hitachi Ltd 液晶表示装置
JP2005196118A (ja) * 2003-12-29 2005-07-21 Lg Phillips Lcd Co Ltd マルチドメイン横電界モード液晶表示装置

Also Published As

Publication number Publication date
JP2008009271A (ja) 2008-01-17
KR20080003174A (ko) 2008-01-07
KR101351372B1 (ko) 2014-01-14

Similar Documents

Publication Publication Date Title
US8952878B2 (en) Display device
US9785017B2 (en) Liquid crystal display
KR102291464B1 (ko) 액정 표시 장치
KR101608852B1 (ko) 어레이 기판 및 이를 갖는 액정표시장치
US8947472B2 (en) Pixel array
JP2008070763A (ja) 液晶表示装置
JP2007164198A (ja) 液晶表示装置
KR101582947B1 (ko) 액정 표시 장치
US7852422B2 (en) Thin film transistor array substrate and pixel structure with TFT having varying included angle of channel layer
JP4978786B2 (ja) 液晶表示装置
US7532294B2 (en) Display apparatus and method of manufacturing the same
JP5052142B2 (ja) 表示装置
KR20210073807A (ko) 이형 액정 표시 패널
US7567324B2 (en) Liquid crystal display device and fabrication method thereof
US20090027606A1 (en) Liquid Crystal Display Device
US10714038B2 (en) Display device
US8704231B2 (en) Array substrate of TFT-LCD and manufacturing method thereof
US10371993B2 (en) Curved liquid crystal display
JP2017181677A (ja) 表示装置
US9535297B2 (en) Liquid crystal displays and array substrates
JP4987987B2 (ja) 液晶表示装置
JP4566167B2 (ja) 液晶表示装置
US8384703B2 (en) Liquid crystal display device
US10802323B2 (en) Liquid crystal display device
JP4501979B2 (ja) 液晶表示装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080703

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080819

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090707

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091005

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100309

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20100316

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100427

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100701

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100720

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100803

R150 Certificate of patent or registration of utility model

Ref document number: 4566167

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130813

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees