JP2000029045A

JP2000029045A - 液晶表示装置

Info

Publication number: JP2000029045A
Application number: JP10200471A
Authority: JP
Inventors: Toshio Sato; 敏男佐藤; Tetsuya Kawamura; 徹也川村
Original assignee: Hitachi Device Engineering Co Ltd; Hitachi Ltd; Hitachi Consumer Electronics Co Ltd
Current assignee: Hitachi Ltd; Hitachi Consumer Electronics Co Ltd; Japan Display Inc
Priority date: 1998-07-15
Filing date: 1998-07-15
Publication date: 2000-01-28

Abstract

(57)【要約】【課題】２枚の絶縁基板の貼り合わせ工程での外部接続
端子への荷重集中を回避して、その断線を防止する。【解決手段】絶縁基板ＳＵＢ１に画素形成用の複数の電
極をマトリクス状に配置して表示領域を形成すると共
に、この電極に駆動信号を印加するための複数の外部接
続用端子ＧＴＭ（またはＤＴＭ）を有し、上記電極およ
び外部接続用端子ＧＴＭ（またはＤＴＭ）を絶縁層ＰＳ
Ｖ１で覆った第１基板と、共通電極および／またはカラ
ーフィルタを形成した第２の基板ＳＵＢ２を液晶層を介
して重ね合わせ、液晶層の存在する領域を囲んだ周縁部
をスペーサＦｂを混入したシール材ＳＬで固定してなる
液晶パネルと、前記液晶パネルの側縁に設置した駆動回
路を具備する液晶表示装置において、上記シール材ＳＬ
で固定する部分の複数の外部接続用端子ＧＴＭ（または
ＤＴＭ）間の絶縁層ＰＳＶ１に他の絶縁層ＰＳＶ１’を
積層してシール材ＳＬとの接触面を平坦にした。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、液晶表示装置に係
り、特に、液晶パネルの周辺に形成した外部接続端子の
破断を防止して信頼性を向上させた液晶表示装置に関す
る。

【０００２】

【従来の技術】液晶表示装置は、少なくとも一方が透明
な絶縁基板の片方または両方に画素形成用の複数の電極
をマトリクス状に配置して表示領域を形成すると共に、
前記電極に駆動信号を印加するための複数の外部接続用
端子を有し、前記電極および外部接続用端子を絶縁層で
覆った第１基板と第２の基板を液晶層を介して重ね合わ
せ、前記液晶層の存在する領域を囲んだ周縁部をスペー
サを混入したシール材で固定してなる液晶パネルと、前
記液晶パネルの側縁に設置した駆動回路を具備する。

【０００３】上記のシール材は、２枚の基板の間隔を所
定の間隔にするために、同一径のスペーサを内添し、液
晶パネルの製造工程での加圧処理により両基板の間隙
（セルギャップ）を所定の値に設定するようにしてい
る。

【０００４】液晶表示装置としては、一対の絶縁基板の
少なくとも一方にマトリクス状に配列された複数の画素
電極と、各画素電極のそれぞれに対応して非線形素子
（スイツチング素子：典型的には薄膜トランジスタＴＦ
Ｔ））を設けたアクティブマトリクス方式や、一対の基
板に交差配置した線状電極の交差点で画素を構成する単
純マトリクス方式とが知られている。

【０００５】アクティブマトリクス方式の液晶表示装置
は、各画素における液晶が理論的には常時駆動（デュー
ティ比１．０）されているので、時分割駆動方式を採用
している、いわゆる単純マトリクス方式と比べてコント
ラストが良く、特にカラー液晶表示装置では欠かせない
技術となりつつある。しかし、単純マトリクス方式の液
晶表示装置も、近年は高コントラスト化がなされ、高画
質表示を可能としている。

【０００６】なお、薄膜トランジスタを使用したアクテ
ィブ・マトリクス方式の液晶表示装置を開示したものと
しては、例えば特開平５−２５７１４２号公報を挙げる
ことができる。

【０００７】液晶表示装置の構成をさらに詳細に説明す
ると、例えば、表示用透明画素電極と配向膜等をそれぞ
れ積層した面が対向するように所定の間隔を隔てて二枚
のガラス等からなる透明絶縁基板を重ね合わせ、該両基
板間の周縁部に枠状に設けたシール材により、両基板を
貼り合わせると共に、シール材の一部に設けた液晶封入
口から両基板間のシール材の内側に液晶を封入、封止
し、さらに両基板の外側に偏光板を設けてなる液晶パネ
ル（液晶表示素子、ＬＣＤ：リキッドクリスタルディス
プレイとも言う）と、液晶パネルの背面に配置して照明
光を供給するバックライトと、液晶パネルの外周部の外
側に配置した液晶パネル駆動用回路基板と、これらの各
部材を保持するモールド成形品である枠状体、およびこ
れらの各部材を収納し、液晶表示窓があけられた金属製
シールドケース（フレーム）等から構成される。このよ
うに一体化されたものを液晶表示モジュールとも言う。

【０００８】図２６は液晶表示モジュールの構成例を説
明する分解斜視図である。この液晶表示モジュールＭＤ
Ｌは次のように構成される。ＳＨＤは金属板からなるシ
ールドケース（メタルフレームとも称す）、ＷＤは表示
窓、ＳＰＣ１〜４は絶縁スペーサ、ＦＰＣ１、２は多層
フレキシブル回路基板（ＦＰＣ１はゲート側回路基板、
ＦＰＣ２はドレイン側回路基板）、ＨＳはドレイン側回
路基板ＦＰＣ２のグランドとシールドケースＳＨＤとの
電気的接続を取るために設けられる金属箔からなるフレ
ームグランド、ＰＣＢはインターフェイス回路基板、Ａ
ＳＢはアッセンブルされた駆動回路基板付き液晶表示素
子、ＰＮＬは重ね合わせた２枚の透明絶縁基板の一方の
基板上に駆動ＩＣを搭載した液晶表示素子（液晶表示パ
ネルとも称す）、ＧＣ１およびＧＣ２はゴムクッショ
ン、ＰＲＳはプリズムシート（本例では２枚の光学シー
トで構成されている。）、ＳＰＳは拡散シート、ＧＬＢ
は導光板、ＲＦＳは反射シート、ＳＬＶは拡散シートＳ
ＰＳおよびプリズムシートＰＲＳを固定するスリーブ、
ＭＣＡは一体成型により形成された下側ケース（モール
ドケース）、ＬＰは蛍光管、ＬＳは蛍光管ＬＰの光を導
光板ＧＬＢ側に反射する反射器、ＬＰＣ１、２はランプ
ケーブル、ＬＣＴはインバータ用の接続コネクタ、ＧＢ
は蛍光管ＬＰを支持するゴムブッシュである。

【０００９】また、ＢＬは、蛍光管ＬＰ、反射器ＬＳ、
導光板ＧＬＢ、反射シートＲＦＳ、拡散シートＳＰＳ、
およびプリズムシートＰＲＳで構成されるバックライト
であり、液晶パネルＰＮＬの裏面に均一な光を供給し、
液晶パネルＰＮＬの表面から見る観測者が、液晶の光透
過率の変化を画像表示として認識するために設けられて
いる。

【００１０】図２６に示すように、下側ケースＭＣＡ、
バックライトＢＬ、駆動回路基板付き液晶表示素子ＡＳ
Ｂ、シールドケースＳＨＤ等を積み重ねて液晶表示モジ
ュールＭＤＬが組み立てられる。

【００１１】図２７は液晶表示モジュールＭＤＬの正面
図および側面図である。シールドケースＳＨＤの表示窓
ＷＤに露呈する領域が画像表示がなされる領域（表示領
域）ＡＲであり、最表面には偏光板が設けてある。シー
ルドケースＳＨＤとモールドケースＭＣＡは爪のかしめ
でこていされる。この液晶表示モジュールＭＤＬの上辺
内部にはバックライトを構成する蛍光管ＬＰが収納さ
れ、給電用のランプケーブルＬＰＣが引き出されてい
る。

【００１２】図２８は図２７の２−２線の沿って切断し
た要部断面図である。液晶表示モジュールＭＤＬの端部
すなわち液晶パネルＰＮＬを構成する１対の上下透明ガ
ラス基板ＳＵＢ１、ＳＵＢ２を接着し、かつ、該両基板
間に液晶を封止して接着しているシール部近傍の端部の
概略断面図を示す。

【００１３】シール材ＳＬで接着した２枚の透明ガラス
基板ＳＵＢ１、ＳＵＢ２のうち、下側の基板ＳＵＢ１は
上側の基板ＳＵＢ２よりも張り出している。この張り出
し部分には表示領域に形成した薄膜トランジスタＴＦＴ
のドレイン引出し線ＤＴＭが当該シール材ＳＬを貫通し
て形成されている。なお、ゲート引出し線（ＧＴＭ）は
図２８の左側で同様の構成で引き出されている。

【００１４】ＰＳＶ２は上側の基板ＳＵＢ２の内面に形
成された保護膜、ＰＯＬ１、ＰＯＬ２は偏光板、ＢＬＬ
はバックライト光である。なお、図２６と同一符号は同
一部分に対応する。

【００１５】図２９はカラー表示を行うために上側の基
板の内面に３色のカラーフィルタと各カラーフィルタを
区画すると共に、表示領域の周辺を遮光するためのブラ
ックマトリクスを形成した液晶パネルの構造例の説明図
である。図２９（ａ）は液晶パネルＰＮＬのカラーフィ
ルタ基板ＳＵＢ２の液晶封入口ＩＮＪ近傍の要部概略平
面図、図２９（ｂ）は同（ａ）のＡ−Ａ切断線に対応す
る部分の液晶パネルＰＮＬの概略断面図である。

【００１６】上側の基板（カラーフィルタ基板）ＳＵＢ
２には黒色等に着色された有機系樹脂からなるブラック
マトリクス（遮光膜）ＢＭで区画された、赤色、緑色、
青色のカラーフィルタＦＩＬ（Ｒ，Ｇ，Ｂ）が形成され
ている。シール材ＳＬは遮光性を有し、ガラスまたは樹
脂のファイバからなるスペーサが混入されている。

【００１７】また、ＩＮＪは液晶封入口、ＣＰは液晶封
入口ＩＮＪの封止材、ＬＣは液晶層を示す。なお、この
図では、上側基板ＳＵＢ２に形成したカラーフィルタＦ
ＩＬの上を被覆する保護膜、下側基板ＳＵＢ１に形成し
た薄膜トランジスタ、および両基板の間隙（ギャップ）
を規定するために表示領域に介挿されるスペーサ、両基
板に設ける透明画素電極、配向膜、偏光板等は図示省略
してある。液晶パネルＰＮＬの断面構造の詳細は実施例
の項で詳述する。また、ブラックマトリクスＢＭは、図
２９（ａ）においては右上がりの斜線を付してあり、シ
ール材ＳＬは右下がりの斜線を付してある。

【００１８】

【発明が解決しようとする課題】図３０は２枚の基板の
シール材で接着固定した部分の構造説明図であり、
（ａ）は図２８のＢ−Ｂ線に沿ったシール材部分の断面
図、（ｂ）は（ａ）の上側基板を取り去って矢印Ｃ方向
から見た平面図である。なお、この図は説明し易くする
ために模式的に示したものである。

【００１９】従来の液晶パネルは、カラーフィルタＦＩ
Ｌを設ける方の基板（上側基板、以下、カラーフィルタ
基板と称す）の対向基板（薄膜トランジスタを設ける方
の基板、以下、ＴＦＴ基板と称す）のシールＳＬの下部
（ＴＦＴ基板の面側）は、当該基板上にＡ１またはＣｒ
で形成された外部接続用端子（ドレイン線接続端子ＤＴ
Ｍ、あるいはゲート線接続端子ＧＴＭ、図３１ではＤＴ
Ｍ）の上をＳｉＮ等の絶縁層ＰＳＶ１で覆う構造となっ
ている。

【００２０】すなわち、シールＳＬの下部は、絶縁層Ｐ
ＳＶ１が外部接続用端子（ＤＴＭ、あるいはＧＴＭ）の
上を覆う部分とＴＦＴ基板を直接覆う部分とで凹凸にな
っている。

【００２１】したがって、両基板間を均一に隔たせるた
めにシール材ＳＬに内添したスペーサＦｂは、液晶パネ
ルの貼り合わせ工程で、上記外部接続用端子ＤＴＭとカ
ラーフィルタ基板ＳＵＢ２とに接触して両基板間の加圧
による荷重を受けるものと、両基板間でこの荷重を受け
ないもの、あるいは部分的に荷重を受けるものとが存在
する。

【００２２】そのため、外部接続端子ＤＴＭに荷重が集
中し、シールＳＬの下部で外部接続用端子上の絶縁層Ｐ
ＳＶ１、あるいは外部接続用端子が破壊され、表示不良
を招くことがある。

【００２３】本発明の目的は、上記問題を解決し荷重集
中による信号線の破壊を防止し、信頼性の優れた液晶表
示装置を提供することにある。

【００２４】

【課題を解決するための手段】上記目的を達成するた
め、本発明は、ＴＦＴ基板ＳＵＢ１のシールＳＬ下部に
おける外部接続用端子部分を被覆する絶縁膜ＰＳＶ１の
上面を平坦として凹凸を無くし、スペーサＦｂが均一に
荷重を受けるようにしたものである。

【００２５】すなわち、本発明による液晶表示装置の典
型的な構成を記述すると以下のとおりである。

【００２６】（１）少なくとも一方が透明な絶縁基板の
片方または両方に画素形成用の複数の電極をマトリクス
状に配置して表示領域を形成すると共に、前記電極に駆
動信号を印加するための複数の外部接続用端子を有し、
前記電極および外部接続用端子を絶縁層で覆った第１基
板（アクティブマトリクス基板、ＴＦＴ基板）と第２基
板（カラーフィルタ基板）を液晶層を介して重ね合わ
せ、前記液晶層の存在する領域を囲んだ周縁部をスペー
サを混入したシール材で固定してなる液晶パネルと、前
記液晶パネルの側縁に設置した駆動回路を具備する液晶
表示装置の前記シール材で固定する部分の前記複数の外
部接続用端子を覆う前記絶縁層の上面を当該外部接続端
子の配列方向に平坦な面とした。

【００２７】（２）（１）における前記シール材で固定
する部分の前記複数の外部接続端子間の前記絶縁層を２
層構造とした。

【００２８】２層構造の絶縁層は、ＴＦＴ基板の製造時
に形成した絶縁層の外部接続端子間の上に同種の絶縁層
を重ねて形成することで得られる。

【００２９】以上の構成により、スペーサＦｂは均一に
荷重を受けるようになり、外部接続端子に荷重が集中し
ないため、外部接続端子あるいはその上の絶縁膜の破断
が防止される。

【００３０】

【発明の実施の形態】以下、本発明の実施の形態につ
き、実施例の図面を用いて詳細に説明する。

【００３１】図１は本発明による液晶表示装置の一実施
例を説明するシール材部分の断面図および上面図であ
り、前記図３０と同様の図２７のＢ−Ｂ線の沿った部分
に対応した構成図である。

【００３２】すなわち、図１（ａ）は図２８のＢ−Ｂ線
に沿ったシール材部分に対応した断面図、（ｂ）は
（ａ）の上側基板を取り去って矢印Ｃ方向から見た平面
図である。なお、この図も説明し易くするために模式的
に示したものである。

【００３３】本実施例の液晶表示装置を構成する液晶パ
ネルは、カラーフィルタＦＩＬを設ける方の基板（上側
基板、カラーフィルタ基板）の対向基板（薄膜トランジ
スタを設ける方の基板、ＴＦＴ基板）のシール材ＳＬの
下部（ＴＦＴ基板の面側）は、当該基板上にＡ１または
Ｃｒで形成された外部接続用端子（ドレイン線接続端子
ＤＴＭ、あるいはゲート線接続端子ＧＴＭ、図１ではＤ
ＴＭ）の上をＳｉＮ等の絶縁層ＰＳＶ１で覆うと共に、
外部接続用端子ＤＴＭ間の絶縁膜ＰＳＶ１上に他の同様
の絶縁層ＰＳＶ１’を形成して絶縁層ＰＳＶ１と絶縁層
ＰＳＶ１’の上面が共通の平坦面となるようにした。

【００３４】したがって、両基板間に介挿するシール材
ＳＬの介挿間隙は均一なものとなり、内添したスペーサ
Ｆｂは等しく両基板間に挟まれる状態となる。そのた
め、液晶パネルの貼り合わせ工程で、外部接続端子ＤＴ
Ｍに荷重が集中してシールＳＬの下部で外部接続用端子
上の絶縁層ＰＳＶ１、あるいは外部接続用端子が破壊さ
れることがなく、表示不良の発生が防止される。

【００３５】なお絶縁層ＰＳＶ１と絶縁層ＰＳＶ１’
の２層構造の絶縁層は、ＴＦＴ基板の製造時に形成した
絶縁層ＰＳＶ１の外部接続端子間の上に同種の絶縁層Ｐ
ＳＶ１’層を重ねて形成することで得られる。最初に絶
縁層ＰＳＶ１’を外部接続端子間に形成した後に、絶縁
層ＰＳＶ１を塗布するようにしてもよいし、シール材Ｓ
Ｌ部分の絶縁層ＰＳＶ１を、外部接続端子間で厚く形成
してもよい。

【００３６】以上の構成により、スペーサＦｂは均一に
荷重を受けるようになり、外部接続端子に荷重が集中し
ないため、外部接続端子あるいはその上の絶縁層の破断
が防止される。

【００３７】以下、アクティブ・マトリクス方式のカラ
ー液晶表示装置に本発明を適用した実施の形態を説明す
る。なお、以下で説明する図面で、同一機能を有するも
のは同一符号を付け、その繰り返しの説明は省略する。

【００３８】図２は本発明を適用したアクティブ・マト
リクス方式液晶表示装置の一画素とその周辺の構成を説
明する平面図、図３は図２の３−３線に沿って切断した
断面図、図４は図２の４−４線に沿って切断した断面
図、図５は図２に示した画素を複数配置した状態を示す
平面図である。

【００３９】図２に示したように、各画素は隣接する２
本の走査信号線（ゲート信号線または水平信号線）ＧＬ
と、隣接する２本の映像信号線（ドレイン信号線または
垂直信号線）ＤＬとの交差領域内（４本の信号線で囲ま
れた領域内）に配置されている。

【００４０】各画素は薄膜トランジスタＴＦＴ、透明画
素電極ＩＴＯ１および保持容量素子Ｃａｄｄを含む。走
査信号線ＧＬは列方向に延在し、行方向に複数本配置さ
れている。映像信号線ＤＬは行方向に延在し、列方向に
複数本八されている。

【００４１】図３に示したように、液晶ＬＣを基準の下
側基板である下部透明ガラス基板ＳＵＢ１側には薄膜ト
ランジスタＴＦＴおよび透明画素電極ＩＴＯ１が形成さ
れ、上側基板である上部透明ガラス基板ＳＵＢ２側には
カラーフィルタＦＩＬ、遮光用ブラックマトリクスのパ
ターンＢＭが形成されている。上下の部透明ガラス基板
ＳＵＢ２，１は例えば１．１ｍｍ、あるいは０．７ｍｍ
程度の厚さを有し、それらの各両面にはディップ処理等
によって酸化シリコン膜ＳＩＯが形成されている。この
ため、透明ガラス基板ＳＵＢ１，ＳＵＢ２の表面に細か
い傷があっても、この酸化シリコン膜ＳＩＯの被覆で平
坦化され、その上に形成される走査信号線ＧＬ、遮光膜
（ブラックマトリクス）ＢＭ等の膜質を均質に保つこと
ができる。

【００４２】上部透明ガラス基板ＳＵＢ２の内側（液晶
ＬＣ側）の表面には、遮光膜ＢＭ、カラーフィルタＦＩ
Ｌ、および上部配向膜ＯＲＩ２が順次積層して設けられ
ている。

【００４３】図６は上下の透明ガラス基板ＳＵＢ２，Ｓ
ＵＢ１を含む液晶パネルＰＮＬのマトリクスＡＲ周辺の
要部平面図、図７は図６に示したマトリクスＡＲの周辺
部を更に誇張して示した平面図、図８は図６および図７
の液晶パネルの左上角部に対応するシール部ＳＬ付近の
拡大平面図である。また、図９は図３の断面を中央にし
て左側に図８の線１９ａ−１９ａに沿った断面図を、右
側に映像信号線駆動回路が接続されるべき外部接続端子
ＤＴＭ付近の断面図、図１０は左側に走査回路が接続さ
れるべき外部接続端子ＧＴＭ付近の断面図を、右側に外
部接続端子が無いところのシール部付近の断面図であ
る。

【００４４】この液晶パネルの製造では、小さいサイズ
であればスループット向上のため１枚のガラス基板で複
数個分を同時に加工してから分離し、大きいサイズであ
れば製造設備の共用のため、どの品種でも標準化された
大きさのガラス基板を加工してら各品種に合ったサイズ
に小さくし、いずれの場合も一通りの工程を経てからガ
ラス基板を切断する。

【００４５】図６〜図８は後者の例を示すもので、図６
と図７の両図とも、上下のガラス基板ＳＵＢ２，ＳＵＢ
１の切断後を、図８は切断前を示しており、ＬＮはガラ
ス基板の切断線の縁を、ＣＴ１とＣＴ２はそれぞれガラ
ス基板ＳＵＢ１，ＳＵＢ２の切断すべき位置を示す。

【００４６】いずれの場合も、完成状態では外部接続端
子群Ｔｇ、Ｔｄ（添字略）が存在する部分（図では上下
辺と左辺）は、それらを露出するように上側ガラス基板
ＳＵＢ２の大きさが下側ガラス基板ＳＵＢ１よりも内側
に制限されている。

【００４７】外部接続端子群Ｔｇ、Ｔｄはそれぞれ後述
する走査回路接続用端子ＧＴＭ、映像信号回路接続用端
子ＤＴＭとそれらの引出配線部を集積回路チップＣＨＩ
が搭載されたテープキャリアパッケージＴＣＰ（図１
１、図１２参照）の単位に複数本まとめて名付けたもの
である。各群のマトリクス部から外部接続端子部に至る
までの引出配線は、両端に近づくにつれて傾斜してい
る。これは、テープキャリアパッケージＴＣＰの配列ピ
ッチ及び各テープキャリアパッケージＴＣＰにおける接
続端子ピッチに液晶パネルＰＮＬの端子ＤＴＭ、ＧＴＭ
を合わせるためである。

【００４８】透明ガラス基板ＳＵＢ１，ＳＵＢ２の間に
は、その縁に沿って液晶封入口ＩＮＪを除き、液晶ＬＣ
を封止するようにシールパターンＳＬ（以下、シール材
とも言う）が形成されている。このシールパターンの材
料は、例えばエポキシ樹脂からなる。上部透明ガラス基
板ＳＵＢ２側の共通透明画素電極ＩＴＯ２は、少なくと
も一箇所において、ここでは液晶パネルの四隅で銀ペー
スト材ＡＧＰによって下部透明ガラス基板ＳＵＢ１側に
形成された引出配線ＩＮＴに接続されている。この引出
配線ＩＮＴは後述するゲート端子ＧＴＭ、ドレン端子Ｄ
ＴＭと同一製造工程で形成される。

【００４９】配向膜ＯＲＩ１，ＯＲＩ２、透明画素電極
ＩＴＯ１、共通透明画素電極ＩＴＯ２、それぞれの層
は、シールパターンＳＬの内側に形成される。偏光板Ｐ
ＯＬ１，ＰＯＬ２はそれぞれ下部透明ガラス基板ＳＵＢ
１、上部透明ガラス基板ＳＵＢ２の外側の表面に形成さ
れている。

【００５０】液晶ＬＣは液晶分子の向きを設定する下部
配向膜ＯＲＩ１と上部配向膜ＯＲＩ２との間でシールパ
ターンＳＬで仕切られた領域に封入されている。下部配
向膜ＯＲＩ１は下部透明ガラス基板ＳＵＢ１側の保護膜
ＰＳＶ１の上部に形成されている。

【００５１】この液晶表示装置は、下部透明ガラス基板
ＳＵＢ１側、上部透明ガラス基板ＳＵＢ２側で別個に種
々の層を積み重ね、シールパターンＳＬを上部透明ガラ
ス基板ＳＵＢ２側に形成し、下部透明ガラス基板ＳＵＢ
１と上部透明ガラス基板ＳＵＢ２とを重ね合わせ、シー
ル材ＳＬの開口部ＩＮＪ（注入口）から液晶を注入し、
注入口ＩＮＪをエポキシ樹脂などで封止し、上下の透明
ガラス基板を切断することによって組立られる。

【００５２】薄膜トランジスタＴＦＴは、ゲート電極Ｇ
Ｔに正のバイアスを印加すると、ソース−ドレイン間の
チャネル抵抗が小さくなり、バイアスを零にするとチャ
ネル抵抗は大きくなるように動作する。

【００５３】各画素の薄膜トランジスタＴＦＴは、画素
内において２つ（複数）に分割され、薄膜トランジスタ
（分割薄膜トランジスタ）ＴＦＴ１およびＴＦＴ２で構
成されている。薄膜トランジスタＴＦＴ１およびＴＦＴ
２のそれぞれは、実質的に同一サイズ（チャネル長、チ
ャネル幅が同じ）で構成されている。この分割された薄
膜トランジスタＴＦＴ１およびＴＦＴ２のそれぞれは、
ゲート電極ＧＴ、ゲート絶縁膜ＧＩ、ｉ型（真性、ｉｎ
ｔｒｉｎｓｉｃ、導電型決定不純物がドープされていな
い）非晶質シリコン（Ｓｉ）からなるｉ型半導体層Ａ
Ｓ、一対のソース電極ＳＤ１、ドレイン電極ＳＤ２を有
する。なお、ソース、ドレインは本来その間のバイアス
極性によって決まるもので、この液晶表示装置の回路で
は、その極性は動作中反転するので、ソース、ドレイン
は動作中入れ替わると理解されたい。しかし、以下の説
明では、便宜上、一方をソース、他方をドレインと固定
して表現する。

【００５４】ゲート電極ＧＴは図１３（図２の第２導電
膜ｇ２およびｉ型半導体層ＡＳのみを描いた平面図）に
示すように、走査信号線ＧＬから垂直方向（図２および
図１３において上方向）に突出する形状で構成されてい
る（Ｔ字形状に分岐されている）。

【００５５】ゲート電極ＧＴは薄膜トランジスタＴＦＴ
１，ＴＦＴ２のそれぞれの能動領域を越えるように突出
している。薄膜トランジスタＴＦＴ１，ＴＦＴ２のそれ
ぞれのゲート電極ＧＴは連続して形成されている。ここ
では、ゲート電極ＧＴは、単層の第２導電膜ｇ２で形成
されている。第２導電膜ｇ２は、例えばスパッタで形成
されたアルミニウム（Ａｌ）膜を用い、１０００〜５５
００Å程度の膜厚で形成する。また、ゲート電極ＧＴの
上にはアルミニウムの陽極酸化膜ＡＯＦが設けられてい
る。

【００５６】このゲート電極ＧＴは、図２、図３および
図１３に示したように、ｉ型半導体層ＡＳを完全に覆う
ように（下方から見て）それより大きめに形成される。
したがって、下部透明ガラス基板ＳＵＢ１の下方に蛍光
管等のバックライトＢＬを取り付けた場合、この不透明
なアルミニウム膜からなるゲート電極ＧＴが影となって
ｉ型半導体層ＡＳにはバックライトからの光が当たら
ず、光照射による導電現象すなわち薄膜トランジスタＴ
ＦＴのオフ特性劣化は起き難くなる。なお、ゲート電極
ＧＴの本来の大きさは、ソース電極ＳＤ１とドレイン電
極ＳＤ２との間に跨がるのに最低限必要な（ゲート電極
ＧＴとソース電極ＳＤ１、ドレイン電極ＳＤ２との位置
合わせ余裕分も含めて）幅を持ち、チャネル幅Ｗを決め
るその奥行き長さはソース電極ＳＤ１とドレイン電極Ｓ
Ｄ２との間の距離（チャネル長）Ｌとの比、すなわち相
互コンダクタンスｇｍを決定するファクタＷ／Ｌをいく
つにするかによって決められる。この液晶表示装置にお
けるゲート電極ＧＴの大きさは、もちろん、上述した本
来の大きさよりも大きくされる。

【００５７】走査信号線ＧＬは第２導電膜ｇ２で構成さ
れている。この走査信号線ＧＬの第２導電膜ｇ２はゲー
ト電極ＧＴの第２導電膜ｇ２と同一製造工程で形成さ
れ、かつ一体に形成されている。また、走査信号線ＧＬ
上にもアルミニウムＡｌの陽極酸化膜ＡＯＦが設けられ
ている。

【００５８】絶縁膜ＧＩは薄膜トランジスタＴＦＴ１，
ＴＦＴ２のそれぞれのゲート絶縁膜として使用される。
絶縁膜ＧＩはゲート電極ＧＴおよび走査信号線ＧＬの上
層に形成されている。絶縁膜ＧＩは、例えばプラズマＣ
ＶＤで形成された窒化シリコン膜を用い、１２００〜２
７００Åの膜厚（この液晶表示装置では、２０００Å程
度の膜厚）で形成する。ゲート絶縁膜ＧＩは図８に示し
たように、マトリクス部ＡＲの全体を囲むように形成さ
れ、周辺部は外部接続端子ＤＴＭ，ＧＴＭを露出するよ
うに除去されている。

【００５９】ｉ型半導体層ＡＳは、図１３に示したよう
に、複数に分割された薄膜トランジスタＴＦＴ１，ＴＦ
Ｔ２のそれぞれのチャネル形成領域として使用される。
ｉ型半導体層ＡＳは非晶質シリコン膜または多結晶シリ
コン膜で形成し、２００〜２２０Åの膜厚（この液晶表
示装置では、２００Å程度の膜厚）で形成する。

【００６０】このｉ型半導体層ＡＳは、供給ガスの成分
を変えてＳｉ₂Ｎ₄からなるゲート絶縁膜として使用さ
れる絶縁膜ＧＩの形成に連続して、同じプラズマＣＶＤ
装置で、しかもそのプラズマＣＶＤ装置から外部に露出
することなく形成される。

【００６１】また、オーミックコンタクト用のリン
（Ｐ）を２．５％ドープしたＮ（＋）型半導体層ｄ０
（図３）も同様に連続して２００〜５００Åの膜厚（こ
の液晶表示装置では、３００Å程度の膜厚）で形成す
る。しかる後、下部透明ガラス基板ＳＵＢ１はＣＶＤ装
置から外部に取り出され、写真処理技術によりＮ（＋）
型半導体層ｄ０およびｉ型半導体層ＡＳは図２、図３お
よび図１３に示したように独立した島状にパターニング
される。

【００６２】ｉ型半導体層ＡＳは、図２および図１３に
示したように、走査信号線ＧＬと映像信号線ＤＬとの交
差部（クロスオーバ部）の両者間にも設けられている。
この交差部のｉ型半導体層ＡＳは交差部における走査信
号線ＧＬと映像信号線ＤＬとの短絡を低減する。

【００６３】透明画素電極ＩＴＯ１は液晶パネルの画素
電極の一方を構成する。透明画素電極ＩＴＯ１は薄膜ト
ランジスタＴＦＴ２のソース電極ＳＤ１および薄膜トラ
ンジスタＴＦＴ２のソース電極ＳＤ１の両方に接続され
ている。このため、薄膜トランジスタＴＦＴ１，ＴＦＴ
２のうちの１つに欠陥が発生しても、その欠陥が副作用
をもたらす場合はレーザ光等によって適切な箇所を切断
し、そうでない場合は他方の薄膜トランジスタが正常に
動作しているので放置すればよい。なお、２つの薄膜ト
ランジスタＴＦＴ１，ＴＦＴ２に同時に欠陥が発生する
ことは稀であり、このような冗長方式により点欠陥や線
欠陥の発生確率を極めて小さくすることができる。

【００６４】透明画素電極ＩＴＯ１は第１導電膜ｄ１に
よって構成されている。この第１導電膜ｄ１はスパッタ
リングで形成された透明導電膜（Ｉｎｄｉｕｍ−Ｔｉｎ
−ＯｘｉｄｅＩＴＯ：ネサ膜）からなり、１０００〜
２０００Åの膜厚（（この液晶表示装置では、１４００
Å程度の膜厚）で形成される。

【００６５】複数に分割された薄膜トランジスタＴＦＴ
１，ＴＦＴ２のそれぞれのソース電極ＳＤ１とドレイン
電極ＳＤ２とは、図２、図３および図１４（図２の第１
〜第３導電膜ｄ１〜ｄ３のみを描いた平面図）に示した
ように、ｉ型半導体層ＡＳ上にそれぞれ離隔して設けら
れている。

【００６６】ソース電極ＳＤ１、ドレイン電極ＳＤ２の
それぞれは、Ｎ（＋）型半導体層ｄ０に接触する下層側
から、第２導電膜ｄ２、第３導電膜ｄ３を順次重ね合わ
せて構成されている。ソース電極ＳＤ１の第２導電膜ｄ
２および第３導電膜ｄ３は、ドレイン電極ＳＤ２の第２
導電膜ｄ２および第３導電膜ｄ３と同一製造工程で形成
される。

【００６７】第２導電膜ｄ２はスパッタで形成したクロ
ム（Ｃｒ）膜を用い、５００〜１０００Åの膜厚（この
液晶表示装置では、６００Å程度の膜厚）で形成され
る。Ｃｒ膜は後述する第３導電膜ｄ３のアルミニウムＡ
ｌがＮ（＋）型半導体層ｄ０に拡散することを防止する
所謂バリア層を構成する。第２導電膜ｄ２として、Ｃｒ
膜の他に、高融点金属（Ｍｏ、Ｔｉ、Ｔａ、Ｗ等）の
膜、高融点金属シリサイド（ＭｏＳｉ₂、ＴｉＳｉ₂、
ＴａＳｉ₂、ＷＳｉ₂等）の膜を用いることもできる。

【００６８】第３導電膜ｄ３はアルミニウムＡｌのスパ
ッタリングで３０００〜５０００Åの膜厚（この液晶表
示装置では、４０００Å程度の膜厚）で形成される。ア
ルミニウムＡｌ膜はクロムＣｒ膜に比べてストレスが小
さく、厚い膜厚に形成することが可能で、ソース電極Ｓ
Ｄ１、ドレイン電極ＳＤ２および映像信号線ＤＬの抵抗
値を低減するように構成されている。第３導電膜ｄ３と
して順アルミニウムの他に、シリコンや銅（Ｃｕ）を添
加物として含有させたアルミニウム膜を用いることもで
きる。

【００６９】第２導電膜ｄ２、第３導電膜ｄ３を同じマ
スクパターンでパターニングした後、同じマスクを用い
て、あるいは第２導電膜ｄ２、第３導電膜ｄ３をマスク
として、Ｎ（＋）型半導体層ｄ０が除去される。つま
り、ｉ型半導体層ＡＳ上に残っていたＮ（＋）型半導体
層ｄ０は第２導電膜ｄ２、第３導電膜ｄ３以外の部分が
セルファラインで除去される。このとき、Ｎ（＋）型半
導体層ｄ０はその厚さ分は全て除去されるようにエッチ
ングされるので、ｉ型半導体層ＡＳも若干その表面部分
がエッチングされるが、そのエッチング程度はエッチン
グの処理時間で制御すればよい。

【００７０】ソース電極ＳＤ１は透明画素電極ＩＴＯ１
に接続されている。ソース電極ＳＤ１は、ｉ型半導体層
ＡＳの段差（第２導電膜ｄ２の膜厚、陽極酸化膜ＡＯＦ
の膜厚、ｉ型半導体層ＡＳの膜厚およびＮ（＋）型半導
体層ｄ０の膜厚を加算した膜厚に相当する段差）に沿っ
て構成されている。具体的には、ソース電極ＳＤ１はｉ
型半導体層ＡＳの段差に沿って形成された第２導電膜ｄ
２と、この第２導電膜ｄ２の上部に形成した第３導電膜
ｄ３とで構成されている。ソース電極ＳＤ１の第３導電
膜ｄ３は第２導電膜ｄ２のＣｒ膜がストレスの増大から
厚くできず、ｉ型半導体層ＡＳの段差を乗り越えられな
いので、このｉ型半導体層ＡＳを乗り越えるために構成
されている。つまり、第３導電膜ｄ３は厚くするとこと
でステップカバレッジを向上している。第３導電膜ｄ３
は厚く形成できるので、ソース電極ＳＤ１の抵抗値（ド
レイン電極ＳＤ２や映像信号線ＤＬについても同様）の
低減に大きく寄与している。

【００７１】薄膜トランジスタＴＦＴおよび透明画素電
極ＩＴＯ１上には保護膜ＰＳＶ１が設けられている。保
護膜ＰＳＶ１は主に薄膜トランジスタＴＦＴを湿気から
保護するために形成されており、透明性が高く、しかも
耐湿性の良いものを使用する。図１では絶縁層として説
明した保護膜ＰＳＶ１（以下、ＰＳＶ１，ＰＳＶ２等を
保護膜と称する）は、例えばプラズマＣＶＤ装置で形成
した酸化シリコン膜や窒化シリコン膜で形成されてお
り、１μｍ程度の膜厚で形成される。

【００７２】保護膜ＰＳＶ１は、図８に示したように、
マトリクス部ＡＲの全体を囲むように形成され、シール
材ＳＬから外側の周辺部は外部接続端子ＤＴＭ，ＧＴＭ
を露出するように除去され、また上側透明ガラス基板Ｓ
ＵＢ２の共通電極ＣＯＭを下側透明ガラス基板ＳＵＢ１
の外部接続端子接続用引出配線ＩＮＴに銀ペーストＡＧ
Ｐで接続する部分も除去されている。保護膜ＰＳＶ１と
ゲート絶縁膜ＧＩの厚さ関係に関しては、前者は保護効
果を考えて厚くされ、後者はトランジスタの相互コンダ
クタンスｇｍを考慮して薄くされる。従って、図１２に
示したように、保護効果の高い保護膜ＰＳＶ１は周辺部
もできるだけ広い範囲にわたって保護するようゲート絶
縁膜ＧＩより大きく形成されている。この外部接続端子
ＤＴＭ，ＧＴＭを被覆する保護膜ＰＳＶ１の上、かつ外
部接続端子ＤＴＭ，ＧＴＭの間には上記保護膜ＰＳＶ１
と同種の絶縁膜ＰＳＶ１’が前記図１に示したように積
層されて、スペーサを混入したシール材ＳＬと接する面
が平坦にされている。

【００７３】上部透明ガラス基板ＳＵＢ２側には、外部
光（図３では上方からの光）がチャネル形成領域として
使用されるｉ型半導体層ＡＳに入射しないように遮光膜
ＢＭが設けられている。遮光膜ＢＭは図１６にハッチン
グで示したようなパターンとされている。なお、図１９
は図６におけるＩＴＯ膜からなる第１導電膜ｄ１、カラ
ーフィルタＦＩＬおよび遮光膜ＢＭのみを描いた平面図
である。

【００７４】遮光膜ＢＭは光に対する遮光性が高い膜、
例えばアルミニウム膜やクロム膜等で形成される。この
液晶表示装置では、クロム膜がスパッタリングで１３０
０Å程度の膜厚に形成される。

【００７５】したがって、薄膜トランジスタＴＦＴ１，
ＴＦＴ２のｉ型半導体層ＡＳは上下にある遮光膜ＢＭお
よび大きめのゲート電極ＧＴによってサンドイッチにさ
れ、その部分は外部の自然光やバックライト光が当たら
なくなる。遮光膜ＢＭは図１９にハッチングで示したよ
うに、画素の周囲に形成され、つまり遮光膜ＢＭは格子
状に形成され（所謂、ブラックマトリクス）、この格子
で一画素の有効表示領域が仕切られている。この遮光膜
ＢＭにより、各画素の輪郭がハッキリとし、コントラス
トが向上する。つまり、遮光膜ＢＭはｉ型半導体層ＡＳ
に対する遮光とブラックマトリクスとの２つの機能をも
つ。

【００７６】また、透明画素電極ＩＴＯ１のラビング方
向の根本側のエッジ部に対向する部分（図２の右下部
分）が遮光膜ＢＭによって遮光されているから、上記部
分にドメインが発生したとしても、ドメインが見えない
ので、表示特性が劣化することはない。

【００７７】なお、バックライトを上部透明ガラス基板
ＳＵＢ２側に取り付け、下部透明ガラス基板ＳＵＢ１を
観察側（外部露出側）とすることもできる。

【００７８】遮光膜ＢＭは周辺部にも図７に示したよう
に額縁状のパターンに形成され、そのパターンはドット
状に複数の開口を設けた図１５に示したマトリクス部の
パターンと連続して形成されている。周辺部の遮光膜Ｂ
Ｍは図７〜図１１に示したように、シール部ＳＬの外側
に延長され、パソコン等の実装機器に起因する反射光等
の漏れ光がマトリクス部に入り込むのを防いでいる。他
方、この遮光膜ＢＭは上側透明ガラス基板ＳＵＢ２の縁
よりも約０．３〜１．０ｍｍ程内側に留められ、上側透
明ガラス基板ＳＵＢ２の切断領域を避けて形成されてい
る。

【００７９】カラーフィルタＦＩＬはアクリル樹脂等の
樹脂材料で形成される染色基材に染料を着色して構成さ
れている。カラーフィルタＦＩＬは画素に対向する位置
にストライプ状に形成され（図１６）、染め分けられて
いる（図１６は図５の第１導電膜ｄ１、遮光膜ＢＭおよ
びカラーフィルタＦＩＬのみを描いたもので、Ｒ，Ｇ，
Ｂの各カラーフィルタＦＩＬはそれぞれ４５°、１３５
°クロスのハッチングを施してある。カラーフィルタＦ
ＩＬは図１５、図１６に示したように、透明画素電極Ｉ
ＴＯ１の全てを覆うように大きめに形成され、遮光膜Ｂ
ＭはカラーフィルタＦＩＬおよび透明画素電極ＩＴＯ１
のエッジ部分と重なるよう透明画素電極ＩＴＯ１の周縁
より内側に形成されている。

【００８０】カラーフィルタＦＩＬは次のように形成す
ることもできる。先ず、上部透明ガラス基板ＳＵＢ２の
表面に染色基材を形成し、フォトリソグラフィ技術で赤
色フィルタ形成領域以外の染色基材を除去する。この
後、染色基材を赤色染料で染め、固着処理を施し、赤色
フィルタＲを形成する。次に、同様な工程を施すことに
よって、緑色フィルタＧ、青色フィルタＢを順次形成す
る。

【００８１】保護膜ＰＳＶ２はカラーフィルタＦＩＬを
異なる色に染め分けた染料が液晶ＬＣが漏れることを防
止するために設けられている。保護膜ＰＳＶ２は、例え
ばアクリル樹脂、エポキシ樹脂等の透明樹脂材料で形成
されている。

【００８２】共通透明画素電極ＩＴＯ２は、下部透明ガ
ラス基板ＳＵＢ１側に画素毎に設けられた透明画素電極
ＩＴＯ１に対向し、液晶ＬＣの光学的な状態は各画素電
極ＩＴＯ１と共通透明画素電極ＩＴＯ２との間の電位差
（電界）に応答して変化する。この共通透明画素電極Ｉ
ＴＯ２にはコモン電圧Ｖｃｏｍが印加されるように構成
されている。このでは、コモン電圧Ｖｃｏｍは映像信号
線ＤＬに印加されるローレベルの駆動電圧Ｖｄｍｉｎと
ハイレベルの駆動電圧Ｖｄｍａｘとの中間電位に設定さ
れるが、映像信号駆動回路で使用される集積回路の電源
電圧を約半分に低減したい場合は、交流電圧を印加すれ
ばよい。なお、共通透明画素電極ＩＴＯ２の平面形状は
図７、図８を参照されたい。

【００８３】図１７が液晶パターンの表示マトリクス部
ＡＲの走査信号線ＧＬから外部接続端子ＧＴＭまでの接
続構造の説明図であり、（Ａ）は平面図、（Ｂ）は
（Ａ）のＢ−Ｂ線に沿った断面図である。なお、この図
は図８の下方付近に対応し、斜め配線の部分は便宜上一
直線状で表した。

【００８４】ＡＯは写真処理用のマスクパターン、言い
換えれば選択的陽極酸化のホトレジストパターンであ
る。従って、このホトレジストは陽極酸化後に除去さ
れ、図に示したパターンＡＯは完成品としては残らない
が、ゲート配線ＧＬには（Ｂ）の断面図に示したように
酸化膜ＡＯＦが選択的に形成されるので、その軌跡が残
る。（Ａ）の平面図において、ホトレジストの境界線Ａ
Ｏを基準にして左側はレジストで覆って陽極酸化をしな
い領域、右側はレジストから露出されて陽極酸化される
領域である。陽極酸化されたアルミニウムＡｌ層ｇ２は
表面にその酸化物ＡＡｌ₂Ｏ₃膜ＡＯＦが形成され、下
方の導電部は体積が減少する。勿論、陽極酸化はその導
電部が残るように適切な時間、電圧などを設定して行わ
れる。マスクパターンＡＯは走査信号線ＧＬに単一の直
線では交差せず、クランク状に折れ曲がって交差させて
いる。

【００８５】図中、アルミニウムＡｌ層ｇ２は、分かり
易くするためにハッチングを施してあるが、陽極酸化さ
れない領域は櫛状にパターニングされている。これは、
アルミニウムＡｌ層の幅が広いと、表面にホイスカが発
生するので、一本一本の幅は狭くし、それらを複数本並
列に束ねた構成とすることにより、ホイスカの発生を防
ぎつつ、断線の確率や導電率の犠牲を最低限に抑える狙
いである。従って、ここでは櫛の根本に相当する部分も
マスクＡＯに沿ってずらしている。

【００８６】外部接続端子であるゲート端子ＧＴＭは酸
化珪素ＳＩＯ層と接着性が良く、アルミニウムＡｌより
も耐電蝕性の高いクロームＣｒ層ｇ１と、更にその表面
を保護し画素電極ＩＴＯ１と同レベル（同層、同時形
成）の透明導電層ｄ１とで構成されている。保護膜ＰＳ
Ｖ１はこの外部接続端子ＧＴＭ上を覆うと共に、隣接す
る外部接続端子ＧＴＭの間にも形成されている。この外
部接続端子ＧＴＭの間に絶縁層として同種の保護膜ＰＳ
Ｖ１’を積層し、外部接続端子ＧＴＭの丈夫を含めた全
体表面が同じ高さ（基板ＳＵＢ１から同じ厚さ）となる
ようにしている。なお、ゲート絶縁膜ＧＩ上およびその
側面部に形成された導電層ｄ２およびｄ３は、導電層ｄ
２およびｄ３のエッチング時のピンホール等が原因で導
電層ｇ２やｇ１が一緒にエッチングされないようにその
領域をホトレジストで覆っていた結果として残っている
ものである。又、ゲート絶縁膜ＧＩを乗り越えて右方向
に延長されたＩＴＯ層ｄ１は同様な対策を更に万全とさ
せたものである。

【００８７】図１７の（Ａ）の平面図において、ゲート
絶縁膜ＧＩはその境界線よりも右側に、保護膜ＰＳＶ１
もその境界線よりも右側に形成されており、左側に位置
する端子部ＧＴＭはそれらから露出し外部回路との電気
的接触ができるようになっている。同図では、ゲート線
ＧＬとゲート端子の一つの対のみが示されているが、実
際はこのような対が図８に示したように上下に複数本並
べられて端子群Ｔｇ（図７、図８）が構成され、ゲート
端子の左側は、製造過程では基板の切断領域ＣＴ１を越
えて延長され、配線ＳＨｇによって短絡される。製造過
程におけるこのような短絡線ＳＨｇは陽極化成時（陽極
酸化処理時）の給電と、配向膜ＯＲＩ１のラビング時等
に発生する静電破壊を防止する効果を持つ。

【００８８】図１８は映像信号線ＤＬからその外部接続
端子ＤＴＭまでの接続の説明図であって、（Ａ）は平面
図、（Ｂ）は（Ａ）のＢ−Ｂ線に沿った断面図を示す。
なお、図１８は図８の右上付近に対応し、図面の向きは
便宜上変えてあるが右端方向が下側透明ガラス基板ＳＵ
Ｂ１の上端部（又は下端部）に該当する。

【００８９】ＴＳＴｄは検査端子であり、ここには外部
回路は接続されないが、プローブ針等を接触できるよう
に配線部より幅が広げられている。同様に、ドレイン端
子ＤＴＭも外部回路との接続ができるように配線部より
幅が広げられている。検査端子ＴＳＴｄと外部接続端子
（ドレイン端子）ＤＴＭは上下方向に千鳥状に複数交互
に配列され、検査端子ＴＳＴｄは図に示したとおり下側
透明ガラス基板ＳＵＢ１の端部に到達することなく終端
しているが、ドレイン端子ＤＴＭは図８に示したように
端子群Ｔｄ（添字省略）を構成し、下側基板ＳＵＢ１の
切断線ＣＴ１を越えて更に延長され、製造過程中は静電
気破壊防止のためその全てが互いに配線ＳＨｄによって
短絡される。検査端子ＴＳＴｄが存在する映像信号線Ｄ
Ｌのマトリクスを挟んで反対側にドレイン接続端子が接
続され、逆にドレイン端子ＤＴＭが存在する映像信号線
ＤＬのマトリクスを挟んで反対側には検査端子が接続さ
れる。

【００９０】この外部接続端子であるドレイン端子ＤＴ
Ｍは前述したゲート端子ＧＴＭと同様な理由でクロムＣ
ｒ層ｇ１およびＩＴＯ層ｄ１の２層で形成されており、
ゲート絶縁膜ＧＩを除去した部分で映像信号線ＤＬと接
続されている。ゲート絶縁膜ＧＩの端部上に形成された
半導体層ＡＳはゲート絶縁膜ＧＩの縁をテーパ状にエッ
チングするためのものである。ドレイン端子ＤＴＭ上で
は外部回路との接続を行うため保護膜ＰＳＶ１は勿論、
取り除かれている。この保護膜ＰＳＶ１もこの外部接続
端子ＧＴＭ上を覆うと共に、隣接する外部接続端子ＧＴ
Ｍの間にも形成されている。この外部接続端子ＧＴＭの
間に絶縁層として同種の保護膜ＰＳＶ１’を積層し、外
部接続端子ＧＴＭの丈夫を含めた全体表面が同じ高さ
（基板ＳＵＢ１から同じ厚さ）となるようにしている。

【００９１】ＡＯは前述した陽極酸化マスクであり、そ
の境界線から左側がマスクで覆われるが、この図で覆わ
れない部分には層ｇ２が存在しないので、このパターン
は直接関係しない。

【００９２】マトリクス部からドレイン端子ＤＴＭ部ま
での引出配線は図５の（Ｃ）部にも示したように、ドレ
イン端子ＤＴＭ部と同じレベルの層ｄ１，ｇ１のすぐ上
に映像信号線ＤＬと同じレベルの層ｄ２，ｄ３がシール
材ＳＬのパターンの途中まで積層された構造になってい
るが、これは断線の確率を最小限に抑え、電蝕し易いア
ルミニウムＡｌ層ｄ３を保護膜ＰＳＶ１やシールパター
ンＳＬで出来るだけ保護する狙いである。

【００９３】透明画素電極ＩＴＯ１は、薄膜トランジス
タＴＦＴと接続される端部ト反対側の端部において、隣
の走査信号線ＧＬと重なるように形成されている。この
重ね合わせは、図２、図４からも明らかなように、透明
画素電極ＩＴＯ１を一方の電極ＰＬ２とし、隣りの走査
信号線ＧＬを他方の電極ＰＬ１とする保持容量素子（静
電容量素子）Ｃａｄｄを構成する。この保持容量素子Ｃ
ａｄｄの誘電体膜は薄膜トランジスタＴＦＴのゲート絶
縁膜として使用される絶縁膜ＧＩおよび陽極酸化膜ＡＯ
Ｆで構成されている。

【００９４】保持容量素子Ｃａｄｄは、図１３からも明
らかなように、走査信号線ＧＬの第２導電膜ｇ２の幅を
広げた部分に形成されている。なお、映像信号線ＤＬと
交差する部分の第２導電膜ｇ２が映像信号線ＤＬとその
短絡の確率を小さくするために細くされている。

【００９５】保持容量素子Ｃａｄｄの電極ＰＬ１の段差
部において、透明画素電極ＩＴＯ１が断線しても、その
段差に跨がるように形成された第２導電膜ｄ２および第
３導電膜ｄ３で構成された島領域によってその不良は補
償される。

【００９６】図１９は表示マトリクス部の等価回路とそ
の周辺回路の結線図である。この図は回路図であるが、
実際の幾何学的配置に対応して描かれている。ＡＲは複
数の画素を二次元状に配列したマトリクスアレイであ
る。

【００９７】図中、Ｘは映像信号線ＤＬを意味し、添字
Ｇ，ＢおよびＲはそれぞれ緑、装置および赤画素に対応
して付加されている。Ｙは走査信号線ＧＬを意味し、添
字１，２，３，・・・，ｅｎｄは走査タイミングの順序
に従って付加されている。

【００９８】映像信号線Ｘ（添字省略）は上側の映像信
号駆動回路Ｈｅに接続されている。すなわち、映像信号
線Ｘは、走査信号線Ｙと同様に、映像信号パネルＰＮＬ
の片側のみに端子が引き出されている。また、走査信号
線Ｙ（添字省略）は垂直走査回路Ｖに接続されている。

【００９９】ＳＵＰは１つの電圧源から複数に分圧して
安定化された電圧源を得るための電源回路やホスト（上
位演算処理装置）からのＣＲＴ（陰極線管）用の情報を
ＴＦＴ液晶表示装置用の情報に交換する回路を含む回路
である。

【０１００】図２０は図２に示した画素の等価回路図で
ある。図２０において、Ｃｇｓは薄膜トランジスタＴＦ
Ｔのゲート電極ＧＴとソース電極ＳＤ１との間に形成さ
れる寄生容量である。寄生容量素子Ｃｇｓの誘電体膜は
絶縁膜ＧＩおよび陽極酸化膜ＡＯＦである。Ｃｐｉｘは
透明画素電極ＩＴＯ１（ＰＩＸ）と共通透明画素電極Ｉ
ＴＯ２（ＣＯＭ）との間に形成される液晶容量である。
液晶容量Ｃｐｉｘの誘電体膜は液晶ＬＣ、保護膜ＰＳＶ
１および配向膜ＯＲＩ１，ＯＲＩ２である。Ｖ１ｃは中
点電位である。

【０１０１】保持容量素子Ｃａｄｄの容量（保持容量Ｃ
ａｄｄ）は、薄膜トランジスタＴＦＴがスイッチングす
るとき、中点電位（画素電極電位）Ｖ１ｃに対するゲー
ト電位変化ΔＶｇの影響を低減するように働く。この様
子を式で表すと、次式のようになる。

【０１０２】ΔＶ１ｃ＝｛Ｃｇｓ／（Ｃｇｓ＋Ｃａｄｄ
＋Ｃｐｉｘ）｝×ΔＶｇここで、ΔＶ１ｃはΔＶｇによ
る中点電位の変化分を表す。この変化分ΔＶ１ｃは液晶
ＬＣに加わる直流成分の原因となるが、保持容量Ｃａｄ
ｄを大きくすればする程、その値を小さくすることがで
きる。また、保持容量素子Ｃａｄｄは放電時間を長くす
る作用もあり、薄膜トランジスタＴＦＴがオフした後の
映像情報を長く蓄積する。液晶ＬＣに印加される直流成
分の低減は、液晶ＬＣの寿命を向上し、液晶表示画面の
切替え時に前の画像が残る、所謂焼付きを低減すること
ができる。

【０１０３】前述したように、ゲート電極ＧＴはｉ型半
導体層ＡＳを完全に覆うよう大きくされている分、ソー
ス電極ＳＤ１、ドレイン電極ＳＤ２とのオーバーラップ
面積が増え、従って寄生容量Ｃｇｓが大きくなり、中点
電位Ｖ１ｃはゲート（走査）信号Ｖｇの影響を受け易く
なるという逆効果が生じる。しかし、保持容量素子Ｃａ
ｄｄを設けることにより、このデメリットも解消でき
る。

【０１０４】保持容量素子Ｃａｄｄの保持容量Ｃａｄｄ
は画素の書込み特性から、液晶容量Ｃｐｉｘに対して４
〜８倍（４・Ｃｐｉｘ＜Ｃａｄｄ＜８・Ｃｐｉｘ）、寄
生容量Ｃｇｓに対して８〜３２倍（８・Ｃｇｓ＜Ｃａｄ
ｄ＜３２・Ｃｇｓ）程度の値に設定する。

【０１０５】保持容量電極線としてのみ使用される初段
の走査信号線ＧＬ（Ｙ₀）は、図１９に示したように、
共通透明画素電極ＩＴＯ２（Ｖｃｏｍ）と同じ電位にす
る。図８に示した例では、初段の走査信号線は端子ＧＴ
Ｏ、引出線ＩＮＴ、端子ＤＴ０および外部配線を通じて
共通電極ＣＯＭに短絡される。或いは、初段の保持容量
電極線Ｙ₀は最終段の走査信号線Ｙｅｎｄに接続、Ｖｃ
ｏｍ以外の直流電位点（交流接地点）に接続するか、ま
たは垂直走査回路Ｖから１つ余分に走査パルスＹ₀を受
けるように接続してもよい。

【０１０６】図１１に示したように、テープキャリアパ
ッケージＴＣＰは、走査信号駆動回路Ｖ、映像信号駆動
回路Ｈｅ，Ｈｏを構成する集積回路チップＣＨＩをフレ
キシブル配線基板（通称ＴＡＢ；Ｔａｐｅ，Ａｕｔｏｍ
ａｔｅｄＢｏｎｄｉｎｇ）であり、図１６はこれを映
像信号パネルＰＮＬの、ここでは映像信号回路用端子Ｄ
ＴＭに接続した状態を示したものである。

【０１０７】ＴＢは集積回路ＣＨＩの入力端子・配線部
であり、ＴＭは集積回路ＣＨＩの出力端子・配線部で、
それぞれの内側の先端部（通称インナーリード）には集
積回路ＣＨＩのボンディングパッドＰＡＤが所謂フェー
スダウンボンディング法により接続されている。端子Ｔ
Ｂ、ＴＭの外側の先端部（通称アウターリード）はそれ
ぞれ半導体集積回路チップＣＨＩの入力及び出力に対応
し、半田付け等によりＣＲＴ／ＴＦＴ変換回路・電源回
路ＳＵＰに異方性導電膜ＡＣＦによって液晶パネルＰＮ
Ｌ側の外部接続端子ＤＴＭを露出した保護膜ＰＳＶ１を
覆うように液晶パネルに接続されている。従って、外部
接続端子ＤＴＭ（あるいはＧＴＭ）は保護膜ＰＳＶ１か
テープキャリアパッケージＴＣＰの少なくとも一方で覆
われるので、電蝕に対して強くなる。

【０１０８】ＢＦ１はポリイミド等からなるベースフィ
ルムであり、ＳＲＳは半田付けの際、半田が余計なとこ
ろへ付かないようマスクするためのソルダレジスト膜で
ある。シールパターンＳＬの外側の上下ガラス基板の間
隙は洗浄後にエポキシ樹脂ＥＰＸ等により保護され、テ
ープキャリアパッケージＴＣＰと上側透明ガラス基板Ｓ
ＵＢ２の間には更にシリコーン樹脂ＳＩＬが充填されて
保護が多重化されている。

【０１０９】次に、上記した液晶表示装置の下側透明ガ
ラス基板ＳＵＢ１側の製造方法について図２１〜図２３
を参照して説明する。なお、各図において、中央の文字
は工程名の略称であり、左側は図７に示した画素部分、
右側は図１７に示したゲート端子付近の断面形状で見た
加工の流れを示す。また、工程Ｄを除き、工程Ａ〜工程
Ｉは各写真処理に対応して区分けしたもので、各工程の
いずれの断面図も写真処理後の加工が終わり、フォトレ
ジストを除去した段階を示している。なお、写真処理と
は、フォトレジストの塗布からマスクを使用した選択露
光を経てそれを現像するまでの一連の作業を示すものと
し、繰り返しの説明は避ける。以下、区分けした工程に
従って説明する。

【０１１０】工程Ａ（図２１）７０５９ガラス（商品名）からなる下側透明ガラス基板
ＳＵＢ１の両面に酸化シリコン膜ＳＩＯをディップ処理
により設けた後、５００°Ｃ、６０分間のベークを行
う。下側透明ガラス基板ＳＵＢ１の上に膜厚が１１００
ÅのクロムＣｒからなる第１導電膜ｇ１をスパッタリン
グにより設け、写真処理後、エッチング液として硝酸第
２セリウムアンモニウム溶液で第１導電膜ｇ１を選択的
にエッチングし、ゲート端子ＧＴＭ、ドレイン端子ＤＴ
Ｍ、ゲート端子ＧＴＭを接続する陽極酸化バスラインＳ
Ｈｇ、ドレイン端子ＤＴＭを短絡するバスラインＳＨ
ｄ、および陽極酸化バスラインＳＨｇに接続された陽極
酸化パッド（図示せず）を形成する。

【０１１１】工程Ｂ（図２１）膜厚が２８００ÅのＡｌ−Ｐｄ、Ａｌ−Ｓｉ、Ａｌ−Ｓ
ｉ−Ｔａ、Ａｌ−Ｓｉ−Ｃｕ等からなる第２導電膜ｇ２
をスパッタリングにより設ける。写真処理後、リン酸と
硝酸および氷酢酸の混酸液で第２導電膜ｇ２をエッチン
グする。

【０１１２】工程Ｃ（図２１）写真処理後（前述した陽極酸化マスクＡＯ形成後）、３
％酒石酸をアンモニアによりＰＨ６．２５±０．０５に
調整した溶液をエチレングリコール液で１：９に希釈し
た液からなる陽極酸化液中に下側透明ガラス基板ＳＵＢ
１を浸漬し、化成電流密度が０．５ｍＡ／ｃｍ²になる
ように調整（定電流化成）する。次に、所定のＡｌ₂Ｏ
₃膜厚が得られるのに必要な化成電圧１２５Ｖに達する
まで陽極酸化を行う。その後、この状態で数１０分保持
するのが望ましい（定電圧化成）。これは、均一なＡｌ
₂Ｏ₃膜を得る上で大事なことである。それによって、
導電膜ｇ２は陽極酸化され、走査信号線ＧＬ、ゲート電
極ＧＴおよび電極ＰＬ１上に膜厚が１８００Åの陽極酸
化膜ＡＯＦが形成される。

【０１１３】工程Ｄ（図２２）プラズマＣＶＤ装置にアンモニアガス、シランガス、窒
素ガスを導入して、膜厚が２０００Åの窒化Ｓｉ膜を設
け、プラズマＣＶＤ装置にシランガス、水素ガスを導入
して、膜厚が２０００Åのｉ型非晶質Ｓｉ膜を設けたの
ち、プラズマＣＶＤ装置に水素ガス、ホスフィンガスを
導入して、膜厚が３００ÅのＮ（＋）型非晶質Ｓｉ膜を
形成する。

【０１１４】工程Ｅ（図２２）写真処理後、ドライエッチングガスとしてＳＦ₆、ＣＣ
ｌ₄を使用してＮ（＋）型非晶質Ｓｉ膜、ｉ型非晶質Ｓ
ｉ膜を選択的にエッチングすることにより、ｉ型半導体
層ＡＳの島を形成する。

【０１１５】工程Ｆ（図２２）写真処理後、ドライエッチングガスとしてＳＦ₆を使用
して窒化Ｓｉ膜を選択的にエッチングする。

【０１１６】工程Ｇ（図２３）膜厚が１４００ÅのＩＴＯ膜からなる第１導電膜ｄ１を
スパッタリングにより設ける。写真処理後、エッチング
液として塩酸と硝酸との混酸液で第１導電膜ｄ１を選択
的にエッチングすることにより、ゲート端子ＧＴＭ、ド
レイン端子ＤＴＭの最上層および透明画素電極ＩＴＯ１
を形成する。

【０１１７】工程Ｈ（図２３）膜厚が６００ÅのクロムＣｒからなる第２導電膜ｄ２を
スパッタリングにより設け、さらに膜厚が４０００Åの
Ａｌ−Ｐｄ、Ａｌ−Ｓｉ、Ａｌ−Ｓｉ−Ｔｉ、Ａｌ−Ｓ
ｉ−Ｃｕ等からなる第３導電膜ｄ３をスパッタリングに
より設ける。写真処理後、第３導電膜ｄ３を工程Ｂと同
様な液でエッチングし、第２導電膜ｄ２を工程Ａと同様
な液でエッチングし、映像信号線ＤＬ、ソース電極ＳＤ
１、ドレイン電極ＳＤ２を形成する。次に、ドライエッ
チング装置にＣＣｌ₄、ＳＦ₆を導入して、Ｎ（＋）型
非晶質Ｓｉ膜をエッチングすることにより、ソースとド
レイン間のＮ（＋）型半導体層ｄ０を選択的に除去す
る。

【０１１８】工程Ｉ（図２３）プラズマＣＶＤ装置にアンモニアガス、シランガス、窒
素ガスを導入して、膜厚が１μｍの窒化Ｓｉ膜を設け
る。写真処理後、ドライエッチングガスとしてＳＦ₆を
使用した写真蝕刻技術（フォトリソグラフィ技術）で窒
化Ｓｉ膜を選択的にエッチングすることによって、保護
膜ＰＳＶ１を形成する。

【０１１９】このようにして製造した下側透明ガラス基
板ＳＵＢ１の内側最表面に配向膜を形成し、別途の製造
工程で制作した上側透明ガラス基板ＳＵＢ２とを貼り合
わせ、貼り合わせギャップに液晶ＬＣを挟持し、シール
材で封止すると共に、両面に偏向板（ＰＯＬ１，２）を
貼付して液晶パネルＰＮＬを得る。

【０１２０】この液晶パネルＰＮＬを、前記図２６で説
明したように、バックライト、その他の光学フィルム等
と共に積層し、各種の駆動回路基板を組み込んで液晶表
示装置（液晶表示モジュール）に一体化する。

【０１２１】ＴＣＰは図１１、図１２に示したように、
駆動回路のＩＣチップＣＨＩがテープオートメーティッ
ドボンディング（ＴＡＢ）法により実装されたテープキ
ャリアパッケージ（ＴＣＰ）、ＰＣＢ１は上記ＴＣＰや
コンデンサ等が実装された駆動回路基板で、映像信号駆
動回路用と走査信号駆動回路用の２つに分割されてい
る。

【０１２２】ＦＧＰはフレームグランドパッドであり、
シールドケースＳＨＤに切り込んで設けられたバネ状の
破片が半田付けされる。ＦＣは下側の駆動回路基板ＰＣ
Ｂ１と左側の駆動回路基板ＰＣＢ１を電気的に接続する
フラットケーブルである。

【０１２３】フラットケーブルＦＣとしては、図に示し
たように、複数のリード線（りん青銅の素材にＳｎ鍍金
を施したもの）をストライプ状のポリエチレン層とポリ
ビニルアルコール層とでサンドイッチして支持したもの
を使用する。

【０１２４】前記図１１は走査信号駆動回路Ｖや映像信
号駆動回路Ｈを構成する集積回路チップＣＨＩがフレキ
シブル配線基板に搭載されたテープキャリアパッケージ
の断面図であり、図１２はそれを液晶パネルの、ここで
は走査信号回路用端子ＧＴＭに接続した状態を示す要部
断面図である。

【０１２５】ＴＴＢは集積回路チップＣＨＩの入力端子
・配線部であり、ＴＴＭは集積回路チップＣＨＩの出力
端子・配線部であって、例えばＣｕからなり、それぞれ
の内側の先端部（インナーリード）には集積回路チップ
ＣＨＩのボンディングパッドＰＡＤが所謂フェースダウ
ンボンディング法により接続されることは前記した通り
である。

【０１２６】また、端子ＴＴＢ、ＴＴＭの外側の先端部
（アウターリード）は、それぞれ半導体集積回路チップ
ＣＨＩの入力および出力に対応し、半田付け等によりＣ
ＲＴ／ＴＦＴ変換回路・電源回路ＳＵＰに異方性導電膜
ＡＣＦによって液晶パネルＰＮＬに接続されることも前
記したとおりである。

【０１２７】パッケージＴＣＰは、その先端部が液晶パ
ネルＰＮＬ側の接続端子ＧＴＭを露出した保護膜ＰＳＶ
１を覆うように液晶パネルＰＮＬに接続されている。従
って、外側接続端子ＧＴＭ（ＤＴＭ）は保護膜ＰＳＶ１
はパッケージＴＣＰの少なくとも一方で覆われるので電
蝕に対して強くなる。

【０１２８】前記したように、ＢＦ１はポリイミド等の
樹脂からなるベースフィルムであり、ＳＲＳは半田付け
の際に半田が余計なところに付着しないようにマスクす
るためのソルダレジスト膜である。シールパターンＳＬ
の外側の上下の透明ガラス基板の隙間は、洗浄後にエポ
キシ樹脂ＥＰＸ等で保護され、パッケージＴＣＰと上側
透明ガラス基板ＳＵＢ２の間には更にシリコン樹脂ＳＩ
Ｌが充填されて保護が多重化されている。

【０１２９】駆動回路基板ＰＣＢ２には、ＩＣ、コンデ
ンサ、抵抗等の電子部品が搭載されている。前記したよ
うに、この駆動回路基板ＰＣＢ２には１つの電圧源から
分圧して安定化した複数の電圧源を得るための電源回路
や、ホストからのＣＲＴ用の情報を液晶表示装置用の情
報に変換する回路を含む回路ＳＵＰが搭載されている。
なお、ＣＪは外部と接続される図示しないコネクタのた
めのコネクタ接続部である。

【０１３０】駆動回路基板ＰＣＢ１と駆動回路基板ＰＣ
Ｂ２とはフラットケーブルＦＣ等のジョイナーＪＮによ
り電気的に接続される。

【０１３１】次に、本発明を適用した他の形式の液晶表
示装置の構成について、その概略を説明する。

【０１３２】図２４は本発明を適用した他の形式のアク
ティブ・マトリクス方式カラー液晶表示装置の一画素と
ブラックマトリクスＢＭの遮光領域およびその周辺を示
す平面図である。この液晶表示装置は所謂横電界方式と
称するものである。

【０１３３】図２４に示すように、各画素は走査信号配
線（ゲート信号線又は水平信号線）ＧＬと、対向電圧信
号線（対向電極配線）ＣＬと、隣接する２本の映像信号
配線（ドレイン信号線又は垂直信号線）ＤＬとの交差領
域内（４本の信号線で囲まれた領域内）に配置されてい
る。

【０１３４】各画素は薄膜トランジスタＴＦＴ、蓄積容
量Ｃｓｔｇ、画素電極ＰＸ及び対向電極ＣＴを含む。走
査信号線ＧＬ、対向電圧信号線ＣＬは、同図では左右方
向に延在し、上下方向に複数本配置されている。映像信
号線ＤＬは上下方向に延在し、左右方向に複数本配置さ
れている。画素電極ＰＸは薄膜トランジスタＴＦＴと接
続され、対向電極ＣＴは対向電圧信号線ＣＬと一体にな
っている。

【０１３５】画素電極ＰＸと対向電極ＣＴは互いに対向
し、各画素電極ＰＸと対向電極ＣＴとの間の電界により
液晶ＬＣの配向状態を制御し、透過光を変調して表示を
制御する。画素電極ＰＸと対向電極ＣＴは櫛歯状に構成
され、それぞれ同図の上下方向に長細い電極となってい
る。

【０１３６】１画素内の対向電極ＣＴの本数Ｏ（櫛歯の
本数）は、画素電極ＰＸの本数Ｐ（櫛歯の本数）とＯ＝
Ｐ＋１の関係を必ず持つように構成する（本実施例で
は、Ｏ＝２、Ｐ＝１）。これは、対向電極ＣＴと画素電
極ＰＸを交互に配置し、かつ、対向電極ＣＴを映像信号
線ＤＬに必ず隣接させるためである。

【０１３７】これにより、対向電極ＣＴと画素電極ＰＸ
の間の電界が、映像信号線ＤＬから発生する電界から影
響を受けないように、対向電極ＣＴで映像信号線ＤＬか
らの電気力線をシールドすることができる。

【０１３８】対向電極ＣＴは、対向電圧信号線ＣＬによ
り常に外部から電位を供給されているため、電位は安定
している。そのため、映像信号線ＤＬに隣接しても、電
位の変動が殆どない。又、これにより、画素電極ＰＸの
映像信号線ＤＬからの幾何学的な位置が遠くなるので、
画素電極ＰＸと映像信号線ＤＬの間の寄生容量が大幅に
減少し、画素電極電位Ｖｓの映像信号電圧による変動も
制御できる。

【０１３９】これらにより、上下方向に発生するクロス
トーク（縦スミアと呼ばれる画質不良）を抑制すること
ができる。

【０１４０】画素電極ＰＸと対向電極ＣＴの電極幅Ｗ
ｐ，Ｗｃはそれぞれ６μｍとし、後述の液晶層の最大設
定厚みを超える４．５μｍよりも十分大きく設定する。
製造上の加工ばらつきを考慮すると２０％以上のマージ
ンを持った方が好ましいので、望ましくは５．４μｍよ
りも十分大きくしたほうが良い。

【０１４１】これにより、液晶層に印加される基板面に
平行な電界成分が基板面に垂直な方向の電界成分よりも
大きくなり、液晶を駆動する電圧の上昇を抑制すること
ができる。又、各電極の電極幅Ｗｐ，Ｗｃの最大値は、
画素電極ＰＸと対向電極ＣＴの間の間隔Ｌよりも小さい
事が好ましい。

【０１４２】これは、電極の間隔が小さすぎると電気力
線の湾曲が激しくなり、基板面に平行な電界成分よりも
基板面に垂直な電界成分の方が大きい領域が増大するた
め、基板面に平行な電界成分を効率良く液晶層に印加で
きないからである。従って、画素電極ＰＸと対向電極Ｃ
Ｔの間の間隔Ｌはマージンを２０％とると７．２μｍよ
り大きいことが必要である。本実施例では、対角約１
４．５ｃｍ（５．７インチ）で６４０×４８０ドットの
解像度で構成したので、画素ピッチは約６０μｍであ
り、画素を２分割することにより、間隔Ｌ＞７．２μｍ
を実現した。

【０１４３】又、映像信号線ＤＬの電極幅は断線を防止
するために、画素電極ＰＸと対向電極ＣＴに比較して若
干広い８μｍとし、映像信号線ＤＬと対向電極ＣＴとの
間隔は短絡を防止するために約１μｍの間隔を開けると
共に、ゲート絶縁膜の上側に映像信号線DLを下側に対向
電極ＣＴを形成して、異層になるように配置している。

【０１４４】一方、画素電極ＰＸと対向電極ＣＴの間の
電極間隔は、用いる液晶材料によって変える。これは、
液晶材料によって最大透過率を達成する電界強度が異な
るため、電極間隔を液晶材料に応じて設定し、用いる映
像信号駆動回路（信号側ドライバ）の耐圧で設定される
信号電圧の最大振幅の範囲で、最大透過率が得られるよ
うにするためである。後述の液晶材料を用いると電極間
隔は、約１５μｍとなる。

【０１４５】本構成例では、平面的に、ブラックマトリ
クスＢＭがゲート配線ＧＬ上、対向電圧信号線ＣＬ、薄
膜トランジスタＴＦＴ上、ドレイン配線ＤＬ上、ドレイ
ン配線ＤＬと対向電極ＣＴ間に形成している。

【０１４６】図２５は横電界方式の液晶表示基板の画像
表示領域における一画素の電極近傍の断面図と基板周辺
部の断面図である。

【０１４７】図２５に示すように、液晶層ＬＣを基準に
して下部透明ガラス基板ＳＵＢ１側には薄膜トランジス
タＴＦＴ、蓄積容量Ｃｓｔｇ（図示せず）及び電極群Ｃ
Ｔ、ＰＸが形成され、上部透明ガラス基板ＳＵＢ２側に
はカラーフィルタＦＩＬ、遮光用ブラックマトリクスＢ
Ｍのパターンが形成されている。尚、公知ではないが、
同一出願人による、特願平７ー１９８３４９号に提案さ
れたように、遮光用ブラックマトリクスＢＭのパターン
を下部透明ガラス基板ＳＵＢ１側に形成することも可能
である。

【０１４８】又、透明ガラス基板ＳＵＢ１、ＳＵＢ２の
それぞれの内側（液晶ＬＣ側）の表面には、液晶の初期
配向を制御する配向膜ＯＲＩ１１、ＯＲＩ１２が設けら
れており、透明ガラス基板ＳＵＢ１、ＳＵＢ２のそれぞ
れの外側の表面には、偏光軸が直交して配置（クロスニ
コル配置）された偏光板ＰＯＬ１、ＰＯＬ２が設けられ
ている。

【０１４９】その他の構成は、前記した従来からの縦電
界方式液晶表示装置と基本的には略々同様であるので、
これ以上の説明は省略する。

【０１５０】この液晶パネルＰＮＬを、図３で説明した
ように、バックライト、その他の光学フィルム等と共に
積層し、各種の駆動回路基板を組み込んで液晶表示装置
（液晶表示モジュール）に一体化する。

【０１５１】そして、上記偏向板ＰＯＬ１，ＰＯＬ２の
偏向軸と配向膜ＯＲＩ１１、ＯＲＩ１２の配向方向を前
記図１で説明した関係に設定することにより、バックラ
イトの光源からの熱に起因する表示ムラが回避され、高
品質の画像表示が可能となる。

【０１５２】また、図２４、図２５に示した横電界方式
の液晶表示装置に本発明を適用することにより、外部接
続端子やその上の絶縁層（保護膜）への荷重の集中が会
費され、高信頼性の液晶表示装置が得られる。

【０１５３】以上本発明を実施の形態に基づいて具体的
に説明したが、本発明は、前記実施の形態に限定される
ものではなく、その要旨を逸脱しない範囲において種々
変更可能であることは勿論である。例えば、本発明は、
所謂ＣＯＧ（チップオンガラス）方式の液晶表示装置に
も適用可能なことは言うまでもない。

【０１５４】

【発明の効果】以上説明したように、本発明によれば、
外部接続用端子の上に所定間隙のために所定径スペーサ
を内添したシール材を塗布した絶縁基板とカラーフィル
タ基板等の他の絶縁基板を所定の間隙で張り合わせる際
の外部接続用端子に荷重が集中するのを回避して当該外
部接続用端子やその上に形成した絶縁層（あるいは保護
膜）の破断が防止でき、信頼性の優れた液晶表示装置を
提供することができる。

【図面の簡単な説明】

【図１】本発明による液晶表示装置の一実施例を説明す
るシール材部分の断面図および上面図である。

【図２】本発明を適用したアクティブ・マトリクス方式
カラー液晶表示装置を構成する一画素とブラックマトリ
クスＢＭの遮光領域およびその周辺を示す平面図であ
る。

【図３】図２の３−３切断線における一画素とその周辺
を示す断面図である。

【図４】図２の４ー４切断線における付加容量素子Ｃａ
ｄｄの断面図である。

【図５】図２の画素を複数配置した液晶表示部の要部平
面図である。

【図６】表示パネルのマトリクス周辺部の構成を説明す
るための平面図である。

【図７】図６の周辺部をやや誇張し更に具体的に説明す
るための平面図である。

【図８】上下の透明ガラス基板の電気的接続部を含む液
晶パネルの角部の拡大平面図である。

【図９】マトリクスの画素部を中央に、両側に液晶パネ
ルの角付近と映像信号端子付近を示す断面図である。

【図１０】左側に走査信号端子を、右側に外部接続端子
の無い液晶パネル縁部分を示す断面図である。

【図１１】駆動回路を構成する集積回路チップがフレキ
シブル配線基板に搭載されたテープキャリアパッケージ
の構造を示す断面図である。

【図１２】テープキャリアパッケージを液晶パネルの映
像信号回路用端子に接続した状態を示す要部断面図であ
る。

【図１３】図２に示した画素の導電層ｇ２とｉ型半導体
層ＡＳのみを描いた平面図である。

【図１４】図２に示した画素の導電層ｄ１、ｄ２、ｄ３
のみを描いた平面図である。

【図１５】図２に示した画素の画素電極層、遮光膜およ
びカラーフィルタ層のみを描いた平面図である。

【図１６】図５に示した画素配列の画素電極層、遮光膜
およびカラーフィルタ層のみを描いた要部平面図であ
る。

【図１７】ゲート端子とゲート配線の接続部近辺の説明
図である。

【図１８】ドレイン端子と映像信号線との接続部付近の
説明図である。

【図１９】アクティブ・マトリクス方式のカラー液晶表
示装置の液晶表示部を示す等価回路図である。

【図２０】図２に示した画素の等価回路図である。

【図２１】下側透明ガラス基板側の製造工程の説明図で
ある。

【図２２】下側透明ガラス基板側の製造工程の図２１に
続く説明図である。

【図２３】下側透明ガラス基板側の製造工程の図２２に
続く説明図である。

【図２４】本発明を適用した他のアクティブ・マトリク
ス方式カラー液晶表示装置を構成する一画素とブラック
マトリクスＢＭの遮光領域およびその周辺を示す平面図
である。

【図２５】横電界方式の液晶表示基板の画像表示領域に
おける一画素の電極近傍の断面図と基板周辺部の断面図
である。

【図２６】液晶表示モジュールの構成例を説明する分解
斜視図である。

【図２７】液晶表示モジュールＭＤＬの正面図および側
面図である。

【図２８】図２７の２−２線の沿って切断した要部断面
図である。

【図２９】カラー表示を行うために上側の基板の内面に
３色のカラーフィルタと各カラーフィルタを区画すると
共に、表示領域の周辺を遮光するためのブラックマトリ
クスを形成した液晶パネルの構造例の説明図である。

【図３０】２枚の基板のシール材で接着固定した部分の
構造説明図である。

【符号の説明】

ＳＵＢ１上側絶縁基板ＳＵＢ２下側絶縁基板ＭＤＬ液晶表示モジュールＰＯＬ１，ＰＯＬ２偏光板ＯＲＩ１，ＯＲＩ２配向膜ＧＬＢ導光板ＳＰＳ拡散板ＬＰ線状ランプＳＨＤ上フレームＭＣＡ下フレームＧＣゴムクッションＰＳＶ１，ＰＳＶ１’，ＰＳＶ２保護膜（絶縁層）ＳＬシール材Ｆｂスペーサ（ファイバー）ＧＴＭ，ＤＴＭ外部接続端子ＰＮＬ液晶パネル。

フロントページの続き (72)発明者川村徹也千葉県茂原市早野3300番地株式会社日立製作所電子デバイス事業部内Ｆターム(参考） 2H089 LA08 LA15 NA24 QA02 QA14 TA01 TA04 TA05 TA09 TA12 TA15 TA17 TA18 2H092 HA04 JA24 JB52 JB58 PA01 PA02 PA08 PA09

Claims

【特許請求の範囲】

【請求項１】少なくとも一方が透明な絶縁基板の片方ま
たは両方に画素形成用の複数の電極をマトリクス状に配
置して表示領域を形成すると共に、前記電極に駆動信号
を印加するための複数の外部接続用端子を有し、前記電
極および外部接続用端子を絶縁層で覆った第１基板と第
２の基板を液晶層を介して重ね合わせ、前記液晶層の存
在する領域を囲んだ周縁部をスペーサを混入したシール
材で固定してなる液晶パネルと、前記液晶パネルの側縁
に設置した駆動回路を具備する液晶表示装置において、前記シール材で固定する部分の前記複数の外部接続用端
子を覆う前記絶縁層の上面を当該外部接続端子の配列方
向に平坦な面としたことを特徴とする液晶表示装置。
【請求項２】前記シール材で固定する部分の前記複数の
外部接続端子間の前記絶縁層が、２層構造であることを
特徴とする請求項１に記載の液晶表示装置。