JPH07153964A - 多結晶シリコン薄膜トランジスタ及びその製造方法 - Google Patents

Abstract

(57)【要約】 【目的】 ソース領域半導体層１７上とドレイン領域半
導体層１８上との間にチャネル領域半導体層１４が形成
され、該チャネル領域半導体層１４上にゲート絶縁膜１
５を介してゲート電極１６が設けられている薄膜トラン
ジスタにおいて、オン／オフ比を高め薄膜トランジスタ
特性を向上させる。 【構成】 ソース領域半導体層１７上及びドレイン領域
半導体層１８上のチャネル領域半導体層１４がノンドー
プ層であり、その膜厚Ｗが５００〜１５００Åであるこ
とを特徴としている。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、薄膜トランジスタ（以
下、ＴＦＴという）及びその製造方法に関するものであ
り、例えばアクティブマトリクス型の液晶表示装置を駆
動するのに用いることができるＴＦＴ及びその製造方法
に関するものである。

【０００２】

【従来の技術】図６は、従来のＴＦＴの構造の一例を示
す断面図である。図６を参照して、基板１上にはＣｒ、
Ｍｏ等から形成されたソース電極２及びドレイン電極３
が配線電極として形成されている。これらのソース電極
２及びドレイン電極３上にはノンドープの多結晶シリコ
ン層４が形成されており、多結晶シリコン層４上にはＳ
ｉＯ₂ 等からなるゲート絶縁膜５が形成されている。こ
のゲート絶縁膜５上には不純物をドープし低抵抗化した
ゲート電極６が形成されている。多結晶シリコン層４の
ソース電極２及びドレイン電極３のまわりには、不純物
がドープされたソース領域７及びドレイン領域８が形成
されている。

【０００３】図７は、図６に示すような構造の従来のＴ
ＦＴを液晶表示装置の駆動部として用いる場合の製造工
程を示す断面図である。図７（ａ）を参照して、基板１
上に、まずソース電極２及びドレイン電極３が形成され
る。次に図７（ｂ）を参照して、これらのソース電極２
及びドレイン電極３上にノンドープの多結晶シリコン層
４が形成される。次に図７（ｃ）を参照して、多結晶シ
リコン層４上に覆うように基板１上全面に絶縁膜が形成
されてゲート絶縁膜５が形成される。ソース電極２及び
ドレイン電極３の間の領域の上方のゲート絶縁膜５上に
多結晶シリコンからなるゲート電極６が形成される。次
に、図７（ｄ）を参照して、イオンドーピングによりゲ
ート電極６が低抵抗化されるとともに、多結晶シリコン
層４のソース電極２及びドレイン電極３の近傍に高濃度
に不純物がドープされたソース領域７及びドレイン領域
８が形成される。このようなイオンドーピングの際、ゲ
ート電極６がマスクとなり、ゲート電極６の下方の多結
晶シリコン層４の領域には高濃度のドープ層が形成され
ない。従って、ソース領域７とドレイン領域８との間の
多結晶シリコン層４の領域がチャネル領域となる。

【０００４】図８は、以上のようにして製造された液晶
表示装置のＴＦＴ部を示す断面図である。ドレイン領域
３の上方のゲート絶縁膜５の部分にはコンタクトホール
５ａが形成され、このコンタクトホール５ａ内でドレイ
ン電極３と電気的に接続するように表示電極８が形成さ
れている。また基板１上には表示電極８との間で補助容
量を得るための保持容量電極７が形成されている。

【０００５】

【発明が解決しようとする課題】図８に示すような従来
のＴＦＴにおいては、ゲート電極６の下方の多結晶シリ
コン層４の上端面とソース領域７及びドレイン領域８の
上端面との間に、距離Ｗ離れた領域が形成される。この
ような領域は、オフセットゲート構造におけるオフセッ
ト部分と同様に機能することが期待され、このような領
域の存在によりオフ状態におけるドレイン端付近の電界
強度を弱め、トランジスタ特性の向上を図ることができ
るはずである。

【０００６】しかしながら、図８に示すような従来のＴ
ＦＴにおいては、オフ電流を十分に低減することができ
ず、オン／オフ比を高め、トランジスタ特性の高性能化
を十分に図ることができなかった。

【０００７】本発明の目的は、このような従来の問題点
を解消し、オフ電流を十分に低減させることができ、ト
ランジスタ特性の高性能化を図ることのできるＴＦＴ及
びその製造方法を提供することにある。

【０００８】

【課題を解決するための手段】本発明のＴＦＴは、基板
と、該基板上に設けられるソース電極及びドレイン電極
と、該ソース電極及びドレイン電極上にそれぞれ形成さ
れる多結晶シリコンからなるソース領域半導体層及びド
レイン領域半導体層と、ソース領域半導体層上とドレイ
ン領域半導体層上との間に形成される多結晶シリコンか
らなるチャネル領域半導体層と、チャネル領域半導体層
上にゲート絶縁膜を介して形成されるゲート電極とを備
え、ソース領域半導体層上及びドレイン領域半導体層上
のチャネル領域半導体層がノンドープ層であり、その膜
厚が５００Å〜１５００Åであることを特徴としてい
る。

【０００９】本発明の製造方法は、基板上にソース電極
及びドレイン電極を形成する工程と、ソース電極及びド
レイン電極上に不純物をドープした多結晶シリコンから
なるソース領域半導体層及びドレイン領域半導体層をそ
れぞれ形成する工程と、ソース領域半導体層上とドレイ
ン領域半導体層上との間にノンドープの多結晶シリコン
からなるチャネル領域半導体層を形成する工程と、チャ
ネル領域半導体層上にゲート絶縁膜を形成する工程と、
ゲート絶縁膜上にゲート電極を形成する工程とを備える
ことを特徴としている。

【００１０】

【作用】本発明者は、従来のＴＦＴにおいてオフ電流の
低減が十分に達成できない原因について種々検討した結
果、従来のＴＦＴでは、高濃度に不純物がドープされた
ソース領域及びドレイン領域の上方部分においても不純
物が比較的高い濃度で存在しており、このためオフ電流
が十分に低減されないことを見いだした。また、図８に
示す多結晶シリコン層の上端面とソース領域及びドレイ
ン領域の上端面との間の距離Ｗに最適な範囲が存在する
ことを見いだした。すなわち、距離Ｗはチャネル領域半
導体層の膜厚に相当しており、このようなチャネル領域
半導体層の膜厚は５００〜１５００Åの範囲内が最適で
あることを見いだした。膜厚は５００Å未満であると、
オフ電流低減の効果が十分に発揮されなくなる。一方膜
厚が１５００Åを超えると、オン状態におけるチャネル
領域とソース領域及びドレイン領域との距離が長くな
り、これが抵抗として機能するため、オン電流が低下す
る。

【００１１】また、ソース領域及びドレイン領域の上方
の半導体層はノンドープ層として形成されることが必要
である。このノンドープ層の不純物濃度としては、一般
に１×１０¹⁶ｃｍ^-3以下が好ましく、さらに好ましくは
１×１０¹⁵ｃｍ^-3以下である。不純物濃度が高くなりす
ぎると、オフセット部分としての機能が十分に発揮され
ず、オフ電流を十分に低減することができなくなる。

【００１２】本発明の製造方法は、上記のようなＴＦＴ
を製造することのできる方法であり、予め不純物をドー
プしたソース領域半導体層及びドレイン領域半導体層を
それぞれ形成し、これらの半導体層の上にノンドープの
チャネル領域半導体層を形成している。従って、ソース
領域及びドレイン領域の上方のチャネル領域半導体層を
ノンドープ層として形成できるので、オフ電流を低減さ
せ、高いトランジスタ特性を有するＴＦＴを製造するこ
とができる。

【００１３】

【実施例】図１は、本発明に従う一実施例のＴＦＴを示
す断面図である。図１を参照して、ガラスや石英等から
なる透光性基板１１の上には、Ｃｒ、Ｍｏ等の高融点金
属からなるソース電極１２及びドレイン電極１３が形成
されている。ソース電極１２及びドレイン電極１３の上
には、不純物を高濃度にドープし低抵抗化した多結晶シ
リコンからなるソース領域半導体層１７及びドレイン領
域半導体層１８が形成されている。これらのソース領域
半導体層１７上とドレイン領域半導体層１８上との間に
は不純物をドープしていないノンドープの多結晶シリコ
ンからなるチャネル領域半導体層１４が形成されてい
る。

【００１４】チャネル領域半導体層１４のソース電極１
２とドレイン電極１３の間の領域の上方には、酸化シリ
コンや窒化シリコン等からなるゲート絶縁膜１５が形成
されている。このゲート絶縁膜１５上には、多結晶シリ
コンからなるゲート電極１６が形成されている。

【００１５】本発明においてはチャネル領域半導体層１
４の膜厚Ｗが５００Å〜１５００Åとなるように形成さ
れる。図２は、図１に示すＴＦＴを液晶表示装置の駆動
部に用いる場合の製造工程を示す断面図である。

【００１６】図２（ａ）を参照して、基板１１上にソー
ス電極１２及びドレイン電極１３を形成する。これらの
ソース電極１２及びドレイン電極１３上に、リンやホウ
素等の不純物を高濃度にドープしたソース領域半導体層
１７及びドレイン領域半導体層１８を形成する。これら
のソース領域半導体層１７及びドレイン領域半導体層１
８は、不純物ガスを含んだ原料ガスを用いてＣＶＤ法等
により、不純物を含有した半導体層として形成してもよ
いし、不純物を含有しないノンドープの半導体層を形成
した後、半導体層にイオン注入等の方法によりドープし
てもよい。ソース領域半導体層１７及びドレイン領域半
導体層１８は、ソース電極１２及びドレイン電極１３と
ともに全面に形成した後エッチング等によりパターン化
してもよいし、ソース電極１２及びドレイン電極１３を
エッチング等によりパターン化した後に全面に不純物を
ドープした半導体層を形成し、エッチング等により不要
部分を除去して図２（ａ）に示すように形成してもよ
い。

【００１７】次に、図２（ｂ）に示すように、ソース領
域半導体層１７上とドレイン領域半導体層１８上との間
にノンドープのチャネル領域半導体層１４を形成する。
このような半導体層は低圧ＣＶＤ法などのＣＶＤ法によ
り形成することができる。

【００１８】図２（ｃ）を参照して、次に、チャネル領
域半導体層１４を覆うように基板１１上全面にＣＶＤ法
やスパッタリング法等により酸化シリコンや窒化シリコ
ン等からなるゲート絶縁膜１５を形成する。次にこの絶
縁膜１５上全面にＣＶＤ法等により多結晶シリコンから
なるゲート電極１６を形成する。次にこのゲート電極１
６上にネガ型レジスト材料を塗布し、ソース電極１２及
びドレイン電極１３をマスクにして背面露光することに
より、ソース電極１２及びドレイン電極１３の上方以外
の領域にレジスト膜１９が形成される。このレジスト膜
１９をマスクにしてゲート電極１６をエッチング等によ
り除去する。レジスト膜１９を除去した後、ソース電極
１２とドレイン電極１３の間の領域のゲート電極１６の
みを覆うようにレジスト膜を形成し、このレジスト膜を
マスクにしてゲート電極１６の他の不要部分をエッチン
グ等により除去する。

【００１９】図２（ｄ）を参照して、以上のようにし
て、ソース電極１２とドレイン電極１３の間の領域のゲ
ート絶縁膜１５上にゲート電極１６が形成される。この
ようなゲート電極１６は多結晶シリコン膜形成後不純物
をドープしてもよいが、ノンドープのチャネル領域半導
体層１４に不純物がドープされないよう、予め不純物を
ドープした多結晶シリコン層として形成することが好ま
しい。

【００２０】図３は、図２に示す製造工程により製造さ
れた液晶表示装置に用いられるＴＦＴ部を示す断面図で
ある。図３を参照して、ドレイン領域１８上のゲート絶
縁膜１５にコンタクトホール１５ａを形成し、このコン
タクトホール１５ａ内でドレイン領域半導体層１８と電
気的に接続するように画素部の絶縁膜１５上にＩＴＯ等
からなる表示電極２０を形成する。また画素部の基板１
１上には、表示電極２０との間で補助容量を形成する補
助容量電極２１が形成されている。

【００２１】図４は、以上のようにして得られた実施例
のソース領域半導体層及びドレイン領域半導体層上のチ
ャネル領域半導体層の膜厚方向における不純物濃度分布
を示す図である。なお、本実施例では、図１に示す膜厚
Ｗを１４００Åとしている。また、図４には、図６〜図
８に示すような従来のドーピング法を用いたＴＦＴにお
けるソース領域及びドレイン領域上の半導体層における
不純物濃度分布を比較例として併せて示している。この
比較例においては、イオンの打ち込みを、例えば加速電
圧１１０ｋｅＶ、ドーズ量を２×１０¹⁵ｄｏｓｅ／ｃｍ
² で行っている。

【００２２】図４に示されるように、本発明に従う実施
例では、ソース領域半導体層及びドレイン領域半導体層
近傍まで不純物濃度が１０¹⁵ｃｍ^-3以下となっている。
これに対し、比較例ではソース領域及びドレイン領域に
近づくにつれて徐々に不純物濃度が高まっており、ソー
ス領域及びドレイン領域までの領域において１０¹⁸ｃｍ
^-3以上の不純物濃度となっている。

【００２３】図５は、図１に示すチャネル領域半導体層
の膜厚Ｗを変化させたときのオン／オフ比を示す図であ
る。図５に示されるように、チャネル領域半導体層の膜
厚が５００〜１５００Åにおいて良好なオン／オフ比が
得られている。膜厚が５００Å未満であるとオフ電流の
低減の効果が小さくなり、オン／オフ比が低下する。ま
た膜厚が１５００Åを超えると、オン電流が小さくなり
オン／オフ比が低下する。

【００２４】

【発明の効果】本発明に従いソース領域半導体層上及び
ドレイン領域半導体層上のチャネル領域半導体層をノン
ドープ層とし、その膜厚を５００Å〜１５００Åとする
ことにより、オフ状態におけるドレイン端近傍の電界強
度を弱めオフ電流を十分に低減することができるととも
に、オン状態における電流も高く維持することができ、
良好なオン／オフ比を得ることができる。

【００２５】従って、本発明に従う薄膜トランジスタ
は、例えばアクティブマトリクス型の液晶表示装置の駆
動部として用い、優れた画像特性を与えることができ
る。

【図面の簡単な説明】

【図１】本発明に従う一実施例のＴＦＴを示す断面図。

【図２】図１に示す実施例のＴＦＴを液晶表示装置の駆
動部に用いた場合の製造工程を示す断面図。

【図３】図２に示す製造工程により得られた本発明に従
う実施例のＴＦＴ部を示す断面図。

【図４】本発明に従う実施例におけるチャネル領域半導
体層内の不純物濃度分布を示す図。

【図５】本発明に従う実施例において図１に示す膜厚Ｗ
を変化させたときのオン／オフ比を示す図。

【図６】従来のＴＦＴの一例を示す断面図。

【図７】図６に示す従来のＴＦＴを液晶表示装置の駆動
部に用いた場合の製造工程を示す断面図。

【図８】図７の従来の製造工程により得られる液晶表示
装置のＴＦＴ部を示す断面図。

【符号の説明】

１１…基板 １２…ソース電極 １３…ドレイン電極 １４…チャネル領域半導体層 １５…ゲート絶縁膜 １６…ゲート電極 １７…ソース領域半導体層 １８…ドレイン領域半導体層 １９…レジスト膜 ２０…表示電極 ２１…補助容量電極

Claims (2)

【特許請求の範囲】
1. 【請求項１】 基板と、該基板上に設けられるソース電
   極及びドレイン電極と、該ソース電極及びドレイン電極
   上にそれぞれ形成される多結晶シリコンからなるソース
   領域半導体層及びドレイン領域半導体層と、前記ソース
   領域半導体層上と前記ドレイン領域半導体層上との間に
   形成される多結晶シリコンからなるチャネル領域半導体
   層と、前記チャネル領域半導体層上にゲート絶縁膜を介
   して形成されるゲート電極とを備える多結晶シリコン薄
   膜トランジスタにおいて、 前記ソース領域半導体層上及び前記ドレイン領域半導体
   層上の前記チャネル領域半導体層がノンドープ層であ
   り、かつその膜厚が５００Å〜１５００Åであることを
   特徴とする多結晶シリコン薄膜トランジスタ。
2. 【請求項２】 基板上にソース電極及びドレイン電極を
   形成する工程と、 前記ソース電極及びドレイン電極上に不純物をドープし
   た多結晶シリコンからなるソース領域半導体層及びドレ
   イン領域半導体層をそれぞれ形成する工程と、 前記ソース領域半導体層上と前記ドレイン領域半導体層
   上との間にノンドープの多結晶シリコンからなるチャネ
   ル領域半導体層を形成する工程と、 前記チャネル領域半導体層上にゲート絶縁膜を形成する
   工程と、 前記ゲート絶縁膜上にゲート電極を形成する工程とを備
   える多結晶シリコン薄膜トランジスタの製造方法。