JPH0760233B2 - 薄膜トランジスタマトリクスの製造方法 - Google Patents
薄膜トランジスタマトリクスの製造方法Info
- Publication number
- JPH0760233B2 JPH0760233B2 JP26791987A JP26791987A JPH0760233B2 JP H0760233 B2 JPH0760233 B2 JP H0760233B2 JP 26791987 A JP26791987 A JP 26791987A JP 26791987 A JP26791987 A JP 26791987A JP H0760233 B2 JPH0760233 B2 JP H0760233B2
- Authority
- JP
- Japan
- Prior art keywords
- bus line
- gate
- electrode
- forming
- metal layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Description
【発明の詳細な説明】 〔概要〕 本発明は液晶表示等に用いる薄膜トランジスタマトリク
スの製造方法に関し、 寄生容量CGSの小さい薄膜トランジスタマトリクスを、
製造工程を複雑化することなく製造できるようにするこ
とを目的とし、 透明絶縁性基板上に、遮光性のソース電極を一体化した
画素電極と、ドレイン電極を一体化したドレインバスラ
インを形成し、次いで、透光性を有するチャネル部とゲ
ートバスライン形成領域を被覆する動作半導体層とゲー
ト絶縁膜との積層体を形成する工程と、イメージリバー
サルフォトレジストを塗布した後、上記チャネル部とゲ
ートバスライン形成部以外を露光し、次いで加熱処理を
施す補助露光工程と、前記透明絶縁性基板の裏面から背
面露光を施す工程と、前記ドレインバスラインと形成す
べきゲートバスラインとの交差部に選択的に露光を施す
工程と、次いで前記イメージリバーサルフォトレジスト
膜に現像処理を施して所定パターンを有するレジスト膜
を形成する工程と、ゲートメタル層を成膜したのち、前
記レジスト膜を除去してその上に付着したゲートメタル
層をリフトオフして、ゲート電極を形成する工程とを含
む構成とする。
スの製造方法に関し、 寄生容量CGSの小さい薄膜トランジスタマトリクスを、
製造工程を複雑化することなく製造できるようにするこ
とを目的とし、 透明絶縁性基板上に、遮光性のソース電極を一体化した
画素電極と、ドレイン電極を一体化したドレインバスラ
インを形成し、次いで、透光性を有するチャネル部とゲ
ートバスライン形成領域を被覆する動作半導体層とゲー
ト絶縁膜との積層体を形成する工程と、イメージリバー
サルフォトレジストを塗布した後、上記チャネル部とゲ
ートバスライン形成部以外を露光し、次いで加熱処理を
施す補助露光工程と、前記透明絶縁性基板の裏面から背
面露光を施す工程と、前記ドレインバスラインと形成す
べきゲートバスラインとの交差部に選択的に露光を施す
工程と、次いで前記イメージリバーサルフォトレジスト
膜に現像処理を施して所定パターンを有するレジスト膜
を形成する工程と、ゲートメタル層を成膜したのち、前
記レジスト膜を除去してその上に付着したゲートメタル
層をリフトオフして、ゲート電極を形成する工程とを含
む構成とする。
本発明は液晶表示等に用いる薄膜トランジスタマトリク
スの製造方法に関する。
スの製造方法に関する。
TFTなどのスイッチング素子を用いた通常のアクティブ
マトリクス型の液晶表示パネルにおいては、第３図に示
す如く、画素を選択するためのゲートバスライン（スキ
ャンバスライン，走査ラインとも称される）GBと、画素
ごとの表示データを供給するドレインバスライン（デー
タバスライン，信号ラインとも称される）DBは、同一基
板上に交差して配設され、更に画素電極Ｅから導出され
たソース電極Ｓは、上記ドレインバスラインDBに平行に
近接配置され、この両者にゲートバスラインGBが交差す
る如く形成されている。
マトリクス型の液晶表示パネルにおいては、第３図に示
す如く、画素を選択するためのゲートバスライン（スキ
ャンバスライン，走査ラインとも称される）GBと、画素
ごとの表示データを供給するドレインバスライン（デー
タバスライン，信号ラインとも称される）DBは、同一基
板上に交差して配設され、更に画素電極Ｅから導出され
たソース電極Ｓは、上記ドレインバスラインDBに平行に
近接配置され、この両者にゲートバスラインGBが交差す
る如く形成されている。
このようにソース電極ＳとドレインバスラインDBを平行
に近接配置し、この両者にゲートバスラインGBを交差さ
せたことにより、ドレインバスラインDBにドレイン電極
Ｄを、ゲートバスラインGBにゲート電極Ｇを兼ねさせ、
スペースの有効利用を図るとともに、ドレインバスライ
ンDB,ソース電極S,および画素電極Ｅを同一工程で形成
でき、製造工程を簡単化している。
に近接配置し、この両者にゲートバスラインGBを交差さ
せたことにより、ドレインバスラインDBにドレイン電極
Ｄを、ゲートバスラインGBにゲート電極Ｇを兼ねさせ、
スペースの有効利用を図るとともに、ドレインバスライ
ンDB,ソース電極S,および画素電極Ｅを同一工程で形成
でき、製造工程を簡単化している。
しかしながら上述の如く、従来はゲートバスラインとソ
ース電極が重なり合うため、両者の間に寄生容量CGSが
生じ、液晶パネルの駆動時にノイズの発生源となる。
ース電極が重なり合うため、両者の間に寄生容量CGSが
生じ、液晶パネルの駆動時にノイズの発生源となる。
本発明は、寄生容量CGSの小さい薄膜トランジスタマト
リクスを、製造工程を複雑化することなく製造できるよ
うにすることを目的とする。
リクスを、製造工程を複雑化することなく製造できるよ
うにすることを目的とする。
本発明は、第１図（ａ）〜（ｄ）に見られる如く、ソー
ス電極Ｓを兼ねる画素電極Ｅおよびドレイン電極Ｄを兼
ねるドレインバスラインDBを遮光性とし、チャネル部Ｃ
とこれからゲートバスライン形成領域に導出されたゲー
ト絶縁膜を含む層を透光性に形成しておき、これらの上
に塗布したイメージリバーサルフォトレジストに対し
て、補助露光プラス加熱処理を行い、次に上記遮光性を
有する画素電極ＥおよびドレインバスラインDBをマスク
とする背面露光とゲートバスラインGBを形成するための
補助露光とを施して、ゲート電極Ｇ部が上記画素電極Ｅ
およびドレインバスラインDBに自己整合した開口を有す
るレジスト膜を形成し、このレジスト膜を用いたリフト
オフ法によってゲート電極Ｇを形成することにより、画
素電極Ｅ（ソース電極Ｓ）およびドレインバスラインDB
（ドレイン電極Ｄ）と重なりの少ないゲート電極Ｇを形
成しようとするものである。
ス電極Ｓを兼ねる画素電極Ｅおよびドレイン電極Ｄを兼
ねるドレインバスラインDBを遮光性とし、チャネル部Ｃ
とこれからゲートバスライン形成領域に導出されたゲー
ト絶縁膜を含む層を透光性に形成しておき、これらの上
に塗布したイメージリバーサルフォトレジストに対し
て、補助露光プラス加熱処理を行い、次に上記遮光性を
有する画素電極ＥおよびドレインバスラインDBをマスク
とする背面露光とゲートバスラインGBを形成するための
補助露光とを施して、ゲート電極Ｇ部が上記画素電極Ｅ
およびドレインバスラインDBに自己整合した開口を有す
るレジスト膜を形成し、このレジスト膜を用いたリフト
オフ法によってゲート電極Ｇを形成することにより、画
素電極Ｅ（ソース電極Ｓ）およびドレインバスラインDB
（ドレイン電極Ｄ）と重なりの少ないゲート電極Ｇを形
成しようとするものである。
まず（ａ）において、Ｅは画素電極,DBはドレインバス
ラインで、いずれも透明導電膜上にメタル層を積層する
等により遮光性としておく。Ｃはチャネル部、Ｌはチャ
ネル部Ｃからゲートバスライン形成領域上に導出された
部分であって、動作半導体層およびゲート絶縁膜との積
層体からなり、透光性を有する如く形成する。なおチャ
ネル部Ｃは、上記画素電極Ｅおよびドレインバスライン
DBの一部と重なり合う。
ラインで、いずれも透明導電膜上にメタル層を積層する
等により遮光性としておく。Ｃはチャネル部、Ｌはチャ
ネル部Ｃからゲートバスライン形成領域上に導出された
部分であって、動作半導体層およびゲート絶縁膜との積
層体からなり、透光性を有する如く形成する。なおチャ
ネル部Ｃは、上記画素電極Ｅおよびドレインバスライン
DBの一部と重なり合う。
これらの上にイメージリバーサルフォトレジストを塗布
し、まず、チャネル部Ｃを含む領域およびゲートバスラ
イン形成領域を遮光部とするマスクを用いて補助露光を
施し、次いで凡そ120℃の温度で加熱処理を行う。
し、まず、チャネル部Ｃを含む領域およびゲートバスラ
イン形成領域を遮光部とするマスクを用いて補助露光を
施し、次いで凡そ120℃の温度で加熱処理を行う。
イメージリバーサルフォトレジストは本来ポジ型であっ
て、露光前は現像液に非溶解性であり、被露光部は現像
液に対して可溶性となるのであるが、露光した後加熱処
理を施すと、被露光部は現像液に対して非溶解性とな
り、しかも以後の処理によって変化しない。従って、本
工程における被露光部（図の左下がりのハッチ部）は、
現像液に対して非溶解性となり、その他の未露光部分は
元のポジ型の性質を保つ。
て、露光前は現像液に非溶解性であり、被露光部は現像
液に対して可溶性となるのであるが、露光した後加熱処
理を施すと、被露光部は現像液に対して非溶解性とな
り、しかも以後の処理によって変化しない。従って、本
工程における被露光部（図の左下がりのハッチ部）は、
現像液に対して非溶解性となり、その他の未露光部分は
元のポジ型の性質を保つ。
次いで（ｂ）に示す如く、上記画素電極Ｅとドレインバ
スラインDBとをマスクとして背面露光を施す。これによ
り本工程における被露光部（図の梨地部分）は現像液に
対して可溶性となり、これは以後の処理によって変化し
ない。残る未露光部（図の白地の部分）は非溶解性を保
っているが、このうちドレインバスラインDBとゲートバ
スライン形成領域との交差部は、レジストを除去したい
部分である。
スラインDBとをマスクとして背面露光を施す。これによ
り本工程における被露光部（図の梨地部分）は現像液に
対して可溶性となり、これは以後の処理によって変化し
ない。残る未露光部（図の白地の部分）は非溶解性を保
っているが、このうちドレインバスラインDBとゲートバ
スライン形成領域との交差部は、レジストを除去したい
部分である。
そこで（ｃ）に示す如く、上記交差部を透光性としたマ
スクを用いた補助露光を施し、この交差部（図の右下が
りのハッチ部）を現像液に対して可溶性に変換する。
スクを用いた補助露光を施し、この交差部（図の右下が
りのハッチ部）を現像液に対して可溶性に変換する。
以上でイメージリバーサルフォトレジスト膜のうち、チ
ャネル部とゲートバスライン形成領域上（梨地の部分と
右下がりのハッチ部）が可溶性、その他の部分（左下が
りの部分と白地の部分）は非溶解性となる。
ャネル部とゲートバスライン形成領域上（梨地の部分と
右下がりのハッチ部）が可溶性、その他の部分（左下が
りの部分と白地の部分）は非溶解性となる。
従ってこの後現像処理を行ってレジスト膜を形成し、ゲ
ート電極形成用のメタル層を成膜し、リフトオフ法によ
ってレジスト膜とともに、その上に被着していたメタル
層の不要部を除去することにより、（ｄ）に示すよう
に、画素電極ＥおよびドレインバスラインDBに自己整合
したゲート電極Ｇおよびこれに接続するゲートバスライ
ンGBが形成される。
ート電極形成用のメタル層を成膜し、リフトオフ法によ
ってレジスト膜とともに、その上に被着していたメタル
層の不要部を除去することにより、（ｄ）に示すよう
に、画素電極ＥおよびドレインバスラインDBに自己整合
したゲート電極Ｇおよびこれに接続するゲートバスライ
ンGBが形成される。
イメージリバーサルフォトレジストは本来はポジ型であ
るが、露光した後ベーキングを施すと、被露光部はあた
かもネガ型の如く現像液に非溶解性となる。しかし、未
露光部はポジ型の性質を保持する。
るが、露光した後ベーキングを施すと、被露光部はあた
かもネガ型の如く現像液に非溶解性となる。しかし、未
露光部はポジ型の性質を保持する。
本発明はこれを利用したものであって、ゲート電極Ｇの
パターンエッジを背面露光法によって、画素電極Ｅおよ
びドレインバスラインDBに対して自己整合的に画定し、
上記背面露光法によって画定できない部分を背面露光に
先立つ補助露光プラス加熱処理によって現像液に不溶解
性とする工程と、背面露光に引き続く補助露光によって
レジストの不要部を可溶性とする工程とを付加して、所
望のパターンを形成できるようにした。
パターンエッジを背面露光法によって、画素電極Ｅおよ
びドレインバスラインDBに対して自己整合的に画定し、
上記背面露光法によって画定できない部分を背面露光に
先立つ補助露光プラス加熱処理によって現像液に不溶解
性とする工程と、背面露光に引き続く補助露光によって
レジストの不要部を可溶性とする工程とを付加して、所
望のパターンを形成できるようにした。
以下本発明の一実施例として、薄膜トランジスタマトリ
クスを製造する例を、第２図（ａ）〜（ｉ）を参照して
説明する。なお同図（ｆ）〜（ｉ）は、それぞれ
（ａ），（ｂ），（ｄ），（ｅ）のＡ−Ａ矢視部断面を
示す。
クスを製造する例を、第２図（ａ）〜（ｉ）を参照して
説明する。なお同図（ｆ）〜（ｉ）は、それぞれ
（ａ），（ｂ），（ｄ），（ｅ）のＡ−Ａ矢視部断面を
示す。
ガラス基板のような透明絶縁性基板１上に、透明導電膜
（厚さ約30〜50nm）2,メタル層（厚さ約50nm）3,及びコ
ンタクト層４として、n+ａ−Si層（厚さ約30nm）を積層
する。次にこれらの不要部を除去して、ソース電極Ｓを
兼ねる画素電極Ｅと、ドレイン電極Ｄを兼ねるドレイン
バスラインDBを形成し、その後、上記レジスト膜を除去
する。
（厚さ約30〜50nm）2,メタル層（厚さ約50nm）3,及びコ
ンタクト層４として、n+ａ−Si層（厚さ約30nm）を積層
する。次にこれらの不要部を除去して、ソース電極Ｓを
兼ねる画素電極Ｅと、ドレイン電極Ｄを兼ねるドレイン
バスラインDBを形成し、その後、上記レジスト膜を除去
する。
次いで動作半導体層（ａ−Si層；厚さ約30〜100nm）5,
ゲート絶縁膜（例えばSiN膜；厚さ約100〜300nm）を連
続成膜し、素子分離パターン（ゲートバスライン及びチ
ャネル部を含むパターン）でパターニングを行い、次
に、ゲート絶縁膜，動作半導体層およびコンタクト層の
不要部をエッチング除去し、チャネル部Ｃを含む領域と
これからゲートバスライン形成領域上に導出された積層
体Ｌを形成する。
ゲート絶縁膜（例えばSiN膜；厚さ約100〜300nm）を連
続成膜し、素子分離パターン（ゲートバスライン及びチ
ャネル部を含むパターン）でパターニングを行い、次
に、ゲート絶縁膜，動作半導体層およびコンタクト層の
不要部をエッチング除去し、チャネル部Ｃを含む領域と
これからゲートバスライン形成領域上に導出された積層
体Ｌを形成する。
次いでその上にイメージリバーサルフォトレジスト（例
えば米国ヘキスト社製,AZ5214−Ｅ）を塗布する。
えば米国ヘキスト社製,AZ5214−Ｅ）を塗布する。
これにチャネル部Ｃを含む領域およびゲートバスライン
GB部（図の白地の部分）を非透光性としたマスクを用い
て補助露光を施し、凡そ120℃の温度で加熱処理を施
す。以上でイメージリバーサルフォトレジスト膜のう
ち、図に左下がりのハッチを施した領域が現像液に非溶
解性となる。
GB部（図の白地の部分）を非透光性としたマスクを用い
て補助露光を施し、凡そ120℃の温度で加熱処理を施
す。以上でイメージリバーサルフォトレジスト膜のう
ち、図に左下がりのハッチを施した領域が現像液に非溶
解性となる。
次いで背面露光を施し、遮光性の画素電極Ｅおよびドレ
インバスラインDB以外の領域を露光する。これにより、
図に梨地で示す部分が新たに露光され、現像液に可溶性
となる。
インバスラインDB以外の領域を露光する。これにより、
図に梨地で示す部分が新たに露光され、現像液に可溶性
となる。
更に、ドレインバスラインDBと形成しようとするゲート
バスラインGBとの交差部（図に右下がりのハッチで示
す）を透光部とするマスクを用いて補助露光を施し、こ
の部分を可溶性とする。これにより、図の梨地で示す部
分と右下がりのハッチ部とが可溶性となり、現像処理に
よりこの部分に開口を有するレジスト膜７を形成する。
バスラインGBとの交差部（図に右下がりのハッチで示
す）を透光部とするマスクを用いて補助露光を施し、こ
の部分を可溶性とする。これにより、図の梨地で示す部
分と右下がりのハッチ部とが可溶性となり、現像処理に
よりこの部分に開口を有するレジスト膜７を形成する。
次いでゲート電極となるメタル層を成膜し、リフトオフ
を行うことにより、上記レジスト膜７とともにその上に
被着しているメタル層を除去し、（ｅ）に実線と破線の
ハッチした部分に、（ｉ）に見られるようにメタル層８
が形成される。このメタル層８によりゲート電極Ｇとゲ
ートバスラインGBが形成される。
を行うことにより、上記レジスト膜７とともにその上に
被着しているメタル層を除去し、（ｅ）に実線と破線の
ハッチした部分に、（ｉ）に見られるようにメタル層８
が形成される。このメタル層８によりゲート電極Ｇとゲ
ートバスラインGBが形成される。
上記ゲート電極Ｇは、上記説明で明らかなように、画素
電極ＥとドレインバスラインDBに自己整合しており、両
者の重なりは殆ど存在しない。従って寄生容量CGSは従
来より大幅に減少し、駆動時のノイズの発生が抑制され
る。
電極ＥとドレインバスラインDBに自己整合しており、両
者の重なりは殆ど存在しない。従って寄生容量CGSは従
来より大幅に減少し、駆動時のノイズの発生が抑制され
る。
しかも本実施例のゲート電極Ｇ形成工程〔同図（ｃ）〜
（ｅ）の工程〕における３回の露光は、すべて同一レジ
スト膜に対して施すので、露光に伴うレジスト塗布作
業，前処理作業，後処理作業等は１回でよい。従ってフ
ォトリソグラフィ工程は簡略化されており、作業が煩雑
になるおそれはない。
（ｅ）の工程〕における３回の露光は、すべて同一レジ
スト膜に対して施すので、露光に伴うレジスト塗布作
業，前処理作業，後処理作業等は１回でよい。従ってフ
ォトリソグラフィ工程は簡略化されており、作業が煩雑
になるおそれはない。
以上説明した如く本発明によれば、ゲート電極とソース
（画素電極）間の重なりによる寄生容量が小さくなるた
め、パネル駆動時のノイズが減少する。また、製造工程
における作業も簡単であり、製造歩留も向上する。
（画素電極）間の重なりによる寄生容量が小さくなるた
め、パネル駆動時のノイズが減少する。また、製造工程
における作業も簡単であり、製造歩留も向上する。
第１図（ａ）〜（ｄ）は本発明の原理説明図、 第２図（ａ）〜（ｉ）は本発明一実施例の説明図、 第３図は従来の問題点説明図である。 図において、１は透明絶縁性基板、２は透明導電膜、３
はメタル層、４はコンタクト層、５は動作半導体層、６
はゲート絶縁膜、７はレジスト膜、８はゲートメタル
層、Ｃはチャネル部、D,S,G,Eはドレイン電極，ソース
電極，ゲート電極、画素電極、DBはドレインバスライ
ン、GBはゲートバスラインを示す。
はメタル層、４はコンタクト層、５は動作半導体層、６
はゲート絶縁膜、７はレジスト膜、８はゲートメタル
層、Ｃはチャネル部、D,S,G,Eはドレイン電極，ソース
電極，ゲート電極、画素電極、DBはドレインバスライ
ン、GBはゲートバスラインを示す。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/786 (72)発明者 鎌田 豪 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 川井 悟 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (56)参考文献 特開 昭62−150229（ＪＰ，Ａ)
Claims (1)
- 【請求項１】透明絶縁性基板（１）上に、遮光性のソー
ス電極（Ｓ）を一体化した画素電極（Ｅ）と、ドレイン
電極（Ｄ）を一体化したドレインバスライン（DB）を形
成し、次いで、透光性を有するチャネル部（Ｃ）とゲー
トバスライン形成領域を被覆する動作半導体層（５）と
ゲート絶縁膜（６）との積層体を形成する工程と、 イメージリバーサルフォトレジストを塗布した後、上記
チャネル部（Ｃ）とゲートバスライン（GB）形成部以外
を露光し、次いで加熱処理を施す補助露光工程と、 前記透明絶縁性基板（１）の裏面から背面露光を施す工
程と、 前記ドレインバスライン（DB）と形成すべきゲートバス
ライン（GB）との交差部に選択的に露光を施す工程と、 次いで前記イメージリバーサルフォトレジスト膜に現像
処理を施して所定パターンを有するレジスト膜（７）を
形成する工程と、 ゲートメタル層を成膜したのち、前記レジスト膜を除去
してその上に付着したゲートメタル層をリフトオフし
て、ゲート電極を形成する工程とを含むことを特徴とす
る薄膜トランジスタマトリクスの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26791987A JPH0760233B2 (ja) | 1987-10-22 | 1987-10-22 | 薄膜トランジスタマトリクスの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26791987A JPH0760233B2 (ja) | 1987-10-22 | 1987-10-22 | 薄膜トランジスタマトリクスの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01108528A JPH01108528A (ja) | 1989-04-25 |
| JPH0760233B2 true JPH0760233B2 (ja) | 1995-06-28 |
Family
ID=17451440
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26791987A Expired - Lifetime JPH0760233B2 (ja) | 1987-10-22 | 1987-10-22 | 薄膜トランジスタマトリクスの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0760233B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB9907019D0 (en) | 1999-03-27 | 1999-05-19 | Koninkl Philips Electronics Nv | Thin film transistors and their manufacture |
-
1987
- 1987-10-22 JP JP26791987A patent/JPH0760233B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01108528A (ja) | 1989-04-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100212288B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100394069B1 (ko) | 액정표시패널의 고유번호 표시부의 구조 및 그 제조방법 | |
| JP2002026011A (ja) | パターン形成方法及び薄膜トランジスタの製造方法 | |
| US4892613A (en) | Process for etching light-shielding thin film | |
| KR102278989B1 (ko) | 포토마스크 구조 및 어레이 기판 제조 방법 | |
| US6815347B2 (en) | Method of forming a reflective electrode | |
| KR100623982B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
| WO2014127573A1 (zh) | Tft阵列基板的制造方法、tft阵列基板及显示装置 | |
| JPH0760233B2 (ja) | 薄膜トランジスタマトリクスの製造方法 | |
| JP2519763B2 (ja) | 薄膜トランジスタマトリクスの製造方法 | |
| JP2545902B2 (ja) | アクティブマトリクス型液晶表示装置の製造方法 | |
| JP3857142B2 (ja) | 液晶用マトリクス基板の製造方法 | |
| JP3071964B2 (ja) | 液晶表示装置の製造方法 | |
| JPH0760232B2 (ja) | 薄膜トランジスタマトリクスの製造方法 | |
| JPH03105324A (ja) | マトリクス型液晶表示基板の製造方法 | |
| JP2586075B2 (ja) | 薄膜トランジスタマトリクスの製造方法 | |
| JP2537916B2 (ja) | 薄膜トランジスタの製造方法 | |
| CN110596987B (zh) | 显示基板和显示装置 | |
| JP2854025B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH0262050A (ja) | 薄膜トランジスタの製造方法 | |
| JPH03186820A (ja) | マトリクス型液晶表示基板の製造方法 | |
| JP2527579B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH04277721A (ja) | 薄膜パターンの形成方法 | |
| JPH05134271A (ja) | 液晶表示装置 | |
| JP3006994B2 (ja) | アクティブマトリクス基板の製造方法 |