JPH04277721A

JPH04277721A - 薄膜パターンの形成方法

Info

Publication number: JPH04277721A
Application number: JP3040077A
Authority: JP
Inventors: 田中　栄; Sakae Tanaka; 荻原　芳久; Yoshihisa Ogiwara; 白井　勝夫; Katsuo Shirai
Original assignee: Nippon Precision Circuits Inc; Seikosha KK
Current assignee: Nippon Precision Circuits Inc; Seikosha KK
Priority date: 1991-03-06
Filing date: 1991-03-06
Publication date: 1992-10-02

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、薄膜トランジスタアレ
イ装置等における薄膜パターンの形成方法に関する。

【０００２】

【従来の技術】アクティブマトリクス型液晶表示装置等
に用いる薄膜トランジスタアレイ装置として、フォトマ
スクを２枚使用するだけで製造可能なものが従来よりあ
る。

【０００３】図１３はこのような薄膜トランジスタアレ
イ装置を示した平面図である。図１４（Ａ）〜（Ｆ）は
図１３のＩＸＶ　−ＩＸＶ　に沿った断面図であり、薄
膜トランジスタアレイ装置の製造方法を示したものであ
る。以下、図１４（Ａ）〜（Ｆ）にしたがって製造方法
（製造工程）の説明をする。

【０００４】（Ａ）透光性基板５１上に遮光性金属を用
いてゲート配線パターン５２を形成した後、ゲ―ト絶縁
層５３、真性非晶質シリコン層５４、リン等のドナーや
アクセプタとなる不純物を適量含んだ不純物ドープ非晶
質シリコン層５５（ｎ＋　非晶質シリコン層）を順次堆
積する。これらの３層はいずれも透光性である。

【０００５】（Ｂ）不純物ドープ非晶質シリコン層５５
上に、ポジ型のフォトレジスト５６を塗布する。引き続
き、透光性基板５１の裏面側からフォトレジスト５６に
適量の紫外線を照射し、フォトレジスト５６を露光する
。ゲート配線パターン５２は紫外線を透過させないため
、ゲート配線パターン５２上部のフォトレジスト５６は
露光されない。

【０００６】（Ｃ）フォトレジスト５６を現像して、ゲ
ート配線パターン５２と略同一平面形状のフォトレジス
トパターン５６ａを形成する。

【０００７】（Ｄ）フォトレジストパターン５６ａマス
クとして、真性非晶質シリコン層５４および不純物ドー
プ非晶質シリコン層５５をエッチングして、真性非晶質
シリコン層パターン５４ａおよび不純物ドープ非晶質シ
リコン層パターン５５ａを形成する。

【０００８】（Ｅ）透明導電層を全面に堆積し、これを
選択的に除去してソース配線５８および画素電極５９を
形成する。

【０００９】（Ｆ）ソース配線５８および画素電極５９
をマスクとして不純物ドープ非晶質シリコン層パターン
５５ａをエッチングし、真性非晶質シリコン層５４ｂを
露出させるとともに、ソース・ドレイン５５ｂを形成す
る。

【００１０】以上のようにして、図１３および図１４（
Ｆ）に示すような薄膜トランジスタアレイ装置が作成さ
れる。なお、図１３において、画素電極５９に示したＲ
、Ｇ、Ｂは、それぞれの画素電極に対応した表示色を示
したものであり、Ｒはレッド、Ｇはグリーン、Ｂはブル
ーを示したものである。

【００１１】

【発明が解決しようとする課題】図１３および図１４（
Ｆ）からわかるように、ゲート配線パターン５２の上部
には真性非晶質シリコン層５４ｂ（図１３において斜線
で示した部分）が残る。

【００１２】したがって、互いに隣り合ったソース配線
５８間に寄生トランジスタが形成され、薄膜トランジス
タアレイの動作に悪影響を与えるという問題点があった
。

【００１３】このように、従来の薄膜パターンの形成方
法では、遮光性薄膜パターンと略同一平面形状の透光性
薄膜が残るため、素子分離が十分にできない等の問題点
があった。

【００１４】本発明の目的は、遮光性薄膜パターンをマ
スクとしてフォトレジストを露光することにより、遮光
性薄膜パターンに対応した透光性薄膜パターンを形成す
る薄膜パターンの形成方法において、新たなフォトマス
クを追加することなく、不要な透光性薄膜の除去が可能
な方法を提供することである。

【００１５】

【課題を解決するための手段】本発明における薄膜パタ
ーンの形成方法は、透光性基板の表面側に第１遮光部の
遮光幅が第２遮光部の遮光幅よりも広い遮光性薄膜パタ
ーンを形成する工程と、上記遮光性薄膜パターンが形成
された上記透光性基板の表面側に透光性薄膜を形成する
工程と、上記透光性薄膜上にフォトレジストを形成する
工程と、上記透光性基板の裏面側から上記フォトレジス
トを露光する工程と、露光された上記フォトレジストを
現像して上記遮光性薄膜パターンに対応した第１フォト
レジストパターンを形成する工程と、上記透光性基板の
裏面側から上記第１フォトレジストパターンを露光する
工程と、露光された上記第１フォトレジストパターンを
現像して上記第１フォトレジストパターンを縮小した第
２フォトレジストパターンを形成する工程と、上記第２
フォトレジストパターンをマスクとして上記透光性薄膜
をエッチングすることにより、上記第１遮光部の上部で
は上記透光性薄膜を残し、かつ上記第２遮光部の上部で
は上記透光性薄膜をすべて除去する工程とからなるもの
である。また、上記工程に加え、第１フォトレジストパ
ターンを形成した段階で第１フォトレジストパターンを
マスクとして透光性薄膜をエッチングし、その後に第１
フォトレジストパターンを露光してもよい。

【００１６】

【実施例】第１実施例図１〜図４は第１実施例を示したものである。図１は薄
膜トランジスタアレイ装置を示した平面図である。図２
、図３および図４は、図１に示した薄膜トランジスタア
レイ装置の製造工程を示したものであり、図２は図１の
ＩＩ−ＩＩに沿った断面図、図３は図１のＩＩＩ　−Ｉ
ＩＩ　に沿った断面図、図４は図１のＩＶ−ＩＶに沿っ
た断面図である。

【００１７】以下、図１〜図４における構成要素の説明
を行う。透光性基板１１はガラス等の透光性部材を用い
て構成される。ゲート配線パターン１２はクロム等の遮
光性金属を用いて形成される。ここでいうゲート配線と
は、各トランジスタのゲート同志を接続する狭義のゲー
ト配線のほか、各トランジスタのゲート電極も含んだ総
称である。ゲート絶縁層１３は窒化シリコンを用いて形
成される。真性非晶質シリコン層１４はドナーやアクセ
プタとなる不純物をほとんど含んでおらず、主として薄
膜トランジスタの活性層となるものである。不純物ドー
プ非晶質シリコン層１５（ｎ＋　非晶質シリコン層）は
リン等のドナーやアクセプタとなる不純物を適量含んで
おり、主としてオーミックコンタクトのために用いられ
るものである。これらのゲート絶縁層１３、真性非晶質
シリコン層１４および不純物ドープ非晶質シリコン層１
５は、いずれも透光性である。フォトレジスト１６には
ポジ型のものを用いる。反射板１７は金属材料を用いて
構成され、紫外線を反射するものである。ソース配線１
８および画素電極１９はＩＴＯ（インジウム　　ティン
オキサイド）等の透明導電層を用いて形成される。ここ
でいうソース配線とは、各トランジスタのソース同志を
接続する狭義のソース配線のほか、各トランジスタのソ
ース電極も含んだ総称である。また、ここでいう画素電
極とは、各トランジスタのドレインに接続された狭義の
画素電極のほか、各トランジスタのドレイン電極も含ん
だ総称である。

【００１８】以下、図２（Ａ）〜（Ｈ）、図３（Ａ）〜
（Ｈ）および図４（Ａ）〜（Ｈ）にしたがって製造方法
（製造工程）の説明をする。

【００１９】（Ａ）透光性基板１１上にゲート配線パタ
ーン１２を形成する。ゲート配線１２パターンの一部に
は、所定の線幅のくびれ部１２ａを設ける（図１参照）
。ゲート絶縁層１３、真性非晶質シリコン層１４、不純
物ドープ非晶質シリコン層１５（ｎ＋　非晶質シリコン
層）を、プラズマＣＶＤ法を用いて順次堆積する。

【００２０】（Ｂ）不純物ドープ非晶質シリコン層１５
上に、ポジ型のフォトレジスト１６を塗布する。引き続
き、反射板上１７上に透光性基板１１をのせ、透光性基
板１１の裏面側からフォトレジスト１６に適量の紫外線
を照射し、フォトレジスト１６を露光する。ゲート配線
１２は紫外線を透過させないため、ゲート配線パターン
１２上部のフォトレジスト１６は露光されない。

【００２１】（Ｃ）フォトレジスト１６を現像して、ゲ
ート配線パターン１２と略同一平面形状の第１フォトレ
ジストパターン１６ａを形成する。

【００２２】（Ｄ）反射板上１７上に透光性基板１１を
のせ、透光性基板１１の裏面側から第１フォトレジスト
パターン１６ａに適量の紫外線を照射し、第１フォトレ
ジストパターン１６ａを露光する。このとき、反射板１
７の表面状態、反射板１７と第１フォトレジストパター
ン１６ａとの間隔、紫外線の照射量等を適当に選定する
ことにより、主として反射板１７で反射される紫外線に
より第１フォトレジストパターン１６ａのエッジ近傍が
数μｍの幅で露光される。

【００２３】（Ｅ）第１フォトレジストパターン１６ａ
を現像することにより、工程（Ｄ）で露光された第１フ
ォトレジストパターン１６ａのエッジ近傍が数μｍの幅
で除去される。その結果、第１フォトレジストパターン
１６ａを数μｍの幅で縮小した第２フォトレジストパタ
ーン１６ｂが形成される。このときの縮小幅を“Ｗ”と
した場合、ゲート配線１２のくびれ部１２ａの幅を“２
Ｗ”よりも狭くすれば、くびれ部１２ａの上部のフォト
レジストをすべて除去することができる（図１および図
４参照）。

【００２４】（Ｆ）第２フォトレジストパターン１６ｂ
をマスクとして、真性非晶質シリコン層１４および不純
物ドープ非晶質シリコン層１５をエッチングする。その
結果、ゲート配線パターン１２をほぼ“Ｗ”の幅で縮小
した真性非晶質シリコン層パターン１４ａおよび不純物
ドープ非晶質シリコン層パターン１５ａが形成される。また、ゲート配線パターン１２のくびれ部１２ａの上部
では、真性非晶質シリコン層１４および不純物ドープ非
晶質シリコン層１５はすべて除去される。

【００２５】（Ｇ）第２フォトレジストパターン１６ｂ
を除去した後、透明導電層を全面に堆積し、この透明導
電層を選択的に除去してソース配線１８および画素電極
１９を同時に形成する。

【００２６】（Ｈ）ソース配線１８および画素電極１９
をマスクとして不純物ドープ非晶質シリコン層パターン
１５ａをエッチングする。このとき、エッチング部にお
ける不純物ドープ非晶質シリコン層を完全に除去する必
要があるので、若干のオーバーエッチングを行う。その
結果、真性非晶質シリコン層も若干エッチングされ、真
性非晶質シリコン層パターン１４ｂが形成されるととも
に、ソース・ドレイン１５ｂが形成される。

【００２７】以上のようにして、図１、図２（Ｈ）、図
３（Ｈ）および図４（Ｈ）に示すような薄膜トランジス
タアレイ装置が作成される。図１の斜線で示した部分が
真性非晶質シリコン層が形成されている領域であるが、
ゲート配線パターン１２にくびれ部１２ａを設けたため
、トランジスタ部の非晶質シリコン層が他の部分から分
離される。

【００２８】なお、上記実施例では、第２フォトレジス
トパターン１６ｂを形成した後に真性非晶質シリコン層
１４および不純物ドープ非晶質シリコン層１５をエッチ
ングしたが、第１フォトレジストパターン１６ａをマス
クとして真性非晶質シリコン層１４および不純物ドープ
非晶質シリコン層１５をドライエッチングし、その後に
上記（Ｄ）および（Ｅ）の工程と同様の工程で第２フォ
トレジストパターン１６ｂを形成し、この第２フォトレ
ジストパターン１６ｂをマスクとして再度真性非晶質シ
リコン層１４および不純物ドープ非晶質シリコン層１５
をエッチングしてもよい。このような方法を用いても、
図１、図２（Ｈ）、図３（Ｈ）および図４（Ｈ）に示す
ような薄膜トランジスタアレイ装置が作成される。

【００２９】第２実施例図５は第２実施例を示したものであり、薄膜トランジス
タアレイ装置を示した平面図である。製造方法は第１実
施例で述べた方法と同様であり、構成要素も第１実施例
とほぼ同様であるため、第１実施例（図１〜図４）と同
様の構成要素には同一番号を付し、説明を省略する。

【００３０】本実施例では、ゲート配線パターン１２に
開口部１２ｂを設けている。そして、第１実施例で述べ
たように、第１フォトレジストパターンに対する第２フ
ォトレジストパターンの縮小幅を“Ｗ”とした場合、ゲ
ート配線パターン１２の外側エッジとこの外側エッジに
対向する開口部１２ｂの対向エッジとの間隔、および互
いに隣り合った開口部１２ｂの対向エッジ同志の間隔を
、いずれも“２Ｗ”よりも小さくしたものである。図５
の斜線で示した部分が真性非晶質シリコン層が形成され
ている領域であるが、ゲート配線パターン１２に開口部
１２ｂを設けたため、上記各エッジで挾まれは部分の真
性非晶質シリコン層が除去され、トランジスタ部の非晶
質シリコン層が他の部分から分離される。

【００３１】第３実施例図６は第３実施例を示したものであり、薄膜トランジス
タアレイ装置を示した平面図である。製造方法は第１実
施例で述べた方法と同様であり、構成要素も第１実施例
とほぼ同様であるため、第１実施例（図１〜図４）と同
様の構成要素には同一番号を付し、説明を省略する。

【００３２】本実施例も第２実施例と同様に、ゲート配
線パターン１２に開口部１２ｂを設けたものであり、第
２実施例とほぼ同様な構成となっている。図６の斜線で
示した部分が真性非晶質シリコン層が形成されている領
域であるが、開口部１２ｂを設けたことにより、互いに
隣り合ったソース配線間に寄生トランジスタが形成され
ない。

【００３３】第４実施例図７〜図１０は第４実施例を示したものである。図７は
薄膜トランジスタアレイ装置を示した平面図である。図
８、図９および図１０は、図７に示した薄膜トランジス
タアレイ装置の製造工程を示したものであり、図８は図
７のＶＩＩＩ−ＶＩＩＩに沿った断面図、図９は図７の
ＩＸ−ＩＸに沿った断面図、図１０は図７のＸ　−Ｘ　
に沿った断面図である。

【００３４】以下、図７〜図１０における構成要素の説
明を行う。透光性基板３１はガラス等の透光性部材を用
いて構成される。ゲート配線パターン３２はクロム等の
遮光性金属を用いて形成される。ここでいうゲート配線
とは、各トランジスタのゲート同志を接続する狭義のゲ
ート配線のほか、各トランジスタのゲート電極も含んだ
総称である。ゲート絶縁層３３は窒化シリコンを用いて
形成される。真性非晶質シリコン層３４はドナーやアク
セプタとなる不純物をほとんど含んでおらず、主として
薄膜トランジスタの活性層となるものである。保護絶縁
層３５は窒化シリコンを用いて形成される。これらのゲ
ート絶縁層３３、真性非晶質シリコン層３４および保護
絶縁層３５は、いずれも透光性である。フォトレジスト
３６にはポジ型のものを用いる。反射板３７は金属材料
を用いて構成され、紫外線を反射するものである。不純
物ドープ非晶質シリコン層（ｎ＋　非晶質シリコン層）
３８はリン等のドナーやアクセプタとなる不純物を適量
含んでおり、主としてオーミックコンタクトのために用
いられるものである。金属層３９はチタン等を用いて形
成される。ソース配線４０および画素電極４１はＩＴＯ
（インジウム　　ティンオキサイド）等の透明導電層を
用いて形成される。

【００３５】以下、図８（Ａ）〜（Ｈ）、図９（Ａ）〜
（Ｈ）および図１０（Ａ）〜（Ｈ）にしたがって製造方
法（製造工程）の説明をする。

【００３６】（Ａ）透光性基板３１上にゲート配線パタ
ーン３２を形成する。ゲート配線パターン３２の一部に
は、所定の線幅のくびれ部３２ａを設ける（図７参照）
。ゲート絶縁層３３、真性非晶質シリコン層３４、保護
絶縁層３５を、プラズマＣＶＤ法を用いて順次堆積する
。

【００３７】（Ｂ）保護絶縁層３５上に、ポジ型のフォ
トレジスト３６を塗布する。引き続き、反射板上３７上
に透光性基板３１をのせ、透光性基板３１の裏面側から
フォトレジスト３６に適量の紫外線を照射し、フォトレ
ジスト３６を露光する。ゲート配線パターン３２は紫外
線を透過させないため、ゲート配線パターン３２上部の
フォトレジスト３６は露光されない。

【００３８】（Ｃ）フォトレジスト３６を現像して、ゲ
ート配線パターン３２と略同一平面形状の第１フォトレ
ジストパターン３６ａを形成する。

【００３９】（Ｄ）反射板上３７上に透光性基板３１を
のせ、透光性基板３１の裏面側から第１フォトレジスト
パターン３６ａに適量の紫外線を照射し、第１フォトレ
ジストパターン３６ａを露光する。このとき、反射板３
７の表面状態、反射板３７と第１フォトレジストパター
ン３６ａとの間隔、紫外線の照射量等を適当に選定する
ことにより、主として反射板３７で反射される紫外線に
より第１フォトレジストパターン３６ａのエッジ近傍が
数μｍの幅で露光される。

【００４０】（Ｅ）第１フォトレジストパターン３６ａ
を現像することにより、工程（Ｄ）で露光された第１フ
ォトレジストパターン３６ａのエッジ近傍が数μｍの幅
で除去される。その結果、第１フォトレジストパターン
３６ａを数μｍの幅で縮小した第２フォトレジストパタ
ーン３６ｂが形成される。このときの縮小幅を“Ｗ”と
した場合、ゲート配線パターン３２のくびれ部３２ａの
幅を“２Ｗ”よりも狭くすれば、くびれ部３２ａの上部
のフォトレジストをすべて除去することができる（図７
および図１０参照）。

【００４１】（Ｆ）第２フォトレジストパターン３６ｂ
をマスクとして、保護絶縁層３５をエッチングする。そ
の結果、ゲート配線パターン３２をほぼ“Ｗ”の幅で縮
小した保護絶縁層パターン３５ａが形成される。また、
ゲート配線パターン３２のくびれ部３２ａの上部では、
保護絶縁層３５はすべて除去される。

【００４２】（Ｇ）第２フォトレジストパターン３６ｂ
を除去した後、不純物ドープ非晶質シリコン層３８およ
び金属層３９を全面に堆積する。この金属層を選択的に
除去してソース・ドレイン電極３９ａを形成し、このソ
ース・ドレイン電極３９ａをマスクとして不純物ドープ
非晶質シリコン層３８をエッチングし、ソース・ドレイ
ン３８ａを形成する。

【００４３】（Ｈ）透明導電層を全面に形成し、これを
選択的に除去してソース配線４０および画素電極４１を
形成する。

【００４４】以上のようにして、図７、図８（Ｈ）、図
９（Ｈ）および図１０（Ｈ）に示すような薄膜トランジ
スタアレイ装置が作成される。図７の斜線で示した部分
が真性非晶質シリコン層が形成されている領域であるが
、ゲート配線パターン３２にくびれ部３２ａを設けたた
め、トランジスタ部の非晶質シリコン層３４が実質的に
他の部分から分離される。

【００４５】上記実施例では第２フォトレジストパター
ン３６ｂを形成した後に保護絶縁層３５をエッチングし
たが、第１フォトレジストパターン３６ａをマスクとし
て保護絶縁層３５をエッチングし、その後に上記（Ｄ）
および（Ｅ）の工程と同様の工程で第２フォトレジスト
パターン３６ｂを形成し、この第２フォトレジストパタ
ーン３６ｂをマスクとして再度保護絶縁層３５をエッチ
ングしてもよい。このような方法を用いても、図７、図
８（Ｈ）、図９（Ｈ）および図１０（Ｈ）に示すような
薄膜トランジスタアレイ装置が作成される。

【００４６】第５実施例図１１は第５実施例を示したものであり、薄膜トランジ
スタアレイ装置を示した平面図である。製造方法は第４
実施例で述べた方法と同様であり、構成要素も第４実施
例とほぼ同様であるため、第４実施例（図７〜図１０）
と同様の構成要素には同一番号を付し、説明を省略する
。

【００４７】本実施例では、ゲート配線パターン３２に
開口部３２ｂを設けている。そして、第５実施例で述べ
たように、第１フォトレジストパターンに対する第２フ
ォトレジストパターンの縮小幅を“Ｗ”とした場合、ゲ
ート配線パターン３２の外側エッジとこの外側エッジに
対向する開口部３２ｂの対向エッジとの間隔、および互
いに隣り合った開口部３２ｂの対向エッジ同志の間隔を
、いずれも“２Ｗ”よりも小さくしたものである。図７
の斜線で示した部分が真性非晶質シリコン層が形成され
ている領域であるが、ゲート配線パターン３２に開口部
３２ｂを設けたため、上記各エッジで挾まれは部分の真
性非晶質シリコン層が除去され、トランジスタ部の非晶
質シリコン層が実質的に他の部分から分離される。

【００４８】第６実施例図１２は第６実施例を示したものであり、薄膜トランジ
スタアレイ装置を示した平面図である。製造方法は第４
実施例で述べた方法と同様であり、構成要素も第４実施
例とほぼ同様であるため、第４実施例（図７〜図１０）
と同様の構成要素には同一番号を付し、説明を省略する
。

【００４９】本実施例も第５実施例と同様に、ゲート配
線パターン３２に開口部３２ｂを設けたものであり、第
５実施例とほぼ同様な構成となっている。図１２の斜線
で示した部分が真性非晶質シリコン層が形成されている
領域であるが、開口部３２ｂを設けたことにより、互い
に隣り合ったソース配線間に寄生トランジスタが形成さ
れない。

【００５０】

【発明の効果】本発明では、遮光性薄膜パターンに第１
遮光部よりも遮光幅が狭い第２遮光部を設けたため、新
たなフォトマスクを追加することなく、不要な透光性薄
膜の除去が可能となる。

【図面の簡単な説明】

【図１】第１実施例を示した平面図である。

【図２】第１実施例の製造工程を示したものであり、図
１のＩＩ−ＩＩに沿った断面図である。

【図３】第１実施例の製造工程を示したものであり、図
１のＩＩＩ　−ＩＩＩ　に沿った断面図である。

【図４】第１実施例の製造工程を示したものであり、図
１のＩＶ−ＩＶに沿った断面図である。

【図５】第２実施例を示した平面図である。

【図６】第３実施例を示した平面図である。

【図７】第４実施例を示した平面図である。

【図８】第４実施例の製造工程を示したものであり、図
７のＸＩＩＩ−ＸＩＩＩに沿った断面図である。

【図９】第４実施例の製造工程を示したものであり、図
７のＩＸ−ＩＸに沿った断面図である。

【図１０】第４実施例の製造工程を示したものであり、
図７のＸ　−Ｘ　に沿った断面図である。

【図１１】第５実施例を示した平面図である。

【図１２】第６実施例を示した平面図である。

【図１３】従来例を示した平面図である。

【図１４】従来例の製造工程を示したものであり、図１
３のＩＸＶ　−ＩＸＶ　に沿った断面図である。

【符号の説明】

１１、３１……透光性基板１２、３２……遮光性薄膜パターン（配線パターン）１
２ａ、３２ａ……くびれ部１２ｂ、３２ｂ……開口部１４、１５、３５……透光性薄膜１６、３６……フォトレジスト

Claims

【特許請求の範囲】

【請求項１】　　透光性基板の表面側に、第１遮光部の
遮光幅が第２遮光部の遮光幅よりも広い遮光性薄膜パタ
ーンを形成する工程と、上記遮光性薄膜パターンが形成
された上記透光性基板の表面側に透光性薄膜を形成する
工程と、上記透光性薄膜上にフォトレジストを形成する
工程と、上記透光性基板の裏面側から上記フォトレジス
トを露光する工程と、露光された上記フォトレジストを
現像して、上記遮光性薄膜パターンに対応した第１フォ
トレジストパターンを形成する工程と、上記透光性基板
の裏面側から上記第１フォトレジストパターンを露光す
る工程と、露光された上記第１フォトレジストパターン
を現像して、上記第１フォトレジストパターンを縮小し
た第２フォトレジストパターンを形成する工程と、上記
第２フォトレジストパターンをマスクとして上記透光性
薄膜をエッチングすることにより、上記第１遮光部の上
部では上記透光性薄膜を残し、かつ上記第２遮光部の上
部では上記透光性薄膜をすべて除去する工程とからなる
薄膜パタ−ンの形成方法。
【請求項２】　　上記遮光性薄膜パターンは配線パター
ンである請求項１に記載の薄膜パターンの形成方法。
【請求項３】　　上記第２遮光部は上記配線パターンの
一部に設けたくびれ部である請求項２に記載の薄膜パタ
ーンの形成方法。
【請求項４】　　上記第２遮光部は上記配線パターンの
一部に設けた開口部と上記配線パターンのエッジ部とで
挟まれた部分である請求項２に記載の薄膜パターンの形
成方法。
【請求項５】　　透光性基板の表面側に、第１遮光部の
遮光幅が第２遮光部の遮光幅よりも広い遮光性薄膜パタ
ーンを形成する工程と、上記遮光性薄膜パターンが形成
された上記透光性基板の表面側に透光性薄膜を形成する
工程と、上記透光性薄膜上にフォトレジストを形成する
工程と、上記透光性基板の裏面側から上記フォトレジス
トを露光する工程と、露光された上記フォトレジストを
現像して、上記遮光性薄膜パターンに対応した第１フォ
トレジストパターンを形成する工程と、上記第１フォト
レジストパターンをマスクとして上記透光性薄膜をエッ
チングする第１エッチング工程と、上記第１エッチング
工程の後、上記透光性基板の裏面側から上記第１フォト
レジストパターンを露光する工程と、露光された上記第
１フォトレジストパターンを現像して、上記第１フォト
レジストパターンを縮小した第２フォトレジストパター
ンを形成する工程と、上記第２フォトレジストパターン
をマスクとして上記透光性薄膜パターンをエッチングす
ることにより、上記第１遮光部の上部では上記透光性薄
膜を残し、かつ上記第２遮光部の上部では上記透光性薄
膜をすべて除去する第２エッチング工程とからなる薄膜
パタ−ンの形成方法。
【請求項６】　　上記遮光性薄膜パターンは配線パター
ンである請求項５に記載の薄膜パターンの形成方法。
【請求項７】　　上記第２遮光部は上記配線パターンの
一部に設けたくびれ部である請求項６に記載の薄膜パタ
ーンの形成方法。
【請求項８】　　上記第２遮光部は上記配線パターンの
一部に設けた開口部と上記配線パターンのエッジ部とで
挟まれた部分である請求項６に記載の薄膜パターンの形
成方法。