KR100670042B1 - 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 - Google Patents

액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 Download PDF

Info

Publication number
KR100670042B1
KR100670042B1 KR1019990033090A KR19990033090A KR100670042B1 KR 100670042 B1 KR100670042 B1 KR 100670042B1 KR 1019990033090 A KR1019990033090 A KR 1019990033090A KR 19990033090 A KR19990033090 A KR 19990033090A KR 100670042 B1 KR100670042 B1 KR 100670042B1
Authority
KR
South Korea
Prior art keywords
pattern
thin film
conductor layer
film transistor
liquid crystal
Prior art date
Application number
KR1019990033090A
Other languages
English (en)
Other versions
KR20010017526A (ko
Inventor
공향식
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1019990033090A priority Critical patent/KR100670042B1/ko
Publication of KR20010017526A publication Critical patent/KR20010017526A/ko
Application granted granted Critical
Publication of KR100670042B1 publication Critical patent/KR100670042B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate

Abstract

기판 위에 게이트선 및 게이트 패드를 포함하는 게이트 배선을 형성하고, 게이트 절연막, 반도체층, ITO 막 및 도전체층을 차례로 증착한다. 감광막을 도포하고 마스크를 이용하여 노광한 후, 현상하여 감광막 패턴을 형성한다. 마스크는 노광기의 해상도보다 작은 패턴이나 슬릿(slit)이 형성되어 있거나 또는 반투명막이 있는 마스크를 이용하며, 감광막 패턴 중에서 소스 전극과 드레인 전극 사이에 위치한 제1 부분은 데이터 배선 및 화소 전극이 형성될 부분에 위치한 제2 부분보다 두께가 작게 되도록 하고, 기타 부분의 감광막은 모두 제거하거나 두께가 가장 작게 형성한다. 이어, 기타 부분의 도전체층, ITO 막, 반도체층을 식각하여 그 하부의 게이트 절연막이 드러나도록 하는데, 기타 부분에 감광막이 남아 있다면 감광막을 제거한 후 실시한다. 다음, 에치 백(etch back) 방식으로 채널부의 감광막 패턴을 제거하고 감광막 패턴을 마스크로 소스/드레인용 도전체 패턴 및 ITO 패턴을 식각하여 하부의 반도체 패턴을 드러낸다. 남아 있는 감광막 패턴을 제거하고 보호 절연막을 증착한 다음, 보호 절연막 및 게이트 절연막, 도전체층을 식각하여 게이트 패드, 데이터 패드를 드러내는 개구 패턴을 형성하고, 화소 전극을 드러낸다.
3매 마스크, 슬릿, 미세 패턴

Description

액정 표시 장치용 박막 트랜지스터 기판의 제조 방법{a manufacturing method of a thin film transistor array panel for a liquid crystal display}
도 1은 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도이고,
도 2a 및 도 2b는 각각 도 1에 도시한 박막 트랜지스터 기판을 Ⅱa-Ⅱa´선 및 Ⅱb-Ⅱb´선을 따라 잘라 도시한 단면도이고,
도 3은 본 발명의 실시예에 따라 제조하는 첫 단계에서의 박막 트랜지스터 기판의 배치도이고,
도 4a 및 도 4b는 각각 도 3에서 Ⅳa-Ⅳa´선 및 Ⅳb-Ⅳb´선을 따라 잘라 도시한 단면도이며,
도 5a 및 도 5b는 각각 도 3에서 Ⅳa-Ⅳa´선 및 Ⅳb-Ⅳb´선을 따라 잘라 도시한 단면도로서, 도 4a 및 도 4b 다음 단계에서의 단면도이고,
도 6a 및 도 6b는 각각 도 3에서 Ⅳa-Ⅳa´선 및 Ⅳb-Ⅳb´선을 따라 잘라 도시한 단면도로서, 도 5a 및 도 5b 다음 단계에서의 단면도이고,
도 7a 및 도 7b는 각각 도 3에서 Ⅳa-Ⅳa´선 및 Ⅳb-Ⅳb´선을 따라 잘라 도시한 단면도로서, 도 6a 및 도 6b 다음 단계에서의 단면도이고,
도 8은 도 7a 및 도 7b 다음 단계에서의 박막 트랜지스터 기판의 배치도이 고,
도 9a 및 도 9b는 각각 도 8에서 Ⅸa-Ⅸa´선 및 Ⅸb-Ⅸb´선을 따라 잘라 도시한 단면도이다.
본 발명은 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에 관한 것이다
액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중의 하나로서, 두 개의 기판 사이에 액정이 주입되어 있고 두 기판에 각각 형성되어 있는 전극에 인가되는 전압에 의해 액정이 움직이는 구조로 되어 있다. 두 기판 중 하나는 박막 트랜지스터를 포함하는 기판으로, 박막을 형성하고 사진 식각하는 공정을 여러 회 반복함으로써 만들어진다. 이 공정에서 박막을 식각할 때 사용되는 마스크의 수가 공정 수를 대표하는데, 마스크의 수에 따라 제조 비용에 큰 차이가 있다. 현재는 통상 5장 또는 6장의 마스크가 사용되고 있으나, 생산 비용을 감소시키기 위해서는 마스크의 수를 적게 하는 것이 바람직하다.
본 발명이 이루고자 하는 기술적 과제는 액정 표시 장치용 박막 트랜지스터 기판을 제조할 때 마스크 수를 줄일 수 있는 방법을 제시하는 것이다.
본 발명이 이루고자 하는 다른 기술적 과제는 3장의 마스크를 이용하여 데이 터선이 단선되는 것을 방지할 수 있는 액정 표시 장치용 박막 트랜지스터 기판을 제조하는 방법을 제시하는 것이다.
본 발명이 이루고자 하는 다른 기술적 과제는 화소 전극과 드레인 전극 간의 접촉구에서 단차로 인하여 발생되는 단선 불량을 방지할 수 있는 액정 표시 장치용 박막 트랜지스터 기판을 제조하는 방법을 제시하는 것이다.
본 발명에 따른 박막 트랜지스터 기판의 제조 방법에서는 데이터 배선 및 화소 전극, 반도체 패턴을 하나의 마스크를 이용하여 형성하므로, 박막 트랜지스터 기판의 제작 공정 수를 줄일 수 있다.
본 발명은 기판 위에 사진 식각 공정을 이용하여 다수의 게이트선 및 게이트 패드를 포함하는 게이트 배선을 형성한 다음, 게이트 배선을 덮는 게이트 절연막을 증착하고, 그 위에 반도체층과 제1 도전체층을 증착한다. 제1 도전체층 위에 위치에 따라 두께가 다른 감광막 패턴을 형성한 후, 감광막 패턴을 이용한 제2 사진 식각 공정으로 제1 도전체층 및 반도체층을 식각하여 데이터선과 소스 및 드레인 전극, 화소 전극, 데이터 패드, 그리고 반도체 패턴을 형성한다. 보호 절연막을 증착하고 제3 사진 식각 공정을 이용하여 게이트 패드, 데이터 패드를 드러내는 제1 및 제2 개구 패턴을 형성하여 액정 표시 장치용 박막 트랜지스터 기판을 제조한다.
여기서 감광막 패턴은 소스 전극 및 드레인 전극 사이에 위치하며 제1 두께를 가지는 제1 부분과 제1 두께보다 두꺼운 두께를 가지는 제2 부분 및 제1 부분보다 두께가 작은 제3 부분으로 이루어진다.
본 발명에서는 반도체층과 제1 도전체층의 사이에 제2 도전체층을 증착하는 단계를 더 포함하며, 제2 사진 식각 공정에서 제2 도전체층을 제1 도전체층과 함께 식각할 수 있다.
이때, 제2 도전체층은 투명 도전 물질로 이루어질 수 있다.
한편, 제3 사진 식각 공정에서 화소 전극을 드러내는 제3 개구 패턴을 형성하며, 제2 및 제3 개구 패턴을 통하여 드러난 화소 전극의 제1 도전체층 및 데이터 패드의 제1 도전체층을 식각하는 단계를 더 포함하는 것이 가능하다.
감광막 패턴의 제3 부분에 해당하는 도전체층 및 반도체층을 식각한 다음, 감광막 패턴의 제1 부분을 제거하고 제거된 제1 부분 하부의 도전체층을 식각하여 소스 전극 및 드레인 전극을 분리하는 단계를 더 포함할 수도 있다.
본 발명에서 반도체층은 비정질 규소로 이루어지며 반도체층의 두께는 500Å이하인 것이 바람직하고, 비정질 규소로 이루어진 반도체층을 레이저 결정화할 수도 있다.
소스 전극 및 드레인 전극 형성 후, 반도체 패턴 표면을 산화시키는 것이 바람직하며, 산화 방법은 플라스마를 이용할 수 있다.
그러면, 첨부한 도 1 내지 도 2b를 참고로 하여 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 구조에 대하여 상세하게 설명한다.
도 1은 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도이고, 도 2a 및 도 2b는 각각 도 1에 도시한 박막 트랜지스터 기판을 Ⅱa-Ⅱa´선 및 Ⅱb-Ⅱb´선을 따라 잘라 도시한 단면도이다.
먼저, 절연 기판(10) 위에 서로 나란한 다수의 게이트선(21)과 게이트선(21)의 끝에 연결되어 있으며 외부로부터의 주사 신호를 인가 받기 위한 게이트 패드(22)를 포함하는 게이트 배선이 형성되어 있다. 여기에서 게이트선(21)의 일부는 박막 트랜지스터의 게이트 전극이 된다.
게이트선(21) 및 게이트 패드(22)는 상부에 형성된 게이트 절연막(30)으로 덮여 있으며, 게이트 절연막(30) 위에는 박막 트랜지스터의 채널부(게이트 전극 위에 위치한 부분)를 이루는 반도체 패턴(41)이 형성되어 있다.
반도체 패턴(41)의 상부에는 ITO(indium-tin-oxide)와 같은 투명 도전 물질로 화소 전극(51) 및 데이터선부의 ITO 패턴(52), 데이터 패드(53)가 형성되어 있다. 화소 전극(51)의 윗부분은 게이트선(21)과 중첩되어 있다.
반도체 패턴(41)은 채널부를 제외하고 상부의 화소 전극(51)과 ITO 패턴(52) 및 데이터 패드(53)와 거의 같은 형태를 이루고 있으나, 가장자리가 이들보다 바깥쪽으로 형성되어 있다.
게이트선(21)과 교차하는 데이터선(61)이 반도체 패턴(41) 위에 형성되어 있고, 데이터선(61)으로부터 이어진 소스 전극(62)과 박막 트랜지스터의 채널을 사이에 두고 소스 전극(62)의 맞은 편에 있는 드레인 전극(63)이 게이트선(21) 상부 반도체 패턴(41) 위에 형성되어 있다. 데이터선(61)과 소스 전극(62)은 ITO 패턴(52)의 상부에 ITO 패턴(52)과 동일한 형태를 가지며, 드레인 전극(63)은 화소 전극(51)의 윗부분 일부와 겹쳐져 있다. 데이터 배선(61, 62, 63)은 건식 식각이 가능한 Mo, MoW, Ti, Ta, Al 등이나 이들의 합금으로 형성할 수 있다.
데이터 배선(61, 62, 63) 위에는 보호 절연막(70)이 형성되어 있으며, 보호 절연막(70)에는 화소 전극(51) 및 게이트 패드(22), 데이터 패드(53)를 드러내는 개구 패턴이 형성되어 있다. 화소 전극(51)을 드러내는 개구 패턴은 화소 전극(51)보다 크게 형성되어 있으며, 화소 전극(51) 윗부분의 드레인 전극(63) 및 게이트선(21)과 겹치는 부분은 드러나지 않는다. 화소 전극(51)은 상부의 보호 절연막(70)과 화소부의 도전체 패턴(65)이 제거되어 드러나 있다. 게이트 패드(22)는 상부의 보호 절연막(70) 및 게이트 절연막(30)이 식각되어 드러나 있고, 데이터 패드(53)는 보호 절연막(70) 및 데이터 패드부 도전체 패턴(64)이 식각되어 ITO로만 형성되어 있다.
그러면, 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에 대하여 도 3 내지 도 9b와 앞서의 도 1 내지 도 2b를 참고로 하여 상세히 설명한다.
먼저, 도 3 내지 도 4b에 도시한 바와 같이, 기판(10) 위에 금속 따위의 도전체층을 증착하고 사진 식각하여 게이트선(21) 및 게이트 패드(22)를 포함하는 게이트 배선을 형성한다.
다음, 도 5a 및 도 5b에 도시된 바와 같이, 게이트 배선(21, 22) 상부에 게이트 절연막(30), 반도체층(40)을 화학 기상 증착법으로 연속 증착하고, 이어 ITO 막(50) 및 금속과 같은 도전체층(60)을 차례로 증착한다. 반도체층(40)은 비정질 규소 따위로 만들어지며 상부의 ITO 막(50)과 접촉 특성을 좋게 하기 위하여 플라스마 처리로 반도체층(40) 표면에 인(Phosphorus)과 같은 불순물을 포함하도록 할 수도 있다. 플라스마 처리 방법으로는 PECVD(plasma enhanced chemical vapor deposition)로 형성된 인 플라즈마에 반도체층(40)을 노출시키거나 이온 샤워(ion shower) 방법 등을 이용할 수 있다. 다음, 감광막을 도포하고 마스크를 이용하여 노광한 후, 현상하여 감광막 패턴(91, 92)을 형성한다. 이때, 광기의 해상도보다 작은 패턴이나 슬릿(slit)이 형성되어 있거나 또는 반투명막이 있는 마스크를 이용하여, 감광막 패턴(91, 92) 중에서 박막 트랜지스터의 채널부(C), 즉 도 1에서 소스 전극(62)과 드레인 전극(63) 사이에 위치한 부분의 감광막 패턴(92)은 도 1에서 데이터 배선(61, 62, 63) 및 화소 전극(51)이 형성될 부분(A)에 위치한 감광막 패턴(91)보다 두께가 작게 되도록 하며, 기타 부분(B)의 감광막은 모두 제거하거나 두께가 가장 작게 형성한다.
이어, 감광막 패턴(90) 및 그 하부의 막들, 즉 도전체층(60), ITO 막(50), 반도체층(40)에 대한 식각을 실시한다. 이때, 화소부 및 데이터 배선부(A)에는 데이터 배선용 도전체층(60)과 그 하부의 막들이 그대로 남아 있고, 채널부(C)에는 반도체층(40)까지 남아야 하며, 나머지 부분(B)에는 위의 세 층(60, 50, 40)이 모두 제거되어 게이트 절연막(30)이 드러나야 한다.
먼저, 도 6a 및 도 6b에 도시된 바와 같이, 기타 부분(B)의 도전체층(60), ITO 막(50), 반도체층(40)을 제거하여 그 하부의 게이트 절연막(30)이 드러나도록 한다. 이때, 가타 부분(B)에 감광막이 남아 있다면 감광막을 일단 제거한 후 그 아래의 막(40, 50, 60)을 식각하여야 한다. A, C 부분의 감광막은 그 아래의 막들이 식각되지 않도록 보호하는 역할을 한다. 그러면, 소스/드레인용 도전체 패턴(66)과 ITO 패턴(56), 그리고 반도체 패턴(41)이 형성된다.
다음, 도 7a 및 도 7b에 도시된 바와 같이 에치 백(etch back) 방식으로 채널부(C)의 감광막 패턴(92)을 제거하여 그 하부의 도전체 패턴(66)이 드러나도록 한다. 이때, 화소부 및 데이터 배선부(A)에 있는 감광막 패턴(91)의 두께가 작아질뿐 아니라 양쪽 가장자리도 식각되어 도전체 패턴(66)보다 작아지게 된다.
다음, 감광막 패턴(91)을 마스크로 소스/드레인용 도전체 패턴(66) 및 ITO 패턴(56)을 식각하여 하부의 반도체 패턴(41)을 드러낸다.
그런데, 도전체 패턴(66)이나 ITO 패턴(56)이 완전히 제거되지 않고 채널부(C)의 반도체 패턴(41) 표면에 일부 남아있을 수 있으며, 이는 박막 트랜지스터의 특성을 저하시키는 요인이 된다. 이를 방지하기 위해 플라스마를 이용하여 채널부(C)의 반도체 패턴(41) 표면에 얇은 산화막(도시하지 않음)을 형성하고, 그 산화막 내부에 도전 물질을 포함하도록 한다. 반도체 패턴(41) 표면에 형성된 산화막은 약간의 도전 물질이 있더라도 박막 트랜지스터의 특성에 큰 영향을 미치지 않는다.
다음, 도 8 내지 도 9b에 도시한 바와 같이, 남아 있는 감광막 패턴(91)을 제거하면 데이터선(61)과 소스 전극(62), 드레인 전극(63)이 드러나며, 데이터선(61) 끝에는 데이터 패드부 도전체 패턴(64)이, 그리고 화소부에는 드레인 전극(63)과 연결되어 있는 도전체 패턴(65)이 드러나게 되고, 그 하부에 데이터선부 ITO 패턴(52)과 데이터 패드(53), 화소 전극(51)이 존재한다. 여기서 데이터선(61) 및 소스 전극(62)은 데이터선부 ITO 패턴(52)과, 데이터 패드부 도전 체 패턴(64)은 데이터 패드(53)와, 그리고 드레인 전극(63) 및 화소부 도전체 패턴(65)은 화소 전극(51)과 동일한 형태를 갖는다.
다음, 앞서 도 1 내지 도 2b에 도시된 바와 같이 보호 절연막(70)을 증착하고 제3 사진 식각 공정을 이용하여 게이트 절연막(30)과 함께 패터닝하여 게이트 패드(22)를 드러내는 개구 패턴(C2)을 형성한 후, 계속해서 드러난 도전체 패턴(64)까지 식각하여 화소 전극(51)과 데이터 패드(53)를 드러내는 개구 패턴(C3, C1)을 형성한다.
이와 같이 본 발명에서는 3장의 마스크를 이용하여 박막 트랜지스터 기판을 제작할 수 있다.
그런데, 본 발명에 따른 박막 트랜지스터 기판에서는 화소 전극(51) 하부에 반도체 패턴(41)이 형성되어 있으므로, 화소 전극(51)을 통과하는 빛의 투과도가 저하된다. 투과도가 저하되는 것을 감소시키기 위해 반도체 패턴(41)의 막 두께를 얇게 해야 하는데, 반도체 패턴(41)의 두께를 500Å 이하로 하면 투과도의 저하를 감소시킬 수 있다. 또한 반도체층(40)이 결정화되면 결정화되지 않았을 때보다 투과도가 좋아지므로 반도체층(40)을 증착한 후 반도체층(40)을 레이저 결정화하여 투과도의 저하를 감소시킬 수 있다.
위의 실시예에서는 투과형 액정 표시 장치에 대해서만 설명하였으나, 반사형 액정 표시 장치의 경우에도 본 발명을 적용할 수 있다. 반사형의 경우 ITO막(50) 대신 불투명한 금속층을 사용할 수도 있고, ITO막(50)을 생략하는 대신 보호 절연막(70)의 식각 후 드러난 도전체 패턴(65)을 제거하지 않을 수도 있다.
감광막에 조사되는 빛의 양을 조절 가능한 마스크를 이용하여 데이터 배선과 화소 전극, 반도체 패턴을 하나의 공정으로 형성하므로 공정수를 줄일 수 있으며, 데이터선은 도전체층과 그 하부의 투명 도전 물질의 이중층으로 형성되므로 데이터선이 단선되는 것을 막을 수 있다. 또한, 화소 전극과 드레인 전극이 접촉구를 통하여 접촉되어 있지 않고 화소 전극 상부에 드레인 전극이 형성되어 있으므로, 단차에 의한 단선 불량을 방지할 수 있다.

Claims (10)

  1. 기판 위에 제1 사진 식각 공정으로 다수의 게이트선 및 게이트 패드를 포함하는 게이트 배선을 형성하는 단계,
    상기 게이트 배선을 덮는 게이트 절연막을 증착하는 단계,
    상기 게이트 절연막 상부에 반도체층을 증착하는 단계,
    상기 반도체층 상부에 제1 도전체층을 증착하는 단계,
    상기 제1 도전체층 상부에 제2 도전체층을 증착하는 단계,
    상기 제2 도전체층 위에 위치에 따라 두께가 다른 감광막 패턴을 형성하는 단계,
    상기 감광막 패턴을 이용한 제2 사진 식각 공정으로 상기 제2 도전체층을 식각하여 데이터선과 소스 및 드레인 전극을 형성하고, 상기 제1 도전체층을 식각하여 화소 전극 및 데이터 패드를 형성하고, 상기 반도체층을 식각하여 반도체 패턴을 형성하는 단계,
    상기 기판 위에 보호 절연막을 증착하는 단계, 그리고
    제3 사진 식각 공정을 이용하여 상기 게이트 패드, 상기 데이터 패드를 드러내는 제1 및 제2 개구 패턴을 형성하는 단계
    를 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  2. 제1항에서,
    상기 감광막 패턴은 상기 소스 전극 및 드레인 전극 사이에 위치하며 제1 두께를 가지는 제1 부분과 상기 제1 두께보다 두꺼운 두께를 가지는 제2 부분 및 상 기 제1 부분보다 두께가 작은 제3 부분으로 이루어진 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  3. 제2항에서,
    상기 제2 사진 식각 공정에서 상기 제1 도전체층을 상기 제2 도전체층과 함께 식각하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  4. 제3항에서,
    상기 제1 도전체층은 투명 도전 물질로 이루어진 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  5. 제4항에서,
    상기 제3 사진 식각 공정에서 상기 화소 전극을 드러내는 제3 개구 패턴을 형성하며, 상기 제2 및 제3 개구 패턴을 통하여 드러난 상기 화소 전극의 상기 제2 도전체층 및 상기 데이터 패드의 제2 도전체층을 식각하는 단계를 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  6. 제2항에서,
    상기 감광막 패턴의 상기 제3 부분에 해당하는 상기 도전체층 및 상기 반도 체층을 식각하는 단계,
    상기 감광막 패턴의 상기 제1 부분을 제거하는 단계,
    제거된 상기 제1 부분 하부의 상기 도전체층을 식각하여 상기 소스 전극 및 드레인 전극을 분리하는 단계
    를 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  7. 제2항에서,
    상기 반도체층은 비정질 규소로 이루어지며 상기 반도체층의 두께는 500Å이하인 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  8. 제2항에서,
    상기 반도체층은 비정질 규소로 이루어지며, 상기 반도체층을 적층 후 상기 반도체층을 레이저 결정화하는 단계를 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  9. 제2항에서,
    상기 소스 전극 및 상기 드레인 전극 형성 후, 상기 반도체 패턴 표면을 산화시키는 단계를 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  10. 제9항에서,
    상기 반도체 패턴 표면의 상기 산화 방법은 플라스마를 이용하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
KR1019990033090A 1999-08-12 1999-08-12 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 KR100670042B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990033090A KR100670042B1 (ko) 1999-08-12 1999-08-12 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990033090A KR100670042B1 (ko) 1999-08-12 1999-08-12 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법

Publications (2)

Publication Number Publication Date
KR20010017526A KR20010017526A (ko) 2001-03-05
KR100670042B1 true KR100670042B1 (ko) 2007-01-16

Family

ID=19606926

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990033090A KR100670042B1 (ko) 1999-08-12 1999-08-12 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법

Country Status (1)

Country Link
KR (1) KR100670042B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100379684B1 (ko) * 2001-04-20 2003-04-10 엘지.필립스 엘시디 주식회사 박막 트랜지스터 액정표시소자 제조방법
KR100806887B1 (ko) * 2001-06-12 2008-02-22 삼성전자주식회사 반사형 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR101383703B1 (ko) 2007-10-04 2014-04-10 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그의 제조 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980077006A (ko) * 1997-04-16 1998-11-16 구자홍 액정표시장치 및 그 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980077006A (ko) * 1997-04-16 1998-11-16 구자홍 액정표시장치 및 그 제조방법

Also Published As

Publication number Publication date
KR20010017526A (ko) 2001-03-05

Similar Documents

Publication Publication Date Title
KR100686228B1 (ko) 사진 식각용 장치 및 방법, 그리고 이를 이용한 액정 표시장치용 박막 트랜지스터 기판의 제조 방법
US6670104B2 (en) Pattern forming method and method of manufacturing thin film transistor
JP2000180898A (ja) 液晶表示装置用薄膜トランジスタ基板及びその製造方法
KR100372306B1 (ko) 박막트랜지스터의제조방법
JP2004531086A (ja) 薄膜トランジスタ基板及びその製造方法
KR100623982B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR20060133818A (ko) 광 마스크와 박막 트랜지스터 기판의 제조 방법 및 그에의해 제조된 박막 트랜지스터 기판
KR100309925B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판과 그 제조 방법 및 이에 사용되는 광마스크
KR100601168B1 (ko) 박막 트랜지스터 기판 및 그의 제조 방법
KR100670042B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR100560969B1 (ko) 액정표시장치용광마스크의제조방법
KR100767357B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100729767B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR100623981B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100601174B1 (ko) 박막 트랜지스터 기판용 광마스크 제작 방법
KR100283519B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR100590755B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법
KR100686236B1 (ko) 박막 트랜지스터 기판 및 그의 제조 방법
KR100646788B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법
KR100796747B1 (ko) 박막 트랜지스터 어레이 기판의 제조 방법
KR100656910B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR100783699B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR100796746B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR100720089B1 (ko) 배선의 접촉 구조 제조 방법, 이를 포함하는 박막트랜지스터 기판의 제조 방법 및 그에 사용되는 스퍼터링장비
KR100816339B1 (ko) 박막 트랜지스터 기판

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121214

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140102

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141231

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151230

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180102

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee