DE102007030321B4 - Halbleiterbauelement mit Gatestruktur und Herstellungsverfahren des Halbleiterbauelements - Google Patents

Halbleiterbauelement mit Gatestruktur und Herstellungsverfahren des Halbleiterbauelements Download PDF

Info

Publication number
DE102007030321B4
DE102007030321B4 DE102007030321A DE102007030321A DE102007030321B4 DE 102007030321 B4 DE102007030321 B4 DE 102007030321B4 DE 102007030321 A DE102007030321 A DE 102007030321A DE 102007030321 A DE102007030321 A DE 102007030321A DE 102007030321 B4 DE102007030321 B4 DE 102007030321B4
Authority
DE
Germany
Prior art keywords
layer
tungsten
electrode
titanium
nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102007030321A
Other languages
English (en)
Other versions
DE102007030321A1 (de
Inventor
Min-Gyu Ichon Sung
Hong-Seon Ichon Yang
Heung-Jae Ichon Cho
Yong-Soo Ichon Kim
Kwan-Yong Ichon Lim
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020070041289A external-priority patent/KR100844958B1/ko
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of DE102007030321A1 publication Critical patent/DE102007030321A1/de
Application granted granted Critical
Publication of DE102007030321B4 publication Critical patent/DE102007030321B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H01L29/4941—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a barrier layer between the silicon and the metal or metal silicide upper layer, e.g. Silicide/TiN/Polysilicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823835—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes silicided or salicided gate conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Ein Halbleiterbauelement, umfassend:
ein Substrat mit einer Oberseite und einer Unterseite;
eine sich nahe der Oberseite des Substrates befindende Gate-Struktur, wobei die Gate-Struktur eine Gate-Isolationsschicht, eine erste Elektrode auf der Gate-Isolationsschicht, eine Intermediärstruktur auf der ersten Elektrode und eine zweite Elektrode auf der Intermediärstruktur umfasst,
wobei die Intermediärstruktur eine erste Titanschicht, beinhaltend Titan, und eine sich auf der ersten Ti-Schicht befindende zweite W-Schicht, beinhaltend Wolfram und Silizium, umfasst,
wobei:
die erste Ti-Schicht eine Titansilizid(TiSix)-Schicht ist, wobei x ungefähr 2 beträgt; und
die zweite W-Schicht eine Wolframsilizidschicht ist,
wobei die Intermediärstruktur ferner umfasst:
eine sich auf der ersten Ti-Schicht befindende zweite Ti-Schicht, beinhaltend Titannitrid; dadurch gekennzeichnet, dass die Intermediärstruktur ferner umfasst:
eine sich zwischen der zweiten Ti-Schicht und der zweiten W-Schicht befindende erste W-Schicht, wobei diese erste W-Schicht Wolfram beinhaltet.

Description

  • QUERVERWEIS AUF VERWANDTE ANMELDUNGEN
  • Die vorliegende Erfindung beansprucht die Priorität der koreanischen Patentanmeldungen mit den Nummern 10-2006-0134368 und 10-2006-0041289 , angemeldet am 27. Dezember 2006 bzw. am 27. April 2007.
  • HINTERGRUND DER ERFINDUNG
  • Die vorliegende Erfindung bezieht sich auf ein Halbleiterbauelement, insbesondere auf eine Gate-Struktur und ein Herstellungsverfahren derselben.
  • Durch die Hochintegration komplementärer Metalloxid-Halbleiterbauelemente kam es für gewöhnlich zu einer Verringerung der Gate-Weite („gate pitch”). Bislang existieren gewisse Einschränkungen bei Gate-Elektroden und Gate-Isolationsschichten, die mit herkömmlichen CMOS-Verfahren und Materialien hergestellt werden. Aus diesem Grund ist die Entwicklung neuer Materialien wünschenswert, welche die herkömmlichen Materialien ersetzen können.
  • Beim herkömmlichen CMOS-Prozess wird zur Herstellung der Gates von N-Kanal-Metalloxid-Halbleitern (NMOS) und P-Kanal-Metalloxid-Halbleitern (PMOS) eine mit N- Typ-Störstellen dotierte Polysiliziumschicht verwendet. Daher zeigen NMOS-Bauelemente für gewöhnlich Oberflächenkanal-Eigenschaften („surface channel characteristics”), wohingegen PMOS-Bauelemente für gewöhnlich versenkte Kanaleigenschaften („buried channel characteristics”) zeigen. Aufgrund der versenkten Kanaleigenschaften sind die PMOS-Bauelemente bei Reduzierung der Gate-Breiten auf ein gewisse Größe (z. B. 100 nm oder weniger) anfällig für einen Kurzkanaleffekt („short channel effect”).
  • In einem Ansatz, die oben genannten Grenzen bei der Herstellung eines CMOS-Bauelements mit einer kurzen Kanallänge zu überwinden, wird eine Doppel-Polysilizium- Gate-Struktur („dual polysilicon gate structure”) vorgeschlagen, bei der die Gate-Elektroden aus NMOS- und PMOS-Halbleitern bestehen, die jeweils aus N-Typ-Störstellen-dotiertem und P-Typ-Störstellen-dotiertem Polysilizium bestehen. Insbesondere verleiht die Doppel-Polysilizium-Gate-Struktur unter Vermeidung des Kurzkanaleffekts den PMOS-Bauelementen Oberflächenkanal-Eigenschaften.
  • 1 verdeutlicht in vereinfachter Ansicht eine herkömmliche Doppel-Polysilizium-Gate-Struktur. Eine Gate-Oxidschicht 12 ist auf ein Substrat 11 aufgetragen, umfassend PMOS- und NMOS-Regionen. Die Gate-Oxidschicht 12 besteht aus Siliziumoxynitrid (SiON). Im Bereich der NMOS-Region ist auf die Gate-Oxidschicht 12 eine Gate-Struktur aufgebracht, die eine Polysiliziumschicht 13A und eine Metallelektrode 14 umfasst. Die Polysiliziumschicht 13A ist mit N+-Typ-Störstellen, wie z. B. Phosphor (P), hochdotiert. Im Bereich der PMOS-Region ist auf die Gate-Oxidschicht eine weitere Gate-Struktur aufgebracht, umfassend eine weitere Polysiliziumschicht 13B und eine Metallelektrode 14. Die Polysiliziumschicht 13B ist mit P+-Typ-Störstellen, wie beispielsweise Bor (B), hochdotiert.
  • Dennoch weist die in 1 dargestellte Doppel-Polysilizium-Gate-Struktur mehrere Einschränkungen auf. Beispielsweise dringt Bor, das auf die P+-Typ- Polysiliziumschicht 13B dotiert ist, für gewöhnlich in den Kanalbereich der PMOS-Region ein, wodurch wahrscheinlich ein Schwanken der Schwellenspannung hervorgerufen wird. Die Referenznummer 15A verdeutlicht diesen Eindringvorgang. Wie in Referenznummer 15B dargestellt, kann Bor, das auf die P+-Typ-Polysiliziumschicht 13B dotiert ist, auch in Richtung der Metallelektrode 14 diffundieren. Durch dieses Herausdiffundieren von Bor kann ein Polysilizium-Verarmungseffekt („polysilicon depletion effect”) (PDE) hervorgerufen werden, der die Halbleitereigenschaften negativ verändern kann. Durch Nitrieren der Gate-Oxidschicht-Oberfläche 12 können die Effekte, die durch das Eindringen des Bors in die Kanalregion 15A hervorgerufen werden, reduziert werden. Dennoch wurde bislang noch keine effektive Methode vorgestellt, die den PDE verhindern kann.
  • 2 zeigt ein Schaubild der Kapazität von PMOS- und NMOS-Bauelementen in Abhängigkeit der Gate-Spannung bei herkömmlichen Doppel-Polysilizium-Gate-Strukturen. Insbesondere zeigt 2 den Vergleich der Kapazitätsumkehr („inversion capacitance”) von PMOS- und NMOS-Bauelementen.
  • Aufgrund des PDE, der durch die Bor-Diffusion in Richtung der Metallelektrode 14 hervorgerufen wird, ist die Kapazität des PMOS-Bauelements geringer als die des NMOS-Bauelements. Das bedeutet, dass die effektive Kapazitätsdicke der Gate-Oxidschicht 12 zunimmt. In solch einem Fall können bei einer Gate-Struktur, deren Größe unter 100 nm liegt, große Schwankungen der Schwellenspannung auftreten, woraus wiederum ein negatives Abweichen der Halbleitereigenschaften resultieren kann.
  • Die herkömmliche Gate-Struktur kann folgende Nachteile aufweisen. Die Metallelektroden in Polysilizium-Gates von Speicherbauelementen, wie z. B. Dynamic-Random-Access-Memories (DRAMs), bestehen für gewöhnlich aus Wolframsilizid (WSi). Allerdings kommt Wolfram als Material für Gate-Elektroden eine höhere Bedeutung zu als Wolframsilizid, wenn hohe Rechengeschwindigkeiten gewünscht sind. Gate-Strukturen in CMOS-Bauelementen, in denen W zur Verwendung kommt, werden oft W-Doppel-Polysilizium-Gate-Strukturen genannt.
  • Jedoch kann bei Gate-Strukturen, die direkt aneinander angrenzendes W und Polysilizium umfassen, während der thermischen Behandlung eine Reaktion auftreten, aus der Wolframsilizid hervorgeht. Dadurch kann eine Volumenausdehnung beobachtet werden, die oft zu einer Stressreaktion führt. Infolgedessen wird für gewöhnlich eine Zusatzstruktur zwischen dem Wolfram und dem Polysilizium der Gate-Struktur benötigt, die als Diffusionsbarriere dienen kann.
  • US 2006/0244084 A1 offenbart Halbleitervorrichtungen mit ”polymetal”-Gate-Elektroden und Verfahren zur Herstellung derselben.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Spezielle Ausführungsformen der vorliegenden Erfindung beziehen sich auf die Herstellung einer Gate-Struktur mit einer Intermediärstruktur, welche der Gate-Struktur einen niedrigen Kontaktwiderstand und einen niedrigen Flächenwiderstand („sheet resistance”) bereitstellen kann, sowie ein Herstellungsverfahren derselben. Obwohl die vorliegende Erfindung dahingehend beschrieben wurde, dass sich die Gate-Strukturen vollständig auf einem Substrat befinden, kann die vorliegende Erfindung auch in andere Arten von Halbleiterbauelementen eingebaut werden, wie beispielsweise ein Bauelement mit einem Recess-Gate („recess gate”), das zumindest teilweise innerhalb des Substrates ausgebildet ist.
  • Entsprechend einem Aspekt der vorliegenden Erfindung nach Anspruch 1 beinhaltet eine Gate-Struktur eines Halbleiterbauelements eine Intermediärstruktur, wobei die Intermediärstruktur eine Titanschicht und eine Wolframsilizidschicht umfasst.
  • Entsprechend einem weiteren Aspekt der vorliegenden Erfindung nach Anspruch 14 umfasst ein Verfahren zur Herstellung einer Gate-Struktur eines Halbleiterbauelements die Bildung einer ersten Elektrode; die Bildung einer Intermediärstruktur auf der ersten Elektrode, wobei die Intermediärstruktur eine Titanschicht und eine Wolframsilizidschicht umfasst; und die Bildung einer zweiten Elektrode auf der Intermediärstruktur.
  • Gemäß der vorliegenden Erfindung umfasst ein Halbleiterbauelement ein Substrat, bestehend aus einer Oberseite und einer Unterseite; eine Gate-Struktur, die sich unmittelbar nahe der Oberseite des Substrates befindet. Die Gate-Struktur umfasst eine Gate-Isolationsschicht, eine erste Elektrode auf der Gate-Isolationsschicht, eine Intermediärstruktur auf der ersten Elektrode und eine zweite Elektrode auf der Intermediärstruktur. Die Intermediärstruktur umfasst eine erste Ti-Schicht, umfassend Titan, und eine zweite W-Schicht, umfassend Wolfram und Silizium, die sich auf der ersten Ti-Schicht befindet. Die erste Ti-Schicht ist eine Titansilizid(TiSix)-Schicht, wobei x ungefähr 2 beträgt. Die zweite W-Schicht ist eine Wolframsilizidschicht. Die Intermediärstruktur umfasst eine zweite Ti-Schicht, umfassend Titannitrid, die sich auf der ersten Ti-Schicht befindet; und eine erste W-Schicht, die sich zwischen der zweiten Ti-Schicht und der zweiten W-Schicht befindet, wobei diese erste W-Schicht Wolfram beinhaltet.
  • In einer Ausführungsform werden die erste Ti-Schicht, die zweite Ti-Schicht und die erste W-Schicht durch eine thermische Behandlung einer Titanschicht und einer Wolframnitridschicht gewonnen. Die Dicke der Titanschicht beträgt ungefähr 5,0 nm oder weniger.
  • In einer weiteren Ausführungsform umfasst das Bauelement eine dritte Ti-Schicht, die sich zwischen der ersten W-Schicht und der zweiten W-Schicht befindet, wobei diese dritte Ti-Schicht Titannitrid beinhaltet. Eine dritte W-Schicht befindet sich auf der zweiten W-Schicht und beinhaltet Wolframsiliziumnitrid. Das Wolframsiliziumnitrid wird durch eine thermische Behandlung einer Wolframsiliziumschicht und einer Wolframnitridschicht gewonnen. Bei der Wolframsiliziumschicht handelt es sich um eine amorphe Wolframsilizid(WSix)-Schicht, wobei sich x in einem Bereich von ungefähr 2 bis 5 bewegt.
  • In einer weiteren Ausführungsform umfasst ein Verfahren zur Bildung einer Gate-Struktur eines Halbleiterbauelements die Bildung einer ersten Elektrode nahe der Oberseite eines Substrats; die Bildung einer Intermediärstruktur auf der ersten Elektrode, wobei die Intermediärstruktur eine Titanschicht und eine Wolframsiliziumschicht umfasst; und die Bildung einer zweiten Elektrode auf der Intermediärstruktur. Die Bildung der Intermediärstruktur umfasst die Bildung der Titanschicht, einer ersten Wolframnitridschicht und einer Titannitridschicht auf der ersten Elektrode; und die Bildung der Wolframsiliziumschicht und einer zweiten Wolframnitridschicht auf der Titannitridschicht. Die Titanschicht, die erste Wolframnitridschicht, die Titannitridschicht, die Wolframsilizidschicht und die zweite Wolframnitridschicht werden thermisch behandelt, um eine Titansilizidschicht auf der Polysiliziumschicht, eine erste Titannitridschicht auf der Titansilizidschicht, eine Wolframschicht auf der ersten Titannitridschicht, eine zweite Titannitridschicht auf der Wolframschicht, eine Wolframsilizidschicht auf der zweiten Titannitridschicht und eine Wolframsiliziumnitridschicht auf der Wolframsilizidschicht zu erhalten.
  • KURZE BESCHREIBUNG DER FIGUREN
  • 1 zeigt eine vereinfachte Ansicht einer herkömmlichen Doppel-Polysilizium-Gate-Struktur.
  • 2 zeigt ein Schaubild der Kapazität von PMOS- und NMOS-Bauelementen in Abhängigkeit der Gate-Spannung in einer herkömmlichen Doppel-Polysilizium-Gate-Struktur.
  • Die 3A bis 3C veranschaulichen Gate-Strukturen in PMOS-Bauelementen, jeweils eine Intermediärstruktur umfassend.
  • 3D zeigt ein Schaubild, das verschiedene Stufen des Kontaktwiderstands für den jeweiligen Typ von Intermediärstruktur veranschaulicht.
  • Die 3E zeigt ein Schaubild, das verschiedene Stufen des Flächenwiderstandes für den jeweiligen Typ von Intermediärstruktur veranschaulicht.
  • 4 veranschaulicht eine Gate-Struktur vor und nach einer thermischen Behandlung derselben gemäß einer Ausführungsform der vorliegenden Erfindung.
  • 5A zeigt ein Schaubild, das verschiedene Stufen des Grenzflächenwiderstands („interfacial resistance”) (also des Kontaktwiderstands) zwischen Wolfram und Polysilizium für den jeweiligen Typ von Intermediärstruktur veranschaulicht.
  • 5B zeigt ein Schaubild, das verschiedene Stufen des Flächenwiderstands für den jeweiligen Typ von Intermediärstruktur veranschaulicht.
  • BESCHREIBUNG DER SPEZIELLEN AUSFÜHRUNGSFORMEN
  • Die 3A bis 3C veranschaulichen Gate-Strukturen für PMOS-Bauelemente, die jeweils eine spezifische Intermediärstruktur umfassen. 3A veranschaulicht eine Gate-Struktur mit einer einzelnen Schicht, umfassend Wolframnitrid (WNx). 3B veranschaulicht eine Gate-Struktur mit doppelten Schichten, umfassend WSix und WNx. 3C veranschaulicht eine Gate-Struktur mit dreifachen Schichten, umfassend Titan (Ti), Titannitrid (TiNx) und WNx. Hierbei ist x, das ein entsprechendes Atomverhältnis wiedergibt, eine positive Zahl. In den 3A bis 3C umfasst jede der Gate-Strukturen eine aus P+-Typ-Störstellen-dotiertem Polysilizium bestehende Elektrode und eine aus W bestehende Metallelektrode.
  • Die Gate-Strukturen der PMOS-Bauelemente mit verschiedenen Intermediärstrukturen zeigen verschiedene Eigenschaften. An der Intermediärstruktur, die entsprechend der 3A eine einzelne Schicht beinhaltet, bildet sich an der Grenzfläche der Polysiliziumelektrode wahrscheinlich eine dielektrische Si-N-Schicht. Dadurch wächst der Kontaktwiderstand der Gate-Struktur. Somit kann eine weitere Schicht notwendig sein.
  • Mit Bezug auf die 3B und 3C beinhalten die Intermediärstrukturen mit Doppel- und Dreifachschicht jeweils eine WNx-Schicht unter der W-Elektrode, so dass die Reaktion, aus der WSix hervorgeht, unterdrückt werden kann. Aufgrund der Reaktion, aus der Titansilizid (TiSix) hervorgeht (x ist eine positive Zahl), trägt jedoch in der Intermediärstruktur mit Dreifachschicht die Ti-Schicht zu einer Verbesserung des Kontaktwiderstandes (also ein niedriger Kontaktwiderstand) der Gate-Struktur bei. Jedoch steigt für gewöhnlich der Flächenwiderstand der W-Elektrode. Die Ursache für den Anstieg des Flächenwiderstandes liegt darin, dass die WNx-Schicht in kristalliner Form auf den Ti- und TiNx-Schichten ausgebildet ist. Aus diesem Grund steigt wahrscheinlich der Flächenwiderstand der W-Elektrode, die auf der WNx-Schicht aufgetragen ist, an.
  • In der Intermediärstruktur mit Doppelschicht ist der Flächenwiderstand der W-Elektrode für gewöhnlich niedrig, wohingegen der Kontaktwiderstand der Gate-Struktur für gewöhnlich hoch ist. Die Ursache für den niedrigen Flächenwiderstand liegt darin, dass die WNx-Schicht auf der WSix-Schicht, die in einem amorphen Zustand vorliegt, aufgetragen ist und dass die W-Elektrode auf der WNx-Schicht aufgetragen ist. Insbesondere kommt es zu einem Ausgleich („trade-off”) zwischen dem Kontaktwiderstand der Gate-Struktur und dem Flächenwiderstand der W-Elektrode.
  • 3D zeigt ein Schaubild, das verschiedene Stufen des Kontaktwiderstandes für den jeweiligen Typ von Intermediärstruktur veranschaulicht. 3E zeigt ein Schaubild, das verschiedene Stufen des Flächenwiderstandes für den jeweiligen Typ von Intermediärstruktur veranschaulicht. Die Referenzangabe „Rc” in 3D gibt den Kontaktwiderstand wieder.
  • Die WNx-Intermediärstruktur, die WSix/WNx-Intermediärstruktur und die Ti/TiNx/WNx-Intermediärstruktur können keinen akzeptablen Kontakt- und Flächenwiderstand während der Bildungsvorgänge der Doppel-Polysilizium-Gate-Struktur annehmen. Die WNx-Intermediärstruktur kann bei den PMOS- und NMOS-Bauelementen einen hohen Kontaktwiderstand und einen niedrigen Flächenwiderstand annehmen. Die WSix/WNx-Intermediärstruktur kann bei den NMOS-Bauelementen einen niedrigen Kontaktwiderstand, bei den PMOS-Bauelementen einen hohen Kontaktwiderstand annehmen. Der Flächenwiderstand der WSix/WNx-Intermediärstruktur kann niedrig sein. Die Ti/TiNx/WNx-Intermediärstruktur kann bei den NMOS- und PMOS-Bauelementen einen niedrigen Kontaktwiderstand und einen hohen Flächenwiderstand annehmen.
  • Entsprechend den Ausführungsformen der vorliegenden Erfindung umfasst die Gate-Struktur eine Intermediärstruktur, die der Gate-Struktur einen niedrigen Kontaktwiderstand und einen niedrigen Flächenwiderstand ermöglichen kann. Die Intermediärstruktur ist in einer Gate-Struktur ausgebildet, die einen niedrigen Kontaktwiderstand, für gewöhnlich beobachtet bei der Verwendung einer Ti/TiNx/WNx-Intermediärstruktur, und einen niedrigen Flächenwiderstand, für gewöhnlich beobachtet bei der Verwendung einer WSix/WNx-Intermediärstruktur, annehmen kann.
  • Die Ti/TiNx/WNx-Intermediärstruktur sorgt für einen niedrigen Kontaktwiderstand, da TiSix, wobei x ein positive Zahl ist, durch eine Reaktion zwischen der Polysiliziumelektrode und der Ti-Schicht der Ti/TiNx/WNx-Intermediärstruktur entsteht. Das Titansilizid (TiSix) sorgt für einen Ohm'schen Kontakt. Die WSix/WNx-Intermediärstruktur bewirkt einen niedrigen Flächenwiderstand, da die amorphe WNx-Schicht auf einer amorphen WSix-Schicht aufgetragen ist. Bei Verwendung der Ti/TiNx/WNx-Intermediärstruktur ist der Flächenwiderstand hoch, da die W-Elektrode auf der kristallinen WNx-Schicht, die der kristallinen Ti- oder TiNx-Schicht aufliegt, aufgetragen ist. Im Falle der WSix/WNx-Intermediärstruktur ist der Kontaktwiderstand aufgrund der Bor-Stickstoff-(B-N-)Interaktion an der Grenzfläche zwischen der WNx-Schicht und der WSix-Schicht hoch.
  • Aus diesem Grund entsteht die Gate-Struktur gemäß den Ausführungsformen der vorliegenden Erfindung aus einer Struktur, die aufgrund der Ti-Schicht der Ti/TiNx/WNx-Intermediärstruktur einen niedrigen Kontaktwiderstand und aufgrund der WSix-Schicht der WSix/WNx-Intermediärstruktur einen niedrigen Flächenwiderstand der Gate-Struktur erreichen kann. Eine solche Intermediärstruktur umfasst mindestens Ti- und WSix-Schichten. Wenngleich später im Detail beschrieben, umfasst eine exemplarische Intermediärstruktur Ti-, TiN-, WSix- und WNx-Schichten. Im Falle einer Ti/TiN/WSix/WNx-Intermediärstruktur kann eine Gate-Struktur in einer NMOS-Region eines Substrates eine abnorme Grenzfläche aufweisen. Daher ist eine eingelassene Intermediärstruktur („embodied intermediate structure”) vorgesehen, um einen gleichzeitigen Abfall des Kontaktwiderstandes und des Flächenwiderstandes der Gate-Struktur ohne Ausbildung einer abnormen Grenzfläche zu ermöglichen.
  • 4 veranschaulicht eine Gate-Struktur vor und nach einer thermischen Behandlung derselben entsprechend einer Ausführungsform der vorliegenden Erfindung. Insbesondere ist die Gate-Struktur vor der thermischen Behandlung in (A) der 4 dargestellt, wohingegen die Gate-Struktur nach der thermischen Behandlung in (B) der 4 zu sehen ist.
  • In bezug auf (A) der 4 ist eine Gate-Isolationsschicht 22 auf einem Substrat 21 aufgebracht. Die Gate-Isolationsschicht 22 umfasst ein Oxid-basiertes Material wie SiON. Eine erste Elektrode 23 ist über der Gate-Isolationsschicht 22 aufgebracht. Die erste Elektrode 23 umfasst ein Polysilizium-basiertes Material, das mit einer P+-Typ-Störstelle (z. B. Bor) hochdotiert ist. Die erste Elektrode 23 kann gemäß den Ausfürungen weitere Materialien enthalten oder nicht.
  • Eine Intermediärstruktur 24 ist auf der ersten Elektrode 23 aufgebracht. Die Intermediärstruktur 24 umfasst eine Ti-Schicht 24A, eine erste WNx-Schicht 24B, eine TiNx- Schicht 24C, eine WSix-Schicht 24D und eine zweite WNx-Schicht 24E. Hierbei ist x, das ein entsprechendes Atomverhältnis wiedergibt, eine positive Zahl. Insbesondere in der WSix-Schicht kann sich x zwischen ungefähr 2 und 5 bewegen (insbesondere zwischen ungefähr 2 und 3). Des weiteren befindet sich die WSix-Schicht in einem amorphen Zustand. Die Intermediärstruktur 24 entsteht mittels Durchführen eines Chemical Vapor Deposition-(CVD-)Verfahrens, eines Atomic Layer Deposition-(ALD-)Verfahrens oder eines Physical Vapor Deposition-(PVD-)Verfahrens. Beispielsweise entsteht die WSix-Schicht 24D durch ein CVD- oder PVD-Verfahren, die Ti-Schicht 24A, die erste WNx-Schicht 24B, die TiNx-Schicht 24C und die zweite WNx-Schicht 24E durch ein PVD-Verfahren. Die Dicke der Ti-Schicht 24A beträgt ungefähr 5,0 nm oder weniger (z. B. in einem Bereich von ungefähr 0,5 nm bis 3,0 nm), die Dicke der TNx-Schicht 24C beträgt ungefähr 2,0 nm oder mehr (z. B. in einem Bereich von ungefähr 4,0 nm bis 20,0 nm). Die Dicke der ersten und zweiten WNx-Schichten 24B und 24E bewegt sich jeweils in einem Bereich von ungefähr 5,0 nm bis 10,0 nm. Der Stickstoffgehalt der ersten und zweiten WNx-Schicht bewegt sich jeweils in einem Bereich von ungefähr 10% bis 50%, beträgt insbesondere 30%. Die Dicke der WSix-Schicht 24D bewegt sich in einem Bereich von ungefähr 4,0 nm bis 10,0 nm.
  • Eine zweite Elektrode 25 ist auf der Intermediärstruktur 24 aufgebracht. Die zweite Elektrode 25 umfasst ein Metall (z. B. W). Eine Gate-Hartmaske 26 ist auf der zweiten Elektrode 25 aufgebracht. Die Gate-Hartmaske umfasst ein Nitrid-basiertes Material. Die Gate-Hartmaske kann gemäß den Ausführungen verschiedene Materialien umfassen oder nicht.
  • Die Intermediärstruktur 24 wird detaillierter beschrieben. Die Ti-Schicht 24A reagiert mit der ersten Elektrode 23 (also der P+-Typ-Störstellen-dotierten Polysiliziumelektrode) während einer sich anschließenden thermischen Behandlung 100 zu einer TiSix-Schicht. In der TiSix-Schicht ist x eine positive Zahl, insbesondere beträgt in der vorliegenden Ausführungsform x ungefähr 2. Demzufolge trägt diese Reaktion dazu bei, einen optimalen Ohm'schen Kontakt herzustellen.
  • Die erste WNx-Schicht 24B und die TiNx-Schicht 24C sind aufgebracht, um einer übermäßigen Silizidreaktion zwischen der WSix-Schicht 24D und der Ti-Schicht 24A vorzubeugen. Beispielsweise entsteht die TiSix-Schicht durch eine Reaktion zwischen der Ti-Schicht 24A und der ersten Elektrode 23 (z. B. P+-Typ-Störstellen-dotierte Polysiliziumelektrode). Die erste WNx-Schicht 24B und die TiNx-Schicht 24C tragen dazu bei, einer übermäßigen Silizidreaktion zwischen der TiSix-Schicht und der WSix-Schicht 24D vorzubeugen. Insbesondere ermöglicht die erste WNx-Schicht 24B eine Bildung von TiNx durch eine Reaktion zwischen dem Stickstoff der WNx-Schicht 24B und dem Titan der Ti-Schicht 24A während der sich anschließenden thermischen Behandlung 100. Die resultierende TiNx-Schicht 102 verhindert ein Herausdiffundieren von Silizium und Bor.
  • Die TiNx-Schicht 24C der Intermediärstruktur 24 verhindert das Herausdiffundieren von Bor während der sich anschließenden thermischen Behandlung 100. Auf diese Weise ist es möglich, die Bildung einer Bor-Stickstoff-(B-N-)Schicht über einer Grenzfläche zwischen der zweiten WNx-Schicht 24E und der WSix-Schicht 24D zu verhindern. Dieser Effekt kann durch eine Zunahme der Dicke der TiN-Schicht 24C gesteigert werden. Die WSix-Schicht 24D entsteht, um den Flächenwiderstand der zweiten Elektrode 25 zu verringern.
  • Der Kontaktwiderstand der Gate-Struktur kann dadurch verringert werden, dass die Intermediärstruktur 24 die TiNx-Schicht 24C beinhaltet, die das Herausdiffundieren der Dotiersubstanz Bor innerhalb der ersten Elektrode 23 verhindern kann. Die zweite WNx-Schicht 24E und die zweite Elektrode 25, die sich auf der WSix-Schicht 24D bilden, ermöglichen eine Reduzierung des Flächenwiderstands.
  • Des weiteren verhindern die erste WNx-Schicht 24B und die TiNx-Schicht 24C der Intermediärstruktur 24 das Herausdiffundieren von Bor und Silizium in der ersten Elektrode 23 (also der P+-Typ-Störstellen-dotierten Polysiliziumelektrode). Sollte beispielsweise die TiNx-Schicht 24C ohne die erste WNx-Schicht 24B vorliegen, so kann die TiNx-Schicht 24C die Diffusion von Silizium innerhalb der ersten Elektrode 23 (also der P+-Typ-Störstellen-dotierten Polysiliziumelektrode) während der folgenden thermischen Behandlung 100 nicht wirkungsvoll verhindern. Auf diese Weise kann eine übermäßige Silizidreaktion über der vorgenannten Grenzfläche stattfinden. Zu dieser übermäßigen Silizidreaktion kommt es für gewöhnlich dadurch, dass eine Reaktion, aus der bei einer niedrigen Temperatur TiSix hervorgeht, die Diffusion von Silizium während der sich anschließenden thermischen Behandlung 100 fördert.
  • Die Intermediärstruktur 24 entsteht durch die Kombination der Vorteile der WSix-Diffusionsschicht und der Vorteile der Ti-Schicht. Somit wird trotz Durchführung der thermischen Behandlung 100 die Silizidreaktion im Bereich der Grenzflächen wahrscheinlich nicht stattfinden, so dass der Kontaktwiderstand und der Flächenwiderstand der Gate-Struktur verringert werden können.
  • Wie in 4(B) dargestellt, wird die Intermediärstruktur 24 (vgl. 4(A)) nach der thermischen Behandlung 100 umgewandelt. Die thermische Behandlung 100 wird bei ungefähr 900°C durchgeführt. Nach der thermischen Behandlung 100 bildet sich zwischen der Elektrode 23 und der TiNx-Schicht 24C eine Struktur, umfassend eine TiSix-Schicht 101, eine weitere TiNx-Schicht 102 und eine W-Schicht 103. Zwischen der WSix-Schicht 24D und der zweiten Elektrode 25 bildet sich eine Wolframsiliziumnitrid (WxSiyNz)-Schicht 104, wobei x, y, und z positive Zahlen sind. Die thermische Behandlung 100 kann keine wesentliche Veränderung der Dicke der Intermediärstruktur 24 hervorrufen. Obwohl die Dicke der WSix-Schicht 24D in Folge der Grenzflächenreaktion mit der zweiten WNx-Schicht 24E zur Bildung der WxSiyNz-Schicht 104 während der thermischen Behandlung 100 ansteigt, sind die vorgenannten Dicken der verschiedenen Schichten der Intermediärstruktur 24 vor der thermischen Behandlung 100 im wesentlichen die gleichen wie nach der thermischen Behandlung 100. Demzufolge ist die Dicke der TiSix-Schicht 101 klein genug, um keine Agglomeration zu verursachen.
  • Im Detail bildet sich die TiSix-Schicht 101 auf der ersten Elektrode 23 durch eine Reaktion zwischen dem Silizium der ersten Elektrode 23 und dem Titan der Ti-Schicht 24A. Die andere TiNx-Schicht 102 bildet sich durch eine Reaktion zwischen dem Titan der Ti-Schicht 24A und dem Stickstoff der ersten WNx-Schicht 24B. Bei dem Wolfram (W) in der W-Schicht 103 handelt es sich um restliches Wolfram, nachdem N, der aus der ersten WNx-Schicht 24B stammt, während der Bildung der anderen TiNx-Schicht 102 abgespalten wurde. Wie oben erwähnt, kann die TSix-Schicht 101, die sich durch eine Reaktion zwischen der ersten Elektrode 23 und der Ti-Schicht 24A bildet, die Eigenschaften des Ohm'schen Kontakts verbessern. Die WxSiyNz-Schicht 104 bildet sich durch eine Reaktion zwischen der WSix-Schicht 24D und der zweiten WNx-Schicht 24E.
  • Die 5A zeigt ein Schaubild, das verschiedene Stufen des Grenzflächenwiderstands (also des Kontaktwiderstands) zwischen Wolfram und Polysilizium für den jeweiligen Typ von Intermediärstruktur veranschaulicht. 5B zeigt ein Schaubild, das verschiedene Stufen des Flächenwiderstandes für den jeweiligen Typ von Intermediärstruktur veranschaulicht.
  • Entsprechend der 5A ist der Kontaktwiderstand, bezeichnet mit „Rc”, bei Anwendung einer Ti/WNx/TiNx/WSix/WNx-Intermediärstruktur für eine Gate-Struktur im Vergleich zu einer WSix/WNx-Intermediärstruktur ungefähr 20-mal niedriger. Entsprechend der 5B ist der Flächenwiderstand in Verbindung mit der Ti/WNx/TiNx/WSix/WNx-Intermediärstruktur im wesentlichen der gleiche wie in Verbindung mit der WSix/WNx-Intermediärstruktur, und ungefähr ein Drittel niedriger als in Verbindung mit einer WSix- Polysilizium-Gate-Struktur. Hierbei ist x, das ein entsprechendes Atomverhältnis wiedergibt, eine positive Zahl. Insbesondere in der WSix-Schicht kann x sich im Bereich von ungefähr 2 und 5 (insbesondere zwischen ungefähr 2 und 3) bewegen. Des weiteren befindet sich die WSix-Schicht in einem amorphen Zustand.
  • So betrug beispielsweise in der bei einer Dicke der Ti-, WNx, TiNx-, WSix- und WNx-Schichten von ungefähr 3,0 nm, 5,0 nm, 4,0 nm, 6,0 nm und 5,0 nm und bei einer Dicke der Wolframelektrode von 40,0 nm ein Kontaktwiderstand ungefähr 3 × 10–7 Ohm (Ω)-cm2 oder weniger und ein Flächenwiderstand ungefähr 4,5 Ω/Square (sq.). Des weiteren wurde ein Polysilizium-Verarmungsverhältnis („polysilicone depletion ratio”) (PDR) von ungefähr 69% gemessen. Bei einem PDR von ungefähr 65% oder mehr wird das Testergebnis für gewöhnlich als „gut” bezeichnet.
  • Bei Verwendung der WSix/WNx-Intermediärstruktur betrugen im Vergleich zu der Ti/WNx/TiNx/WSix/WNx-Intermediärstruktur der Flächenwiderstand ungefähr 4,5 Ω/sq. und das PDR ungefähr 72%. Demzufolge wurde das Ergebnis als „gut” angesehen. Jedoch wurde ein hoher Kontaktwiderstand beobachtet. Der gemessene Kontaktwiderstand betrug ungefähr 3 × 10–6 Ω-cm2.
  • Bei einer Ti/WNx oder TiNx/WNx-Intermediärstruktur betrug das gemessene PDR ungefähr 71% und der Kontaktwiderstand ungefähr 3 × 10–7 Ω-cm2. Demzufolge wurden die Messergebnisse als „gut” angesehen. Jedoch wurde ein hoher Flächenwiderstand beobachtet. Der gemessene Flächenwiderstand betrug ungefähr 11 Ω/sq. Im Falle der Ti/WNx/TiNx/WSix/WNx-Intermediärstruktur wurde aufgrund der WSix-Schicht ein niedriger Flächenwiderstand beobachtet. So betrug beispielsweise der gemessene Flächenwiderstand ungefähr 4,5 Ω/sq., was fast demselben Flächenwiderstand, der bei Verwendung der WSix/WNx-Intermediärstruktur auftrat, entspricht.
  • Wie in den 5A und 5B dargestellt, besitzt eine Gate-Struktur, die entsprechend der Ausführungsform der vorliegenden Erfindung die Ti/WNx/TiNx/WSix/WNx-Intermediärstruktur beinhaltet, einen Kontaktwiderstand und einen Flächenwiderstand, die im Vergleich zu der herkömmlichen Gate-Struktur gleichzeitig reduziert werden können. Demzufolge können Gate-Strukturen, die die Ti/WNx/TiNx/WSix/WNx-Intermediärstruktur beinhalten, bei Hochgeschwindigkeitsbauelementen angemessen eingesetzt werden. Ferner ermöglicht die Verwendung der Ti/WNx/TiNx/WSix/WNx-Intermediärstruktur in der Gate-Struktur ein Ansteigen des PDR.
  • Insbesondere stellen die Ausführungsformen der vorliegenden Erfindung eine in PMOS-Bauelementen zum Einsatz kommende Gate-Struktur vor, welche die sich zwischen einer Elektrode (z. B. P-Typ-Störstellen-dotierte Polysiliziumelektrode) und einer weiteren Elektrode (z. B. W-Elektrode) befindende Ti/WNx/TiNx/WSix/WNx-Intermediärstruktur beinhaltet. Die Ti/WNx/TiNx/WSix/WNx-Intermediärstruktur kann aber auch durch Einbringen zwischen eine Elektrode und eine weitere Elektrode in eine Gate-Struktur, die in einem NMOS-Bauelement zum Einsatz kommt, verwendet werden. Eine mit einer Störstelle vom N-Typ (z. B. P) dotierte Polysiliziumelektrode ist eine exemplarische Elektrode, die andere Elektrode kann ein Metall wie Wolfram beinhalten. Im Detail ist die Polysiliziumelektrode in einen N-Typ-Störstelle-dotierten Anteil und einen P-Typ-Störstelle-dotierten Anteil unterteilt, und ist in der Form gestaltet, dass sie in CMOS-Bauelementen, die Doppel-Polysilizium-basierte Gate-Strukturen beinhalten, verwendet werden kann.

Claims (29)

  1. Ein Halbleiterbauelement, umfassend: ein Substrat mit einer Oberseite und einer Unterseite; eine sich nahe der Oberseite des Substrates befindende Gate-Struktur, wobei die Gate-Struktur eine Gate-Isolationsschicht, eine erste Elektrode auf der Gate-Isolationsschicht, eine Intermediärstruktur auf der ersten Elektrode und eine zweite Elektrode auf der Intermediärstruktur umfasst, wobei die Intermediärstruktur eine erste Titanschicht, beinhaltend Titan, und eine sich auf der ersten Ti-Schicht befindende zweite W-Schicht, beinhaltend Wolfram und Silizium, umfasst, wobei: die erste Ti-Schicht eine Titansilizid(TiSix)-Schicht ist, wobei x ungefähr 2 beträgt; und die zweite W-Schicht eine Wolframsilizidschicht ist, wobei die Intermediärstruktur ferner umfasst: eine sich auf der ersten Ti-Schicht befindende zweite Ti-Schicht, beinhaltend Titannitrid; dadurch gekennzeichnet, dass die Intermediärstruktur ferner umfasst: eine sich zwischen der zweiten Ti-Schicht und der zweiten W-Schicht befindende erste W-Schicht, wobei diese erste W-Schicht Wolfram beinhaltet.
  2. Das Bauelement nach Anspruch 1, wobei die erste Ti-Schicht, die zweite Ti-Schicht und die erste W-Schicht durch eine thermische Behandlung einer Titanschicht und einer Wolframnitridschicht gewonnen werden.
  3. Das Bauelement nach Anspruch 2, wobei die Wolframnitridschicht einen Stickstoffgehalt von ungefähr 10% bis 50% und eine Dicke von ungefähr 5,0 nm bis 10,0 nm aufweist.
  4. Das Bauelement nach Anspruch 2, wobei die Dicke der Titanschicht ungefähr 5,0 nm oder weniger beträgt.
  5. Das Bauelement nach Anspruch 4, wobei die Dicke der Titanschicht ungefähr 0,5 nm bis 3,0 nm beträgt.
  6. Das Bauelement nach Anspruch 1, ferner umfassend: eine sich zwischen der ersten W-Schicht und der zweiten W-Schicht befindende dritte Ti-Schicht, wobei diese dritte Ti-Schicht Titannitrid beinhaltet.
  7. Das Bauelement nach Anspruch 6, wobei das Titannitrid der dritten Ti-Schicht einen Stickstoffgehalt von ungefähr 10% bis 50% und eine Dicke von ungefähr 4,0 nm bis 20,0 nm aufweist.
  8. Das Bauelement nach Anspruch 1, ferner umfassend: eine sich auf der zweiten W-Schicht befindende dritte W-Schicht, beinhaltend Wolframsiliziumnitrid.
  9. Das Bauelement nach Anspruch 8, wobei das Wolframsiliziumnitrid durch eine thermische Behandlung einer Wolframsilizidschicht und einer Wolframnitridschicht gewonnen wird.
  10. Das Bauelement nach Anspruch 9, wobei die Wolframsilizidschicht eine amorphe Wolframsilizid(WSix)-Schicht umfasst, wobei sich x in einem Bereich zwischen ungefähr 2 und 5 bewegt.
  11. Das Bauelement nach Anspruch 1, wobei die erste Elektrode eine P-Typ-Störstellen-dotierte Polysilizium-basierte Elektrode ist.
  12. Das Bauelement nach Anspruch 11, wobei die P-Typ-Störstelle Bor (B) beinhaltet.
  13. Das Bauelement nach Anspruch 1, wobei die Gate-Struktur in einer Doppel-Gate-Struktur ausgebildet ist, umfassend: eine erste Gate-Struktur, umfassend eine N-Typ-Störstellen-dotierte Polysilizium-basierte Elektrode und eine Wolframelektrode, wobei die N-Typ-Störstellen-dotierte Polysilizium-basierte Elektrode unter der Intermediärstruktur und die Wolframelektrode auf der Intermediärstruktur ausgebildet ist; und eine zweite Gate-Struktur, umfassend eine P-Typ-Störstellen-dotierte Polysilizium-basierte Elektrode und eine Wolframelektrode, wobei die P-Typ-Störstellen-dotierte Polysilizium-basierte Elektrode unter der Intermediärstruktur und die Wolframelektrode auf der Intermediärstruktur ausgebildet ist.
  14. Ein Verfahren zur Herstellung einer Gate-Struktur eines Halbleiterbauelementes, umfassend: Bildung einer ersten Elektrode nahe einer Oberseite eines Substrats; Bildung einer Intermediärstruktur auf der ersten Elektrode, wobei die Intermediärstruktur eine Titanschicht und eine Wolframsilizidschicht umfasst; und Bildung einer zweiten Elektrode auf der Intermediärstruktur, wobei die Bildung der Intermediärstruktur umfasst: die Bildung einer Titanschicht, einer ersten Wolframnitridschicht und einer Titannitridschicht auf der ersten Elektrode; und die Bildung der Wolframsilizidschicht und einer zweiten Wolframnitridschicht auf der Titannitridschicht.
  15. Das Verfahren nach Anspruch 14, wobei die Bildung der Intermediärstruktur das Durchführen eines der Chemical Vapor Deposition-(CVD-)Verfahren, Atomic Layer Deposition-(ALD-)Verfahren und Physical Vapor Deposition-(PVD-)Verfahren umfasst.
  16. Das Verfahren nach Anspruch 14, wobei sich in der Wolframsilizid(WSix)-Schicht das Atomverhältnis von Silizium zu Wolfram in einem Bereich von ungefähr 2 bis 5 bewegt.
  17. Das Verfahren nach Anspruch 14, wobei sich die Wolframsilizidschicht in einem amorphen Zustand befindet.
  18. Das Verfahren nach Anspruch 14, wobei die Wolframsilizidschicht durch Durchführen eines der Chemical Vapor Deposition-(CVD-)Verfahren und Physical Vapor Deposition-(PVD-)Verfahren gebildet wird, und die Titanschicht, die erste Wolframnitridschicht, die Titannitridschicht und die zweite Wolframnitridschicht durch Durchführen eines PVD-Verfahrens gebildet werden.
  19. Das Verfahren nach Anspruch 14, wobei die Dicke der Titanschicht ungefähr 5,0 nm oder weniger beträgt.
  20. Das Verfahren nach Anspruch 19, wobei die Dicke der Titanschicht ungefähr 0,5 nm bis 3,0 nm beträgt.
  21. Das Verfahren nach Anspruch 14, wobei die Dicke der Titannitridschicht ungefähr 2,0 nm oder mehr beträgt.
  22. Das Verfahren nach Anspruch 21, wobei die Dicke der Titannitridschicht ungefähr 4,0 nm bis 20,0 nm beträgt.
  23. Das Verfahren nach Anspruch 14, wobei die Dicke der ersten und der zweiten Wolframnitridschicht jeweils in einem Bereich von ungefähr 5,0 nm bis 10,0 nm liegt.
  24. Das Verfahren nach Anspruch 14, wobei die erste und die zweite Wolframnitridschicht jeweils einen Stickstoffgehalt von ungefähr 10% bis 50% aufweisen.
  25. Das Verfahren nach Anspruch 14, wobei die Dicke der Wolframsilizidschicht in einem Bereich von ungefähr 4,0 nm bis 10,0 nm liegt.
  26. Das Verfahren nach Anspruch 14, wobei die erste Elektrode eine mit Dotiersubstanzen vom P-Typ dotierte Polysiliziumschicht umfasst, und die Dotiersubstanzen vom P-Typ Bor umfassen.
  27. Das Verfahren nach Anspruch 14, wobei die zweite Elektrode eine Metallschicht umfasst, und die Metallschicht Wolfram umfasst.
  28. Das Verfahren nach Anspruch 14, wobei die Gate-Struktur in einer Doppel-Gate-Struktur ausgebildet ist, bei der die erste Elektrode eine in einen N-Typ-Störstellen-dotierten Anteil und einen P-Typ-Störstellen-dotierten Anteil unterteilte Polysiliziumschicht umfasst.
  29. Das Verfahren nach Anspruch 14, wobei die erste Elektrode eine Polysiliziumschicht umfasst, und die Titanschicht, die erste Wolframnitridschicht, die Titannitridschicht, die Wolframsilizidschicht und die zweite Wolframnitridschicht thermisch behandelt werden, um eine Titansilizidschicht auf der Polysiliziumschicht, eine erste Titannitridschicht auf der Titansilizidschicht, eine Wolframschicht auf der ersten Titannitrdschicht, eine zweite Titannitrdschicht auf der Wolframschicht, eine Wolframsilizidschicht auf der zweiten Titannitridschicht und eine Wolframsiliziumnitridschicht auf der Wolframsilizidschicht zu erhalten, wobei die Titansilizid(TiSix)-Schicht ein Atomverhältnis von Silizid zu Titan von ungefähr 2 aufweist.
DE102007030321A 2006-12-27 2007-06-29 Halbleiterbauelement mit Gatestruktur und Herstellungsverfahren des Halbleiterbauelements Expired - Fee Related DE102007030321B4 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR10-2006-0134368 2006-12-27
KR20060134368 2006-12-27
KR10-2007-0041289 2007-04-27
KR1020070041289A KR100844958B1 (ko) 2006-12-27 2007-04-27 이중 확산배리어를 구비한 반도체소자 및 그의 제조 방법

Publications (2)

Publication Number Publication Date
DE102007030321A1 DE102007030321A1 (de) 2008-07-03
DE102007030321B4 true DE102007030321B4 (de) 2010-04-15

Family

ID=39465883

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102007030321A Expired - Fee Related DE102007030321B4 (de) 2006-12-27 2007-06-29 Halbleiterbauelement mit Gatestruktur und Herstellungsverfahren des Halbleiterbauelements

Country Status (3)

Country Link
US (2) US7781333B2 (de)
JP (1) JP2008166686A (de)
DE (1) DE102007030321B4 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100940264B1 (ko) * 2007-10-05 2010-02-04 주식회사 하이닉스반도체 반도체 소자의 듀얼 게이트 제조방법
JP5349903B2 (ja) * 2008-02-28 2013-11-20 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
JP5618941B2 (ja) 2011-08-10 2014-11-05 株式会社東芝 半導体装置
US10164044B2 (en) 2015-04-16 2018-12-25 Micron Technology, Inc. Gate stacks
KR102403731B1 (ko) 2017-11-01 2022-05-30 삼성전자주식회사 가변 저항 메모리 소자
CN110391233B (zh) * 2018-04-17 2022-10-14 联华电子股份有限公司 半导体元件及其制作方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060244084A1 (en) * 2005-04-27 2006-11-02 Samsung Electronics Co., Ltd. Semiconductor devices having polymetal gate electrodes and methods of manufacturing the same

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0179677B1 (ko) 1993-12-28 1999-04-15 사토 후미오 반도체장치 및 그 제조방법
US6080645A (en) 1996-10-29 2000-06-27 Micron Technology, Inc. Method of making a doped silicon diffusion barrier region
US5796151A (en) 1996-12-19 1998-08-18 Texas Instruments Incorporated Semiconductor stack having a dielectric sidewall for prevention of oxidation of tungsten in tungsten capped poly-silicon gate electrodes
US5925918A (en) 1997-07-30 1999-07-20 Micron, Technology, Inc. Gate stack with improved sidewall integrity
US6107171A (en) 1998-07-09 2000-08-22 Vanguard International Semiconductor Corporation Method to manufacture metal gate of integrated circuits
KR100281899B1 (ko) 1998-07-22 2001-03-02 윤종용 금속실리사이드막위에응집방지층을갖춘게이트전극및그형성방법
US6271590B1 (en) * 1998-08-21 2001-08-07 Micron Technology, Inc. Graded layer for use in semiconductor circuits and method for making same
JP3144483B2 (ja) * 1998-11-10 2001-03-12 日本電気株式会社 半導体装置およびその製造方法
KR100299386B1 (ko) 1998-12-28 2001-11-02 박종섭 반도체 소자의 게이트 전극 형성방법
US6614082B1 (en) 1999-01-29 2003-09-02 Micron Technology, Inc. Fabrication of semiconductor devices with transition metal boride films as diffusion barriers
US6635939B2 (en) 1999-08-24 2003-10-21 Micron Technology, Inc. Boron incorporated diffusion barrier material
JP3247099B2 (ja) * 2000-01-20 2002-01-15 松下電器産業株式会社 電極構造体の形成方法及び半導体装置の製造方法
US6326260B1 (en) 2000-06-22 2001-12-04 International Business Machines Corporation Gate prespacers for high density, high performance DRAMs
US6774442B2 (en) * 2000-07-21 2004-08-10 Renesas Technology Corp. Semiconductor device and CMOS transistor
JP4651848B2 (ja) * 2000-07-21 2011-03-16 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法並びにｃｍｏｓトランジスタ
KR100351907B1 (ko) 2000-11-17 2002-09-12 주식회사 하이닉스반도체 반도체 소자의 게이트 전극 형성방법
KR20020045260A (ko) 2000-12-08 2002-06-19 박종섭 반도체 소자의 게이트 전극 형성 방법
US6699777B2 (en) 2001-10-04 2004-03-02 Micron Technology, Inc. Etch stop layer in poly-metal structures
JP3781666B2 (ja) * 2001-11-29 2006-05-31 エルピーダメモリ株式会社 ゲート電極の形成方法及びゲート電極構造
US20040207030A1 (en) 2003-04-16 2004-10-21 Mcteer Everett A. Conductive transistor structure for a semiconductor device and method for forming same
GB0317909D0 (en) 2003-07-31 2003-09-03 Koninkl Philips Electronics Nv Switchable 2D/3D display
TWI227914B (en) 2003-10-06 2005-02-11 Nanya Technology Corp A method of gate structure fabrication in semiconductor device
US6943416B2 (en) 2003-11-20 2005-09-13 Micron Technology, Inc. Method and structure for reducing resistance of a semiconductor device feature
US20050124127A1 (en) 2003-12-04 2005-06-09 Tzu-En Ho Method for manufacturing gate structure for use in semiconductor device
JP4031000B2 (ja) 2005-01-13 2008-01-09 エルピーダメモリ株式会社 半導体装置の製造方法
JP5063913B2 (ja) * 2005-04-04 2012-10-31 三星電子株式会社 多層ゲート構造を備える半導体素子及びそれの製造方法
KR20060134368A (ko) 2005-06-22 2006-12-28 엘지전자 주식회사 로봇청소기용 충전장치
KR100678632B1 (ko) * 2005-06-23 2007-02-05 삼성전자주식회사 반도체 집적 회로 장치의 제조 방법
KR100673902B1 (ko) 2005-06-30 2007-01-25 주식회사 하이닉스반도체 텅스텐폴리메탈게이트 및 그의 제조 방법
KR100681211B1 (ko) * 2005-06-30 2007-02-09 주식회사 하이닉스반도체 이중 확산방지막을 갖는 게이트전극 및 그를 구비한반도체소자의 제조 방법
JP4928890B2 (ja) * 2005-10-14 2012-05-09 株式会社東芝 不揮発性半導体記憶装置
JP2007158065A (ja) * 2005-12-06 2007-06-21 Nec Electronics Corp 半導体装置の製造方法および半導体装置
KR100662850B1 (ko) 2006-02-02 2007-01-02 삼성전자주식회사 복수 개의 금속층을 적층한 반도체 소자
KR101015125B1 (ko) * 2008-03-21 2011-02-16 주식회사 하이닉스반도체 계면반응배리어를 구비한 반도체장치 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060244084A1 (en) * 2005-04-27 2006-11-02 Samsung Electronics Co., Ltd. Semiconductor devices having polymetal gate electrodes and methods of manufacturing the same

Also Published As

Publication number Publication date
US20080157205A1 (en) 2008-07-03
US7781333B2 (en) 2010-08-24
JP2008166686A (ja) 2008-07-17
US8319341B2 (en) 2012-11-27
DE102007030321A1 (de) 2008-07-03
US20110042760A1 (en) 2011-02-24

Similar Documents

Publication Publication Date Title
DE4406849C2 (de) Verfahren zur Herstellung eines MOS-Transistors mit einem einen flachen Übergang aufweisenden Source/Drain-Bereich und einer Silicidschicht
DE102005024798B4 (de) Verfahren zum Herstellen eines Halbleiterbauelements mit verschiedenen dielektrischen Gateschichten
DE102005031702B4 (de) Transistorstruktur eines Speicherbauelements und Verfahren zur Herstellung desselben
DE112005002302B4 (de) Verfahren zur Herstellung von Metallgate-Transistoren mit epitaktischen Source- und Drainregionen und MOS-Transistor
DE10206148B4 (de) Verfahren zur Ausbildung einer Diffusionssperrschicht in einem pMOS-Bauteil
DE102009055392B4 (de) Halbleiterbauelement und Verfahren zur Herstellung des Halbleiterbauelements
DE112010004400B4 (de) Bildung von Nickelsilicid mit Gestaffelter PT-Zusammensetzung
EP0012955B1 (de) Ätzmittel zum Ätzen von Siliciumoxiden auf einer Unterlage und Ätzverfahren
DE112009000651B4 (de) Halbleitereinheit und Verfahren zum Bilden einer Halbleitereinheit
DE112005002350B4 (de) Ein Verfahren zur Herstellung eines Halbleiterbauelements mit High-k-Gate-Dielektrikumschicht und Silizid-Gate-Elektrode
DE102004019199B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE102007030321B4 (de) Halbleiterbauelement mit Gatestruktur und Herstellungsverfahren des Halbleiterbauelements
DE69132387T2 (de) Verfahren zum Herstellen einer Feldeffektanordnung mit Kanal aus polykristallinem Silizium
DE102007045074B4 (de) Halbleiterbauelement mit Gatestapelstruktur
DE10323013A1 (de) Halbleiterbauelement mit PMOS- und NMOS-Transistor und zugehöriges Herstellungsverfahren
DE10124413A1 (de) Halbleiter-Vorrichtung und Verfahren zur Herstellung derselben
DE69014998T2 (de) Lokalverbindungen für integrierte Schaltungen.
DE102007054064A1 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE102004056022A1 (de) Verfahren zur Bildung eines Nickelsalicids und Verfahren zur Herstellung eines Halbleiterbauelements unter Verwendung desselben
DE2404184A1 (de) Mis-halbleitervorrichtung und verfahren zu deren herstellung
DE19611959A1 (de) Komplementär-MOS-Feldeffekttransistor und Herstellungsverfahren für denselben
DE102012215988A1 (de) CET und GATE-Leckstromverringerung in Metall-GATE-Elektrodenstrukturen mit grossem ε durch Wärmebehandlung und nach Entfernung der Diffusionsschicht
DE10135557A1 (de) Halbleiter-Vorrichtung, Verfahren zur Herstellung derselben und CMOS-Transistor
DE102010064291B4 (de) Verfahren zur Herstellung von Transistoren mit Metallgateelektrodenstrukturen mit großem ε mit einem polykristallinen Halbleitermaterial und eingebetteten verformungsinduzierenden Halbleiterlegierungen
DE102009039419B4 (de) Verfahren zum Bearbeiten eines Gateelektrodenmaterialsystems unter Bewahrung der Integrität eines Gatestapels mit großem ε durch Passivierung mittels eines Sauerstoffplasmas und Transistorbauelement

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8125 Change of the main classification

Ipc: H01L 29/49 AFI20070629BHDE

8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20140101