JP5063913B2 - 多層ゲート構造を備える半導体素子及びそれの製造方法 - Google Patents
多層ゲート構造を備える半導体素子及びそれの製造方法 Download PDFInfo
- Publication number
- JP5063913B2 JP5063913B2 JP2006102013A JP2006102013A JP5063913B2 JP 5063913 B2 JP5063913 B2 JP 5063913B2 JP 2006102013 A JP2006102013 A JP 2006102013A JP 2006102013 A JP2006102013 A JP 2006102013A JP 5063913 B2 JP5063913 B2 JP 5063913B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- barrier film
- diffusion barrier
- ohmic contact
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Description
20:拡散バリヤ膜
22:オーミックコンタクト膜
24:金属バリヤ膜
30:金属膜
Claims (13)
- 半導体基板;
前記半導体基板上のドープされた導電膜;
前記ドープされた導電膜上の非晶質半導体物質を含む拡散バリヤ膜;
前記拡散バリヤ膜上のオーミックコンタクト膜;
前記オーミックコンタクト膜上の金属バリヤ膜;および
前記金属バリヤ膜上の金属膜;を含み、
前記導電膜、前記拡散バリヤ膜は互いに直接接触し、前記拡散バリヤ膜と前記オーミックコンタクト膜は互いに直接接触するように形成され、前記オーミックコンタクト膜は、前記導電膜と前記金属バリヤ膜との間のコンタクト抵抗を減少させ、前記拡散バリヤ膜は初期ドープされない
ことを特徴とする半導体素子。 - 前記ドープされた導電膜は、ドープされたポリシリコンを含む
ことを特徴とする請求項1に記載の半導体素子。 - 前記非晶質半導体物質は、Si、Ge及びGaAsを含む
ことを特徴とする請求項1または2に記載の半導体素子。 - 前記オーミックコンタクト膜は、高融点金属シリサイドを含む
ことを特徴とする請求項1ないし3のいずれか一項に記載の半導体素子。 - 前記高融点金属シリサイドは、W及びSiを含む
ことを特徴とする請求項4に記載の半導体素子。 - 前記金属膜は、高融点金属を含む
ことを特徴とする請求項1ないし5のいずれか一項に記載の半導体素子。 - 前記拡散バリヤ膜の厚さは、30Å以上である
ことを特徴とする請求項1ないし6のいずれか一項に記載の半導体素子。 - 半導体基板;
前記半導体基板内に形成された第1の導電型のソース/ドレイン領域;
前記ソース/ドレイン領域の間のチャネル領域上に形成されたゲート絶縁膜;および
前記ゲート絶縁膜上のドープされた導電膜、前記ドープされた導電膜上の非晶質シリコン物質を含む拡散バリヤ膜、前記拡散バリヤ膜上のオーミックコンタクト膜、前記オーミックコンタクト膜上の金属バリヤ膜及び前記金属バリヤ膜上の金属膜を含む多層ゲート電極;を含み、
前記導電膜、前記拡散バリヤ膜は互いに直接接触し、前記拡散バリヤ膜と前記オーミックコンタクト膜は互いに直接接触するように形成され、前記オーミックコンタクト膜は、前記導電膜と前記金属バリヤ膜との間のコンタクト抵抗を減少させ、前記拡散バリヤ膜は初期ドープされない
ことを特徴とする半導体素子。 - 前記第1の導電型は、P型である
ことを特徴とする請求項8に記載の半導体素子。 - 前記ゲート電極下部の前記半導体基板内にリセスチャネルトレンチが形成され、前記ゲート絶縁膜は、前記リセスチャネルトレンチの内表面に沿って形成された
ことを特徴とする請求項8または9に記載の半導体素子。 - 前記半導体基板内に形成された第2の導電型のソース/ドレイン領域;
前記第2の導電型のソース/ドレイン領域の間のチャネル領域上に形成された第2のゲート絶縁膜;および
前記第2のゲート絶縁膜上に形成されたドープされた導電膜、前記ドープされた導電膜上の非晶質半導体物質を含む拡散バリヤ膜、前記拡散バリヤ膜上のオーミックコンタクト膜、前記オーミックコンタクト膜上の金属バリヤ膜及び前記金属バリヤ膜上の金属膜を含む第2の多層ゲート電極;をさらに含む
ことを特徴とする請求項8ないし10のいずれか一項に記載の半導体素子。 - 前記第2の導電型は、n型である
ことを特徴とする請求項11に記載の半導体素子。 - 前記第2の多層ゲート電極下部の前記半導体基板内にリセスチャネルトレンチが形成され、前記第2のゲート絶縁膜は、前記リセスチャネルトレンチの内表面に沿って形成された
ことを特徴とする請求項11または12に記載の半導体素子。
Applications Claiming Priority (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20050028245 | 2005-04-04 | ||
KR10-2005-0028245 | 2005-04-04 | ||
US11/214,680 | 2005-08-29 | ||
US11/214,680 US7501673B2 (en) | 2005-04-04 | 2005-08-29 | Semiconductor device multilayer structure, fabrication method for the same, semiconductor device having the same, and semiconductor device fabrication method |
KR10-2005-0134428 | 2005-12-29 | ||
KR1020050134428A KR100725369B1 (ko) | 2005-04-04 | 2005-12-29 | 다층 게이트 구조를 구비하는 반도체 소자 및 그 제조 방법 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2006287233A JP2006287233A (ja) | 2006-10-19 |
JP2006287233A5 JP2006287233A5 (ja) | 2009-05-21 |
JP5063913B2 true JP5063913B2 (ja) | 2012-10-31 |
Family
ID=37408723
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006102013A Active JP5063913B2 (ja) | 2005-04-04 | 2006-04-03 | 多層ゲート構造を備える半導体素子及びそれの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5063913B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4690120B2 (ja) | 2005-06-21 | 2011-06-01 | エルピーダメモリ株式会社 | 半導体装置及びその製造方法 |
US7781333B2 (en) * | 2006-12-27 | 2010-08-24 | Hynix Semiconductor Inc. | Semiconductor device with gate structure and method for fabricating the semiconductor device |
KR20130116099A (ko) * | 2012-04-13 | 2013-10-23 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0831931A (ja) * | 1994-07-11 | 1996-02-02 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置およびその製造方法 |
JP3892588B2 (ja) * | 1997-12-26 | 2007-03-14 | 株式会社東芝 | 半導体装置およびその製造方法 |
JPH11297988A (ja) * | 1998-04-01 | 1999-10-29 | Nanya Sci & Technol Co Ltd | 金属シリサイドのスパイキング効果を防止するゲート電極製造方法 |
JP2002373944A (ja) * | 2001-06-15 | 2002-12-26 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
JP3781666B2 (ja) * | 2001-11-29 | 2006-05-31 | エルピーダメモリ株式会社 | ゲート電極の形成方法及びゲート電極構造 |
US6902993B2 (en) * | 2003-03-28 | 2005-06-07 | Cypress Semiconductor Corporation | Gate electrode for MOS transistors |
JP2004319722A (ja) * | 2003-04-16 | 2004-11-11 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
-
2006
- 2006-04-03 JP JP2006102013A patent/JP5063913B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2006287233A (ja) | 2006-10-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7288828B2 (en) | Metal oxide semiconductor transistor device | |
JP2006313784A (ja) | 半導体装置およびその製造方法 | |
US7944005B2 (en) | Semiconductor device and method for fabricating the same | |
JP2007227851A (ja) | 半導体装置及びその製造方法 | |
US20030151098A1 (en) | Semiconductor device having dual-gate structure and method of manufacturing the same | |
US7439176B2 (en) | Semiconductor device multilayer structure, fabrication method for the same, semiconductor device having the same, and semiconductor device fabrication method | |
US8610181B2 (en) | V-groove source/drain MOSFET and process for fabricating same | |
JP2009181978A (ja) | 半導体装置およびその製造方法 | |
US7501673B2 (en) | Semiconductor device multilayer structure, fabrication method for the same, semiconductor device having the same, and semiconductor device fabrication method | |
JP2008270575A (ja) | 半導体装置およびその製造方法 | |
JP5063913B2 (ja) | 多層ゲート構造を備える半導体素子及びそれの製造方法 | |
KR100725369B1 (ko) | 다층 게이트 구조를 구비하는 반도체 소자 및 그 제조 방법 | |
KR20120065229A (ko) | 하이-k 금속 게이트 디바이스 | |
US20060014351A1 (en) | Low leakage MOS transistor | |
JP2009054609A (ja) | Pチャネルmosトランジスタ、nチャネルmosトランジスタ及び不揮発性半導体記憶装置 | |
US20080224223A1 (en) | Semiconductor device and method for fabricating the same | |
JP3259535B2 (ja) | Nmosトランジスタとpmosトランジスタとを有する半導体装置の製造方法 | |
JP2007049143A (ja) | デュアルゲート構造及びその製造方法、デュアルゲート構造を備える半導体素子及びその製造方法 | |
TWI220792B (en) | Method for fabricating P-type gate NMOS transistor | |
JP2008091501A (ja) | 半導体集積回路装置及びその製造方法 | |
US7176536B2 (en) | Semiconductor device having metal silicide layer on source/drain region and gate electrode and method of manufacturing the same | |
JP2009026781A (ja) | 集積型半導体装置およびmis型半導体装置 | |
JP5194732B2 (ja) | 半導体装置の製造方法および半導体装置 | |
TWI822155B (zh) | 電晶體結構及其製造方法 | |
US20220285158A1 (en) | Method for fabricating semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090402 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090402 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120131 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120202 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120319 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120417 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120620 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120710 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120808 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5063913 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150817 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |