DE10208714A1 - Kontakt für integrierte Schaltung und entsprechendes Herstellungsverfahren - Google Patents

Kontakt für integrierte Schaltung und entsprechendes Herstellungsverfahren

Info

Publication number
DE10208714A1
DE10208714A1 DE10208714A DE10208714A DE10208714A1 DE 10208714 A1 DE10208714 A1 DE 10208714A1 DE 10208714 A DE10208714 A DE 10208714A DE 10208714 A DE10208714 A DE 10208714A DE 10208714 A1 DE10208714 A1 DE 10208714A1
Authority
DE
Germany
Prior art keywords
layer
contact
contact hole
tin
titanium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10208714A
Other languages
English (en)
Other versions
DE10208714B4 (de
Inventor
Manfred Schneegans
Alexander Ruf
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10208714A priority Critical patent/DE10208714B4/de
Priority to US10/364,070 priority patent/US6903009B2/en
Publication of DE10208714A1 publication Critical patent/DE10208714A1/de
Application granted granted Critical
Publication of DE10208714B4 publication Critical patent/DE10208714B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76867—Barrier, adhesion or liner layers characterized by methods of formation other than PVD, CVD or deposition from a liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Die vorliegende Erfindung schafft einen Kontakt für eine integrierte Schaltung, welcher zur Verbindung einer ersten Leitungsebene mit einer zweiten Leitungsebene durch ein Kontaktloch in einer dazwischenliegenden Isolationsschicht verläuft, der vollständig aus Ti und/oder TiN besteht. Die Erfindung schafft auch ein entsprechendes Herstellungsverfahren.

Description

  • Die vorliegende Erfindung betrifft einen Kontakt für eine integrierte Schaltung und ein entsprechendes Herstellungsverfahren.
  • Obwohl prinzipiell auf beliebige integrierte Schaltungen anwendbar, werden die vorliegende Erfindung sowie die ihr zugrundeliegende Problematik in bezug auf integrierte Schaltungen in Silizium-Technologie erläutert.
  • Metallisierungen in Kontaktlöchern von Halbleiterschaltungen zur Verbindung übereinanderliegender Metallebenen bzw. Metall- und Halbleiterebenen enthalten zum Beispiel in DRAM- und Logik-Schaltkreisen Mehrfach-Metall-Lagen aus niederohmigen Haft- und Diffusionssperrschichten sowie Füllungen aus Nukleations- und Bulk-Schichten.
  • Zur Herstellung solcher Schichten kommen PVD-Verfahren (physical vapour deposition = physikalische Dampfabscheidung) und MCVD-Verfahren (metal chemical vapour deposition = metallchemische Dampfabscheidung) zur Anwendung.
  • Ein typisches 4-Schichtsystem für eine Kontaktloch-Metallisierung ist:

    Ti(PVD) + TiN(PVD) + W-Nukleation(MCVD) + W-Bulk(MCVD)
  • Aus der Notwendigkeit, die Einzelschichten aufeinander anzupassen und aus dem Einsatz unterschiedlicher Abscheideverfahren ergeben sich aufwendige entwicklungstechnische Arbeiten und in den Produktionsabläufen Störungen durch Abweichungen der Einzelschicht-Gleichmäßigkeiten sowie erhöhte Defektbelastungen.
  • Für kleinere Strukturen mit erhöhten Aspektverhältnissen (Quotient aus Höhe und Durchmesser) gelingt die Füllung nicht mehr vollständig. Dabei bleiben nicht gefüllte Hohlkanäle im Zentrum der Kontakte, die z. B. bei einer nachfolgenden Metallebene als Kontaminationsquelle wirken. Weitere Verringerungen der minimalen Strukturgröße in der Mikroelektronik haben zur Folge, daß der absolute Durchmesser von Kontaktlöchern sowohl auf Silizium-Substrat als auch zwischen den Metallebenen sich ständig weiter verringert und gleichzeitig das Aspektverhältnis ansteigt.
  • Die vorliegende Erfindung schafft für zukünftige Technologiegenerationen einen zuverlässigen Kontakt zwischen einer Metallebene und Silizium bzw. zwischen verschiedenen Metallebenen und ermöglicht bei gleichzeitiger Vereinfachung des Prozeßflusses eine erhebliche Reduzierung der Prozeßkosten.
  • Bisher wird zur Gewährleistung eines zuverlässigen Kontaktes, z. B. auf einem Siliziumsubstrat, zunächst eine Liner-Schicht aus Titan oder Titannitrid abgeschieden. Diese Liner-Schicht wird dann thermisch in einer Formiergas-Atmosphäre bei ca. 600°C behandelt. In diesem Schritt wird einmal ein Teil oder vollständig das Titan zu Titansilizid zur Verringerung des Kontaktwiderstandes gewandelt. Weiterhin wird durch die Ausbildung von TiN oder die Verstärkung des schon vorhandenen Titannitrids die Barriereschicht zur Vermeidung eines späteren Fluorangriffs auf Silizium verbessert. Die Ti/TiN-Schichten können beispielsweise gesputtert werden.
  • Teilweise werden heutzutage auch schon teure MOCVD-TiN-Prozesse oder CVD-Ti/TiN-Prozesse eingesetzt. Beispielsweise wird selektives CVD-Ti (Precursor TiCl4, Tißr oder TiJ) verwendet, damit es sich nur am Boden des Kontaktloches abscheidet. Die Abscheidung geschieht bei hohen Temperaturen größer 500°C, so daß sich sofort TiSi bildet. Darauf folgt die CVD- TiN-Abscheidung, die ebenfalls bei Temperaturen oberhalb 500°C durchgeführt wird und das Kontaktloch füllt (gleicher Ti-haltiger Precursor + stickstoffhaltiges Gas). Ein Nachteil dieses Verfahrens besteht darin, daß die Silizid-Bildung im Rahmen der CVD-Ti-Abscheidung sehr schwer zu kontrollieren ist, was zur Folge hat, daß die Kontaktwiderstände eine größere Streuung aufweisen.
  • Sogenannte Ultra-shallow-junctions sind damit nicht mehr zu realisieren. Hinzu kommt, daß der CVD-Ti-Prozeß sehr teuer ist. Nach der Abscheidung des Liners folgt beim bekannten Prozeß die Abscheidung von Wolfram mittels CVD (Precursor WF6). Diese Abscheidung besteht wiederum aus zwei Schritten, nämlich einem ersten Schritt, bei dem eine Nukleationsschicht abgeschieden wird, und einem zweiten Schritt, der die eigentliche Bulk-Schichtabscheidung darstellt.
  • Abschließend wird mittels eines zweistufigen CMP-Prozesses (CMP = chemisch mechanische Polierung) zunächst das überschüssige Wolfram und dann die Barriere aus Ti/TiN auf der Wafer-Oberseite entfernt. Zur weiteren Kostenreduzierung hat speziell der DRAM-Prozeß das Auffüllen von Kontaktlöchern mit der Erstellung einer ersten Metallverdrahtung in Form eines Dual-Damascene-Prozesses verbunden. Allerdings hat Wolfram eihen sehr hohen Bahnwiderstand, was zu Leistungsverlusten der betreffenden Schaltkreise führt.
  • Durch Optimierungen der Schichtdicken, Temperaturen, Drücke, Abscheideleistungen und Gaszusammensetzungen konnten für Technologien bis zu 170 nm die oben genannten Mehrschicht- Systeme Ti/TiN/W (Nukleation)/W (bulk) in Halbleiterschaltungen eingesetzt werden. Technologien kleiner als 140 nm erfordern jedoch vereinfachte Verfahrensabläufe und optimierte Schichtsysteme.
  • Bisher bestand ein besonderes Problem darin, das Titan nach der Abscheidung mittels dem CMP-Prozeß zu planarisieren, und zwar speziell in Verbindung mit Wolfram, da, wie gesagt, in einem zweistufigen Prozeß zunächst das Wolfram chemisch unterstützt und dann das Ti/TiN vorwiegend mechanisch poliert werden muß.
  • Daher ist es Aufgabe der vorliegenden Erfindung, einen Kontakt für eine integrierte Schaltung und ein entsprechendes Herstellungsverfahren zu schaffen, welche einfacher herstellbar sind.
  • Erfindungsgemäß wird diese Aufgabe durch den Kontakt für eine integrierte Schaltung nach Anspruch 1 und das entsprechende Herstellungsverfahren nach Anspruch 6 gelöst.
  • Die der vorliegenden Erfindung zugrunde liegende Idee besteht darin, auf die Abscheidung des Wolframs ganz zu verzichten und das Kontaktloch vollständig mit Ti und/oder TiN zu füllen. Damit lassen sich noch geringere Kontaktwiderstände erreichen als mit Wolfram, da der spezifische Widerstand von Ti und von TiN unter demjenigen von Wolfram liegen.
  • Prinzipiell sollte auch ein Füllen von Dual-Damascene-Strukturen möglich sein. Bisher bestand das Problem, Ti nach der Abscheidung mittels dem zweistufigen CMP-Prozeß zu planarisieren, wobei im zweiten Schritt das TiN kein Problem mehr darstellt, da es sich gut mit hoher Rate und Gleichmäßigkeit polieren läßt. Etwas schwieriger ist das Polieren von Ti im zweiten Schritt, da es nur mechanisch abgetragen werden kann.
  • Das Problem, Wolfram und Titan in einem CMP-Prozeß zu polieren, wird erfindungsgemäß dadurch gelöst, daß das Kontaktloch ganz mit Titan und/oder TiN gefüllt ist und anschließend ein entsprechender Annealschritt durchgeführt wird, bei dem sich unten im Kontakt zum Silizium TiSi bildet und auf der Oberseite so gut wie alles Titan zu Titannitrid konvertiert. Das großflächige Titannitrid an der Wafer-Oberfläche ermöglicht dann einen vereinfachten, einstufigen CMP-Prozeßschritt.
  • Dabei muß das Kontaktloch nicht komplett mit Titan gefüllt sein, es kann auch ein Hohlraum im Inneren des Kontaktlochs verbleiben, allerdings muß das Kontaktloch oben so weit geschlossen sein, daß es nicht beim CMP-Schritt geöffnet wird und sich mit CMP-Schlemme und/oder Wasser füllt. Des weiteren wäre es eher ein Vorteil, wenn durch den Nitrierungsprozeß später die gesamte Oberfläche oder auch nur Teile des Titankontakts aus Titannitrid bestehen. Das Titannitrid würde als natürliche Passivierung gegen eine Oxidation wirken, wenn auch möglicherweise auf Kosten einer Widerstandserhöhung.
  • Als Verfahren zur Füllung des Kontaktloches kann auf das PVD- Verfahren oder das CVD-Verfahren zurückgegriffen werden. Es ist auch denkbar, zukünftig ALD-Verfahren (Atomlagenabscheidung) zu verwenden. Insbesondere könnte ein mehrstufiger Prozeß zunächst eine PVD-Titanabscheidung und dann eine CVD- Titanabscheidung bzw. eine ALD-Titanabscheidung aufweisen.
  • In den Unteransprüchen finden sich vorteilhafte Weiterbildungen und Verbesserungen des jeweiligen Gegenstandes der Erfindung.
  • Gemäß einer bevorzugten Weiterbildung weist der Konatkt eine an der Wand und/oder am Boden des Kontaktlochs verlaufende Ti-Schicht und eine TiN-Füllung auf.
  • Gemäß einer weiteren bevorzugten Weiterbildung weist der Kontakt eine vollständige Ti-Füllung auf.
  • Gemäß einer weiteren bevorzugten Weiterbildung weist der Kontakt eine der Wand und/oder am Boden des Kontaktlochs verlaufende Ti-Startschicht unterhalb der Ti-Füllung auf.
  • Gemäß einer weiteren bevorzugten Weiterbildung weist der Konatkt eine Ti-Füllung auf, an deren Oberseite eine TiN- Schicht vorgesehen ist.
  • Gemäß einer weiteren bevorzugten Weiterbildung ist die erste Leitungsebene eine Siliziumebene, wobei der Konatkt an seiner Unterseite eine TiSi-Schicht aufweist.
  • Ausführungsbeispiele der Erfindung sind in den Zeichnungen dargestellt und in der nachfolgenden Beschreibung näher erläutert.
  • Es zeigen:
  • Fig. 1a-d eine schematische Darstellung der wesentlichen Verfahrensschritte zur Herstellung eines Kontaktes für eine integrierte Schaltung in Silizium-Technologie als erste Ausführungsform der vorliegenden Erfindung;
  • Fig. 2a-d eine schematische Darstellung der wesentlichen Verfahrensschritte zur Herstellung eines Kontaktes für eine integrierte Schaltung in Silizium-Technologie als zweite Ausführungsform der vorliegenden Erfindung; und
  • Fig. 3 einen Kontakt gemäß einer dritten Ausführungsform der vorliegenden Erfindung.
  • In den Figuren bezeichnen gleiche Bezugszeichen gleiche oder funktionsgleiche Bestandteile.
  • Fig. 1a-d zeigen schematische Darstellungen der wesentlichen Verfahrensschritte zur Herstellung eines Kontaktes für eine integrierte Schaltung in Silizium-Technologie als erste Ausführungsform der vorliegenden Erfindung.
  • In Fig. 1 bezeichnet Bezugszeichen 1 ein Silizium-Substrat mit einer (nicht gezeigten) integrierten Schaltung und 5 eine darüberliegende Isolationsschicht in Form einer Oxidschicht, in der mittels eines üblichen photolithographischen Ätzprozesses ein Kontaktloch Kl ausgebildet ist, in dem der Kontakt zu bilden ist.
  • Gemäß Fig. 1b erfolgt dann nach der üblichen Kontaktlochreinigung eine ganzflächige PVD-Ti-Abscheidung zur Ausbildung einer Ti-Schicht 10.
  • In einem weiteren Prozeßschritt erfolgt dann in situ eine CVD-TiN-Abscheidung bei 600°C mit einem Precursor TiCl4, die Füllung des Kontaklochs Kl mit einer TiN-Schicht 15, wobei die Schichtdicke beispielsweise 100 nm bis 150 nm beträgt und wobei bei diesem Beispiel keine Hohlräume im Kontaktloch zurückbleiben. Während der TiN-Abscheidung bei 600°C findet ein in-situ-Annealing statt, bei dem sich im unteren Bereich des Kontaktes eine TiSi-Schicht 20 bildet.
  • Anschließend erfolgt mit Bezug auf Fig. 1d ein einstufiger CMP-Schritt zur Entfernung des überschüssigen Ti/TiN vol der Oberfläche der Isolierschicht 5, so daß der in Fig. 1d gezeigte Prozeßzustand erreicht wird, in dem das Kontaktmetall nur noch im Kontaktloch vorliegt. Im Anschluß an diesen Prozeßschritt kann wie üblich eine PVD-Aluminium-Abscheidung vorgesehen werden und daran anschließend die übliche Strukturierung dieser Aluminium-Metallisierungsebene.
  • Bei dieser Ausführungsform ist kein Liner-Anneal mehr notwendig, ist weiterhin keine CVD-Wolfram-Abscheidung mehr notwendig und nur noch ein einstufiger CMP-Schritt zur Planarisierung erforderlich. Die TiSi-Bildung und damit die Kontaktwiderstandsbildung über die PVD-Ti-Schicht erfolgt wie beim bisher üblichen Prozeß.
  • Eine Prozeßvariante dieser Ausführungsform könnte darin bestehen, daß die TiN-Abscheidung mittels eines MOCVD-Prozesses bei 380°C durchgeführt wird (Precursor TDMAT oder TDEAT), wobei allerdings ein in-situ-Annealing wegen der geringeren Temperatur nicht möglich ist. Mögliche Schichtdicken bei diesem Prozeß betragen ebenfalls 100 nm bis 150 nm zum hohlraumfreien Füllen des Kontaktlochs Kl.
  • Bei dieser Variante würde ein separater Anneal-Schritt bei typischerweise 580°C im Anschluß an die MOCVD-TiN-Abscheidung durchgeführt werden. Die weitere Prozeßabfolge entspricht derjenigen, welche oben mit Bezug auf Fig. 1a bis 1d erläutert wurde.
  • Eine weitere Prozeßvariante könnte darin bestehen, daß der Liner-Anneal-Schritt bei typischerweise 580°C vor der MOCVD- Ti-Abscheidung bei 380°C durchgeführt wird.
  • Noch eine Variante könnte darin bestehen, daß der Anneal- Schritt vollständig entfällt und die MOCVD-TiN-Abscheidung bei 380°C durchgeführt wird. Dies könnte beispielsweise dann angebracht sein, wenn der Kontakt nicht zwischen einer Silizium-Ebene und einer Metallebene hergestellt wird, sondern zwischen zwei Metallebenen.
  • Fig. 2a-d zeigen schematische Darstellungen der wesentlichen Verfahrensschritte zur Herstellung eines Kontaktes für eine integrierte Schaltung in Silizium-Technologie als zweite Ausführungsform der vorliegenden Erfindung.
  • Bei dem in Fig. 2 gezeigten Ausführungsbeispiel entspricht der Prozeßzustand gemäß Fig. 2a demjenigen von Fig. 1a, welcher bereits oben erläutert wurde.
  • In einem weiteren Prozeßschritt, der mit Bezug auf Fig. 2b erläutert wird, erfolgt dann zunächst eine PVD-Ti-Abscheidung zur kompletten Füllung des Kontaktloches Kl mit einer Ti- Schicht 10'.
  • Daran anschließend erfolgt mit Bezug auf Fig. 2c ein Anneal- Schritt bei typischerweise 580°C, in dem sich einerseits am Boden des Kontakts die TiSi-Schicht 20 bildet und andererseits ein Teil der an der Oberfläche liegenden Ti-Schicht 10' in eine TiN-Schicht 15' umgewandelt wird. Der Anteil der Ti- Schicht 10, welcher in die TiN-Schicht 15' umgewandelt wird, ist bei diesem Ausführungsbeispiel derart bemessen, daß noch eine geringe Restdicke d' der Titanschicht 10' an der Oberfläche zurückbleibt. Denkbar ist jedoch auch, daß sämtliches an der Oberfläche liegendes Ti in TiN umgewandelt wird, bzw. sogar noch ein oberer Teil der Kontaktlochfüllung in TiN umgewandelt wird. Letzteres hätte den Vorteil, daß TiN für folgende Prozeßschritte als Oxidationsbarriere wirken könnte. Eine derartige dritte Ausführungsform ist in Fig. 3 gezeigt.
  • Obwohl die vorliegende Erfindung vorstehend anhand eines bevorzugten Ausführungsbeispiels beschrieben wurde, ist sie darauf nicht beschränkt, sondern auf vielfältige Art und Weise modifizierbar.
  • Insbesondere ist die Erläuterung im Zusammenhang mit integrierten Schaltungen in Silizium-Technologie nur beispielhaft. Bezugszeichenliste 1 Si-Substrat
    5 SiO2-Isolationsschicht
    10, 10' Ti-Schicht
    15, 15' TiN-Schicht
    20 TiSi-Schicht
    KL Kontaktloch
    d' verbleibende Dicke der Ti-Schicht 10'

Claims (13)

1. Kontakt für eine integrierte Schaltung, welcher zur Verbindung einer ersten Leitungsebene mit einer zweiten Leitungsebene durch ein Kontaktloch in einer dazwischenliegenden Isolationsschicht verläuft, dadurch gekennzeichnet, daß der Kontakt vollständig aus Ti und/oder TiN besteht.
2. Kontakt nach Anspruch 1, dadurch gekennzeichnet, daß er eine an der Wand und/oder am Boden des Kontaktlocchs verlaufende Ti-Schicht (10) und eine TiN-Füllung (15) aufweist.
3. Kontakt nach Anspruch 1, dadurch gekennzeichnet, daß er vollständige eine Ti-Füllung (10') aufweist.
4. Kontakt nach Anspruch 3, dadurch gekennzeichnet, daß er eine der Wand und/oder am Boden des Kontaktlocchs verlaufende Ti-Startschicht unterhalb der Ti-Füllung (10') aufweist.
5. Kontakt nach Anspruch 1, dadurch gekennzeichnet, daß er eine Ti-Füllung (10') aufweist, an deren Oberseite eine TiN-Schicht (15') vorgesehen ist.
6. Kontakt nach Anspruch 1, dadurch gekennzeichnet, daß die erste Leitungsebene eine Siliziumebene (1) ist und er an seiner Unterseite eine TiSi-Schicht (20) aufweist.
7. Herstellungsverfahren für einen Kontakt nach Anspruch 1 mit den Schritten:
Abscheiden einer Ti-Schicht (10) an den Wänden des Kontaktlochs (KL) und auf der umgebenden Oberfläche der Isolationsschicht;
Abscheiden einer TiN-Schicht (15) zum Auffüllen des Kontaktlochs (KL) und auf der umgebenden Oberfläche der Isolationsschicht; und
Rückpolieren der Ti-Schicht (10) und der TiN-Schicht (15) auf der umgebenden Oberfläche der Isolationsschicht in einem einstufigen Polierschritt.
8. Herstellungsverfahren für einen Kontakt nach Anspruch 1 mit den Schritten:
Abscheiden einer Ti-Schicht (10') zum Auffüllen des Kontaktlochs (KL) und auf der umgebenden Oberfläche der Isolationsschicht;
teilweises Umwandeln der Ti-Schicht (10') in eine TiN-Schicht (15); und
Rückpolieren der Ti-Schicht (10) und der ggfs. verbleibenden TiN-Schicht (15) auf der umgebenden Oberfläche der Isolationsschicht in einem einstufigen Polierschritt.
9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß das Umwandeln derart durchgeführt wird, dass an der Oberseite im Kontaktloch (KL) eine TiN-Schicht (15') vorgesehen ist.
10. Verfahren nach Anspruch 7, 8 oder 9, dadurch gekennzeichnet, daß die erste Leitungsebene eine Siliziumebene (1) ist und zur Herstellung einer TiSi-Schicht (20) an der Unterseite des Kontaktes ein Annealschritt durchgeführt wird.
11. Verfahren nach Anspruch 10, dadurch gekennzeichnet, daß der Annealschritt integriert wird, indem beim Abscheiden der TiN-Schicht (15) eine Temperatur von mindestens 500°C herrscht.
12. Verfahren nach Anspruch 7 oder 8, dadurch gekennzeichnet, daß die Ti-Schicht mittels eines PVD- oder eines CVD- Prozesses vorgesehen wird.
13. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß die TiN-Schicht mittels eines MOCVD-Prozesses oder ALD- Prozesses vorgesehen wird.
DE10208714A 2002-02-28 2002-02-28 Herstellungsverfahren für einen Kontakt für eine integrierte Schaltung Expired - Fee Related DE10208714B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10208714A DE10208714B4 (de) 2002-02-28 2002-02-28 Herstellungsverfahren für einen Kontakt für eine integrierte Schaltung
US10/364,070 US6903009B2 (en) 2002-02-28 2003-02-11 Methods for fabricating a contact for an integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10208714A DE10208714B4 (de) 2002-02-28 2002-02-28 Herstellungsverfahren für einen Kontakt für eine integrierte Schaltung

Publications (2)

Publication Number Publication Date
DE10208714A1 true DE10208714A1 (de) 2003-09-25
DE10208714B4 DE10208714B4 (de) 2006-08-31

Family

ID=27770906

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10208714A Expired - Fee Related DE10208714B4 (de) 2002-02-28 2002-02-28 Herstellungsverfahren für einen Kontakt für eine integrierte Schaltung

Country Status (2)

Country Link
US (1) US6903009B2 (de)
DE (1) DE10208714B4 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006040764B4 (de) * 2006-08-31 2010-11-11 Advanced Micro Devices, Inc., Sunnyvale Halbleiterbauelement mit einem lokal vorgesehenem Metallsilizidgebiet in Kontaktbereichen und Herstellung desselben
US20090050972A1 (en) * 2007-08-20 2009-02-26 Richard Lindsay Strained Semiconductor Device and Method of Making Same
US8519541B2 (en) * 2008-08-14 2013-08-27 Macronix International Co., Ltd. Semiconductor device having plural conductive layers disposed within dielectric layer
US20170194454A1 (en) * 2016-01-06 2017-07-06 International Business Machines Corporation NiPt AND Ti INTERSECTING SILICIDE PROCESS AND STRUCTURE
EP3244447A1 (de) * 2016-05-11 2017-11-15 IMEC vzw Verfahren zur herstellung einer gate-struktur und halbleiterbauelement

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6412725A (en) * 1987-07-07 1989-01-17 Sanyo Electric Co Synthesizer receiver
JPH04370955A (ja) * 1991-06-20 1992-12-24 Seiko Epson Corp 集積回路の配線法
US5312774A (en) * 1991-12-05 1994-05-17 Sharp Kabushiki Kaisha Method for manufacturing a semiconductor device comprising titanium
JPH06349774A (ja) * 1993-06-08 1994-12-22 Sony Corp 埋込みプラグの形成方法
DE19645033A1 (de) * 1995-11-01 1997-05-07 Hyundai Electronics Ind Verfahren zur Bildung eines Metalldrahtes
DE19826031A1 (de) * 1997-06-11 1998-12-17 Samsung Electronics Co Ltd Verfahren zum Ausbilden von Kontaktelementen eines Halbleiterbauteils

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5472912A (en) * 1989-11-30 1995-12-05 Sgs-Thomson Microelectronics, Inc. Method of making an integrated circuit structure by using a non-conductive plug
JPH1012725A (ja) 1996-06-19 1998-01-16 Mitsubishi Electric Corp 半導体装置の配線接続構造およびその製造方法
TW357413B (en) * 1997-12-05 1999-05-01 United Microelectronics Corp Manufacturing process of transistors
KR100331545B1 (ko) * 1998-07-22 2002-04-06 윤종용 다단계 화학 기상 증착 방법에 의한 다층 질화티타늄막 형성방법및 이를 이용한 반도체 소자의 제조방법
US6555183B2 (en) * 1999-06-11 2003-04-29 Applied Materials, Inc. Plasma treatment of a titanium nitride film formed by chemical vapor deposition
KR100400031B1 (ko) * 2001-01-17 2003-09-29 삼성전자주식회사 반도체 소자의 콘택 플러그 및 그 형성 방법
US20030124842A1 (en) * 2001-12-27 2003-07-03 Applied Materials, Inc. Dual-gas delivery system for chemical vapor deposition processes

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6412725A (en) * 1987-07-07 1989-01-17 Sanyo Electric Co Synthesizer receiver
JPH04370955A (ja) * 1991-06-20 1992-12-24 Seiko Epson Corp 集積回路の配線法
US5312774A (en) * 1991-12-05 1994-05-17 Sharp Kabushiki Kaisha Method for manufacturing a semiconductor device comprising titanium
JPH06349774A (ja) * 1993-06-08 1994-12-22 Sony Corp 埋込みプラグの形成方法
DE19645033A1 (de) * 1995-11-01 1997-05-07 Hyundai Electronics Ind Verfahren zur Bildung eines Metalldrahtes
DE19826031A1 (de) * 1997-06-11 1998-12-17 Samsung Electronics Co Ltd Verfahren zum Ausbilden von Kontaktelementen eines Halbleiterbauteils

Also Published As

Publication number Publication date
US6903009B2 (en) 2005-06-07
US20030173589A1 (en) 2003-09-18
DE10208714B4 (de) 2006-08-31

Similar Documents

Publication Publication Date Title
DE102015107271B4 (de) Zwei- oder mehrteilige Ätzstoppschicht in integrierten Schaltungen
DE3851163T2 (de) Kontakt in einer Bohrung in einem Halbleiter und Verfahren zu seiner Herstellung.
EP0269095B1 (de) Integrierte Halbleiterschaltung mit mindestens zwei aus Aluminium oder einer Aluminium-Verbindung bestehenden Metallisierungsebenen sowie Verfahren zu ihrer Herstellung
DE69836114T2 (de) Kupferverdrahtung mit verbessertem Elektromigrationswiderstand und reduzierter Defektempfindlichkeit
DE112009005565B4 (de) Gestapelte Trench-Kontakte
DE102005034182B4 (de) Halbleitervorrichtung und Herstellungsverfahren dafür
DE102006053927A1 (de) Halbleiter-Bauteil und ein Verfahren zu seiner Herstellung
DE102009006798B4 (de) Verfahren zur Herstellung eines Metallisierungssystems eines Halbleiterbauelements unter Anwendung einer Hartmaske zum Definieren der Größe der Kontaktdurchführung
DE102005046975A1 (de) Technik zur Herstellung einer kupferbasierten Metallisierungsschicht mit einer leitenden Deckschicht
DE10351875A1 (de) Integriertes Schaltkreisbauelement und Halbleiterbauelement mit MIM-Kondensator
DE102011002769B4 (de) Halbleiterbauelement und Verfahren zur Herstellung einer Hybridkontaktstruktur mit Kontakten mit kleinem Aspektverhältnis in einem Halbleiterbauelement
DE69015564T2 (de) Vollverdiefte verbindungsstruktur mit titanium/wolfram und selektivem cvd-wolfram.
DE69220399T2 (de) Verfahren zur Herstellung von einer Verbindung über einer Halbleitervorrichtung
DE19844451A1 (de) Sperrschicht und Herstellungsverfahren dafür
DE102010063294B4 (de) Verfahren zur Herstellung von Metallisierungssystemen von Halbleiterbauelementen, die eine Kupfer/Silizium-Verbindung als ein Barrierenmaterial aufweisen
DE4239457C2 (de) Halbleiterwaferstruktur und Herstellungsverfahren dafür
DE60132707T2 (de) Niedrigtemperaturverfahren zur Unterdrückung von Hügeln in Verbindungsleitungen von integrierten Schaltkreisen
DE102009039421B4 (de) Doppelkontaktmetallisierung mit stromloser Plattierung in einem Halbleiterbauelement
DE102004001853B3 (de) Verfahren zum Herstellen von Kontaktierungsanschlüssen
EP1770726A1 (de) MIM-Kondensator sowie zugehöriges Herstellungsverfahren
DE102008044964B4 (de) Verringerung der Leckströme und des dielektrischen Durchschlags in dielektrischen Materialien von Metallisierungssystemen von Halbleiterbauelementen durch die Herstellung von Aussparungen
DE102004003863B4 (de) Technik zur Herstellung eingebetteter Metallleitungen mit einer erhöhten Widerstandsfähigkeit gegen durch Belastung hervorgerufenen Materialtransport
DE19531602C2 (de) Verbindungsstruktur einer Halbleitereinrichtung und ihr Herstellungsverfahren
DE102007035837A1 (de) Halbleiterbauelement mit einer Kornorientierungsschicht
DE10208714B4 (de) Herstellungsverfahren für einen Kontakt für eine integrierte Schaltung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee