DE102006053927A1 - Halbleiter-Bauteil und ein Verfahren zu seiner Herstellung - Google Patents

Halbleiter-Bauteil und ein Verfahren zu seiner Herstellung Download PDF

Info

Publication number
DE102006053927A1
DE102006053927A1 DE102006053927A DE102006053927A DE102006053927A1 DE 102006053927 A1 DE102006053927 A1 DE 102006053927A1 DE 102006053927 A DE102006053927 A DE 102006053927A DE 102006053927 A DE102006053927 A DE 102006053927A DE 102006053927 A1 DE102006053927 A1 DE 102006053927A1
Authority
DE
Germany
Prior art keywords
metallic
layer
damascene structure
barrier layer
cover layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102006053927A
Other languages
English (en)
Inventor
Ji Ho Suwon Hong
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
DB HiTek Co Ltd
Original Assignee
Dongbu Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dongbu Electronics Co Ltd filed Critical Dongbu Electronics Co Ltd
Publication of DE102006053927A1 publication Critical patent/DE102006053927A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wind Motors (AREA)

Abstract

Halbleiter-Bauteil, umfassend: ein Halbleiter-Substrat, welches einen Source/Drain-Bereich aufweist, eine auf dem Halbleiter-Substrat ausgebildete Gate-Elektrode, eine erste inter-metallische dielektrische Schicht, welche auf dem Halbleiter-Substrat ausgebildet ist und eine erste Damaszener-Struktur aufweist, eine auf der Damaszener-Struktur ausgebildete erste Barriere-Schicht, eine auf der ersten Barriere-Schicht ausgebildete erste Metall-Leitung und eine in der ersten Damaszener-Struktur ausgebildete erste metallische Abdeck-Schicht.

Description

  • Bereich der Erfindung
  • Die vorliegende Erfindung betrifft ein Halbleiter-Bauteil und ein Verfahren zu seiner Herstellung.
  • Beschreibung des Standes der Technik
  • Allgemein verbindet eine metallische Verbindung eines Halbleiter-Bauteils in einem Halbleiter-Substrat ausgebildete Schaltungen miteinander mittels elektrischer Verbindung und Kontaktpunkt-Verbindung zwischen Halbleiter-Bauteilen unter Verwendung einer metallischen Dünnschicht, welche Aluminium, Aluminium-Legierungen und Kupfer enthält.
  • Um einen Kontaktpunkt mit einer Elektrode zu verbinden, welche voneinander mittels einer Isolier-Schicht, wie einer Oxid-Schicht, isoliert sind, wird mittels selektiven Ätzens der Isolier-Schicht zuerst ein Kontakt-Loch ausgebildet, und dann wird zum Füllen des Kontakt-Loches unter Verwendung von Barrieremetall oder Wolfram ein metallischer Verschluss ausgebildet.
  • Dann wird nach Ausbilden einer metallischen Dünnschicht auf der resultierenden Struktur die metallische Dünnschicht strukturiert, wodurch die metallische Verbindung zum Verbinden des Kontaktpunkts mit der Elektrode gebildet wird.
  • Um die metallische Verbindung zu strukturieren, wird hauptsächlich ein Photolithographie-Prozess verwendet. Allerdings wird das kritische Maß ("critical dimension", CD) der metallischen Verbindung allmählich verkleinert, da das Halbleiter-Bauteil in einer Mikro-Größe hergestellt wird, so dass es schwierig ist, die Mikro-Struktur der metallischen Verbindung mittels des Photolithographie-Prozesses zu bilden.
  • Aus diesem Grund wurde ein Damaszener-Prozess vorgeschlagen, um auf einfache Weise die metallische Verbindung zu bilden, welche die Mikro-Struktur aufweist.
  • Eine mittels eines solchen Damaszener-Prozesses ausgebildete metallische Verbindung hat eine Mehrfach-Schicht-Struktur. Im Falle der metallischen Mehrfach-Schicht-Verbindung, welche Kupfer enthält, wird eine Barriere-Schicht, welche SiN und SiCN enthält, auf der gesamten (Ober)fläche einer niedrigeren metallischen Kupfer-Verbindung und einer niedrigeren inter-metallischen dielektrischen (IMD) Schicht ausgebildet, um das Diffundieren einer niedrigeren metallischen Kupfer-Verbindung in eine obere IMD-Schicht, welche die obere metallische Kupfer-Verbindung umgibt, zu verhindern.
  • Allerdings weist das herkömmliche Verfahren zum Herstellen eines Halbleiter-Bauteils die folgenden Nachteile auf.
  • Da die herkömmliche Barriere-Schicht auf der gesamten (Ober)fläche der niedrigeren metallischen Kupfer-Verbindung und der niedrigeren IMD-Schicht ausgebildet ist, wird eine effektive dielektrische Konstante (k) der niedrigeren IMD-Schicht erhöht, wodurch eine RC-Verzögerung verursacht wird. Daher kann die Zuverlässigkeit des Halbleiter-Bauteils verschlechtert sein.
    •
  • KURZFASSUNG DER ERFINDUNG
  • Dementsprechend wurde die vorliegende Erfindung durchgeführt, um die oben genannten Probleme, welche im Stand der Technik auftreten, zu lösen, und ein Ziel der vorliegenden Erfindung ist, ein Halbleiter-Bauteil und eine Verfahren zu seiner Herstellung bereitzustellen, welche zum Verbessern der Zuverlässigkeit des Halbleiter-Bauteils geeignet sind, indem sie das Ansteigen einer effektiven dielektrischen Konstante einer IMD-Schicht verhindern, welches von einer Barriere-Schicht des Halbleiter-Bauteils verursacht wird.
  • Um dieses Ziel zu erreichen, wird ein Halbleiter-Bauteil bereitgestellt, welches beinhaltet: ein Halbleiter-Substrat, welches einen Source/Drain-Bereich aufweist, eine auf dem Halbleiter-Substrat ausgebildete Gate-Elektrode, eine erste inter-metallische dielektrische Schicht, welche auf dem Halbleiter-Substrat ausgebildet ist, und ein erste Damaszener-Struktur aufweist, eine auf der Damaszener-Struktur ausgebildete erste Barriere-Schicht, eine auf der ersten Barriere-Schicht ausgebildete erste Metall-Leitung, und eine in der ersten Damaszener-Struktur ausgebildete erste metallische Abdeck-Schicht.
  • Gemäß einem anderen Aspekt der vorliegenden Erfindung wird ein Verfahren zum Herstellen eines Halbleiter-Bauteils bereitgestellt, welches die folgenden Schritte umfasst:
    Ausbilden einer ersten inter-metallischen dielektrischen Schicht auf einem Halbleiter-Substrat, und Ausbilden einer ersten Damaszener-Struktur in der ersten inter-metallischen dielektrische Schicht, Ausbilden einer ersten Barriere-Schicht und einer ersten metallischen Leitung in der ersten Damaszener-Struktur, Ausbilden einer ersten metallischen Abdeck-Schicht auf der ersten metallischen Leitung in der ersten Damaszener-Struktur, und Ausbilden einer zweiten inter-metallischen dielektrischen Schicht auf der ersten metallischen Abdeck-Schicht.
  • Gemäß einer Ausführungsform der vorliegenden Erfindung besteht eine metallische Abdeck-Schicht nur auf einer metallischen Verbindung, so dass es möglich ist, zu verhindern, dass in der metallischen Verbindung enthaltene Atome in einen IMD diffundieren.
  • Darüber hinaus ist es möglich, mittels der metallischen Abdeck-Schicht das Ansteigen einer effektiven dielektrischen Konstante des IMD zu verhindern.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Die oben genannten, und andere Ziele, Merkmale und Vorteile der vorliegenden Erfindung werden aufgrund der folgenden detaillierten Beschreibung in Verbindung mit den begleitenden Zeichnungen stärker offensichtlich werden, wobei:
  • 1 eine Ansicht ist, welche eine Struktur eines Halbleiter-Bauteils gemäß einer Ausführungsform der vorliegenden Erfindung zeigt; und
  • 2 bis 8 Ansichten sind, welche ein Verfahren zum Herstellen eines Halbleiter-Bauteils gemäß einer Ausführungsform der vorliegenden Erfindung zeigen.
    •
  • DETAILLIERTE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
  • Im Folgenden werden ein Halbleiter-Bauteil und ein Verfahren zu seiner Herstellung gemäß der vorliegenden Erfindung mit Bezug auf die begleitenden Zeichnungen beschrieben.
  • 1 ist eine Ansicht, welche eine Struktur eines Halbleiter-Substrats 100 gemäß einer Ausführungsform der vorliegenden Erfindung zeigt.
  • Bezugnehmend auf 1 werden eine Gate-Isolier-Schicht 60 und eine Gate-Elektrode 70 auf dem mit einer Isolier-Schicht 50 versehenen Halbleiter-Substrat 100 sequentiell ausgebildet, und ein Source/Drain-Bereich 90 (oder ein Übergangs("junction")- Bereich hoher Dichte) und Abstandhalter 80 werden an beiden Seiten der Gate-Isolier-Schicht 60 beziehungsweise der Gate-Elektrode 70 ausgebildet.
  • Darüber hinaus ist eine erste inter-metallische dielektrische (IMD) Schicht 110 auf dem Halbleiter-Substrat 100 ausgebildet, und ein erstes Durchgangsloch 115 und ein erster Graben 120 sind in der ersten IMD-Schicht 110 ausgebildet.
  • Ferner ist eine erste Barriere-Schicht 125 in inneren Wänden des ersten Durchgangslochs 115 und des ersten Grabens 120 ausgebildet, und eine erste metallische Verbindung 130 ist auf der ersten Barriere-Schicht 125 ausgebildet.
  • Die erste metallische Verbindung 130 ist darauf mit einer ersten dielektrischen metallischen Abdeck-Schicht 140 ausgebildet, welche dazu geeignet ist, eine effektive dielektrische Konstante (effektives k) der ersten IMD-Schicht 110 zu reduzieren. Die erste metallische Abdeck- Schicht 140 beinhaltet dielektrische Materialien, wie SiN, SiCN, Ti, TiN, oder Ru.
  • In anderen Worten: die erste metallische Abdeck-Schicht 140 ist auf der ersten metallischen Verbindung 130 in dem ersten Graben 120 ausgebildet.
  • Darüber hinaus wird eine zweite IMD-Schicht 145 auf der ersten IMD-Schicht 110 und der ersten metallischen Abdeck-Schicht 140 ausgebildet, und es werden ein zweites Durchgangsloch 150 und ein zweiter Graben 155 in der zweiten IMD-Schicht 145 ausgebildet. Eine zweite Barriere-Schicht 160 wird in einer Innenwand des zweiten Durchgangslochs 150 und des zweiten Grabens 155 ausgebildet, und eine zweite metallische Verbindung 165 wird auf der zweiten Barriere-Schicht 160 ausgebildet.
  • Darüber hinaus wird die zweite metallische Verbindung 165 darauf mit einer zweiten metallischen Abdeck-Schicht 170 ausgebildet, welche dazu geeignet ist, eine effektive dielektrische Konstante der zweiten IMD-Schicht 145 zu verkleinern, und das Diffundieren von in der metallischen Verbindung 165 enthaltenen Atomen zu verhindern, und die zweite metallische Abdeck-Schicht 170 beinhaltet dielektrische Materialien wie SiN, SiCN, Ti, TiN, oder Ru.
  • Im Detail verhindern zusammen mit den Barriere-Schichten 125 und 160 die erste und die zweite Abdeck-Schicht 140 und 170, dass die metallische Verbindungen 130 und 165 in die IMD-Schichten 110 und 145 diffundieren.
  • Die erste und die zweite IMD-Schicht 110 und 145 beinhalten Phosphor-Silikat-Glas (PSG), Bor-Phosphor-Silikat-Glas(BPSG), Fluor-dotiertes Silikat-Glas(FSG) und undotiertes Silikat-Glas(USG), welche(s) eine niedrige effektive dielektrische Konstante aufweist/aufweisen.
  • 2 bis 8 sind Ansichten, welche ein Verfahren zum Herstellen eines Halbleiter-Bauteils gemäß einer Ausführungsform der vorliegenden Erfindung zeigen.
  • Bezugnehmend auf 2, sind die Gate-Isolier-Schicht 60 und die Gate-Elektrode 70 sequentiell auf dem mit der Isolier-Schicht 50 und dem Source/Drain-Bereich 90 versehenen Halbleiter-Substrat 100 ausgebildet.
  • Dann wird der Abstandhalter 80 an beiden Seiten der Gate-Isolier-Schicht 60 und der Gate-Elektrode 70 ausgebildet, und die erste IMD-Schicht 110 wird auf dem Halbleiter-Substrat 100 ausgebildet.
  • Eine Durchgangsloch-Struktur wird auf der ersten IMD-Schicht 110 unter Verwendung einer Photolack-Schicht ausgebildet, und die erste IMD-Schicht 110 wird unter Verwendung der Durchgangsloch-Struktur als einer Maske geätzt, wodurch das erste Durchgangsloch 115 in dem Halbleiter-Substrat 100 gebildet wird.
  • Dann wird auf der ersten IMD-Schicht 110 unter Verwendung einer Photolack-Schicht eine Graben-Struktur ausgebildet, und ein oberer Teil der ersten IMD-Schicht 110 wird unter Verwendung der Graben-Struktur als einer Maske entfernt, wodurch der erste Graben 120 gebildet wird.
  • Das erste Durchgangsloch 115 und der erste Graben 120 bilden eine Damaszener-Struktur. In der folgenden Beschreibung wird gemeinsam mit der Verwendung des Begriffs "Durchgangsloch" und "Graben" der Begriff "Damaszener-Struktur" so verwendet werden, dass er das Durchgangsloch und den Graben beinhaltet.
  • In anderen Worten: das erste Durchgangsloch 115 und der erste Graben 120 sind in der ersten IMD-Schicht 110 ausgebildet, wodurch die Damaszener-Struktur zum Ausbilden der metallischen Verbindung in der ersten IMD-Schicht 110 gebildet wird.
  • Bezugnehmend auf 3 ist die erste Barriere-Schicht 125 in der Damaszener-Struktur ausgebildet, welche das erste Durchgangsloch 115 und den ersten Graben 120 enthält, und eine erste metallische Schicht 135 ist auf der ersten Barriere-Schicht 125 ausgebildet. Hierin beinhaltet die erste metallische Schicht 135 Cu.
  • Die erste Barriere-Schicht 125 kann mittels eines Chemisches-Dampfphase-Auftragen("chemical vapor deposition", CVD)-Prozesses, eines physischen Dampfphase-Auftragen("physical vapor deposition", PVD)-Prozesses oder eines Atomische-Schicht-Auftragen("atomic layer deposition", ALD)-Prozesses ausgebildet werden.
  • Bezugnehmend auf 4 werden die erste metallische Schicht 135 und die erste Barriere-Schicht 125 mittels eines Chemisch-Mechanisches-Polieren("chemical mechanical polishing", CMP)-Prozesses poliert, wodurch die erste metallische Verbindung 130 in der Damaszener-Struktur gebildet wird.
  • Wenn die erste metallische Schicht 135 und die erste Barriere-Schicht 125 poliert sind/werden, wird eine Schlamm("slurry")-Lösung verwendet, welche eine höhere Ätz-Selektivität bezüglich der ersten metallischen Schicht 135 als bezüglich der ersten Barriere-Schicht 125 aufweist. Dementsprechend wird nach Ausführen des CMP-Prozesses die erste metallische Schicht 135 des oberen Teils der ersten IMD-Schicht 110 entfernt, und die erste metallische Verbindung 130 wird in der Damaszener-Struktur ausgebildet, welche das erste Durchgangsloch 115 und den ersten Graben 120 beinhaltet.
  • Da die Schlamm("slurry")-Lösung verwendet wird, welche eine höhere Ätz-Selektivität bezüglich der ersten metallischen Schicht 135 als bezüglich der ersten Barriere-Schicht 125 aufweist, wird beim Polieren der ersten metallischen Schicht 135 zum Bilden der ersten metallischen Verbindung 130 in diesem Fall die Höhe der ersten metallischen Verbindung 130 niedriger als die Höhe der ersten IMD-Schicht 110.
  • Um ferner die erste metallische Verbindung 130 zu bilden, deren Höhe niedriger ist als die Höhe der ersten IMD-Schicht 110, kann ein Nass-Ätz-Prozess bezüglich der ersten metallischen Verbindung 130 ausgeführt werden, indem nach Ausführen des CMP-Prozesses eine vorbestimmte Masken-Struktur verwendet wird, um die erste IMD-Schicht 110 und die erste metallische Verbindung 130 einzuebnen.
  • Bezugnehmend auf 5 wird die erste metallische Abdeck-Schicht 140 auf der ersten metallischen Verbindung 130 derart ausgebildet, dass die Höhe der ersten metallischen Abdeck-Schicht 140 zur Höhe der ersten IMD-Schicht 110 identisch ist. In anderen Worten: die erste metallische Abdeck-Schicht 140 wird im ersten Graben 120 der Damaszener-Struktur in der ersten IMD-Schicht 110 ausgebildet.
  • Hierbei beinhaltet die erste metallische Abdeck-Schicht 140 dielektrische Materialien, wie Ti, SiN, SiCN, TiN, oder Ru. Wie oben beschrieben, wird die erste metallische Abdeck-Schicht 140 auf der ersten metallischen Verbindung 130 so ausgebildet, dass es möglich ist, zu verhindern, dass die effektive dielektrische Konstante (effektives k) sich durch die Existenz einer Barriere-Schicht auf der gesamten (Ober)fläche einer IMD-Schicht in der herkömmlichen Technik erhöht. Darüber hinaus ist es möglich, das Diffundieren von Kupfer(Cu)-Atomen, welche in der ersten metallischen Verbindung 130 enthalten sind, zu verhindern.
  • Bezugnehmend auf 6 wird ferner die zweite IMD-Schicht 145 auf der ersten IMD-Schicht 110 und der ersten Barriere-Schicht 140 ausgebildet, und das zweite Durchgangsloch 150 und der zweite Graben 155 werden in der zweiten IMD-Schicht 145 ausgebildet. Das Verfahren zum Ausbilden des zweiten Durchgangslochs 150 und des zweiten Grabens 155 kann zum Verfahren zum Ausbilden des ersten Durchgangslochs 115 und des ersten Grabens 120 identisch sein.
  • Da das zweite Durchgangsloch 150 und der zweite Graben 155 in der zweiten IMD-Schicht 145 ausgebildet sind, wird in diesem Fall die zweite Damaszener-Struktur ausgebildet.
  • Dann werden die zweite Barriere-Schicht 160 und die zweite metallische Schicht 175 auf der zweiten Damaszener-Struktur (das heißt dem zweiten Durchgangsloch und dem zweiten Graben) und der zweiten IMD-Schicht 145 ausgebildet. Da ein Teil der ersten metallischen Abdeck-Schicht 140 in dem Prozess zum Ausbilden des zweiten Durchgangslochs 150 freigelegt wird, kann hierbei die zweite metallische Schicht 175 nach Entfernen des Teils der ersten metallischen Abdeck-Schicht 140 ausgebildet werden.
  • Bezugnehmend auf 7 werden dann die zweite metallische Schicht 175 und die zweite Barriere-Schicht 160, welche auf der zweiten IMD-Schicht 145 ausgebildet sind, mittels des CMP-Prozesses entfernt.
  • In diesem Fall wird durch den CMP-Prozess die zweite metallische Schicht 175 die zweite metallische Verbindung 165, welche in der zweiten Damaszener-Struktur existiert.
  • Wenn insbesondere der CMP-Prozess ausgeführt wird, um die zweite metallische Verbindung 165 zu bilden, wird die Schlamm("slurry")-Lösung verwendet, welche eine höhere Ätz- Selektivität bezüglich der metallischen Schicht als bezüglich der Barriere-Schicht aufweist, so dass nach dem CMP-Prozess die Höhe der zweiten metallischen Verbindung 165 niedriger ist als die Höhe der zweiten IMD-Schicht 145.
  • Ferner kann die zweite metallische Verbindung 165, deren Höhe niedriger ist als die Höhe der zweiten IMD-Schicht 145, mittels eines Nass-Ätz-Prozesses ausgebildet werden, wie oben beschrieben ist.
  • Bezugnehmend auf 8 wird anschließend die zweite metallische Abdeck-Schicht 170 auf der zweiten metallischen Verbindung 165 ausgebildet. In diesem Fall beinhaltet die zweite metallische Abdeck-Schicht 170 dielektrische Materialien, wie Ti, SiN, SiCN, TiN, oder Ru.
  • Wie oben beschrieben, werden gemäß der vorliegenden Erfindung die erste und die zweite metallische Abdeck-Schicht nur auf der ersten und der zweiten metallischen Verbindung ausgebildet. In anderen Worten: es ist möglich, dass die erste und die zweite metallische Abdeck-Schicht auf der (Ober)fläche der IMD-Schichten nicht existieren.
  • In dieser Weise werden die metallische Abdeck-Schicht(en), welche dielektrische Materialien enthalten, nicht auf der (Ober)fläche der IMD ausgebildet, so dass es möglich ist, das Ansteigen einer effektiven dielektrischen Konstante des IMD zu verhindern. Darüber hinaus wird eine RC-Verzögerung verhindert, so dass es möglich ist, die Zuverlässigkeit eines Halbleiter-Bauteils zu verbessern.
  • Obwohl zu Zwecken der Erläuterung eine bevorzugte Ausführungsform der vorliegenden Erfindung beschrieben worden ist, werden Fachleute würdigen, dass verschiedene Modifikationen, Zusätze und Substitutionen möglich sind, ohne vom Geist und Umfang der Erfindung, wie sie in den beigefügten Ansprüchen offenbart ist/sind, abzuweichen.

Claims (17)

  1. Halbleiter-Bauteil, umfassend: ein Halbleiter-Substrat, welches einen Source/Drain-Bereich aufweist; eine auf dem Halbleiter-Substrat ausgebildete Gate-Elektrode; eine erste inter-metallische dielektrische Schicht, welche auf dem Halbleiter-Substrat ausgebildet ist, und ein erste Damaszener-Struktur aufweist; eine auf der Damaszener-Struktur ausgebildete erste Barriere-Schicht; eine auf der ersten Barriere-Schicht ausgebildete erste Metall-Leitung; und eine in der ersten Damaszener-Struktur ausgebildete erste metallische Abdeck-Schicht.
  2. Halbleiter-Bauteil gemäß Anspruch 1, wobei die erste metallische Abdeck-Schicht auf der ersten metallischen Leitung in der ersten Damaszener-Struktur ausgebildet ist.
  3. Halbleiter-Bauteil gemäß Anspruch 1, wobei die erste Damaszener-Struktur ein erstes Durchgangsloch und einen ersten Graben beinhaltet, und die erste metallische Abdeck-Schicht im ersten Graben ausgebildet ist.
  4. Halbleiter-Bauteil gemäß Anspruch 1, wobei ein vorbestimmter Teil der ersten Barriere-Schicht beiderseits der ersten metallischen Abdeck-Schicht angeordnet ist.
  5. Halbleiter-Bauteil gemäß Anspruch 1, wobei die erste metallische Abdeck-Schicht irgendein aus der Gruppe, welche aus Ti, SiN, SiCN, Tin und Ru besteht, ausgewähltes beinhaltet.
  6. Halbleiter-Bauteil gemäß Anspruch 1, wobei eine zweite inter-metallische dielektrische Schicht, welche eine zweite Damaszener-Struktur aufweist, auf der ersten inter-metallischen dielektrischen Schicht ausgebildet ist, eine zweite Barriere-Schicht und die zweite metallische Leitung in der zweiten Damaszener-Struktur ausgebildet sind, und die zweite Barriere-Schicht auf der ersten metallischen Abdeck-Schicht ausgebildet ist.
  7. Halbleiter-Bauteil gemäß Anspruch 6, ferner umfassend: eine in der zweiten Damaszener-Struktur ausgebildete zweite metallische Abdeck-Schicht, wobei die zweite metallische Abdeck-Schicht auf der zweiten metallischen Leitung ausgebildet ist.
  8. Halbleiter-Bauteil gemäß Anspruch 7, wobei die zweite Damaszener-Struktur ein zweites Durchgangsloch und einen zweiten Graben beinhaltet, und die zweite metallische Abdeck-Schicht in dem zweiten Graben ausgebildet ist.
  9. Verfahren zum Herstellen eines Halbleiter-Bauteils, wobei das Verfahren die folgenden Schritte umfasst: Ausbilden einer ersten inter-metallischen dielektrischen Schicht auf einem Halbleiter-Substrat, und Ausbilden einer ersten Damaszener-Struktur in der ersten inter-metallischen dielektrische Schicht; Ausbilden einer ersten Barriere-Schicht und einer ersten metallischen Leitung in der ersten Damaszener-Struktur; Ausbilden einer ersten metallischen Abdeck-Schicht auf der ersten metallischen Leitung in der ersten Damaszener-Struktur; und Ausbilden einer zweiten inter-metallischen dielektrischen Schicht auf der ersten metallischen Abdeck-Schicht.
  10. Verfahren gemäß Anspruch 9, wobei der Schritt zum Ausbilden der ersten Barriere-Schicht und der ersten metallischen Leitung die folgenden Unter-Schritte umfasst: sequentielles Stapeln der ersten Barriere-Schicht und der ersten metallischen Leitung; und Entfernen vorbestimmter Teile der ersten metallischen Leitung und der ersten Barriere-Schicht mittels eines chemischmechanischen Polierens(CMP).
  11. Verfahren gemäß Anspruch 10, wobei für den CMP-Prozess verwendeter Schlamm("slurry") ein Material beinhaltet, welches eine höhere Ätz-Selektivität bezüglich der ersten metallischen Leitung als bezüglich der ersten Barriere-Schicht aufweist.
  12. Verfahren gemäß Anspruch 9, wobei die erste Damaszener-Struktur das erste Durchgangsloch und den ersten Graben aufweist, und die erste metallische Abdeck-Schicht im ersten Graben ausgebildet ist.
  13. Verfahren gemäß Anspruch 9, wobei die erste metallische Abdeck-Schicht mittels Aufbringens irgendein aus der Gruppe, welche aus Ti, SiN, SiCN, TiN, und Ru besteht, ausgewähltes in der ersten Damaszener-Struktur ausgebildet ist.
  14. Verfahren gemäß Anspruch 9, wobei der Schritt zum Ausbilden der ersten Barriere-Schicht und der ersten metallischen Leitung die folgenden Unter-Schritte beinhaltet: sequentielles Aufbringen der ersten Barriere-Schicht und der ersten metallischen Leitung; Ätzen der ersten Barriere-Schicht und der ersten metallischen Leitung, bis eine (Ober)fläche der ersten intermetallischen dielektrischen Schicht freiliegt; und teilweises Entfernen eines oberen Teils der ersten metallischen Leitung mittels eines Nass-Ätz-Prozesses.
  15. Verfahren gemäß Anspruch 14, wobei in dem Schritt zum Ausbilden der ersten metallischen Abdeck-Schicht ein vorbestimmtes dielektrisches Material auf einem vorbestimmten Teil der ersten metallischen Leitung aufgebracht wird, wo ein oberer Teil der ersten metallischen Leitung teilweise entfernt ist.
  16. Verfahren gemäß Anspruch 9, wobei der Schritt zum Ausbilden der zweiten inter-metallischen dielektrischen Schicht die folgenden Unter-Schritte beinhaltet: Ausbilden einer zweiten Damaszener-Struktur inklusive eines zweiten Durchgangslochs und eines zweiten Grabens in der zweiten inter-metallischen dielektrischen Schicht; und Ausbilden einer zweiten Barriere-Schicht, einer zweiten metallischen Leitung und einer zweiten metallischen Abdeck-Schicht in der zweiten Damaszener-Struktur nach Ausbilden der zweiten Damaszener-Struktur.
  17. Verfahren gemäß Anspruch 16, wobei bei dem Schritt zum Ausbilden der zweiten metallischen Abdeck-Schicht die zweite metallische Abdeck-Schicht auf der zweiten metallischen Leitung in der zweiten Damaszener-Struktur ausgebildet ist.
DE102006053927A 2005-11-15 2006-11-15 Halbleiter-Bauteil und ein Verfahren zu seiner Herstellung Withdrawn DE102006053927A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2005-0109051 2005-11-15
KR1020050109051A KR100729126B1 (ko) 2005-11-15 2005-11-15 반도체 소자의 금속 배선 및 그 형성 방법

Publications (1)

Publication Number Publication Date
DE102006053927A1 true DE102006053927A1 (de) 2007-05-31

Family

ID=38037935

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102006053927A Withdrawn DE102006053927A1 (de) 2005-11-15 2006-11-15 Halbleiter-Bauteil und ein Verfahren zu seiner Herstellung

Country Status (5)

Country Link
US (3) US7544601B2 (de)
JP (1) JP2007142421A (de)
KR (1) KR100729126B1 (de)
CN (1) CN1967845A (de)
DE (1) DE102006053927A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009098120A1 (en) * 2008-02-07 2009-08-13 International Business Machines Corporation Interconnect structure with high leakage resistance

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4979576B2 (ja) * 2005-03-30 2012-07-18 パナソニック株式会社 プラズマドーピング方法及びプラズマ処理装置
JP4299286B2 (ja) * 2005-10-06 2009-07-22 東京エレクトロン株式会社 気化装置、成膜装置及び気化方法
US8193087B2 (en) * 2006-05-18 2012-06-05 Taiwan Semiconductor Manufacturing Co., Ltd. Process for improving copper line cap formation
US8125044B2 (en) * 2007-10-26 2012-02-28 Hvvi Semiconductors, Inc. Semiconductor structure having a unidirectional and a bidirectional device and method of manufacture
KR100988783B1 (ko) * 2008-07-29 2010-10-20 주식회사 동부하이텍 반도체 소자 및 그의 제조 방법
CN101661899B (zh) * 2008-08-29 2010-12-15 上海华虹Nec电子有限公司 采用大马士革工艺制备金属栅极中接触孔的方法
TWI473292B (zh) * 2008-12-15 2015-02-11 Lextar Electronics Corp 發光二極體晶片
CN102024744B (zh) * 2009-09-16 2013-02-06 中国科学院微电子研究所 半导体器件及其制造方法
JP2011082235A (ja) * 2009-10-05 2011-04-21 Toshiba Corp 半導体装置及びその製造方法
US20120273949A1 (en) * 2011-04-27 2012-11-01 Globalfoundries Singapore Pte. Ltd. Method of forming oxide encapsulated conductive features
US20130224948A1 (en) * 2012-02-28 2013-08-29 Globalfoundries Inc. Methods for deposition of tungsten in the fabrication of an integrated circuit
US9659869B2 (en) * 2012-09-28 2017-05-23 Intel Corporation Forming barrier walls, capping, or alloys /compounds within metal lines
US9252049B2 (en) * 2013-03-06 2016-02-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming interconnect structure that avoids via recess
US10096515B2 (en) 2013-03-15 2018-10-09 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure for stacked device
CN111554659B (zh) * 2013-03-29 2022-05-24 联华电子股份有限公司 插塞结构及其制作工艺
KR20210055139A (ko) 2019-11-06 2021-05-17 삼성전자주식회사 반도체 소자
CN114188302B (zh) 2020-02-04 2022-12-13 联芯集成电路制造(厦门)有限公司 具有金属间介电图案的半导体元件及其制作方法
CN112164671A (zh) * 2020-09-10 2021-01-01 上海华虹宏力半导体制造有限公司 层叠孔结构及其制作方法
CN112289738B (zh) * 2020-10-14 2024-01-23 上海华虹宏力半导体制造有限公司 金属互连结构的形成方法

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3304754B2 (ja) * 1996-04-11 2002-07-22 三菱電機株式会社 集積回路の多段埋め込み配線構造
US6110648A (en) * 1998-09-17 2000-08-29 Taiwan Semiconductor Manufacturing Company Method of enclosing copper conductor in a dual damascene process
JP2000164707A (ja) * 1998-11-27 2000-06-16 Sony Corp 半導体装置およびその製造方法
US6157081A (en) * 1999-03-10 2000-12-05 Advanced Micro Devices, Inc. High-reliability damascene interconnect formation for semiconductor fabrication
US6251786B1 (en) * 1999-09-07 2001-06-26 Chartered Semiconductor Manufacturing Ltd. Method to create a copper dual damascene structure with less dishing and erosion
US6734559B1 (en) * 1999-09-17 2004-05-11 Advanced Micro Devices, Inc. Self-aligned semiconductor interconnect barrier and manufacturing method therefor
US6114243A (en) * 1999-11-15 2000-09-05 Chartered Semiconductor Manufacturing Ltd Method to avoid copper contamination on the sidewall of a via or a dual damascene structure
JP2001319928A (ja) * 2000-05-08 2001-11-16 Hitachi Ltd 半導体集積回路装置およびその製造方法
US6977224B2 (en) * 2000-12-28 2005-12-20 Intel Corporation Method of electroless introduction of interconnect structures
KR20020054662A (ko) * 2000-12-28 2002-07-08 박종섭 반도체소자의 금속배선 형성방법
US6900513B2 (en) * 2001-01-22 2005-05-31 Nec Electronics Corporation Semiconductor memory device and manufacturing method thereof
US6686273B2 (en) * 2001-09-26 2004-02-03 Sharp Laboratories Of America, Inc. Method of fabricating copper interconnects with very low-k inter-level insulator
KR100443513B1 (ko) 2001-12-22 2004-08-09 주식회사 하이닉스반도체 구리 금속배선 형성방법
KR100475931B1 (ko) * 2002-07-02 2005-03-10 매그나칩 반도체 유한회사 반도체 소자의 다층 배선 형성방법
US6670274B1 (en) * 2002-10-01 2003-12-30 Taiwan Semiconductor Manufacturing Company Method of forming a copper damascene structure comprising a recessed copper-oxide-free initial copper structure
US7279423B2 (en) * 2002-10-31 2007-10-09 Intel Corporation Forming a copper diffusion barrier
US6975032B2 (en) * 2002-12-16 2005-12-13 International Business Machines Corporation Copper recess process with application to selective capping and electroless plating
US6905964B2 (en) * 2003-01-09 2005-06-14 Chartered Semiconductor Manufacturing Ltd. Method of fabricating self-aligned metal barriers by atomic layer deposition on the copper layer
US6943111B2 (en) * 2003-02-10 2005-09-13 Taiwan Semiconductor Manufacturing Company, Ltd. Barrier free copper interconnect by multi-layer copper seed
US6893959B2 (en) * 2003-05-05 2005-05-17 Infineon Technologies Ag Method to form selective cap layers on metal features with narrow spaces
US7008871B2 (en) * 2003-07-03 2006-03-07 International Business Machines Corporation Selective capping of copper wiring
JP3977796B2 (ja) * 2003-10-29 2007-09-19 株式会社東芝 半導体装置
US7223693B2 (en) * 2003-12-12 2007-05-29 Samsung Electronics Co., Ltd. Methods for fabricating memory devices using sacrificial layers and memory devices fabricated by same
US7087517B2 (en) * 2003-12-24 2006-08-08 Intel Corporation Method to fabricate interconnect structures
US7157380B2 (en) 2003-12-24 2007-01-02 Intel Corporation Damascene process for fabricating interconnect layers in an integrated circuit
US7176571B2 (en) * 2004-01-08 2007-02-13 Taiwan Semiconductor Manufacturing Company Nitride barrier layer to prevent metal (Cu) leakage issue in a dual damascene structure
US7119440B2 (en) * 2004-03-30 2006-10-10 Taiwan Semiconductor Manufacturing Co., Ltd. Back end IC wiring with improved electro-migration resistance
KR200379582Y1 (ko) 2004-11-03 2005-03-24 이정우 동축반전 풍력발전기
US7189650B2 (en) * 2004-11-12 2007-03-13 Taiwan Semiconductor Manufacturing Co., Ltd. Method and apparatus for copper film quality enhancement with two-step deposition
US20060113675A1 (en) * 2004-12-01 2006-06-01 Chung-Liang Chang Barrier material and process for Cu interconnect
US7309653B2 (en) * 2005-02-24 2007-12-18 International Business Machines Corporation Method of forming damascene filament wires and the structure so formed
US20060205204A1 (en) * 2005-03-14 2006-09-14 Michael Beck Method of making a semiconductor interconnect with a metal cap
US7989338B2 (en) * 2005-06-15 2011-08-02 Globalfoundries Singapore Pte. Ltd. Grain boundary blocking for stress migration and electromigration improvement in CU interconnects
JP4589835B2 (ja) * 2005-07-13 2010-12-01 富士通セミコンダクター株式会社 半導体装置の製造方法及び半導体装置
US7348272B2 (en) * 2005-08-03 2008-03-25 United Microelectronics Corp. Method of fabricating interconnect
US7790617B2 (en) * 2005-11-12 2010-09-07 Chartered Semiconductor Manufacturing, Ltd. Formation of metal silicide layer over copper interconnect for reliability enhancement
US20070249156A1 (en) * 2006-04-20 2007-10-25 Griselda Bonilla Method for enabling hard mask free integration of ultra low-k materials and structures produced thereby
NO326268B1 (no) 2007-03-14 2008-10-27 Vidar Holmoy Vindkraftverkrotor.

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009098120A1 (en) * 2008-02-07 2009-08-13 International Business Machines Corporation Interconnect structure with high leakage resistance

Also Published As

Publication number Publication date
US7544601B2 (en) 2009-06-09
US20070128847A1 (en) 2007-06-07
US20090212334A1 (en) 2009-08-27
CN1967845A (zh) 2007-05-23
US20100111694A1 (en) 2010-05-06
US8137065B2 (en) 2012-03-20
KR100729126B1 (ko) 2007-06-14
JP2007142421A (ja) 2007-06-07

Similar Documents

Publication Publication Date Title
DE102006053927A1 (de) Halbleiter-Bauteil und ein Verfahren zu seiner Herstellung
DE102015107271B4 (de) Zwei- oder mehrteilige Ätzstoppschicht in integrierten Schaltungen
DE69933933T2 (de) Verfahren zur herstellung einer leiterbahnstruktur für eine integrierte schaltung
DE69836114T2 (de) Kupferverdrahtung mit verbessertem Elektromigrationswiderstand und reduzierter Defektempfindlichkeit
DE102004037089A1 (de) Technik zur Herstellung einer Passivierungsschicht vor dem Abscheiden einer Barrierenschicht in einer Kupfermetallisierungsschicht
DE102008021568B3 (de) Verfahren zum Reduzieren der Erosion einer Metalldeckschicht während einer Kontaktlochstrukturierung in Halbleiterbauelementen und Halbleiterbauelement mit einem schützenden Material zum Reduzieren der Erosion der Metalldeckschicht
DE102019212488B4 (de) Verbindungen gebildet durch eine Metallverdrängungsreaktion
DE102009006798B4 (de) Verfahren zur Herstellung eines Metallisierungssystems eines Halbleiterbauelements unter Anwendung einer Hartmaske zum Definieren der Größe der Kontaktdurchführung
DE112019003120B4 (de) Dünnfilmwiderstand in einer integrierten schaltung und herstellungsverfahren dafür
DE102011002769B4 (de) Halbleiterbauelement und Verfahren zur Herstellung einer Hybridkontaktstruktur mit Kontakten mit kleinem Aspektverhältnis in einem Halbleiterbauelement
DE102008016425A1 (de) Verfahren zur Strukturierung einer Metallisierungsschicht durch Verringerung der durch Lackentfernung hervorgerufenen Schäden des dielektrischen Materials
DE19834917A1 (de) Verfahren zum Bilden von selbstausrichtenden Durchgängen in integrierten Schaltungen mit mehreren Metallebenen
DE112004001530T5 (de) Versiegelte Poren in Damascene-Strukturen mit Low-k-Material
DE102010063780A1 (de) Halbleiterbauelement mit einer Kontaktstruktur mit geringerer parasitärer Kapazität
DE102014118991A1 (de) Verbindungsstruktur für Halbleitervorrichtungen
DE10244570A1 (de) Liner-Schicht mit geringer Stufenüberdeckung zur Verbesserung des Kontaktwiderstands bei W-Kontakten
DE102010063294B4 (de) Verfahren zur Herstellung von Metallisierungssystemen von Halbleiterbauelementen, die eine Kupfer/Silizium-Verbindung als ein Barrierenmaterial aufweisen
DE102007009912B4 (de) Verfahren zur Herstellung einer kupferbasierten Metallisierungsschicht mit einer leitenden Deckschicht durch ein fortschrittliches Integrationsschema
DE112016001773T5 (de) Struktur und Herstellungsverfahren für nicht durch Elektromigration zerstörbare Verbindungen im Nanomaßstab
DE102004028026B4 (de) Zweischichtige Metallhartmasken zur Verwendung in Dual-Damascene-Ätzschemata und Verfahren zur Bereitstellung der Metallhartmasken
DE102008044964B4 (de) Verringerung der Leckströme und des dielektrischen Durchschlags in dielektrischen Materialien von Metallisierungssystemen von Halbleiterbauelementen durch die Herstellung von Aussparungen
DE19531602C2 (de) Verbindungsstruktur einer Halbleitereinrichtung und ihr Herstellungsverfahren
DE102008054068A1 (de) Veringern von Metallhohlräumen in einem metallischen Schichtstapel eines Halbleiterbauelements durch Vorsehen einer dielektrischen Barrierenschicht
DE112019003036T5 (de) Aluminiumkompatibler dünnfilmwiderstand (tfr) und herstellungsverfahren
DE19840988A1 (de) Verfahren zum Herstellen einer Kontaktstruktur

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8125 Change of the main classification

Ipc: H01L 21/768 AFI20070306BHDE

R002 Refusal decision in examination/registration proceedings
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20110601

Effective date: 20110531