JP2000164707A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP2000164707A JP2000164707A JP10337514A JP33751498A JP2000164707A JP 2000164707 A JP2000164707 A JP 2000164707A JP 10337514 A JP10337514 A JP 10337514A JP 33751498 A JP33751498 A JP 33751498A JP 2000164707 A JP2000164707 A JP 2000164707A
- Authority
- JP
- Japan
- Prior art keywords
- film
- connection hole
- semiconductor device
- conductive material
- antioxidant
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 接続孔および／または配線溝に埋め込まれた
低抵抗のＣｕ配線を得ることができ、高速で高信頼性の
半導体装置およびその製造方法を提供する。 【解決手段】 層間絶縁膜８、１１に形成される配線溝
１２および接続孔１３の内周面を酸化防止膜、例えばＳ
ｉＮ膜１４、９により覆った後、配線溝１２および接続
孔１３にＣｕを埋め込んでＣｕデュアルダマシン配線を
形成する。このＣｕデュアルダマシン配線の表面にも酸
化防止膜１７、例えばＣｕ3 Ｐ膜などを形成する。
低抵抗のＣｕ配線を得ることができ、高速で高信頼性の
半導体装置およびその製造方法を提供する。 【解決手段】 層間絶縁膜８、１１に形成される配線溝
１２および接続孔１３の内周面を酸化防止膜、例えばＳ
ｉＮ膜１４、９により覆った後、配線溝１２および接続
孔１３にＣｕを埋め込んでＣｕデュアルダマシン配線を
形成する。このＣｕデュアルダマシン配線の表面にも酸
化防止膜１７、例えばＣｕ3 Ｐ膜などを形成する。
Description
【０００１】
【発明の属する技術分野】この発明は、半導体装置およ
びその製造方法に関し、特に、配線材料としてＣｕ系の
材料を用いる半導体装置に適用して好適なものである。
びその製造方法に関し、特に、配線材料としてＣｕ系の
材料を用いる半導体装置に適用して好適なものである。
【０００２】
【従来の技術】ＵＬＳＩ（Ultra Large Scale Integrat
ed-Circuit）のような高集積化の進んだ半導体装置にお
いては、動作速度の高速化の要求だけでなく、消費電力
の増大によって深刻化するエレクトロマイグレーション
に対して高い信頼性が要求されている。
ed-Circuit）のような高集積化の進んだ半導体装置にお
いては、動作速度の高速化の要求だけでなく、消費電力
の増大によって深刻化するエレクトロマイグレーション
に対して高い信頼性が要求されている。
【０００３】半導体装置の動作速度はＲＣ遅延時間によ
り一般的に表されるので、高速化のためには、層間絶縁
膜として低誘電率薄膜を用いることによるＣ（容量）の
低減とともに、配線材料として低抵抗材料を用いること
によるＲ（抵抗）の低減とが必要とされている。
り一般的に表されるので、高速化のためには、層間絶縁
膜として低誘電率薄膜を用いることによるＣ（容量）の
低減とともに、配線材料として低抵抗材料を用いること
によるＲ（抵抗）の低減とが必要とされている。
【０００４】従来、ＬＳＩの配線材料としてはＡｌ合金
（Ａｌ−０．５％Ｃｕ、Ａｌ−１％Ｓｉ−０．５％Ｃｕ
など）がもっぱら用いられているが、このＡｌ合金の比
抵抗は２．５〜３．２μΩｃｍである。ＬＳＩの高速化
をさらに進めるためには、配線材料として、より比抵抗
の低いＣｕやＡｇなどを用いる必要がある。特に、Ｃｕ
は比抵抗が１．８μΩｃｍと低く、ＬＳＩの高速化に有
利な上に、エレクトロマイグレーション耐性がＡｌ合金
に比べて一桁程度高いため、Ａｌ合金に代わる次世代の
配線材料として期待されている。一方、Ａｇは最も比抵
抗が低い金属材料であるが、酸化膜との反応性が高いた
め、配線材料としての適用は困難と考えられている。
（Ａｌ−０．５％Ｃｕ、Ａｌ−１％Ｓｉ−０．５％Ｃｕ
など）がもっぱら用いられているが、このＡｌ合金の比
抵抗は２．５〜３．２μΩｃｍである。ＬＳＩの高速化
をさらに進めるためには、配線材料として、より比抵抗
の低いＣｕやＡｇなどを用いる必要がある。特に、Ｃｕ
は比抵抗が１．８μΩｃｍと低く、ＬＳＩの高速化に有
利な上に、エレクトロマイグレーション耐性がＡｌ合金
に比べて一桁程度高いため、Ａｌ合金に代わる次世代の
配線材料として期待されている。一方、Ａｇは最も比抵
抗が低い金属材料であるが、酸化膜との反応性が高いた
め、配線材料としての適用は困難と考えられている。
【０００５】近年、Ｃｕ配線を用いたダマシン（Damasc
ene)配線が注目されている。このＣｕダマシン配線で
は、層間絶縁膜にあらかじめ配線溝を形成し、この配線
溝にＣｕを埋め込むことによりＣｕ配線を形成する。こ
のＣｕダマシン配線の形成方法の一例を図１６を参照し
て説明する（IEDM97 Proceedings,p.769）。この方法に
よれば、図１６Ａに示すように、図示省略した基板上に
層間絶縁膜１０１およびＣｕ配線１０２を形成した後、
基板全面に第１のエッチングストップ層としてのＳｉＮ
膜１０３、酸化膜１０４、第２のエッチングストップ層
としてのＳｉＮ膜１０５および酸化膜１０６を順次成膜
する。次に、酸化膜１０６上に所定形状のレジストパタ
ーン１０７を形成する。次に、レジストパターン１０７
をマスクとして酸化膜１０６、ＳｉＮ膜１０５および酸
化膜１０４を順次エッチングすることにより、図１６Ｂ
に示すように、接続孔１０８を形成する。次に、レジス
トパターン１０７を除去した後、酸化膜１０６上に所定
形状のレジストパターン１０９を形成する。次に、レジ
ストパターン１０９をマスクとして酸化膜１０６をエッ
チングすることにより、図１６Ｃに示すように、配線溝
１１０を形成する。次に、レジストパターン１０９を除
去した後、基板全面にバリア膜としてＴｉＮ膜１１１を
成膜する。次に、図１６Ｄに示すように、基板全面にＣ
ｕ膜１１２を成膜して接続孔１０８および配線溝１１０
を埋め込んだ後、これらのＣｕ膜１１２およびＴｉＮ膜
１１１を研磨して不要部分を除去する。これによって、
接続孔１０８および配線溝１１０に埋め込まれたＣｕダ
マシン配線が形成される。
ene)配線が注目されている。このＣｕダマシン配線で
は、層間絶縁膜にあらかじめ配線溝を形成し、この配線
溝にＣｕを埋め込むことによりＣｕ配線を形成する。こ
のＣｕダマシン配線の形成方法の一例を図１６を参照し
て説明する（IEDM97 Proceedings,p.769）。この方法に
よれば、図１６Ａに示すように、図示省略した基板上に
層間絶縁膜１０１およびＣｕ配線１０２を形成した後、
基板全面に第１のエッチングストップ層としてのＳｉＮ
膜１０３、酸化膜１０４、第２のエッチングストップ層
としてのＳｉＮ膜１０５および酸化膜１０６を順次成膜
する。次に、酸化膜１０６上に所定形状のレジストパタ
ーン１０７を形成する。次に、レジストパターン１０７
をマスクとして酸化膜１０６、ＳｉＮ膜１０５および酸
化膜１０４を順次エッチングすることにより、図１６Ｂ
に示すように、接続孔１０８を形成する。次に、レジス
トパターン１０７を除去した後、酸化膜１０６上に所定
形状のレジストパターン１０９を形成する。次に、レジ
ストパターン１０９をマスクとして酸化膜１０６をエッ
チングすることにより、図１６Ｃに示すように、配線溝
１１０を形成する。次に、レジストパターン１０９を除
去した後、基板全面にバリア膜としてＴｉＮ膜１１１を
成膜する。次に、図１６Ｄに示すように、基板全面にＣ
ｕ膜１１２を成膜して接続孔１０８および配線溝１１０
を埋め込んだ後、これらのＣｕ膜１１２およびＴｉＮ膜
１１１を研磨して不要部分を除去する。これによって、
接続孔１０８および配線溝１１０に埋め込まれたＣｕダ
マシン配線が形成される。
【０００６】
【発明が解決しようとする課題】しかしながら、Ｃｕは
層間絶縁膜に用いられるＳｉＯ2 膜などとの反応、例え
ば層間絶縁膜からのガス放出などにより酸化される結
果、低抵抗のＣｕ配線を得ることができないという問題
があり、その解決が望まれていた。
層間絶縁膜に用いられるＳｉＯ2 膜などとの反応、例え
ば層間絶縁膜からのガス放出などにより酸化される結
果、低抵抗のＣｕ配線を得ることができないという問題
があり、その解決が望まれていた。
【０００７】したがって、この発明の目的は、接続孔お
よび／または配線溝に埋め込まれた低抵抗のＣｕ配線を
得ることができ、高速で信頼性が高い高性能の半導体装
置およびその製造方法を提供することにある。
よび／または配線溝に埋め込まれた低抵抗のＣｕ配線を
得ることができ、高速で信頼性が高い高性能の半導体装
置およびその製造方法を提供することにある。
【０００８】
【課題を解決するための手段】上記目的を達成するため
に、この発明の第１の発明は、接続孔および／または配
線溝に導電材料が埋め込まれた半導体装置において、接
続孔および／または配線溝の内周面が、導電材料の酸化
を防止することができる材料からなる酸化防止膜により
覆われていることを特徴とするものである。
に、この発明の第１の発明は、接続孔および／または配
線溝に導電材料が埋め込まれた半導体装置において、接
続孔および／または配線溝の内周面が、導電材料の酸化
を防止することができる材料からなる酸化防止膜により
覆われていることを特徴とするものである。
【０００９】第１の発明において、一つの典型的な例で
は、第１の絶縁膜とこの第１の絶縁膜上の第１の酸化防
止膜とに接続孔が設けられ、第１の酸化防止膜上の第２
の絶縁膜に配線溝が設けられ、接続孔および配線溝の側
壁に第２の酸化防止膜が設けられる。また、他の典型的
な例では、第１の絶縁膜とこの第１の絶縁膜上の第１の
酸化防止膜とに接続孔が設けられ、第１の酸化防止膜上
の第２の絶縁膜とこの第２の絶縁膜上の第３の酸化防止
膜とに配線溝が設けられ、接続孔および配線溝の側壁に
第２の酸化防止膜が設けられている。
は、第１の絶縁膜とこの第１の絶縁膜上の第１の酸化防
止膜とに接続孔が設けられ、第１の酸化防止膜上の第２
の絶縁膜に配線溝が設けられ、接続孔および配線溝の側
壁に第２の酸化防止膜が設けられる。また、他の典型的
な例では、第１の絶縁膜とこの第１の絶縁膜上の第１の
酸化防止膜とに接続孔が設けられ、第１の酸化防止膜上
の第２の絶縁膜とこの第２の絶縁膜上の第３の酸化防止
膜とに配線溝が設けられ、接続孔および配線溝の側壁に
第２の酸化防止膜が設けられている。
【００１０】この発明の第２の発明は、接続孔および／
または配線溝に導電材料が埋め込まれた半導体装置の製
造方法において、接続孔および／または配線溝の内周面
を、導電材料の酸化を防止することができる材料からな
る酸化防止膜により覆った後、接続孔および／または配
線溝を導電材料により埋め込むようにしたことを特徴と
するものである。
または配線溝に導電材料が埋め込まれた半導体装置の製
造方法において、接続孔および／または配線溝の内周面
を、導電材料の酸化を防止することができる材料からな
る酸化防止膜により覆った後、接続孔および／または配
線溝を導電材料により埋め込むようにしたことを特徴と
するものである。
【００１１】第２の発明において、典型的な一つの例で
は、第１の絶縁膜と第１の酸化防止膜と第２の絶縁膜と
を順次成膜し、第１の絶縁膜と第１の酸化防止膜とに接
続孔を形成するとともに、第２の絶縁膜に配線溝を形成
した後、これらの接続孔および配線溝の側壁に第２の酸
化防止膜を形成する。また、他の典型的な例では、第１
の絶縁膜と第１の酸化防止膜とを順次成膜し、第１の絶
縁膜と第１の酸化防止膜とに接続孔を形成し、第４の酸
化防止膜と第２の絶縁膜と第３の酸化防止膜とを順次成
膜し、第２の絶縁膜と第３の酸化防止膜とに配線溝を形
成した後、接続孔および配線溝の側壁に第２の酸化防止
膜を形成する。
は、第１の絶縁膜と第１の酸化防止膜と第２の絶縁膜と
を順次成膜し、第１の絶縁膜と第１の酸化防止膜とに接
続孔を形成するとともに、第２の絶縁膜に配線溝を形成
した後、これらの接続孔および配線溝の側壁に第２の酸
化防止膜を形成する。また、他の典型的な例では、第１
の絶縁膜と第１の酸化防止膜とを順次成膜し、第１の絶
縁膜と第１の酸化防止膜とに接続孔を形成し、第４の酸
化防止膜と第２の絶縁膜と第３の酸化防止膜とを順次成
膜し、第２の絶縁膜と第３の酸化防止膜とに配線溝を形
成した後、接続孔および配線溝の側壁に第２の酸化防止
膜を形成する。
【００１２】この発明において、接続孔および／または
配線溝の内周面を覆う酸化防止膜としては、例えば、シ
リコン膜、シリコン化合物膜、窒化金属膜などやこれら
の複合膜を用いることができ、これらの中から必要に応
じて選ばれる。シリコン化合物膜としては、例えば、Ｓ
ｉＯ、ＳｉＮ、ＳｉＣ、ＳｉＯＮ、ＳｉＦ、ＳｉＯＦな
どの膜を用いることができる。窒化金属膜としては、例
えば、ＴｉＮ、ＴｉＯＮ、ＴａＮなどの膜を用いること
ができる。この酸化防止膜は、接続孔および／または配
線溝が形成される絶縁膜に導電材料を構成する原子が拡
散するのを防止することができるものであるのが望まし
い。
配線溝の内周面を覆う酸化防止膜としては、例えば、シ
リコン膜、シリコン化合物膜、窒化金属膜などやこれら
の複合膜を用いることができ、これらの中から必要に応
じて選ばれる。シリコン化合物膜としては、例えば、Ｓ
ｉＯ、ＳｉＮ、ＳｉＣ、ＳｉＯＮ、ＳｉＦ、ＳｉＯＦな
どの膜を用いることができる。窒化金属膜としては、例
えば、ＴｉＮ、ＴｉＯＮ、ＴａＮなどの膜を用いること
ができる。この酸化防止膜は、接続孔および／または配
線溝が形成される絶縁膜に導電材料を構成する原子が拡
散するのを防止することができるものであるのが望まし
い。
【００１３】この発明において、接続孔および／または
配線溝に埋め込まれる導電材料は、典型的には、少なく
とも銅を含む材料（特に、銅を主成分として含む材料）
であり、一般には少なくとも銅を含む単層または多層の
金属膜として用いられるが、銅と同様な問題があるもの
であれば、その他の材料であってもよい。
配線溝に埋め込まれる導電材料は、典型的には、少なく
とも銅を含む材料（特に、銅を主成分として含む材料）
であり、一般には少なくとも銅を含む単層または多層の
金属膜として用いられるが、銅と同様な問題があるもの
であれば、その他の材料であってもよい。
【００１４】この発明において、好適には、接続孔およ
び／または配線溝に埋め込まれる導電材料の表面も酸化
防止膜により覆われる。この導電材料の表面を覆う酸化
防止膜としては、接続孔および／または配線溝の内周面
を覆う酸化防止膜の例として上に挙げたもののほか、銅
化合物膜や金属膜などを用いることができる。銅化合物
膜としては、Ｃｕ3 Ｎ、Ｃｕ3 Ｐ、Ｃｕ3 Ａｓ、ＣｕＣ
ｌ、ＣｕＣｌ2 、ＣｕＢｒなどや、Ｃｕ−Ａｇ、Ｃｕ−
Ｚｒ、Ｃｕ−Ｃｒ、Ｃｕ−Ｆｅ、Ｃｕ−Ｆｅ2−Ｃｄ、
Ｃｕ−Ｂｅ、Ｃｕ−Ｎｉ−Ｓｉ、Ｃｕ−Ｔｉ、Ｃｕ−Ａ
ｌ、Ｃｕ−Ｚｎ−Ａｌ、Ｃｕ−Ｉｎ、Ｃｕ−Ｓｎ、Ｃｕ
−Ｓｂ、Ｃｕ−Ａｕ、Ｃｕ−Ｃｏ、Ｃｕ−Ｇａ、Ｃｕ−
Ｇｅ、Ｃｕ−Ａｓ、Ｃｕ−Ｈｆ、Ｃｕ−Ｌｉ、Ｃｕ−Ｐ
ｄなどの膜またはこれらの複合膜を用いることができ
る。金属膜としては、Ｔｉ、Ｃｏ、Ａｇ、Ｚｒ、Ｃｒ、
Ｆｅ、Ｎｉ、Ａｌ、Ｉｎ、Ｈｆ、Ｐｄなどの膜またはこ
れらの複合膜を用いることができる。
び／または配線溝に埋め込まれる導電材料の表面も酸化
防止膜により覆われる。この導電材料の表面を覆う酸化
防止膜としては、接続孔および／または配線溝の内周面
を覆う酸化防止膜の例として上に挙げたもののほか、銅
化合物膜や金属膜などを用いることができる。銅化合物
膜としては、Ｃｕ3 Ｎ、Ｃｕ3 Ｐ、Ｃｕ3 Ａｓ、ＣｕＣ
ｌ、ＣｕＣｌ2 、ＣｕＢｒなどや、Ｃｕ−Ａｇ、Ｃｕ−
Ｚｒ、Ｃｕ−Ｃｒ、Ｃｕ−Ｆｅ、Ｃｕ−Ｆｅ2−Ｃｄ、
Ｃｕ−Ｂｅ、Ｃｕ−Ｎｉ−Ｓｉ、Ｃｕ−Ｔｉ、Ｃｕ−Ａ
ｌ、Ｃｕ−Ｚｎ−Ａｌ、Ｃｕ−Ｉｎ、Ｃｕ−Ｓｎ、Ｃｕ
−Ｓｂ、Ｃｕ−Ａｕ、Ｃｕ−Ｃｏ、Ｃｕ−Ｇａ、Ｃｕ−
Ｇｅ、Ｃｕ−Ａｓ、Ｃｕ−Ｈｆ、Ｃｕ−Ｌｉ、Ｃｕ−Ｐ
ｄなどの膜またはこれらの複合膜を用いることができ
る。金属膜としては、Ｔｉ、Ｃｏ、Ａｇ、Ｚｒ、Ｃｒ、
Ｆｅ、Ｎｉ、Ａｌ、Ｉｎ、Ｈｆ、Ｐｄなどの膜またはこ
れらの複合膜を用いることができる。
【００１５】Ｃｕ3 Ｎ、Ｃｕ3 Ｐ、Ｃｕ3 Ａｓ、ＣｕＣ
ｌ、ＣｕＣｌ2 またはＣｕＢｒの膜は、例えば、接続孔
および／または配線溝に埋め込まれた導電材料がＣｕ系
の材料である場合、これを窒素、リン、ヒ素、塩素また
は臭素を含むガス中で熱処理することにより形成するこ
とができる。これらの膜は、通常、１０ｎｍ以上の膜厚
であれば酸化を有効に防止することができ、耐熱温度も
５００℃程度と高い。なお、これらの銅化合物のうち特
にＣｕ3 Ｐは、酸やアルカリなどの薬液にも溶出しない
性質を有する。
ｌ、ＣｕＣｌ2 またはＣｕＢｒの膜は、例えば、接続孔
および／または配線溝に埋め込まれた導電材料がＣｕ系
の材料である場合、これを窒素、リン、ヒ素、塩素また
は臭素を含むガス中で熱処理することにより形成するこ
とができる。これらの膜は、通常、１０ｎｍ以上の膜厚
であれば酸化を有効に防止することができ、耐熱温度も
５００℃程度と高い。なお、これらの銅化合物のうち特
にＣｕ3 Ｐは、酸やアルカリなどの薬液にも溶出しない
性質を有する。
【００１６】この発明は、各種の半導体装置に適用する
ことができるものであり、具体的には、例えば、ＣＭＯ
ＳＬＳＩ、ＭＯＳＬＳＩ、バイポーラＬＳＩ、バイポー
ラＣＭＯＳＬＳＩなどに適用することができ、さらに
は、固体撮像素子（イメージャー素子）、薄膜トランジ
スタＬＳＩなどに適用することができる。
ことができるものであり、具体的には、例えば、ＣＭＯ
ＳＬＳＩ、ＭＯＳＬＳＩ、バイポーラＬＳＩ、バイポー
ラＣＭＯＳＬＳＩなどに適用することができ、さらに
は、固体撮像素子（イメージャー素子）、薄膜トランジ
スタＬＳＩなどに適用することができる。
【００１７】上述のように構成されたこの発明において
は、接続孔および／または配線溝の内周面が、導電材料
の酸化を防止することができる材料からなる酸化防止膜
により覆われるので、接続孔および／または配線溝に導
電材料として銅を埋め込んだ場合、接続孔および／また
は配線溝が形成される絶縁膜との反応、例えば絶縁膜と
して低誘電率薄膜を用いたときのガス放出などによる酸
化を防止することができる。特に、接続孔および／また
は配線溝に埋め込まれた導電材料の表面も酸化防止膜に
より覆った場合には、導電材料を酸化防止膜により完全
に覆うことができるため、酸化を有効に防止することが
できる。また、絶縁膜からのガス放出を防止することが
できることにより、接続孔および／または配線溝を導電
材料により埋め込む際の埋め込み特性の向上を図ること
ができる。
は、接続孔および／または配線溝の内周面が、導電材料
の酸化を防止することができる材料からなる酸化防止膜
により覆われるので、接続孔および／または配線溝に導
電材料として銅を埋め込んだ場合、接続孔および／また
は配線溝が形成される絶縁膜との反応、例えば絶縁膜と
して低誘電率薄膜を用いたときのガス放出などによる酸
化を防止することができる。特に、接続孔および／また
は配線溝に埋め込まれた導電材料の表面も酸化防止膜に
より覆った場合には、導電材料を酸化防止膜により完全
に覆うことができるため、酸化を有効に防止することが
できる。また、絶縁膜からのガス放出を防止することが
できることにより、接続孔および／または配線溝を導電
材料により埋め込む際の埋め込み特性の向上を図ること
ができる。
【００１８】
【発明の実施の形態】以下、この発明の実施形態につい
て図面を参照しながら説明する。なお、実施形態の全図
において、同一または対応する部分には同一の符号を付
す。
て図面を参照しながら説明する。なお、実施形態の全図
において、同一または対応する部分には同一の符号を付
す。
【００１９】図１〜図８はこの発明の第１の実施形態に
よるＬＳＩの製造方法を示す。
よるＬＳＩの製造方法を示す。
【００２０】この第１の実施形態においては、まず、図
１に示すように、通常のＬＳＩ製造工程によってＳｉ基
板１に素子分離領域２、ゲート絶縁膜３、ゲート電極
４、ＳｉＯ2 からなるサイドウォール５、ソース領域お
よびドレイン領域を構成する拡散層６、７などを形成す
る。
１に示すように、通常のＬＳＩ製造工程によってＳｉ基
板１に素子分離領域２、ゲート絶縁膜３、ゲート電極
４、ＳｉＯ2 からなるサイドウォール５、ソース領域お
よびドレイン領域を構成する拡散層６、７などを形成す
る。
【００２１】次に、図２に示すように、基板全面に層間
絶縁膜８を成膜する。この層間絶縁膜８としては、例え
ば膜厚が６００ｎｍのＳｉＯ2 膜を用いる。ＣＶＤ法に
よるこのＳｉＯ2 膜の成膜条件の一例を挙げると、反応
ガスとしてテトラエトキシシラン（ＴＥＯＳ）を用い、
その流量を５０ｓｃｃｍとし、圧力を４０Ｐａ、温度を
７２０℃とする。この層間絶縁膜８としては、低誘電率
薄膜を用いることもできる。この低誘電率薄膜として
は、例えば、フルオロカーボン、アモルファステフロ
ン、フッ化アリールエーテル、フッ化ポリイミド、アリ
ールエーテル、ＢＣＢ、アモルファスカーボン、サイド
トップ（商品名）などの薄膜を用いることができる。こ
れらの有機系膜はスピンコーターで塗布成膜することが
でき、成膜後例えば３５０℃程度でキュアする。このと
き、あらかじめ上述のようなＳｉＯ2膜をＣＶＤ法によ
り例えば２００ｎｍの膜厚に成膜してからこれらの有機
系膜を塗布するのが好ましい。低誘電率薄膜としては、
アモルファステフロンやＦＬＡＲＥ（商品名）などの膜
を成膜してもよい。
絶縁膜８を成膜する。この層間絶縁膜８としては、例え
ば膜厚が６００ｎｍのＳｉＯ2 膜を用いる。ＣＶＤ法に
よるこのＳｉＯ2 膜の成膜条件の一例を挙げると、反応
ガスとしてテトラエトキシシラン（ＴＥＯＳ）を用い、
その流量を５０ｓｃｃｍとし、圧力を４０Ｐａ、温度を
７２０℃とする。この層間絶縁膜８としては、低誘電率
薄膜を用いることもできる。この低誘電率薄膜として
は、例えば、フルオロカーボン、アモルファステフロ
ン、フッ化アリールエーテル、フッ化ポリイミド、アリ
ールエーテル、ＢＣＢ、アモルファスカーボン、サイド
トップ（商品名）などの薄膜を用いることができる。こ
れらの有機系膜はスピンコーターで塗布成膜することが
でき、成膜後例えば３５０℃程度でキュアする。このと
き、あらかじめ上述のようなＳｉＯ2膜をＣＶＤ法によ
り例えば２００ｎｍの膜厚に成膜してからこれらの有機
系膜を塗布するのが好ましい。低誘電率薄膜としては、
アモルファステフロンやＦＬＡＲＥ（商品名）などの膜
を成膜してもよい。
【００２２】次に、層間絶縁膜８上に例えば減圧ＣＶＤ
（ＬＰＣＶＤ）法やプラズマＣＶＤ法などによりＳｉＮ
膜９を成膜する。このＳｉＮ膜９の膜厚は例えば１００
ｎｍとする。ＬＰＣＶＤ法によるこのＳｉＮ膜９の成膜
条件の一例を挙げると、反応ガスとしてＳｉＨ2 Ｃｌ2
とＮＨ3 とＮ2 との混合ガスを用い、それらの流量をそ
れぞれ０．０５ｓｌｍ、０．２ｓｌｍおよび０．２ｓｌ
ｍとし、圧力を７０Ｐａ、温度を７６０℃とする。ま
た、プラズマＣＶＤ法によるこのＳｉＮ膜９の成膜条件
の一例を挙げると、反応ガスとしてＳｉＨ4 とＮＨ4 と
Ｎ2 との混合ガスを用い、それらの流量をそれぞれ２６
５ｓｃｃｍ、１００ｓｃｃｍおよび４０００ｓｃｃｍと
し、圧力を５６５Ｐａ、温度を４００℃とする。
（ＬＰＣＶＤ）法やプラズマＣＶＤ法などによりＳｉＮ
膜９を成膜する。このＳｉＮ膜９の膜厚は例えば１００
ｎｍとする。ＬＰＣＶＤ法によるこのＳｉＮ膜９の成膜
条件の一例を挙げると、反応ガスとしてＳｉＨ2 Ｃｌ2
とＮＨ3 とＮ2 との混合ガスを用い、それらの流量をそ
れぞれ０．０５ｓｌｍ、０．２ｓｌｍおよび０．２ｓｌ
ｍとし、圧力を７０Ｐａ、温度を７６０℃とする。ま
た、プラズマＣＶＤ法によるこのＳｉＮ膜９の成膜条件
の一例を挙げると、反応ガスとしてＳｉＨ4 とＮＨ4 と
Ｎ2 との混合ガスを用い、それらの流量をそれぞれ２６
５ｓｃｃｍ、１００ｓｃｃｍおよび４０００ｓｃｃｍと
し、圧力を５６５Ｐａ、温度を４００℃とする。
【００２３】次に、図３に示すように、ＳｉＮ膜９上に
リソグラフィーにより接続孔形成用の所定形状のレジス
トパターン（図示せず）を形成した後、このレジストパ
ターンをマスクとしてＳｉＮ膜９を例えば反応性イオン
エッチング（ＲＩＥ）法でエッチングすることにより開
口部１０を形成する。次に、このレジストパターンを除
去した後、例えばＣＶＤ法により基板全面に層間絶縁膜
１１を成膜する。この層間絶縁膜１１としては、層間絶
縁膜８と同様なものを用いることができ、層間絶縁膜８
と同様な方法により成膜することができる。次に、この
層間絶縁膜１１の表面を例えばＣＭＰ法により研磨して
平坦化する。このＣＭＰ法による研磨条件の一例を挙げ
ると、研磨材（スラリー）として過酸化水素水にシリカ
を懸濁させたものを用い、スラリー流量を２０ｓｃｃｍ
とし、研磨ヘッド圧力を４．０ｐｓｉ、ウエーハ回転数
を２０ｒｐｍ、ヘッド回転数を２０ｒｐｍとする。
リソグラフィーにより接続孔形成用の所定形状のレジス
トパターン（図示せず）を形成した後、このレジストパ
ターンをマスクとしてＳｉＮ膜９を例えば反応性イオン
エッチング（ＲＩＥ）法でエッチングすることにより開
口部１０を形成する。次に、このレジストパターンを除
去した後、例えばＣＶＤ法により基板全面に層間絶縁膜
１１を成膜する。この層間絶縁膜１１としては、層間絶
縁膜８と同様なものを用いることができ、層間絶縁膜８
と同様な方法により成膜することができる。次に、この
層間絶縁膜１１の表面を例えばＣＭＰ法により研磨して
平坦化する。このＣＭＰ法による研磨条件の一例を挙げ
ると、研磨材（スラリー）として過酸化水素水にシリカ
を懸濁させたものを用い、スラリー流量を２０ｓｃｃｍ
とし、研磨ヘッド圧力を４．０ｐｓｉ、ウエーハ回転数
を２０ｒｐｍ、ヘッド回転数を２０ｒｐｍとする。
【００２４】次に、図４に示すように、層間絶縁膜１１
上にリソグラフィーにより配線溝形成用の所定形状のレ
ジストパターン（図示せず）を形成した後、このレジス
トパターンをマスクとして層間絶縁膜１１を例えばＲＩ
Ｅ法でエッチングすることにより配線溝１２を形成す
る。このエッチングの際には、ＳｉＮ膜９がエッチング
ストッパーとして働く。さらに、このＳｉＮ膜９が露出
してからは、このＳｉＮ膜９をマスクとして層間絶縁膜
８をエッチングすることにより接続孔１３を形成する。
層間絶縁膜８、１１としてＳｉＯ2 膜を用いる場合、Ｒ
ＩＥ法によるこのＳｉＯ2 膜のエッチング条件の一例を
挙げると、エッチングガスとしてＣ4 Ｆ8を用い、その
流量を５０ｓｃｃｍとし、圧力を２Ｐａとし、ＲＦパワ
ーを１２００Ｗとする。また、層間絶縁膜８、１１とし
て、上述の有機系低誘電率薄膜を用いる場合、ＲＩＥ法
によるこの有機系低誘電率薄膜のエッチング条件の一例
を挙げると、エッチングガスとしてＣＨＦ3 とＯ2 とＨ
ｅとの混合ガスを用い、それらの流量をそれぞれ５ｓｃ
ｃｍ、５０ｓｃｃｍおよび２００ｓｃｃｍとし、ＲＦパ
ワーを５００Ｗ、温度を−１０℃とする。この有機系低
誘電率薄膜の成膜前にＳｉＯ2 膜を成膜する場合には、
この有機系低誘電率薄膜のエッチング後、ＳｉＯ2 膜の
エッチングを上記の条件で行う。
上にリソグラフィーにより配線溝形成用の所定形状のレ
ジストパターン（図示せず）を形成した後、このレジス
トパターンをマスクとして層間絶縁膜１１を例えばＲＩ
Ｅ法でエッチングすることにより配線溝１２を形成す
る。このエッチングの際には、ＳｉＮ膜９がエッチング
ストッパーとして働く。さらに、このＳｉＮ膜９が露出
してからは、このＳｉＮ膜９をマスクとして層間絶縁膜
８をエッチングすることにより接続孔１３を形成する。
層間絶縁膜８、１１としてＳｉＯ2 膜を用いる場合、Ｒ
ＩＥ法によるこのＳｉＯ2 膜のエッチング条件の一例を
挙げると、エッチングガスとしてＣ4 Ｆ8を用い、その
流量を５０ｓｃｃｍとし、圧力を２Ｐａとし、ＲＦパワ
ーを１２００Ｗとする。また、層間絶縁膜８、１１とし
て、上述の有機系低誘電率薄膜を用いる場合、ＲＩＥ法
によるこの有機系低誘電率薄膜のエッチング条件の一例
を挙げると、エッチングガスとしてＣＨＦ3 とＯ2 とＨ
ｅとの混合ガスを用い、それらの流量をそれぞれ５ｓｃ
ｃｍ、５０ｓｃｃｍおよび２００ｓｃｃｍとし、ＲＦパ
ワーを５００Ｗ、温度を−１０℃とする。この有機系低
誘電率薄膜の成膜前にＳｉＯ2 膜を成膜する場合には、
この有機系低誘電率薄膜のエッチング後、ＳｉＯ2 膜の
エッチングを上記の条件で行う。
【００２５】次に、例えばＬＰＣＶＤ法やプラズマＣＶ
Ｄ法などにより基板全面にＳｉＮ膜１４を成膜する。こ
のＳｉＮ膜１４の膜厚は例えば１００ｎｍとする。この
ＳｉＮ膜１４の成膜条件はＳｉＮ膜９の成膜条件と同様
である。次に、このＳｉＮ膜１４を例えばＲＩＥ法でエ
ッチバックすることにより、配線溝１２および接続孔１
３の側壁にのみこのＳｉＮ膜１４を残す。ＲＩＥ法によ
るこのＳｉＮ膜１４のエッチング条件の一例を挙げる
と、エッチングガスとしてＣＦ4 とＯ2 とＡｒとの混合
ガスを用い、それらの流量をそれぞれ１００ｓｃｃｍ、
１０ｓｃｃｍおよび１０ｓｃｃｍとし、圧力を２Ｐａ、
ＲＦパワーを１２００Ｗとする。
Ｄ法などにより基板全面にＳｉＮ膜１４を成膜する。こ
のＳｉＮ膜１４の膜厚は例えば１００ｎｍとする。この
ＳｉＮ膜１４の成膜条件はＳｉＮ膜９の成膜条件と同様
である。次に、このＳｉＮ膜１４を例えばＲＩＥ法でエ
ッチバックすることにより、配線溝１２および接続孔１
３の側壁にのみこのＳｉＮ膜１４を残す。ＲＩＥ法によ
るこのＳｉＮ膜１４のエッチング条件の一例を挙げる
と、エッチングガスとしてＣＦ4 とＯ2 とＡｒとの混合
ガスを用い、それらの流量をそれぞれ１００ｓｃｃｍ、
１０ｓｃｃｍおよび１０ｓｃｃｍとし、圧力を２Ｐａ、
ＲＦパワーを１２００Ｗとする。
【００２６】次に、図５に示すように、例えばスパッタ
リング法により基板全面にＴｉ膜およびＴｉＮ膜を順次
成膜してバリア膜としてのＴｉＮ／Ｔｉ膜１５を形成す
る。これらの膜の膜厚の一例を挙げると、Ｔｉ膜は３０
ｎｍ、ＴｉＮ膜は７０ｎｍである。これらの膜の成膜条
件の一例を挙げると、Ｔｉ膜については、Ｔｉターゲッ
トを用い、プロセスガスとしてＡｒを用い、その流量を
４０ｓｃｃｍ、圧力を０．６７Ｐａ、温度を１５０℃と
し、ＴｉＮ膜については、Ｔｉターゲットを用い、プロ
セスガスとしてＡｒとＮ2 との混合ガスを用い、それら
の流量をそれぞれ３０ｓｃｃｍおよび１００ｓｃｃｍ、
圧力を０．６７Ｐａ、温度を１５０℃とする。
リング法により基板全面にＴｉ膜およびＴｉＮ膜を順次
成膜してバリア膜としてのＴｉＮ／Ｔｉ膜１５を形成す
る。これらの膜の膜厚の一例を挙げると、Ｔｉ膜は３０
ｎｍ、ＴｉＮ膜は７０ｎｍである。これらの膜の成膜条
件の一例を挙げると、Ｔｉ膜については、Ｔｉターゲッ
トを用い、プロセスガスとしてＡｒを用い、その流量を
４０ｓｃｃｍ、圧力を０．６７Ｐａ、温度を１５０℃と
し、ＴｉＮ膜については、Ｔｉターゲットを用い、プロ
セスガスとしてＡｒとＮ2 との混合ガスを用い、それら
の流量をそれぞれ３０ｓｃｃｍおよび１００ｓｃｃｍ、
圧力を０．６７Ｐａ、温度を１５０℃とする。
【００２７】次に、例えばスパッタリング法により基板
全面にＣｕ膜（図示せず）を成膜する。このＣｕ膜の膜
厚は例えば１０ｎｍ程度である。スパッタリング法によ
るこのＣｕ膜の成膜条件の一例を挙げると、Ｃｕターゲ
ットを用い、プロセスガスとしてＡｒを用い、その流量
を４０ｓｃｃｍ、圧力を０．６７Ｐａ、温度を３００℃
とする。
全面にＣｕ膜（図示せず）を成膜する。このＣｕ膜の膜
厚は例えば１０ｎｍ程度である。スパッタリング法によ
るこのＣｕ膜の成膜条件の一例を挙げると、Ｃｕターゲ
ットを用い、プロセスガスとしてＡｒを用い、その流量
を４０ｓｃｃｍ、圧力を０．６７Ｐａ、温度を３００℃
とする。
【００２８】次に、図６に示すように、このＣｕ膜をシ
ードレイヤーとして電解めっき法により配線形成用のＣ
ｕ膜１６を基板全面に成膜する。このＣｕ膜１６は配線
溝１２および接続孔１３が完全に埋め込まれる膜厚に成
膜する。このＣｕ膜１６の膜厚は具体的には例えば６０
０ｎｍである。シードレイヤーとしてのＣｕ膜は、この
配線形成用のＣｕ膜１６の成膜時に一体化する。電解め
っき法によるＣｕ膜１６の成膜条件の一例を挙げると、
めっき液としてＣｕＳＯ4 ＋５Ｈ2 Ｏを用い、温度を３
０℃、印加電圧を１０Ｖ、電流密度を３０ｍＡ／ｄｍ2
とする。
ードレイヤーとして電解めっき法により配線形成用のＣ
ｕ膜１６を基板全面に成膜する。このＣｕ膜１６は配線
溝１２および接続孔１３が完全に埋め込まれる膜厚に成
膜する。このＣｕ膜１６の膜厚は具体的には例えば６０
０ｎｍである。シードレイヤーとしてのＣｕ膜は、この
配線形成用のＣｕ膜１６の成膜時に一体化する。電解め
っき法によるＣｕ膜１６の成膜条件の一例を挙げると、
めっき液としてＣｕＳＯ4 ＋５Ｈ2 Ｏを用い、温度を３
０℃、印加電圧を１０Ｖ、電流密度を３０ｍＡ／ｄｍ2
とする。
【００２９】次に、ＣＭＰ法により研磨を行って不要部
分のＣｕ膜１６およびＴｉＮ／Ｔｉ膜１５を除去するこ
とにより、接続孔１３の内部にのみこれらのＣｕ膜１６
およびＴｉＮ／Ｔｉ膜１５を残す。これによって、図７
に示すように、配線溝１２および接続孔１３に埋め込ま
れた、いわゆるデュアルダマシン（Dual Damascene）構
造のＣｕ配線が形成される。このＣＭＰ法による研磨条
件の一例を挙げると、研磨材（スラリー）として過酸化
水素水にＦｅ（ＮＯ3 ）を懸濁させたものを用い、その
流量を２０ｓｃｃｍとし、研磨ヘッド圧力を４．０ｐｓ
ｉ、ウエーハ回転数を２０ｒｐｍ、ヘッド回転数を２０
ｒｐｍとする。
分のＣｕ膜１６およびＴｉＮ／Ｔｉ膜１５を除去するこ
とにより、接続孔１３の内部にのみこれらのＣｕ膜１６
およびＴｉＮ／Ｔｉ膜１５を残す。これによって、図７
に示すように、配線溝１２および接続孔１３に埋め込ま
れた、いわゆるデュアルダマシン（Dual Damascene）構
造のＣｕ配線が形成される。このＣＭＰ法による研磨条
件の一例を挙げると、研磨材（スラリー）として過酸化
水素水にＦｅ（ＮＯ3 ）を懸濁させたものを用い、その
流量を２０ｓｃｃｍとし、研磨ヘッド圧力を４．０ｐｓ
ｉ、ウエーハ回転数を２０ｒｐｍ、ヘッド回転数を２０
ｒｐｍとする。
【００３０】次に、図８に示すように、少なくとも、配
線溝１２および接続孔１３に埋め込まれたデュアルダマ
シン構造のＣｕ配線の表面に酸化防止膜１７を形成す
る。この酸化防止膜１７としては、例えば、ＴｉＮ膜、
ＳｉＮ膜、Ｃｕ化合物膜などを用いることができる。ま
た、Ｃｕ化合物膜としては、Ｃｕ3 Ｎ膜、Ｃｕ3 Ｐ膜、
Ｃｕ3 Ａｓ膜、ＣｕＣｌ膜、ＣｕＣｌ2 膜、ＣｕＢｒ膜
などを用いることができる。ここで、ＴｉＮ膜の膜厚は
例えば３０ｎｍである。このＴｉＮ膜は例えばスパッタ
リング法により成膜することができ、その成膜条件は例
えばＴｉＮ／Ｔｉ膜１５のＴｉＮ膜の成膜条件と同様で
ある。また、ＳｉＮ膜の膜厚は例えば３０ｎｍである。
このＳｉＮ膜は例えばプラズマＣＶＤ法により成膜する
ことができ、その成膜条件はＳｉＮ膜９の成膜条件と同
様である。導電性のＴｉＮ膜を用いる場合には、ＴｉＮ
膜を基板全面に成膜した後、これをエッチングによりパ
ターニングして、配線溝１２および接続孔１３に埋め込
まれたデュアルダマシン構造のＣｕ配線の表面およびそ
の周辺部にのみ残す。また、Ｃｕ化合物膜の膜厚は例え
ば３０ｎｍである。このＣｕ化合物膜は、Ｎ、Ｐ、Ａ
ｓ、Ｃｌ、Ｂｒなどを含むガス中で熱処理することによ
り形成することができる。このとき、この熱処理によ
り、配線溝１２および接続孔１３に埋め込まれたデュア
ルダマシン構造のＣｕ配線の最表面のダングリングボン
ドに原子が結合して安定化することで、このＣｕ配線の
酸化の進行が防止される。このＣｕ化合物膜は、具体的
には例えば次のようにして形成する。すなわち、Ｃｕ3
Ｎ膜を形成する場合には、ＮＨ3 ガス中において４００
℃で３０分熱処理する。Ｃｕ3 Ｐ膜を形成する場合に
は、ＰＨ3 ガス中において４００℃で３０分熱処理す
る。Ｃｕ3 Ａｓ膜を形成する場合には、ＡｓＨ3 ガス中
において４００℃で３０分熱処理する。ＣｕＣｌ膜また
はＣｕＣｌ2 膜を形成する場合には、Ｃｌ2 ガス中にお
いて４００℃で３０分熱処理する。ＣｕＢｒ膜を形成す
る場合には、ＨＢｒガス中において４００℃で３０分熱
処理する。この場合、これらのＣｕ化合物膜は、配線溝
１２および接続孔１３に埋め込まれたデュアルダマシン
構造のＣｕ配線の表面に自己整合的に形成される。
線溝１２および接続孔１３に埋め込まれたデュアルダマ
シン構造のＣｕ配線の表面に酸化防止膜１７を形成す
る。この酸化防止膜１７としては、例えば、ＴｉＮ膜、
ＳｉＮ膜、Ｃｕ化合物膜などを用いることができる。ま
た、Ｃｕ化合物膜としては、Ｃｕ3 Ｎ膜、Ｃｕ3 Ｐ膜、
Ｃｕ3 Ａｓ膜、ＣｕＣｌ膜、ＣｕＣｌ2 膜、ＣｕＢｒ膜
などを用いることができる。ここで、ＴｉＮ膜の膜厚は
例えば３０ｎｍである。このＴｉＮ膜は例えばスパッタ
リング法により成膜することができ、その成膜条件は例
えばＴｉＮ／Ｔｉ膜１５のＴｉＮ膜の成膜条件と同様で
ある。また、ＳｉＮ膜の膜厚は例えば３０ｎｍである。
このＳｉＮ膜は例えばプラズマＣＶＤ法により成膜する
ことができ、その成膜条件はＳｉＮ膜９の成膜条件と同
様である。導電性のＴｉＮ膜を用いる場合には、ＴｉＮ
膜を基板全面に成膜した後、これをエッチングによりパ
ターニングして、配線溝１２および接続孔１３に埋め込
まれたデュアルダマシン構造のＣｕ配線の表面およびそ
の周辺部にのみ残す。また、Ｃｕ化合物膜の膜厚は例え
ば３０ｎｍである。このＣｕ化合物膜は、Ｎ、Ｐ、Ａ
ｓ、Ｃｌ、Ｂｒなどを含むガス中で熱処理することによ
り形成することができる。このとき、この熱処理によ
り、配線溝１２および接続孔１３に埋め込まれたデュア
ルダマシン構造のＣｕ配線の最表面のダングリングボン
ドに原子が結合して安定化することで、このＣｕ配線の
酸化の進行が防止される。このＣｕ化合物膜は、具体的
には例えば次のようにして形成する。すなわち、Ｃｕ3
Ｎ膜を形成する場合には、ＮＨ3 ガス中において４００
℃で３０分熱処理する。Ｃｕ3 Ｐ膜を形成する場合に
は、ＰＨ3 ガス中において４００℃で３０分熱処理す
る。Ｃｕ3 Ａｓ膜を形成する場合には、ＡｓＨ3 ガス中
において４００℃で３０分熱処理する。ＣｕＣｌ膜また
はＣｕＣｌ2 膜を形成する場合には、Ｃｌ2 ガス中にお
いて４００℃で３０分熱処理する。ＣｕＢｒ膜を形成す
る場合には、ＨＢｒガス中において４００℃で３０分熱
処理する。この場合、これらのＣｕ化合物膜は、配線溝
１２および接続孔１３に埋め込まれたデュアルダマシン
構造のＣｕ配線の表面に自己整合的に形成される。
【００３１】この後、通常のＬＳＩ製造工程により、層
間絶縁膜や上層の配線の形成などの必要な工程を経て、
目的とするＬＳＩを完成させる。
間絶縁膜や上層の配線の形成などの必要な工程を経て、
目的とするＬＳＩを完成させる。
【００３２】以上のように、この第１の実施形態によれ
ば、配線溝１２および接続孔１３の底部を除く内表面の
すべてがＳｉＮ膜９、１４により覆われ、この配線溝１
２および接続孔１３にＣｕ配線が埋め込まれており、さ
らに、このＣｕ配線の表面に酸化防止膜１７が形成され
ていることにより、配線溝１２および接続孔１３が形成
されている層間絶縁膜８、１１との反応、例えば層間絶
縁膜８、１１として低誘電率薄膜を用いたときのガス放
出によるＣｕ配線の酸化を有効に防止することができ
る。また、層間絶縁膜８、１１からのガス放出を防止す
ることができることにより、配線溝１２および接続孔１
３をＣｕにより埋め込む際の埋め込み特性も良好であ
る。このため、Ｃｕは比抵抗が小さく、エレクトロマイ
グレーション耐性も優れていることと相まって、信頼性
が良好で低抵抗のＣｕによるデュアルダマシン配線を得
ることができる。そして、これによって、信頼性が高
く、高速動作可能な高性能のＬＳＩを高歩留まりで実現
することができる。
ば、配線溝１２および接続孔１３の底部を除く内表面の
すべてがＳｉＮ膜９、１４により覆われ、この配線溝１
２および接続孔１３にＣｕ配線が埋め込まれており、さ
らに、このＣｕ配線の表面に酸化防止膜１７が形成され
ていることにより、配線溝１２および接続孔１３が形成
されている層間絶縁膜８、１１との反応、例えば層間絶
縁膜８、１１として低誘電率薄膜を用いたときのガス放
出によるＣｕ配線の酸化を有効に防止することができ
る。また、層間絶縁膜８、１１からのガス放出を防止す
ることができることにより、配線溝１２および接続孔１
３をＣｕにより埋め込む際の埋め込み特性も良好であ
る。このため、Ｃｕは比抵抗が小さく、エレクトロマイ
グレーション耐性も優れていることと相まって、信頼性
が良好で低抵抗のＣｕによるデュアルダマシン配線を得
ることができる。そして、これによって、信頼性が高
く、高速動作可能な高性能のＬＳＩを高歩留まりで実現
することができる。
【００３３】次に、この発明の第２の実施形態によるＬ
ＳＩの製造方法について説明する。図９〜図１５にこの
第２の実施形態によるＬＳＩの製造方法を示す。
ＳＩの製造方法について説明する。図９〜図１５にこの
第２の実施形態によるＬＳＩの製造方法を示す。
【００３４】この第２の実施形態においては、図９に示
すように、第１の実施形態と同様にして、層間絶縁膜８
およびＳｉＮ膜９を順次成膜し、さらにこのＳｉＮ膜９
に開口１０を形成した後、このＳｉＮ膜９をマスクとし
て例えばＲＩＥ法により層間絶縁膜８をエッチングする
ことにより接続孔１３を形成する。
すように、第１の実施形態と同様にして、層間絶縁膜８
およびＳｉＮ膜９を順次成膜し、さらにこのＳｉＮ膜９
に開口１０を形成した後、このＳｉＮ膜９をマスクとし
て例えばＲＩＥ法により層間絶縁膜８をエッチングする
ことにより接続孔１３を形成する。
【００３５】次に、図１０に示すように、基板全面にＳ
ｉＮ膜１８を成膜する。このＳｉＮ膜１８の膜厚は例え
ば３０ｎｍとする。このＳｉＮ膜１８は例えばプラズマ
ＣＶＤ法により成膜することができ、その成膜条件は例
えば第１の実施形態のＳｉＮ膜９の成膜条件と同様であ
る。
ｉＮ膜１８を成膜する。このＳｉＮ膜１８の膜厚は例え
ば３０ｎｍとする。このＳｉＮ膜１８は例えばプラズマ
ＣＶＤ法により成膜することができ、その成膜条件は例
えば第１の実施形態のＳｉＮ膜９の成膜条件と同様であ
る。
【００３６】次に、図１１に示すように、第１の実施形
態と同様にして、基板全面に層間絶縁膜１１を成膜した
後、この層間絶縁膜１１の表面を例えばＣＭＰ法により
研磨して平坦化する。この層間絶縁膜１１の成膜条件お
よび研磨条件は第１の実施形態と同様である。次に、こ
の層間絶縁膜１１上にＳｉＮ膜１９を成膜し、このＳｉ
Ｎ膜１９上にリソグラフィーにより配線溝形成用の所定
形状のレジストパターン（図示せず）を形成した後、こ
のレジストパターンをマスクとしてＳｉＮ膜１９を例え
ばＲＩＥ法でエッチングすることにより開口２０を形成
する。ＳｉＮ膜１９の成膜条件は例えばＳｉＮ膜９の成
膜条件と同様である。また、ＳｉＮ膜１９のエッチング
条件はＳｉＮ膜９のエッチング条件と同様である。
態と同様にして、基板全面に層間絶縁膜１１を成膜した
後、この層間絶縁膜１１の表面を例えばＣＭＰ法により
研磨して平坦化する。この層間絶縁膜１１の成膜条件お
よび研磨条件は第１の実施形態と同様である。次に、こ
の層間絶縁膜１１上にＳｉＮ膜１９を成膜し、このＳｉ
Ｎ膜１９上にリソグラフィーにより配線溝形成用の所定
形状のレジストパターン（図示せず）を形成した後、こ
のレジストパターンをマスクとしてＳｉＮ膜１９を例え
ばＲＩＥ法でエッチングすることにより開口２０を形成
する。ＳｉＮ膜１９の成膜条件は例えばＳｉＮ膜９の成
膜条件と同様である。また、ＳｉＮ膜１９のエッチング
条件はＳｉＮ膜９のエッチング条件と同様である。
【００３７】次に、図１２に示すように、ＳｉＮ膜１９
をマスクとして層間絶縁膜１１を例えばＲＩＥ法でエッ
チングすることにより配線溝１２を形成する。このエッ
チングの際には、ＳｉＮ膜１８がエッチングストッパー
として働く。さらに、このＳｉＮ膜１８が露出してから
は、このＳｉＮ膜９をマスクとしてエッチングすること
により接続孔１３内の層間絶縁膜１１をエッチング除去
する。層間絶縁膜１１のエッチング条件は第１の実施形
態と同様である。
をマスクとして層間絶縁膜１１を例えばＲＩＥ法でエッ
チングすることにより配線溝１２を形成する。このエッ
チングの際には、ＳｉＮ膜１８がエッチングストッパー
として働く。さらに、このＳｉＮ膜１８が露出してから
は、このＳｉＮ膜９をマスクとしてエッチングすること
により接続孔１３内の層間絶縁膜１１をエッチング除去
する。層間絶縁膜１１のエッチング条件は第１の実施形
態と同様である。
【００３８】次に、図１３に示すように、基板全面にＳ
ｉＮ膜２１を成膜した後、このＳｉＮ膜２１およびＳｉ
Ｎ膜１８を例えばＲＩＥ法でエッチバックすることによ
り、配線溝１２および接続孔１３の側壁にのみこれらの
ＳｉＮ膜２１およびＳｉＮ膜１８を残す。ＳｉＮ膜２１
は例えばプラズマＣＶＤ法により成膜することができ、
その成膜条件はＳｉＮ膜９と同様である。また、これら
のＳｉＮ膜２１およびＳｉＮ膜１８のエッチング条件は
第１の実施形態のＳｉＮ膜１４のエッチング条件と同様
である。このエッチングの際には、接続孔１３の底部の
ＳｉＮ膜１８も除去される。
ｉＮ膜２１を成膜した後、このＳｉＮ膜２１およびＳｉ
Ｎ膜１８を例えばＲＩＥ法でエッチバックすることによ
り、配線溝１２および接続孔１３の側壁にのみこれらの
ＳｉＮ膜２１およびＳｉＮ膜１８を残す。ＳｉＮ膜２１
は例えばプラズマＣＶＤ法により成膜することができ、
その成膜条件はＳｉＮ膜９と同様である。また、これら
のＳｉＮ膜２１およびＳｉＮ膜１８のエッチング条件は
第１の実施形態のＳｉＮ膜１４のエッチング条件と同様
である。このエッチングの際には、接続孔１３の底部の
ＳｉＮ膜１８も除去される。
【００３９】次に、図１４に示すように、例えばスパッ
タリング法により基板全面にＴｉＮ／Ｔｉ膜１５を成膜
する。このＴｉＮ／Ｔｉ膜１５の膜厚および成膜条件は
第１の実施形態と同様である。次に、このＴｉＮ／Ｔｉ
膜１５上に例えばスパッタリング法によりシードレイヤ
ーとなるＣｕ膜（図示せず）を成膜する。このＣｕ膜の
膜厚および成膜条件は第１の実施形態と同様である。次
に、このＣｕ膜をシードレイヤーとして例えば電解めっ
き法により基板全面にＣｕ膜１６を成膜する。このＣｕ
膜１６の膜厚および成膜条件は第１の実施形態と同様で
ある。
タリング法により基板全面にＴｉＮ／Ｔｉ膜１５を成膜
する。このＴｉＮ／Ｔｉ膜１５の膜厚および成膜条件は
第１の実施形態と同様である。次に、このＴｉＮ／Ｔｉ
膜１５上に例えばスパッタリング法によりシードレイヤ
ーとなるＣｕ膜（図示せず）を成膜する。このＣｕ膜の
膜厚および成膜条件は第１の実施形態と同様である。次
に、このＣｕ膜をシードレイヤーとして例えば電解めっ
き法により基板全面にＣｕ膜１６を成膜する。このＣｕ
膜１６の膜厚および成膜条件は第１の実施形態と同様で
ある。
【００４０】次に、図１５に示すように、ＣＭＰ法によ
り研磨を行って不要部分のＣｕ膜１６およびＴｉＮ／Ｔ
ｉ膜１５を除去することにより、接続孔１３の内部にの
みこれらのＣｕ膜１６およびＴｉＮ／Ｔｉ膜１５を残
し、配線溝１２および接続孔１３に埋め込まれたデュア
ルダマシン構造のＣｕ配線を形成する。このＣＭＰ法に
よる研磨条件は第１の実施形態と同様である。
り研磨を行って不要部分のＣｕ膜１６およびＴｉＮ／Ｔ
ｉ膜１５を除去することにより、接続孔１３の内部にの
みこれらのＣｕ膜１６およびＴｉＮ／Ｔｉ膜１５を残
し、配線溝１２および接続孔１３に埋め込まれたデュア
ルダマシン構造のＣｕ配線を形成する。このＣＭＰ法に
よる研磨条件は第１の実施形態と同様である。
【００４１】次に、配線溝１２および接続孔１３に埋め
込まれたデュアルダマシン構造のＣｕ配線の表面に酸化
防止膜１７を形成する。この酸化防止膜１７の材料、膜
厚および成膜条件は第１の実施形態と同様である。
込まれたデュアルダマシン構造のＣｕ配線の表面に酸化
防止膜１７を形成する。この酸化防止膜１７の材料、膜
厚および成膜条件は第１の実施形態と同様である。
【００４２】この後、通常のＬＳＩ製造工程により、層
間絶縁膜や上層の配線の形成などの必要な工程を経て、
目的とするＬＳＩを完成させる。
間絶縁膜や上層の配線の形成などの必要な工程を経て、
目的とするＬＳＩを完成させる。
【００４３】この第２の実施形態によれば、配線溝１２
および接続孔１３の底部を除く内表面のすべてがＳｉＮ
膜９、１８、２１により覆われているだけでなく、層間
絶縁膜、８１１の上面もそれぞれＳｉＮ膜９、１９によ
り覆われているので、配線溝１２および接続孔１３が形
成されている層間絶縁膜８、１１との反応、例えば層間
絶縁膜８、１１として低誘電率薄膜を用いたときのガス
放出によるＣｕ配線の酸化をほぼ完全に防止することが
できる。また、層間絶縁膜８、１１からのガス放出をほ
ぼ完全に防止することができることにより、配線溝１２
および接続孔１３をＣｕにより埋め込む際の埋め込み特
性も良好である。このため、Ｃｕは比抵抗が小さく、エ
レクトロマイグレーション耐性も優れていることと相ま
って、信頼性が良好で低抵抗のＣｕによるデュアルダマ
シン配線を得ることができる。そして、これによって、
信頼性が高く、高速動作可能な高性能のＬＳＩを高歩留
まりで実現することができる。
および接続孔１３の底部を除く内表面のすべてがＳｉＮ
膜９、１８、２１により覆われているだけでなく、層間
絶縁膜、８１１の上面もそれぞれＳｉＮ膜９、１９によ
り覆われているので、配線溝１２および接続孔１３が形
成されている層間絶縁膜８、１１との反応、例えば層間
絶縁膜８、１１として低誘電率薄膜を用いたときのガス
放出によるＣｕ配線の酸化をほぼ完全に防止することが
できる。また、層間絶縁膜８、１１からのガス放出をほ
ぼ完全に防止することができることにより、配線溝１２
および接続孔１３をＣｕにより埋め込む際の埋め込み特
性も良好である。このため、Ｃｕは比抵抗が小さく、エ
レクトロマイグレーション耐性も優れていることと相ま
って、信頼性が良好で低抵抗のＣｕによるデュアルダマ
シン配線を得ることができる。そして、これによって、
信頼性が高く、高速動作可能な高性能のＬＳＩを高歩留
まりで実現することができる。
【００４４】以上、この発明の実施形態について具体的
に説明したが、この発明は、上述の実施形態に限定され
るものではなく、この発明の技術的思想に基づく各種の
変形が可能である。
に説明したが、この発明は、上述の実施形態に限定され
るものではなく、この発明の技術的思想に基づく各種の
変形が可能である。
【００４５】例えば、上述の第１および第２の実施形態
において挙げた数値、材料、構造、基板、原料、プロセ
スなどはあくまでも例に過ぎず、必要に応じて、これら
と異なる数値、材料、構造、基板、原料、プロセスなど
を用いてもよい。
において挙げた数値、材料、構造、基板、原料、プロセ
スなどはあくまでも例に過ぎず、必要に応じて、これら
と異なる数値、材料、構造、基板、原料、プロセスなど
を用いてもよい。
【００４６】
【発明の効果】以上説明したように、この発明による半
導体装置によれば、接続孔および／または配線溝の内周
面が、導電材料の酸化を防止することができる材料から
なる酸化防止膜により覆われているので、接続孔および
／または配線溝に埋め込まれる導電材料の酸化を防止す
ることができる。このため、接続孔および／または配線
溝に埋め込まれた低抵抗のＣｕ配線を得ることができ、
高速で信頼性が高い高性能の半導体装置を実現すること
ができる。
導体装置によれば、接続孔および／または配線溝の内周
面が、導電材料の酸化を防止することができる材料から
なる酸化防止膜により覆われているので、接続孔および
／または配線溝に埋め込まれる導電材料の酸化を防止す
ることができる。このため、接続孔および／または配線
溝に埋め込まれた低抵抗のＣｕ配線を得ることができ、
高速で信頼性が高い高性能の半導体装置を実現すること
ができる。
【００４７】また、この発明による半導体装置の製造方
法によれば、接続孔および／または配線溝の内周面を、
導電材料の酸化を防止することができる材料からなる酸
化防止膜により覆った後、接続孔および／または配線溝
を導電材料により埋め込むようにしているので、接続孔
および／または配線溝に埋め込まれる導電材料の酸化を
防止することができる。このため、接続孔および／また
は配線溝に埋め込まれた低抵抗のＣｕ配線を得ることが
でき、高速で信頼性が高い高性能の半導体装置を製造す
ることができる。
法によれば、接続孔および／または配線溝の内周面を、
導電材料の酸化を防止することができる材料からなる酸
化防止膜により覆った後、接続孔および／または配線溝
を導電材料により埋め込むようにしているので、接続孔
および／または配線溝に埋め込まれる導電材料の酸化を
防止することができる。このため、接続孔および／また
は配線溝に埋め込まれた低抵抗のＣｕ配線を得ることが
でき、高速で信頼性が高い高性能の半導体装置を製造す
ることができる。
【図１】この発明の第１の実施形態によるＬＳＩの製造
方法を説明するための断面図である。
方法を説明するための断面図である。
【図２】この発明の第１の実施形態によるＬＳＩの製造
方法を説明するための断面図である。
方法を説明するための断面図である。
【図３】この発明の第１の実施形態によるＬＳＩの製造
方法を説明するための断面図である。
方法を説明するための断面図である。
【図４】この発明の第１の実施形態によるＬＳＩの製造
方法を説明するための断面図である。
方法を説明するための断面図である。
【図５】この発明の第１の実施形態によるＬＳＩの製造
方法を説明するための断面図である。
方法を説明するための断面図である。
【図６】この発明の第１の実施形態によるＬＳＩの製造
方法を説明するための断面図である。
方法を説明するための断面図である。
【図７】この発明の第１の実施形態によるＬＳＩの製造
方法を説明するための断面図である。
方法を説明するための断面図である。
【図８】この発明の第１の実施形態によるＬＳＩの製造
方法を説明するための断面図である。
方法を説明するための断面図である。
【図９】この発明の第２の実施形態によるＬＳＩの製造
方法を説明するための断面図である。
方法を説明するための断面図である。
【図１０】この発明の第２の実施形態によるＬＳＩの製
造方法を説明するための断面図である。
造方法を説明するための断面図である。
【図１１】この発明の第２の実施形態によるＬＳＩの製
造方法を説明するための断面図である。
造方法を説明するための断面図である。
【図１２】この発明の第２の実施形態によるＬＳＩの製
造方法を説明するための断面図である。
造方法を説明するための断面図である。
【図１３】この発明の第２の実施形態によるＬＳＩの製
造方法を説明するための断面図である。
造方法を説明するための断面図である。
【図１４】この発明の第２の実施形態によるＬＳＩの製
造方法を説明するための断面図である。
造方法を説明するための断面図である。
【図１５】この発明の第２の実施形態によるＬＳＩの製
造方法を説明するための断面図である。
造方法を説明するための断面図である。
【図１６】従来のＣｕダマシン配線の形成方法を説明す
るための断面図である。
るための断面図である。
１・・・Ｓｉ基板、８、１１・・・層間絶縁膜、９、１
４、１８、１９、２１・・・ＳｉＮ膜、１２・・・配線
溝、１３・・・接続孔、１５・・・ＴｉＮ／Ｔｉ膜、１
６・・・Ｃｕ膜、１７・・・酸化防止膜
４、１８、１９、２１・・・ＳｉＮ膜、１２・・・配線
溝、１３・・・接続孔、１５・・・ＴｉＮ／Ｔｉ膜、１
６・・・Ｃｕ膜、１７・・・酸化防止膜
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 4M104 BB04 BB14 BB30 DD06 DD15 DD37 DD52 DD65 EE17 FF07 FF13 FF16 FF22 FF27 GG13 HH08 HH09 HH12 HH16 5F033 HH11 HH18 HH33 JJ01 KK01 MM02 MM08 MM12 PP15 PP27 QQ09 QQ13 QQ48 RR06 SS13 SS15 TT01 XX09 XX14
Claims (24)
- 【請求項１】 接続孔および／または配線溝に導電材料
が埋め込まれた半導体装置において、 上記接続孔および／または配線溝の内周面が、上記導電
材料の酸化を防止することができる材料からなる酸化防
止膜により覆われていることを特徴とする半導体装置。 - 【請求項２】 第１の絶縁膜とこの第１の絶縁膜上の第
１の酸化防止膜とに上記接続孔が設けられ、上記第１の
酸化防止膜上の第２の絶縁膜に上記配線溝が設けられ、
上記接続孔および上記配線溝の側壁に第２の酸化防止膜
が設けられていることを特徴とする請求項１記載の半導
体装置。 - 【請求項３】 第１の絶縁膜とこの第１の絶縁膜上の第
１の酸化防止膜とに上記接続孔が設けられ、上記第１の
酸化防止膜上の第２の絶縁膜とこの第２の絶縁膜上の第
３の酸化防止膜とに上記配線溝が設けられ、上記接続孔
および上記配線溝の側壁に第２の酸化防止膜が設けられ
ていることを特徴とする請求項１記載の半導体装置。 - 【請求項４】 上記酸化防止膜はシリコン膜またはシリ
コン化合物膜であることを特徴とする請求項１記載の半
導体装置。 - 【請求項５】 上記酸化防止膜は窒化金属膜であること
を特徴とする請求項１記載の半導体装置。 - 【請求項６】 上記導電材料は少なくとも銅を含む材料
であることを特徴とする請求項１記載の半導体装置。 - 【請求項７】 上記導電材料は少なくとも銅を含む単層
または多層の金属膜であることを特徴とする請求項１記
載の半導体装置。 - 【請求項８】 上記接続孔および／または配線溝に埋め
込まれた上記導電材料の表面も上記酸化防止膜により覆
われていることを特徴とする請求項１記載の半導体装
置。 - 【請求項９】 上記導電材料の表面を覆う上記酸化防止
膜はシリコン膜またはシリコン化合物膜であることを特
徴とする請求項８記載の半導体装置。 - 【請求項１０】 上記導電材料の表面を覆う上記酸化防
止膜は窒化金属膜であることを特徴とする請求項８記載
の半導体装置。 - 【請求項１１】 上記導電材料の表面を覆う上記酸化防
止膜は銅化合物膜であることを特徴とする請求項８記載
の半導体装置。 - 【請求項１２】 上記導電材料の表面を覆う上記酸化防
止膜は金属膜であることを特徴とする請求項８記載の半
導体装置。 - 【請求項１３】 接続孔および／または配線溝に導電材
料が埋め込まれた半導体装置の製造方法において、 上記接続孔および／または配線溝の内周面を、上記導電
材料の酸化を防止することができる材料からなる酸化防
止膜により覆った後、上記接続孔および／または配線溝
を上記導電材料により埋め込むようにしたことを特徴と
する半導体装置の製造方法。 - 【請求項１４】 第１の絶縁膜と第１の酸化防止膜と第
２の絶縁膜とを順次成膜し、上記第１の絶縁膜と上記第
１の酸化防止膜とに上記接続孔を形成するとともに、上
記第２の絶縁膜に上記配線溝を形成した後、上記接続孔
および上記配線溝の側壁に第２の酸化防止膜を形成する
ようにしたことを特徴とする請求項１３記載の半導体装
置の製造方法。 - 【請求項１５】 第１の絶縁膜と第１の酸化防止膜とを
順次成膜し、上記第１の絶縁膜と上記第１の酸化防止膜
とに上記接続孔を形成し、第４の酸化防止膜と第２の絶
縁膜と第３の酸化防止膜とを順次成膜し、上記第２の絶
縁膜と上記第３の酸化防止膜とに上記配線溝を形成した
後、上記接続孔および上記配線溝の側壁に第２の酸化防
止膜を形成するようにしたことを特徴とする請求項１３
記載の半導体装置の製造方法。 - 【請求項１６】 上記酸化防止膜はシリコン膜またはシ
リコン化合物膜であることを特徴とする請求項１３記載
の半導体装置の製造方法。 - 【請求項１７】 上記酸化防止膜は窒化金属膜であるこ
とを特徴とする請求項１３記載の半導体装置の製造方
法。 - 【請求項１８】 上記導電材料は少なくとも銅を含む材
料であることを特徴とする請求項１３記載の半導体装置
の製造方法。 - 【請求項１９】 上記導電材料は少なくとも銅を含む単
層または多層の金属膜であることを特徴とする請求項１
３記載の半導体装置の製造方法。 - 【請求項２０】 上記接続孔および／または配線溝を上
記導電材料により埋め込んだ後、上記導電材料の表面を
上記酸化防止膜により覆うようにしたことを特徴とする
請求項１３記載の半導体装置の製造方法。 - 【請求項２１】 上記導電材料の表面を覆う上記酸化防
止膜はシリコン膜またはシリコン化合物膜であることを
特徴とする請求項２０記載の半導体装置の製造方法。 - 【請求項２２】 上記導電材料の表面を覆う上記酸化防
止膜は窒化金属膜であることを特徴とする請求項２０記
載の半導体装置の製造方法。 - 【請求項２３】 上記導電材料の表面を覆う上記酸化防
止膜は銅化合物膜であることを特徴とする請求項２０記
載の半導体装置の製造方法。 - 【請求項２４】 上記導電材料の表面を覆う上記酸化防
止膜は金属膜であることを特徴とする請求項２０記載の
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10337514A JP2000164707A (ja) | 1998-11-27 | 1998-11-27 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10337514A JP2000164707A (ja) | 1998-11-27 | 1998-11-27 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000164707A true JP2000164707A (ja) | 2000-06-16 |
Family
ID=18309381
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10337514A Pending JP2000164707A (ja) | 1998-11-27 | 1998-11-27 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000164707A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100421155B1 (ko) * | 2000-06-15 | 2004-03-03 | 사이프레스 세미컨덕터 코포레이션 | 에칭 중지층을 포함하는 집적 회로에 금속화물 및 접촉구조물을 제조하는 방법 |
| KR100421154B1 (ko) * | 2000-06-15 | 2004-03-03 | 사이프레스 세미컨덕터 코포레이션 | 집적 회로에 금속화물 및 접촉 구조물을 제조하는 방법 |
| JP2004523132A (ja) * | 2001-07-10 | 2004-07-29 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | イオン打ち込みによってサイドウォールの密度を局所的に高くする方法 |
| JP2005197742A (ja) * | 2003-12-31 | 2005-07-21 | Dongbuanam Semiconductor Inc | デュアルダマシン工程の中で銅の酸化防止方法 |
| JP2007142421A (ja) * | 2005-11-15 | 2007-06-07 | Dongbu Electronics Co Ltd | 半導体素子及びこの製造方法 |
| JP2008010630A (ja) * | 2006-06-29 | 2008-01-17 | Sharp Corp | 半導体装置およびその製造方法 |
| JP2008010896A (ja) * | 2007-09-28 | 2008-01-17 | Seiko Epson Corp | 半導体集積回路の配線構造及び配線形成方法 |
| JP2008199059A (ja) * | 2008-05-01 | 2008-08-28 | Sony Corp | 固体撮像素子及びその製造方法 |
| JP2010287831A (ja) * | 2009-06-15 | 2010-12-24 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
-
1998
- 1998-11-27 JP JP10337514A patent/JP2000164707A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100421155B1 (ko) * | 2000-06-15 | 2004-03-03 | 사이프레스 세미컨덕터 코포레이션 | 에칭 중지층을 포함하는 집적 회로에 금속화물 및 접촉구조물을 제조하는 방법 |
| KR100421154B1 (ko) * | 2000-06-15 | 2004-03-03 | 사이프레스 세미컨덕터 코포레이션 | 집적 회로에 금속화물 및 접촉 구조물을 제조하는 방법 |
| JP2004523132A (ja) * | 2001-07-10 | 2004-07-29 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | イオン打ち込みによってサイドウォールの密度を局所的に高くする方法 |
| JP2005197742A (ja) * | 2003-12-31 | 2005-07-21 | Dongbuanam Semiconductor Inc | デュアルダマシン工程の中で銅の酸化防止方法 |
| JP4602091B2 (ja) * | 2003-12-31 | 2010-12-22 | ドンブ エレクトロニクス チェシクフェサ | デュアルダマシン工程の中で銅の酸化防止方法 |
| JP2007142421A (ja) * | 2005-11-15 | 2007-06-07 | Dongbu Electronics Co Ltd | 半導体素子及びこの製造方法 |
| JP2008010630A (ja) * | 2006-06-29 | 2008-01-17 | Sharp Corp | 半導体装置およびその製造方法 |
| JP2008010896A (ja) * | 2007-09-28 | 2008-01-17 | Seiko Epson Corp | 半導体集積回路の配線構造及び配線形成方法 |
| JP2008199059A (ja) * | 2008-05-01 | 2008-08-28 | Sony Corp | 固体撮像素子及びその製造方法 |
| JP2010287831A (ja) * | 2009-06-15 | 2010-12-24 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7304386B2 (en) | Semiconductor device having a multilayer wiring structure | |
| US8975749B2 (en) | Method of making a semiconductor device including barrier layers for copper interconnect | |
| US6878615B2 (en) | Method to solve via poisoning for porous low-k dielectric | |
| US7871923B2 (en) | Self-aligned air-gap in interconnect structures | |
| US7319071B2 (en) | Methods for forming a metallic damascene structure | |
| US20080280432A1 (en) | Barrier Material and Process for Cu Interconnect | |
| US6197681B1 (en) | Forming copper interconnects in dielectric materials with low constant dielectrics | |
| US20070085209A1 (en) | Anchored damascene structures | |
| JP2009302501A (ja) | 相互接続構造体およびその形成方法（エレクトロマイグレーション耐性強化のための相互接続構造体） | |
| JP2012209287A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2000174123A (ja) | 半導体装置及びその製造方法 | |
| JP2011014904A (ja) | ビアがガウジングされた相互接続構造体及びその製造方法 | |
| US20020098673A1 (en) | Method for fabricating metal interconnects | |
| JP2000164707A (ja) | 半導体装置およびその製造方法 | |
| JP2006324584A (ja) | 半導体装置およびその製造方法 | |
| US6576545B1 (en) | Semiconductor devices with dual nature capping/ARC layers on fluorine doped silica glass inter-layer dielectrics and method of forming capping/ARC layers | |
| JP2000156406A (ja) | 半導体装置およびその製造方法 | |
| JP2004014901A (ja) | 半導体装置とその製造方法 | |
| JP2004289155A (ja) | 選択性エッチング化学薬品及びｃｄ制御のための高重合性ガスを含むｂａｒｃエッチング | |
| US8053359B2 (en) | Semiconductor device having a second level of metallization formed over a first level with minimal damage to the first level and method | |
| KR20040012705A (ko) | 집적 회로에서의 구리 상호 접속부 형성 방법 | |
| US6448654B1 (en) | Ultra thin etch stop layer for damascene process | |
| KR20030071798A (ko) | 집적 회로에서 구리 상호 접속부 형성 방법 | |
| KR100434508B1 (ko) | 변형된 듀얼 다마신 공정을 이용한 반도체 소자의 금속배선 형성방법 | |
| US20040155348A1 (en) | Barrier structure for copper metallization and method for the manufacture thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20041222 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20050111 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050802 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080229 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080812 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20081216 |