TWI329340B - Method for manufacturing semiconductor device - Google Patents
Method for manufacturing semiconductor device Download PDFInfo
- Publication number
- TWI329340B TWI329340B TW094120979A TW94120979A TWI329340B TW I329340 B TWI329340 B TW I329340B TW 094120979 A TW094120979 A TW 094120979A TW 94120979 A TW94120979 A TW 94120979A TW I329340 B TWI329340 B TW I329340B
- Authority
- TW
- Taiwan
- Prior art keywords
- film
- cvd
- gate
- forming
- source gas
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 95
- 239000004065 semiconductor Substances 0.000 title claims description 37
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 239000007789 gas Substances 0.000 claims description 40
- 230000003647 oxidation Effects 0.000 claims description 37
- 238000007254 oxidation reaction Methods 0.000 claims description 37
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 36
- 229910052721 tungsten Inorganic materials 0.000 claims description 36
- 239000010937 tungsten Substances 0.000 claims description 36
- 229910052751 metal Inorganic materials 0.000 claims description 27
- 239000002184 metal Substances 0.000 claims description 27
- 239000000758 substrate Substances 0.000 claims description 25
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 21
- 239000001301 oxygen Substances 0.000 claims description 21
- 229910052760 oxygen Inorganic materials 0.000 claims description 21
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 18
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 12
- 229910052732 germanium Inorganic materials 0.000 claims description 8
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 8
- 239000001307 helium Substances 0.000 claims description 8
- 229910052734 helium Inorganic materials 0.000 claims description 8
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 claims description 8
- 229910052757 nitrogen Inorganic materials 0.000 claims description 8
- 238000010438 heat treatment Methods 0.000 claims description 7
- 230000001590 oxidative effect Effects 0.000 claims description 7
- 229910052786 argon Inorganic materials 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 6
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 claims description 5
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 238000006243 chemical reaction Methods 0.000 claims description 5
- 238000011010 flushing procedure Methods 0.000 claims description 5
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 4
- 238000005086 pumping Methods 0.000 claims description 3
- 229910003818 SiH2Cl2 Inorganic materials 0.000 claims description 2
- 230000000087 stabilizing effect Effects 0.000 claims description 2
- 239000010408 film Substances 0.000 description 137
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 32
- 239000010409 thin film Substances 0.000 description 17
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 13
- 229920005591 polysilicon Polymers 0.000 description 9
- 238000005530 etching Methods 0.000 description 8
- 238000000231 atomic layer deposition Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 150000004767 nitrides Chemical class 0.000 description 4
- 229910052707 ruthenium Inorganic materials 0.000 description 4
- 125000006850 spacer group Chemical group 0.000 description 4
- 230000002159 abnormal effect Effects 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 238000002441 X-ray diffraction Methods 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- HPQRSQFZILKRDH-UHFFFAOYSA-M chloro(trimethyl)plumbane Chemical compound C[Pb](C)(C)Cl HPQRSQFZILKRDH-UHFFFAOYSA-M 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- QGLKJKCYBOYXKC-UHFFFAOYSA-N nonaoxidotritungsten Chemical compound O=[W]1(=O)O[W](=O)(=O)O[W](=O)(=O)O1 QGLKJKCYBOYXKC-UHFFFAOYSA-N 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- 229910001930 tungsten oxide Inorganic materials 0.000 description 2
- IXADHCVQNVXURI-UHFFFAOYSA-N 1,1-dichlorodecane Chemical compound CCCCCCCCCC(Cl)Cl IXADHCVQNVXURI-UHFFFAOYSA-N 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910052684 Cerium Inorganic materials 0.000 description 1
- 241000287828 Gallus gallus Species 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 206010028347 Muscle twitching Diseases 0.000 description 1
- 239000004990 Smectic liquid crystal Substances 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 229910052797 bismuth Inorganic materials 0.000 description 1
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000003054 catalyst Substances 0.000 description 1
- GWXLDORMOJMVQZ-UHFFFAOYSA-N cerium Chemical compound [Ce] GWXLDORMOJMVQZ-UHFFFAOYSA-N 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- MWRJCEDXZKNABM-UHFFFAOYSA-N germanium tungsten Chemical compound [Ge].[W] MWRJCEDXZKNABM-UHFFFAOYSA-N 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 239000004575 stone Substances 0.000 description 1
- OFIYHXOOOISSDN-UHFFFAOYSA-N tellanylidenegallium Chemical compound [Te]=[Ga] OFIYHXOOOISSDN-UHFFFAOYSA-N 0.000 description 1
- 238000007669 thermal treatment Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
- H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
- H01L29/4941—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a barrier layer between the silicon and the metal or metal silicide upper layer, e.g. Silicide/TiN/Polysilicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
- H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
- H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28247—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon passivation or protection of the electrode, e.g. using re-oxidation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Crystallography & Structural Chemistry (AREA)
- Ceramic Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Non-Volatile Memory (AREA)
Description
1329340 九、發明說明： 【發明所屬之技術領域】 本發明係關於一種製造一半導體裝置之方法，其包括形 成一 LP-CVD氧化物薄膜構型，其中不會導致底層金屬薄膜 氧化，藉此改良裝置之物理及電特性。 【先前技術】 隨著半導體裝置之整合度持續增加且電路之線寬變得更 小，需要使用具有低電阻之材料來形成閘極以改良裝置之 速度。 近來，已廣.泛使用鎢（W)作為閘極材料。儘管相較於現有 的矽化鎢（WSix)，鎢（W)在減小閘極之電阻方面有利，但鎢 亦具有若干缺點。 一問題係鎢（W)可能在隨後的熱製程、及熱處理製程或包 括氧化物材料之沉積製程中異常地氧化。 特別地，在形成一閘極之後，必須形成一用作一緩衝物 或側壁之絕緣薄膜。藉由典型的低壓化學氣相沉積 (LP-CVD)方法形成之氧化物薄膜無法在無鎢之異常氧化的 情況下沉積。 為了防止鎢被氧化，已使用一種使用LP-CVD方法沉積 LP-CVD氮化物薄膜之方法、一種使用原子層沉積（ALD)方 法在低溫下沉積原子層沉積（ALD)氧化物薄膜之方法。 儘管因為該等技術不會導致鎢之氧化所以可實施，然而 LP-CVD氮化物薄膜存在裝置之電特性因受包含於薄膜品 質或應力中之氫之影響而降級之問題。此外，ALD氧化物 102642-981209.doc 1329340 溥膜具有裝置之電特性因受用於形成ALD氧化物薄膜之觸 媒:及包含於源氡體中之碳及氣之影響而降級的問題。 餐於上述問題，需要—種替代材料，從物理觀點看其可 防止鎢之氧化且從電觀點看其不會使裝置之特性降級。 【發明内容】 本發明揭示—種製造—半導體裝置之方法，其中避免了 底層鎢層之氧化且可防止裝置之電特性之降級。 =揭示之半導體裝置之製造方法包含：在半導體基板之 預定區域上形成—包括—金屬薄膜之閘極，且藉由不會導 致該金屬薄膜氧化之LP_CVD方法在整個表面上形成 LP-CVD氧化物薄膜。 間極較佳係使用金屬薄膜之單一薄膜形成。 該金屬薄膜較佳為鎢薄膜。 閘極較佳係使用多晶矽薄膜及金屬薄膜之堆疊薄膜形 成。 s玄金屬薄膜較佳為鶴薄膜。 可進一步在多晶矽薄臈與金屬薄膜之間形成一用於阻止 夕晶矽薄膜與金屬薄膜之間的矽化物反應之抗矽化物薄 膜。 抗矽化物薄膜可為WNX、TiN及WSix中之一種。 該方法可進一步包括：在形成LP_cvD氧化物薄膜之前， 藉由一氧化在構成半導體基板及閘極之材料中之多晶矽之 表面但不氧化金屬薄膜之選擇性氧化製程來形成一選擇性 氧化物薄膜。 102642-981209.doc 該選擇i生氧化製程較佳係 Η?◦之比率來執行。 經由在Η2氣體環境下控制Η2與 該選擇性氧化製程可使用電讓模式執行。
内 該選擇性氧化製程較佳係在約_至約刪〇c之範 之溫度下執行。 产該方法可進—步包括在形成Lp_cvD氧化物薄膜之前於 亂基或氬基氣體環境下執行熱處理之步驟。 該方法可進一步包括：在形成LP-CVD薄膜之後，藉由氧 化在構成半導體基板及閘極之材料中之多晶矽之表面但不 氧化金屬薄臈來形成_選擇性氧化物薄膜。 該選擇性氧化製程較佳係經由在㈣體環境下控制仏與 H2〇之比率來執行。 該選擇性氧化製程較佳係、使用電漿模式執行。 該選擇性氧化製程較佳係在約600至約1000oc之範圍内 之溫度下執行。 該方法.可進一步包括在形成LP-CVD氧化物薄膜之後於 氮基或氬基氣體環境下執行熱處理。 LP-CVD薄膜形成可包括：將其上形成有閘極之半導體基 板裝載至一已移除氧氣之LP-CVD設備中，將LP-CVD設備 之溫度穩定至一用於沉積氧化物薄臈之溫度，且使氧源氣 體及矽源氣體流動以形成LP-CVD氧化物薄膜。 半導體基板之裝載較佳係在約25至約4〇〇°c之溫度下進 行，在該溫度下不會氧化金屬薄膜。 用於/儿積氧化物薄膜之溫度較佳在自約至約丨 102642-981209.doc 〇 IS] 1329340 之範圍内。 lp-cvd設備内之氧氣可藉由沖洗並抽汲氮氣至該設備 中來移除。 氮氣之沖洗及抽汲可使用N2沖洗箱或裝载鎖定設備來執 行。 可首先使氧源氣體流動，然後使矽源氣體流動。 亦可使氧源氣體及矽源氣體同時流動。 氧源氣體較佳為N2〇，且矽源氣體較佳為單矽烷（8出4)及 二氯矽烷（SiH2Cl2)。 較佳將形成LP-CVD氧化物薄膜時之壓力設定為約1毫托 至約10托之範圍。 【實施方式】 圖la至圖lc係用於解釋製造半導體裝置之第一揭示方法 之橫截面圖。首先參看圖la，在半導體基板1〇上形成閘極 介電薄膜11及多晶矽薄膜12。在多晶矽薄膜12上形成諸如 鎢薄膜13之金屬薄膜。 多晶矽薄膜12及鎢薄膜1 3為閘極電極，其可僅使用鎢薄 膜13而不形成多晶矽薄膜12來形成。此外，為了防止由於 多晶矽薄膜12與鎢薄膜13之反應而形成矽化鎢（WSix)，可 在多晶矽薄膜12與鎢薄膜13之介面處添加諸如WNx、TiN 或WSix之抗矽化物薄膜i2a。 然後’在鎢薄膜13上形成硬式遮罩薄膜14。參看圖lb， 藉由光微影及蝕刻製程來圖案化硬式遮罩薄膜14。使用經 圖案化之硬式遮罩薄膜14來蝕刻鎢薄膜13、多晶矽薄膜 [ 102642-98 丨 209.doc 1329340 12、抗矽化物薄膜12a、及閘極介電薄膜u以形成一閘極15。 如圖lc所示，藉由不會產生鎢薄膜13之氧化之LP-CVD方 法’在包括閘極15在内之半導體基板1〇之整個表面上形成 LP-CVD氧化物薄膜16。 此時，LP-CVD氧化物薄膜16可使用批量式Lp_CVD設備 或單一晶圓處理LP-CVD設備予以形成。視每一設備而定之 LP-CVD氧化物薄膜16之製造方法如下。 首先，在使用批量式設備的情況下，在不會產生鎢之氧 化的25至400°C之低溫下，使氮基氣體流入該批量式設備之 熔爐中，藉此移除熔爐内之氧氣。為了使氮基氣體流動， 可使用N2沖洗箱或裝載鎖定設備。 然後，將其中形成有閘極15之半導體基板1〇裝載至熔爐 中。若裝載完成，則將熔爐内之溫度增加至6〇〇至i〇〇〇〇c以 沉積氧化物薄膜《藉由在丨毫托至1〇托之低壓狀態下，使氧 源氣體Νβ及矽源氣體單矽烷（SiH4)及二氯矽烷（siH2ci2) 流動，來形成不會產生鎢薄膜13之異常氧化之Lp_cvD氧化 物薄膜1 6。 使源氣體流動之方法可包括：首先使氧源氣體N2〇流動 且然後使石夕源氣體SiH4及Si^c丨2流動之方法；或使N2〇及 SiH4及SiHaCb同時流動之方法。 當使用單-晶圓處理設備時，移除盒式裝載單元内之氧 氣-中複數個半導體基板1〇藉由一裝載鎖定設備裝載至 該盒式輯單元上，且使用沖洗氣體移除自盒式裝载單元 至-腔室之傳送單元内之氧氣，且藉由使氮基氣體流動來 102642-981209.doc IS] -10- 1329340 移除該腔室内之氧氣。 然後’將腔至内之溫度穩定至約帽至約⑽㈣之範圍内 之溫度’此係氧化物薄膜之沉積溫度。然後，在1毫托至500 托之壓力下’藉由使氧源氣體]^〇及矽 邮流動來形成不會產生鷄薄膜以異常氧= LP-CVD氧化物薄膜μ。 使源氣體流動之方法可包括：首先使氧源氣體％〇流動 且然後使梦源氣體SiH4ASiH2Cl2流動之方法；或使ΝΑ及 SiH4及SiH2C〖2同時流動之方法。 在使用本發明之LP_CVD氧化物薄膜同時形成鎢薄膜之 密封及間隔片而非單獨形成閘極間隔片的情況下藉由回 蝕LP-CVD氧化物薄膜16以使Lp_CVD氧化物薄膜16保持於 閘極丨5之兩側上而形成間隔片。在此狀況下，未特別限制 LP-CVD氧化物薄膜16之厚度。 同時，在使用氮化物薄膜形成閘極間隔片的狀況下， LP-CVD氧化物薄膜16用作閘極15與氮化物薄膜間隔片之 間的緩衝物。在此種狀況下，LP_CVD氧化物薄膜16較佳形 成為在約10至約50oc之範圍内之厚度。 由此，完成了根據第一揭示方法之半導體裝置之製造。 圖2a至圖2c係用於解釋製造半導體裝置之第二揭示方法 之橫截面圖。除了在形成閘極之製程之後增加選擇性氧化 製程或熱製程以減輕閘極蝕刻時之蝕刻損壞並提供穩定的 電特性外，第二揭示方法與第一方法相同。 參看圖2a’於半導體基板10上形成閘極介電薄膜u及多 102642-981209.doc -11 - 1329340 晶矽薄膜!2。於多晶矽薄膜12上形成諸如鎢薄膜i3之金屬 薄膜。多晶矽薄膜12及鎢薄膜13為閘極電極，其可僅使用 鶴薄膜13而不形成多晶石夕薄膜12來 由於…薄膜12與鶴薄助之反應而形：:= (WSlx)，可在多晶石夕薄膜12與鎢薄膜13之介面處添加諸如 WNx、TiN或WSix之抗矽化物薄膜123。 然後，在鎢薄膜13上形成硬式遮罩薄膜14。參看圖沘， 藉由光微影及蝕刻製程來圖案化硬式遮罩薄膜14。使用經 圖案化之硬式遮罩薄膜14來蝕刻鎢薄膜13、多晶矽薄膜 12、抗矽化物薄膜12a、及閘極介電薄膜u以形成一閘極15。 其後，為了減輕由閘極蝕刻製程所5丨起之蝕刻損壞並確 保L疋化的電特性，在％氣體環境、約6 〇 〇至約1 〇 〇 〇。匸之範 圍内之溫度下，經由控制札與Ha◦之比率，以使得不氧化 鎢薄膜13而藉由選擇性氧化製程僅選擇性地氧化多晶矽薄 膜12、抗矽化物薄膜12a、及半導體基板1〇之方式，於多晶 矽薄膜12之側面上及半導體基板1〇上形成選擇性氧化物薄 膜17。在選擇性氧化製程中，可使用電漿模式來替代控制 H2與H2〇之比率。同時，可使用一利用氮氣及氬氣之熱處 理製程來替代選擇性氧化製程。 接著參看圖2c’藉由不會產生鶴薄膜13之氧化之lp-CVD 方法在包括閘極15在内之半導體基板10之整個表面上形成 LP-CVD氧化物薄膜16。 圖3a至圖3c係用於解釋製造半導體裝置之第三揭示方法 之橫截面圖。除了在形成LP-CVD氧化物薄膜16之後增加選 102642-981209.doc [S1 1329340 擇性氧化製程或熱處理製程以減輕姓刻閘極15時之餘財 壞並提供敎化的電特性外，第三揭示方法與第—方法二 同0 參看圖3a ’於半導體基板1G上形成閘極介電薄膜^及多 晶石夕薄膜12。於多晶石夕薄膜12上形成諸如鶴薄膜13 薄膜。 多晶㈣膜12及鶴薄膜13為閘極電極，其可僅使用鶴薄 膜13而不形成多晶石夕薄膜12來形成。此外為了防止由於 多晶矽薄膜u與鎢薄膜13之反應而形成矽化鎢（wsi〇 ,可 在多晶矽薄膜U與鎢薄膜13之介面處添加諸如職:、⑽ 或WSix之抗石夕化物薄膜12a。 然後，在鎢薄膜13上形成硬式遮罩薄膜14。 參看圖3b，藉由光微影及蝕刻製程來圖案化硬式遮罩薄 膜14使用經圖案化的硬式遮罩薄膜丨4來蝕刻鎢薄膜丨3、 夕曰b夕薄膜12、抗石夕化物薄膜丨2 a、及閘極介電薄膜11以形 成一閘極1 5。 然後，藉由不會產生鎢薄臈13之氧化之LP-CVD方法在包 括閘極15在内之半導體基板1〇之整個表面上形成LP-CVD 氧化物薄膜1 6。 藉由不會產生鎢薄膜13之氧化之LP-CVD方法形成 LP-CVD氧化物薄膜16之方法與第一實施例中所描述之方 法相同。 接者 > 看圖3c ’為了減輕由閘極敍刻製程所引起之钱刻 才貝壞並域保穩定的電特性，在H2氣體環境約6〇〇至約 l02642-981209.doc 13 1329340 1〇〇〇°C之範圍内之溫度下，經由控制Η2與HA之比率，以 使得不會氧化鎢薄膜13而藉由選擇性氧化製程僅選擇性地 氧化多晶矽薄膜12、抗矽化物薄膜12a、及半導體基板⑺之 方式，於多晶矽薄膜12之側面上及半導體基板1〇上形成選 擇性氧化物薄棋I7。在選擇性氧化製程中，可使用電漿模 式來替代控制幵2與112〇之比率。 同時，可使用一利用氮氣及氬氣之熱處理製程來替代選 擇性氧化製程。由此’完成了根據第三方法之半導體裝置 之製造。 t 圖4係說明在藉由現有的Lp_CVD方法形成氧化物薄膜的 情況下與藉由所揭示之Lp_CVD方法形成氧化物薄膜的情 況下之XRD分析之比較結果之圖。 由圖4可見’當藉由現有的Lp_CVD方法沉積氧化物薄膜 •，被全。P氧化而當藉由所揭示之方法沉積氧化 物薄膜時決不氧化鎢薄膜。 如上所述’根據本發明，#在_之側面上㈣一絕緣 薄膜時，使用不會產生金屬薄膜之氧化之Lp_cvD方法。因 斤易丁之方法之優勢在於，從物理觀點看可防止金屬 薄膜之氧化’且其從電觀點看可防止裝置特性之降級。 【圖式簡單說明】 圖U至圖卜係用於解釋製造半導體裝置之第一揭示方法 之橫截面圖； 圖2a至圖2c係用於解釋製造半導體裝置之第二揭示方法 之橫截面圖； 102642-981209.doc [S] 1329340 圖3a至圖3c係用於解釋製造半導體裝置之第三揭示方法 之橫截面圖； 圖4係說明在藉由先前的LP-CVD方法形成氧化物薄膜的 情況下與藉由所揭示之LP-CVD方法形成氧化物薄膜的情 況下之XRD分析之比較結果之圖。 【主要元件符號說明】 10 半導體基板 11 閘極介電薄膜 12 多晶矽薄膜 12a 抗石夕化物薄膜 13 鎢薄膜 14 硬式遮罩薄膜 15 閘極 16 LP-CVD氧化物薄膜 I02642-981209.doc
Claims (1)
1329340 十、申請專利範圍： 1-—種製造一半導體裝置之方法，其包含： 在一半導體基板之一預定區域上形成一包含一金屬薄 臈之閘極；及 藉由一不會導致該金屬薄膜氧化之lp_cvd方法在整 個表面上形成一 LP-CVD氧化物薄膜； 其中形成該LP-CVD氧化物薄膜時之壓力係在約i毫托 至約10托之範圍；及 —其中該LP-CVD氧化物薄膜係藉由流入一氧源氣體及 =矽源氣體而形成，且該氧源氣體為乂〇,該矽源氣體為 SiH4及SiH2Cl2之組合。 。月求項1之方法，其中該閘極之該金屬薄膜係該閘極之 唯一金屬薄膜。 如响求項2之方法，其中該金屬薄膜為一鎢薄膜。 二长項1之方法，其十該閘極包含一多晶矽薄膜與該金 屬薄膜之一堆疊薄膜。 5·如請求項4之方法’其中該金屬薄膜為一鎢薄膜。 :$項4之方法’其進一步包含在該多晶石夕薄膜與該金 屬薄膜之間形成—用於阻止該多晶石夕薄膜與該金屬薄膜 之間的碎化物反應之抗⑦化物薄膜。 7. 如清求項6之方、土 决’其中該抗矽化物薄膜選自由WNX、TiN 及WSix &成之群。 8. 如請求項1之方 凌’其進一步包含：在形成該LP-CVD氧 化物薄膜之前， ’藉由一氧化構成該半導體基板及該閘極 [s 102642-981209.doc 9. ，夕表面而不氧化該金屬薄膜之選擇性氧化製程，在該 ~ =之側面上及該基板上形成—選擇性氧化物薄膜。 :请求項8之方法，其中該選擇性氡化製程係經由在一札 氣體環境下控制H2與AO之比率來執行。 10 11 12 13 14. 15. 16. 17. :请求項8之方法’其中該選擇性氧化製程係使用一電漿 模式執行。 如请求項8之方法，其中該選擇性氡化製程係在一在約 600至約1000〇C之範圍内之溫度下執行。 如β求項1之方法，其在形成該閘極之後並在形成該 LP CVD氧化物薄膜之前於—氮基或—氬基氣體環境下 進一步執行一熱處理。 如β求項1之方法，其進一步包含：在形成該u cvD薄 膜之後，藉由氧化構成該半導體基板及該閘極之石夕表面 而不氧化忒金屬薄膜’來在該閘極之側面上及該基板上 形成一選擇性氧化物薄膜。 如-月求項13之方法’其中該選擇性氧化製程係藉由在— Hz氣體環境下控制Η?與ha之比率來執行。 如請求項13之方法，其中該選擇性氧化製程係使用一電 漿模式執行。 如請求項〗3之方法，其中該選擇性氧化製程係在一在約 600至約i〇〇〇〇c之範圍内之溫度下執行。 如凊求項1之方法，其進一步包括在形成該LP CVD氧化 物層之後於一氮基或一氬基氣體環境下執行一熱處理之 步驟。 102642-981209.doc 18.1329340 如請求項1之方法’其中形成該LP-CVD氧化物層包含： 將其上已形成有該閘極之該半導體基板裝載至一已移 除氧氣之LP-CVD設備中；及 將該LP-CVD設備之一溫度穩定至一用於沉積該氧化 物薄膜之溫度。 19. 20. 21. 22. 23. 24. 如請求項18之方法，其中裝載該半導體基板係在一在約 25至約400。匚之範圍内之溫度下進行，以使該金屬薄膜不 會被氧化。 月求項18之方法，其中用於沉積該氧化物薄膜之該溫 度在自約6〇〇至約1000oC之範圍内。 如請求項18之方法，其中該LP_CVD設備内之該氧氣係藉 由沖洗及抽汲氮氣至該設備中來移除。 如請求項21之方法’其中氮氣之該沖洗及抽㈣使用_ N2沖洗箱或—裝载鎖定設備中之一設備來執行。 t請求項i之方法’其中在使該妙源氣體流動之前先使言 氧源氣體流動。 如請求項1之方法 流動。 其中使該氧源氣體及該矽源氣體同時 102642-981209.doc
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050033706A KR100739964B1 (ko) | 2005-04-22 | 2005-04-22 | 반도체 소자의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200638474A TW200638474A (en) | 2006-11-01 |
| TWI329340B true TWI329340B (en) | 2010-08-21 |
Family
ID=37068040
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW094120979A TWI329340B (en) | 2005-04-22 | 2005-06-23 | Method for manufacturing semiconductor device |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US20060240678A1 (zh) |
| JP (1) | JP2006303404A (zh) |
| KR (1) | KR100739964B1 (zh) |
| CN (1) | CN1851868A (zh) |
| DE (1) | DE102005028643A1 (zh) |
| TW (1) | TWI329340B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100833437B1 (ko) * | 2006-09-06 | 2008-05-29 | 주식회사 하이닉스반도체 | 낸드 플래시 메모리 소자의 제조방법 |
| WO2008086113A1 (en) * | 2007-01-08 | 2008-07-17 | Cypress Semiconductor Corporation | Low temperature oxide formation |
| KR20130106159A (ko) * | 2012-03-19 | 2013-09-27 | 에스케이하이닉스 주식회사 | 매립비트라인을 구비한 반도체장치 및 제조 방법 |
Family Cites Families (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4985374A (en) * | 1989-06-30 | 1991-01-15 | Kabushiki Kaisha Toshiba | Making a semiconductor device with ammonia treatment of photoresist |
| US5132774A (en) * | 1990-02-05 | 1992-07-21 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device including interlayer insulating film |
| JPH0448654A (ja) * | 1990-06-14 | 1992-02-18 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JPH06232155A (ja) * | 1993-02-05 | 1994-08-19 | Kawasaki Steel Corp | 半導体装置の製造方法 |
| JP3350246B2 (ja) * | 1994-09-30 | 2002-11-25 | 株式会社東芝 | 半導体装置の製造方法 |
| JP3093600B2 (ja) * | 1995-02-15 | 2000-10-03 | 日本電気株式会社 | 半導体装置の製造方法 |
| JP3631279B2 (ja) * | 1995-03-14 | 2005-03-23 | 富士通株式会社 | 半導体装置の製造方法 |
| US6313035B1 (en) * | 1996-05-31 | 2001-11-06 | Micron Technology, Inc. | Chemical vapor deposition using organometallic precursors |
| JPH10223900A (ja) * | 1996-12-03 | 1998-08-21 | Toshiba Corp | 半導体装置及び半導体装置の製造方法 |
| JPH10256183A (ja) * | 1997-03-07 | 1998-09-25 | Sony Corp | 半導体装置の製造方法 |
| US5861335A (en) * | 1997-03-21 | 1999-01-19 | Advanced Micro Devices, Inc. | Semiconductor fabrication employing a post-implant anneal within a low temperature high pressure nitrogen ambient to improve channel and gate oxide reliability |
| US6309928B1 (en) * | 1998-12-10 | 2001-10-30 | Taiwan Semiconductor Manufacturing Company | Split-gate flash cell |
| KR100327432B1 (ko) * | 1999-02-22 | 2002-03-13 | 박종섭 | 반도체 소자의 금속 배선 형성 방법 |
| JP2000332245A (ja) * | 1999-05-25 | 2000-11-30 | Sony Corp | 半導体装置の製造方法及びｐ形半導体素子の製造方法 |
| KR100357225B1 (ko) * | 2000-02-29 | 2002-10-19 | 주식회사 하이닉스반도체 | 반도체 소자의 배선 제조방법 |
| KR20020009214A (ko) * | 2000-07-25 | 2002-02-01 | 윤종용 | 반도체 소자의 게이트 스택 형성 방법 |
| KR100425478B1 (ko) * | 2002-04-04 | 2004-03-30 | 삼성전자주식회사 | 금속 도전층을 포함한 반도체소자의 제조방법 |
| KR100444492B1 (ko) * | 2002-05-16 | 2004-08-16 | 주식회사 하이닉스반도체 | 반도체소자의 제조 방법 |
| KR20040008943A (ko) * | 2002-07-19 | 2004-01-31 | 주식회사 하이닉스반도체 | 반도체소자의 콘택 형성방법 |
| KR100459725B1 (ko) * | 2002-09-19 | 2004-12-03 | 삼성전자주식회사 | 금속 게이트 패턴을 갖는 반도체소자의 제조방법 |
| KR20040028244A (ko) * | 2002-09-30 | 2004-04-03 | 주식회사 하이닉스반도체 | 반도체소자의 제조방법 |
| KR20040055460A (ko) * | 2002-12-21 | 2004-06-26 | 주식회사 하이닉스반도체 | 반도체소자의 엘디디 형성방법 |
| KR100956595B1 (ko) * | 2003-06-30 | 2010-05-11 | 주식회사 하이닉스반도체 | 텅스텐 오염을 방지한 반도체 소자의 제조방법 |
| KR100616498B1 (ko) * | 2003-07-26 | 2006-08-25 | 주식회사 하이닉스반도체 | 폴리/텅스텐 게이트 전극을 갖는 반도체 소자의 제조방법 |
| US20050064109A1 (en) * | 2003-09-19 | 2005-03-24 | Taiwan Semiconductor Manufacturing Co. | Method of forming an ultrathin nitride/oxide stack as a gate dielectric |
-
2005
- 2005-04-22 KR KR1020050033706A patent/KR100739964B1/ko not_active IP Right Cessation
- 2005-06-17 US US11/155,261 patent/US20060240678A1/en not_active Abandoned
- 2005-06-20 DE DE102005028643A patent/DE102005028643A1/de not_active Withdrawn
- 2005-06-23 TW TW094120979A patent/TWI329340B/zh not_active IP Right Cessation
- 2005-06-29 JP JP2005189894A patent/JP2006303404A/ja active Pending
- 2005-07-08 CN CNA2005100819254A patent/CN1851868A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| KR20060111224A (ko) | 2006-10-26 |
| TW200638474A (en) | 2006-11-01 |
| DE102005028643A1 (de) | 2006-10-26 |
| JP2006303404A (ja) | 2006-11-02 |
| CN1851868A (zh) | 2006-10-25 |
| KR100739964B1 (ko) | 2007-07-16 |
| US20060240678A1 (en) | 2006-10-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9418855B2 (en) | Method of manufacturing semiconductor device, substrate processing apparatus, and non-transitory computer-readable recording medium | |
| JP5492842B2 (ja) | 半導体素子 | |
| TW201702417A (zh) | 經由原子層沉積(ald)循環之選擇性沉積金屬矽化物的方法 | |
| TW201842539A (zh) | 金屬氮化物膜的選擇性蝕刻 | |
| TWI803636B (zh) | 用於蝕刻期間之低介電常數溝槽保護的原子層沉積 | |
| CN107863289B (zh) | 半导体装置的制造方法、基板处理装置和存储介质 | |
| TWI483396B (zh) | 具有垂直閘極之半導體元件及其製造方法 | |
| KR100543207B1 (ko) | 하드마스크를 이용한 반도체 소자의 게이트전극 제조 방법 | |
| US20210384035A1 (en) | Fluorine-Free Tungsten ALD And Tungsten Selective CVD For Dielectrics | |
| TWI329340B (en) | Method for manufacturing semiconductor device | |
| JP6946463B2 (ja) | ワードライン抵抗を低下させる方法 | |
| US7547621B2 (en) | LPCVD gate hard mask | |
| KR20090048189A (ko) | 반도체 소자의 트랜지스터 제조방법 | |
| KR101062835B1 (ko) | 이중 하드마스크를 이용한 반도체 소자의 게이트전극 제조방법 | |
| JP2014143252A (ja) | 半導体装置の製造方法、基板処理装置およびプログラム | |
| KR102320775B1 (ko) | 증착-처리-에칭 프로세스를 사용한 실리콘의 선택적 증착 | |
| JP2006093182A (ja) | 半導体装置とその製造方法 | |
| KR100647357B1 (ko) | 반도체 소자의 제조 방법 | |
| US20080251920A1 (en) | Dielectric film forming method | |
| US20180294168A1 (en) | Method for anisotropic dry etching of titanium-containing films | |
| KR20220124637A (ko) | 선택적 배리어 금속 에칭 | |
| TW202403965A (zh) | 用於鎢間隙填充之鎢表面之處理 | |
| KR100670744B1 (ko) | 반도체 소자의 실리사이드막 형성 방법 | |
| KR100604671B1 (ko) | 반도체 소자의 금속 전도 라인 형성방법 | |
| KR20040039982A (ko) | 반도체 소자의 캐패시터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |