KR20020009214A - 반도체 소자의 게이트 스택 형성 방법 - Google Patents
반도체 소자의 게이트 스택 형성 방법 Download PDFInfo
- Publication number
- KR20020009214A KR20020009214A KR1020000042753A KR20000042753A KR20020009214A KR 20020009214 A KR20020009214 A KR 20020009214A KR 1020000042753 A KR1020000042753 A KR 1020000042753A KR 20000042753 A KR20000042753 A KR 20000042753A KR 20020009214 A KR20020009214 A KR 20020009214A
- Authority
- KR
- South Korea
- Prior art keywords
- vapor deposition
- chemical vapor
- gate stack
- oxide film
- oxide
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 32
- 239000004065 semiconductor Substances 0.000 title claims abstract description 17
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 25
- 229920005591 polysilicon Polymers 0.000 claims abstract description 25
- 238000005229 chemical vapour deposition Methods 0.000 claims abstract description 16
- 229910052751 metal Inorganic materials 0.000 claims abstract description 11
- 239000002184 metal Substances 0.000 claims abstract description 11
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 11
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 11
- 230000003647 oxidation Effects 0.000 claims abstract description 9
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 9
- 239000000758 substrate Substances 0.000 claims abstract description 6
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 claims description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 10
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 10
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract description 7
- 238000005530 etching Methods 0.000 abstract description 5
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 14
- 229910021342 tungsten silicide Inorganic materials 0.000 description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000001459 lithography Methods 0.000 description 2
- 239000011800 void material Substances 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000006911 nucleation Effects 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28247—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon passivation or protection of the electrode, e.g. using re-oxidation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
- H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
- H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
- H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
- H01L29/4933—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4983—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material
Abstract
본 발명의 반도체 소자의 게이트 스택 형성 방법은, 반도체 기판 위에 게이트 절연막을 형성하는 단계와, 이 게이트 절연막 위에 폴리실리콘막 및 금속 실리사이드층을 포함하는 게이트 스택을 형성하는 단계와, 이 게이트 스택을 덮는 화학 기상 증착 산화막을 형성하는 단계, 및 열산화 공정을 수행하여 화학 기상 증착 산화막 내부에서 폴리실리콘막 및 금속 실리사이드층의 측벽을 덮는 산화막을 형성하는 단계를 포함한다.
Description
본 발명은 반도체 소자의 제조 방법에 관한 것으로서, 보다 상세하게는 반도체 소자의 게이트 스택 형성 방법에 관한 것이다.
도 1 내지 도 3은 종래의 반도체 소자의 게이트 스택 형성 방법을 설명하기 위하여 나타내 보인 단면도들이다.
먼저 도 1을 참조하면, 반도체 기판(100) 위에 게이트 절연막, 예컨대 게이트 산화막(110)을 형성한다. 이어서 게이트 산화막(110) 위에 폴리실리콘막(120), 텅스텐 실리사이드층(130), 실리콘 나이트라이드막(140) 및 제1 실리콘 산화막(150)을 순차적으로 형성한다. 다음에 통상의 리소그라피법을 사용한 노광및 현상을 수행하여, 제1 실리콘 산화막(150) 위에 포토레지스트막 패턴(PR)을 형성한다.
다음에 도 2를 참조하면, 상기 포토레지스트막 패턴(PR)을 식각 마스크로 하여 식각 공정을 수행하여 제1 실리콘 산화막(150), 실리콘 나이트라이드막(140), 텅스텐 실리사이드층(130) 및 폴리실리콘막(120)의 일부를 순차적으로 식각하여 게이트 스택(160)을 형성한다. 상기 게이트 스택(160)을 형성한 후에 상기 포토레지스트막 패턴(PR)을 제거한다.
다음에 도 3을 참조하면, 산화 공정을 수행하여 상기 폴리실리콘막(120) 및 텅스텐 실리사이드층(130)의 측벽을 덮도록 절연막으로서의 제2 실리콘 산화막(170)을 형성한다.
그런데 상기 제2 실리콘 산화막(170)을 형성하기 위한 열산화 공정시에 폴리실리콘막(120) 내의 실리콘(Si)이 상부의 텅스텐 실리사이드층(130)으로 확산하며, 이에 따라 텅스텐 실리사이드층(130)과 폴리실리콘막(120) 사이의 계면 부분에 보이드(void)(도 3의 180)가 발생되는 문제가 발생한다. 즉 산화 공정 온도 혹은 텅스텐 실리사이드층(130)의 증착 조건 등에 의해 산화 속도가 빠르게 되는 경우, 폴리실리콘막(120) 내의 실리콘이 상부의 텅스텐 실리사이드층(130)으로 확산하는 속도 증가에 의해, 폴리실리콘막(120)과 텅스텐 실리사이드층(130)의 계면에서 단위 면적당 및 단위 시간당 폴리실리콘막(120)으로부터 빠져나가는 실리콘 원자의 양이 폴리실리콘막(120)으로 공급되는 실리콘 원자의 양보다 많아진다. 이 경우 폴리실리콘막(120) 및 텅스텐 실리사이드층(130)의 계면이 이동하여 상기 보이드(180)가형성되지 않을 수도 있다. 그러나 결함이 존재하거나 입자 경계나 계면에서는 과잉 공백(excess vacancy)에 의한 핵 생성과 성장 과정을 거쳐 상기 보이드(180)가 발생된다. 상기 보이드(180)가 발생하게 되면 소자의 동작 불량 및 신뢰도 저하의 문제가 발생된다.
본 발명이 이루고자 하는 기술적 과제는 보이드를 발생시키지 않고 게이트 스택을 형성하기 위한 반도체 소자의 게이트 스택 형성 방법을 제공하는 것이다.
도 1 내지 도 3은 종래의 반도체 소자의 게이트 스택 형성 방법을 설명하기 위하여 나타내 보인 단면도들이다.
도 4 내지 도 7은 본 발명에 따른 반도체 소자의 게이트 스택 형성 방법을 설명하기 위하여 나타내 보인 단면도들이다.
상기 기술적 과제를 달성하기 위하여, 본 발명에 따른 반도체 소자의 게이트 스택 형성 방법은, 반도체 기판 위에 게이트 절연막을 형성하는 단계; 상기 게이트 절연막 위에 폴리실리콘막 및 금속 실리사이드층을 포함하는 게이트 스택을 형성하는 단계; 상기 게이트 스택을 덮는 화학 기상 증착 산화막을 형성하는 단계; 및 열산화 공정을 수행하여 상기 화학 기상 증착 산화막 내부에서 상기 폴리실리콘막 및 금속 실리사이드층의 측벽을 덮는 산화막을 형성하는 단계를 포함하는 것을 특징으로 한다.
상기 화학 기상 증착 산화막은 저압 화학 기상 증착법 혹은 상압 화학 기상 증착법을 사용하여 형성하는 것이 바람직하다.
상기 화학 기상 증착 산화막의 두께는 10Å 이상이 되도록 하는 것이 바람직하다.
이하 첨부 도면을 참조하면서 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
도 4 내지 도 7은 본 발명에 따른 반도체 소자의 게이트 스택 형성 방법을 설명하기 위하여 나타내 보인 단면도들이다.
먼저 도 4를 참조하면, 반도체 기판(400) 위에 게이트 절연막, 예컨대 게이트 산화막(410)을 형성한다. 게이트 산화막(410) 위에는 폴리실리콘막(420)을 형성한다. 폴리실리콘막(420) 위에는 금속 실리사이드층, 예컨대, 텅스텐 실리사이드층(430)을 형성한다. 텅스텐 실리사이드층(430) 위에는 실리콘 나이트라이드막(440)을 형성하고, 실리콘 나이트라이드막(440) 위에는 실리콘 산화막(450)을 형성한다. 다음에 통상의 리소그라피법을 사용한 노광 및 현상을 수행하여, 실리콘 산화막(450) 위에 포토레지스트막 패턴(PR)을 형성한다.
다음에 도 5를 참조하면, 상기 포토레지스트막 패턴(PR)을 식각 마스크로 하여 식각 공정을 수행하여 실리콘 산화막(450), 실리콘 나이트라이드막(440), 텅스텐 실리사이드층(430) 및 폴리실리콘막(420)의 일부를 순차적으로 식각하여 게이트 스택(460)을 형성한다. 상기 게이트 스택(460)을 형성한 후에 상기 포토레지스트막 패턴(PR)을 제거한다. 통상적으로 상기 포토레지스트막 패턴(PR)을 제거한 후에는 세정 공정을 수행한다.
다음에 도 6을 참조하면, 도 5의 구조체 전면에 화학 기상 증착 산화막(470)을 형성한다. 상기 화학 기상 증착 산화막(470)은 저압 화학 기상 증착(LPCVD: Low Pressure CVD) 혹은 상압 화학 기상 증착(APCVD: Atmosphere Pressure CVD)법을 사용하여 대략 10Å 이상의 두께로 형성한다. 상기 화학 기상 증착법에 의해산화막을 형성하는 공정은 소스 가스로부터 공급되는 실리콘 원자의 반응에 의해 반도체 기판 표면에 산화막이 증착되는 것으로서, 폴리실리콘막(420)으로부터의 실리콘 원자의 확산이 일어나지 않는다.
다음에 도 7을 참조하면, 열산화 공정을 수행하여 상기 화학 기상 증착 산화막(470) 내부에서 상기 폴리실리콘막(420) 및 텅스텐 실리사이드층(430)의 측벽을 덮는 산화막(480)을 형성한다. 상기 열산화 공정은 대략 700-1000℃의 온도에서 O2/N2/H2O/NO/N2O의 조합으로 상압 혹은 그 이하 압력에서 진행한다. 그러면 화학 기상 증착 산화막(470)과 폴리실리콘막(420) 사이의 계면 및 화학 기상 증착 산화막(470)과 텅스텐 실리사이드층(430) 사이의 계면에 대략 100Å 이하의 얇은 열적 산화막(480)이 형성된다.
이상의 설명에서와 같이, 본 발명에 따른 반도체 소자의 게이트 스택 형성 방법은 게이트 스택 형성 후에 화학 기상 증착 산화막을 형성하고, 이어서 열적 산화막을 형성함으로써 게이트 스택을 구성하는 폴리실리콘막과 금속 실리사이드층 사이의 계면에 보이드가 발생되지 않으며, 이에 따라 소자의 신뢰도를 향상시킬 수 있다는 이점이 있다.
Claims (3)
- 반도체 기판 위에 게이트 절연막을 형성하는 단계;상기 게이트 절연막 위에 폴리실리콘막 및 금속 실리사이드층을 포함하는 게이트 스택을 형성하는 단계;상기 게이트 스택을 덮는 화학 기상 증착 산화막을 형성하는 단계; 및열산화 공정을 수행하여 상기 화학 기상 증착 산화막 내부에서 상기 폴리실리콘막 및 금속 실리사이드층의 측벽을 덮는 산화막을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 게이트 스택 형성 방법.
- 제1항에 있어서,상기 화학 기상 증착 산화막은 저압 화학 기상 증착법 혹은 상압 화학 기상 증착법을 사용하여 형성하는 것을 특징으로 하는 반도체 소자의 게이트 스택 형성 방법.
- 제1항에 있어서,상기 화학 기상 증착 산화막의 두께가 10Å 이상이 되도록 하는 것을 특징으로 하는 반도체 소자의 게이트 스택 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000042753A KR20020009214A (ko) | 2000-07-25 | 2000-07-25 | 반도체 소자의 게이트 스택 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000042753A KR20020009214A (ko) | 2000-07-25 | 2000-07-25 | 반도체 소자의 게이트 스택 형성 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20020009214A true KR20020009214A (ko) | 2002-02-01 |
Family
ID=19679821
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000042753A KR20020009214A (ko) | 2000-07-25 | 2000-07-25 | 반도체 소자의 게이트 스택 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20020009214A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100739964B1 (ko) * | 2005-04-22 | 2007-07-16 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
-
2000
- 2000-07-25 KR KR1020000042753A patent/KR20020009214A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100739964B1 (ko) * | 2005-04-22 | 2007-07-16 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5877074A (en) | Method for improving the electrical property of gate in polycide structure | |
| KR100870616B1 (ko) | 트랜치 절연 영역 형성 방법 | |
| US5578524A (en) | Fabrication process of a semiconductor device with a wiring structure | |
| JP2005159266A (ja) | Ｏｎｏ構造上に酸化物を形成するための方法 | |
| US6809004B2 (en) | Method of forming a shallow trench isolation | |
| WO2001041544A2 (en) | Deposition of gate stacks including silicon germanium layers | |
| US6333251B1 (en) | Method of fabricating gate structure of semiconductor device for repairing damage to gate oxide layer | |
| US6174805B1 (en) | Titanium film forming method | |
| KR20020009214A (ko) | 반도체 소자의 게이트 스택 형성 방법 | |
| JPS59165434A (ja) | 半導体装置の製造方法 | |
| US20060003571A1 (en) | Method for forming contact hole in semiconductor device | |
| KR100475025B1 (ko) | 반도체소자의 소자분리절연막 형성방법 | |
| TW533473B (en) | Manufacturing method of shallow trench isolation | |
| JP2006093242A (ja) | 半導体装置の製造方法 | |
| US20030003656A1 (en) | Method of manufacturing flash memory device | |
| KR100811258B1 (ko) | 텅스텐실리사이드 게이트구조를 갖는 반도체소자의제조방법 | |
| KR100248344B1 (ko) | 반도체 소자의 제조방법 | |
| KR100881736B1 (ko) | 반도체 소자의 제조방법 | |
| KR100811449B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| KR20030049159A (ko) | 반도체 소자 제조 방법 | |
| KR100801727B1 (ko) | 반도체 소자의 컨택 형성 방법 | |
| US6177345B1 (en) | Method of silicide film formation onto a semiconductor substrate | |
| KR100636678B1 (ko) | 리세스채널을 갖는 반도체소자의 제조방법 | |
| JPH053170A (ja) | ブランケツトタングステンプラグ形成法 | |
| JP2004119754A (ja) | 配線、配線の製造方法、半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |