KR20090048189A - 반도체 소자의 트랜지스터 제조방법 - Google Patents
반도체 소자의 트랜지스터 제조방법 Download PDFInfo
- Publication number
- KR20090048189A KR20090048189A KR1020070114464A KR20070114464A KR20090048189A KR 20090048189 A KR20090048189 A KR 20090048189A KR 1020070114464 A KR1020070114464 A KR 1020070114464A KR 20070114464 A KR20070114464 A KR 20070114464A KR 20090048189 A KR20090048189 A KR 20090048189A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- diffusion barrier
- nitrogen
- tungsten nitride
- tungsten
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 31
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 9
- 238000000034 method Methods 0.000 title claims description 23
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 67
- 229910052721 tungsten Inorganic materials 0.000 claims abstract description 58
- 239000010937 tungsten Substances 0.000 claims abstract description 58
- 238000009792 diffusion process Methods 0.000 claims abstract description 47
- 230000004888 barrier function Effects 0.000 claims abstract description 45
- 229910052751 metal Inorganic materials 0.000 claims abstract description 40
- 239000002184 metal Substances 0.000 claims abstract description 40
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 36
- -1 tungsten nitride Chemical class 0.000 claims abstract description 36
- 238000000151 deposition Methods 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 238000000059 patterning Methods 0.000 claims abstract description 4
- 239000007789 gas Substances 0.000 claims description 13
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 12
- 239000000463 material Substances 0.000 claims description 11
- 238000010438 heat treatment Methods 0.000 claims description 10
- 229910052786 argon Inorganic materials 0.000 claims description 6
- 238000005240 physical vapour deposition Methods 0.000 claims description 6
- 238000005546 reactive sputtering Methods 0.000 claims description 6
- 239000010408 film Substances 0.000 description 126
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 23
- 230000003746 surface roughness Effects 0.000 description 16
- 125000004433 nitrogen atom Chemical group N* 0.000 description 15
- 239000013078 crystal Substances 0.000 description 13
- 229910001873 dinitrogen Inorganic materials 0.000 description 13
- 239000010409 thin film Substances 0.000 description 10
- 238000002441 X-ray diffraction Methods 0.000 description 7
- 230000008021 deposition Effects 0.000 description 6
- IVHJCRXBQPGLOV-UHFFFAOYSA-N azanylidynetungsten Chemical compound [W]#N IVHJCRXBQPGLOV-UHFFFAOYSA-N 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 5
- 230000007423 decrease Effects 0.000 description 4
- 239000002245 particle Substances 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 238000004151 rapid thermal annealing Methods 0.000 description 4
- 238000007669 thermal treatment Methods 0.000 description 4
- 230000003247 decreasing effect Effects 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000006911 nucleation Effects 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 239000007800 oxidant agent Substances 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
- H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
- H01L29/4941—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a barrier layer between the silicon and the metal or metal silicide upper layer, e.g. Silicide/TiN/Polysilicon
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명의 반도체 소자의 트랜지스터 제조방법은, 반도체 기판 위에 게이트 절연막 및 도전막을 형성하는 단계; 도전막 위에 질소 함유량이 20at% 내지 25at%의 범위를 유지하는 확산 방지막을 증착하는 단계; 상기 확산 방지막 위에 금속막을 증착하는 단계; 금속막 위에 하드마스크막을 증착하는 단계; 및 하드마스크막 내지 게이트 절연막을 패터닝하여 반도체 기판 위에 게이트 스택을 형성하는 단계를 포함한다.
확산 배리어막, 텅스텐나이트라이드, 금속막
Description
본 발명은 반도체 소자에 관한 것으로서, 보다 상세하게는 게이트 금속막의 저항을 감소시키면서 불순물이 확산하는 것을 방지할 수 있는 반도체 소자의 트랜지스터 제조방법에 관한 것이다.
반도체 소자의 집적도가 높아지면서 소자의 디자인 룰(design rule)은 급격하게 감소하고 있다. 이러한 디자인 룰의 감소에 따라 게이트 라인의 높이 및 선폭(CD; Critical Dimension) 또한 감소되고 있다. 이에 반하여 반도체 소자의 동작은 점점 빠른 속도를 요구하고 있기 때문에 신호를 전달하는 금속 라인의 저항은 작아져야 한다. 따라서 게이트 라인을 형성하는데 사용되던 금속막을 저항이 낮은 물질을 이용하여 배선의 저항을 감소시키고 있다. 그러나 저항이 낮은 물질을 이용하는 금속막은 확산 배리어막을 구성하는 물질의 조건에 따라 저항이 변화하는 특성을 나타낸다.
도 1은 종래 기술에 따른 게이트 스택을 개략적으로 나타내보인 도면이다.
도 1을 참조하면, 게이트 스택(130)은 반도체 기판(100) 상에 게이트 절연 막(105), 게이트 도전막(110), 확산 배리어막(115), 금속막(120) 및 하드마스크막(125)이 적층된 구조로 이루어진다. 이와 같이 이루어진 게이트 스택(130)은, 금속막(120)과 게이트 도전막(110) 사이에 이후 반도체 소자를 제조하는 공정에서 불순물들의 확산 또는 산화 현상을 방지하기 위해 확산 배리어막(115)이 삽입된 구조로 이루어진다. 여기서 금속막(120)은 배선의 저항을 감소시키기 위해 저항이 낮은 물질으로 형성되어 있다.
그런데 이러한 금속막(120)이 확산 배리어막(115) 내에 함유된 물질의 종류 및 함량에 의해 저항이 변화하는 문제가 발생할 수 있다. 이와 같이 확산 배리어막(115) 내에 함유된 물질에 의해 저항이 변화하면 반도체 소자의 특성에 영향을 미칠 수 있으므로 안정적으로 금속막(120)의 저항을 유지할 수 있는 확산 배리어막(115)이 요구된다.
본 발명에 따른 반도체 소자의 트랜지스터 제조방법은, 반도체 기판 위에 게이트 절연막 및 도전막을 형성하는 단계; 상기 도전막 위에 질소 함유량이 25at%를 넘지 않는 확산 방지막 및 금속막을 증착하는 단계; 상기 금속막 위에 하드마스크막을 증착하는 단계; 및 상기 하드마스크막 내지 상기 게이트 절연막을 패터닝하여 상기 반도체 기판 위에 게이트 스택을 형성하는 단계를 포함하는 것을 특징으로 한다.
본 발명에 있어서, 상기 금속막을 증착하는 단계 이후에 550℃ 내지 900℃의 온도에서 급속열처리를 진행하는 단계를 더 포함하는 것이 바람직하다.
상기 확산 방지막은 텅스텐나이트라이드막을 포함하여 형성하는 것이 바람직하다.
상기 확산 방지막 및 금속막은 물리기상증착법으로 형성하는 것이 바람직하다.
상기 확산 방지막은 아르곤(Ar) 가스 및 질소(N2) 가스를 포함하는 반응성 소스 물질을 공급하여 반응성 스퍼터링 방법으로 형성하는 것이 바람직하다.
상기 아르곤(Ar) 가스는 1sccm 내지 100sccm의 유량으로 공급하고, 상기 질소(N2) 가스는 1sccm 내지 100sccm의 유량으로 공급하는 것이 바람직하다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세히 설명하고자 한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도 2 내지 도 7은 본 발명의 실시예에 따른 반도체 소자의 트랜지스터 제조방법을 설명하기 위해 나타내보인 도면들이다. 도 8은 질소 가스 공급 유량에 따른 텅스텐나이트라이드막 내의 질소 원자 농도를 나타내보인 그래프이다. 도 9는 질소 가스 공급 유량에 따른 텅스텐나이트라이드막의 표면 거칠기를 나타내보인 도면이다. 도 10 내지 도 12는 질소 가스 공급 유량에 다른 비저항, 스트레스 및 그레인 사이즈 변화를 나타내보인 그래프이다. 도 13 및 도 14는 텅스텐나이트라이드막 및 텅스텐막의 표면 거칠기를 나타내보인 도면들이다. 도 15 및 도 16은 열처리 전, 후의 텅스텐나이트라이드막 및 텅스텐막의 결정 구조를 나타내보인 그래프들이다. 그리고 도 17은 질소 공급 유량에 따른 박막의 특성 변화를 나타내보인 표이다.
도 2를 참조하면, 반도체 기판(200) 위에 게이트 절연막(205)을 형성한다. 여기서 반도체 기판(200)은 비록 도면에 도시하지는 않았지만, 소자분리막에 의해 활성영역 및 소자분리막이 정의되어 있다. 그리고 게이트 절연막(205)은 산화 공정, 예를 들어 열 산화(Thermal oxidation) 방법을 이용하여 실리콘옥사이드(SiO2)막으로 많아야 1000Å의 두께로 형성한다. 다음에 게이트 절연막(205) 위에 게이트 도전막(210)을 형성한다. 게이트 도전막(210)은 폴리실리콘(polysilicon)막으로 형성할 수 있다.
도 3을 참조하면, 게이트 도전막(210) 위에 질소 함량이 25at% 내지 25at%의 범위를 유지하는 확산 배리어막(215)을 증착한다. 여기서 확산 배리어막(215)은 텅스텐나이트라이드(WNx)막으로 25Å 내지 100Å의 두께로 형성한다. 확산 배리어막(215)은 후속 공정, 예를 들어 열공정을 진행하는 과정에서 하부의 게이트 절연막(205)으로부터 산화 소스(oxidant source)가 이후 형성될 금속막으로 확산(diffusion)하여 산화시키는 것을 방지하는 역할을 한다. 이때 확산 배리어막(215)은 물리기상증착(PVD; Physical Vapor Deposition)법을 이용하여 형성하며, 바람직하게는 반응성 스퍼터링(Reactive sputtering) 방법을 이용하여 형성한다.
구체적으로, 반도체 기판(200)을 반응 장치에 로딩시킨다. 다음에 반응 장치 에 아르곤(Ar) 가스 및 질소(N2) 가스를 포함하는 반응 소스 물질을 공급한다. 여기서 아르곤(Ar) 가스는 10sccm 내지 100sccm의 유량으로 공급하고, 질소(N2) 가스를 10sccm 내지 100sccm의 유량으로 공급한다.
이러한 반응성 스퍼터링 방법은 반응 소스 물질을 반도체 기판(200) 상에 직접 스퍼터링하는 방법보다 우수한 증착 특성을 갖는다. 반응성 스퍼터링 방법이 직접 스퍼터링 방법보다 우수한 증착 특성을 갖는 이유는 타겟(target)으로부터 기체 상태의 원자는 매우 불안정한 상태여서, 반응성 기체와 쉽게 반응하며 반도체 기판(200)에 도달한 원자도 박막 상태에서 반응이 빠르게 나타나기 때문이다. 이때, 반응성 스퍼터링 방법으로 확산 배리어막(215)을 형성하는 과정에서 반도체 기판(200)의 온도를 상승시키면 화합물 형성 속도가 증가하여 성막 속도를 더축 향상시킬 수 있다.
도 4를 참조하면, 확산 배리어막(215) 위에 금속막(220)을 증착한다. 금속막(220)은 텅스텐(W)막으로 300Å 내지 500Å의 두께로 형성한다. 이 금속막(220)은 확산 배리어막(215)이 형성된 반도체 기판(200) 상에 텅스텐(W) 소스 물질을 공급하여 물리기상증착법(PVD)을 이용하여 형성한다. 이때, 확산 배리어막(215) 및 금속막(220)은 동일한 장치에서 인-시츄(in-situ)로 진행하는 것이 바람직하다.
한편, 게이트 라인의 신호 지연 현상(RC delay)을 감소시키기 위해서는 게이트 전극의 비저항(ρ)을 낮추어야 한다. 그런데, 확산 배리어막(215) 내의 질소 함유량이 증가하면 금속막(220)의 비저항은 증가하게 된다. 이는 확산 배리어 막(215), 예컨대, 텅스텐나이트라이드(WN)막에 포함된 질소의 함유량이 증가하게 되면, 텅스텐나이트라이드(WN)막의 표면 거칠기(roughness)가 증가하고, 이에 따라 후속 증착된 금속막(220), 예컨대, 텅스텐(W)막의 그레인 사이즈(grain size)가 감소하면서 텅스텐(W)막의 비저항이 증가하는 것으로 이해할 수 있다.
구체적으로, 도 8을 참조하면, 질소 가스의 유량에 따라 텅스텐나이트라이드(WN)막의 질소 원자의 농도와 결정 구조가 달라지는 것을 확인할 수 있다. 도 8의 (b)를 참조하면, 질소 가스를 20sccm의 유량으로 공급할 경우, 확산 배리어막(215) 내의 질소 원자 농도는 20at%를 가지며, 텅스텐의 β-상(β-phase)을 갖는다. 그러나 X-레이 회절 피크(XRD; X-ray diffraction peak)를 나타내보인 도 8의 (a)를 참조하면, 질소 가스를 20sccm의 유량으로 공급할 경우, X-레이 회절 피크는 완만한(broad) 형상으로 나타난다. 이와 같이 완만한 형상의 X-레이 회절 피크가 나타나는 것은 큐빅(cubic) 구조인 β-상 텅스텐 구조에 질소 원자가 많이 포함됨에 따라 결정격자가 뒤틀리게 되어 비정질의 성질을 갖기 때문이다. 그리고 질소 가스의 공급을 증가시키면 확산 배리어막(215) 내에 포함된 질소 원자 농도가 높아지면서 텅스텐나이트라이드(WN)막은 비정질 구조로 변하고, 질소 가스를 40sccm의 유량으로 공급하여 질소 원자 함량이 30at%가 되면 완전한 비정질 구조를 가지면서 X-레이 회절 피크는 거의 평평해진다. 그리고 질소 가스를 50sccm의 유량으로 공급하여 질소 원자 함량이 35at% 이상이 되면, 비정질 구조가 깨지면서 텅스텐나이트라이드(WN)막은 β-W2N 구조를 갖는다.
이와 같이 확산 배리어막(215) 내에 질소 원자 함량의 증가에 의한 박막의 결정 구조 변화는 확산 배리어막(215)의 표면 거칠기가 변화하는 원인이 된다. 즉, 질소 원자 함량이 증가하면 확산 배리어막(215)의 표면 거칠기가 증가하게 된다.
도 9는 질소 원자 함량의 차이에 따른 확산 배리어막(215)의 표면을 나타내보인 도면이다. 여기서 확산 배리어막(215)은 텅스텐나이트라이드막을 이용하고, 금속막(220)은 텅스텐막을 이용하였다.
도 9를 참조하면, 300Å의 두께로 증착된 텅스텐나이트라이드막(a, b)에서 질소 유량이 증가함에 따라 표면 거칠기가 증가한다. 그리고 텅스텐나이트라이드막을 70Å의 두께로 증착한 경우(c)에는 300Å의 두께로 증착된 경우보다 표면 거칠기가 작게 나타난다. 표면 거칠기는 질소 유량에 따라 증가하는 현상을 보이는데 이는 후속 텅스텐막을 증착하는 속도에 영향을 주는 것으로 판단된다. 즉, 텅스텐나이트라이드막의 표면 거칠기가 커질수록 이후 증착될 텅스텐 막의 증착 속도는 증가한다.
도 10 내지 도 12를 참조하면, 텅스텐막의 비저항, 입자 크기 및 박막의 응력은 텅스텐나이트라이드막 내의 질소 함량에 따라 변화한다. 구체적으로, 텅스텐나이트라이드막의 질소 함량이 증가하면, 텅스텐나이트라이드막의 비저항이 증가하고, 이에 따라 텅스텐막의 비저항도 증가한다. 즉, 텅스텐나이트라이드막의 표면이 거칠수록 표면적이 증가하면서 텅스텐나이트라이드막의 표면 에너지(surface energy)는 높아지고, 이에 따라 텅스텐막의 핵생성이 증가하면서 입자크기가 작아지는 것으로 볼 수 있다.
도 13 및 도 14를 참조하면, 텅스텐나이트라이드막의 표면 거칠기가 증가하면서 표면 에너지가 증가하면(도 13), 텅스텐나이트라이드막 위에 증착되는 텅스텐막의 표면 거칠기는 감소하고, 입자 크기도 작아진다(도 14). 그리고 텅스텐나이트라이드막의 질소 원자 함량이 20at%에서는 인장응력을 보이다가 25at%에서는 압축응력을 갖는다. 이는 순수한 텅스텐막 또는 질소 함량이 적은 텅스텐나이트라이드막을 증착하면 인장 응력을 보이지만, 텅스텐나이트라이드막을 형성하기 위해 질소 가스를 챔버 내에 주입하면서 챔버의 압력을 증가시켜 압축응력으로 전이되는 것이다. 즉, 질소 유량이 증가할수록 박막의 압축응력이 커지는 방향으로 전이하는 것이다. 그리고 박막의 질소 함량이 증가하면서 여분의 질소 원자들이 β상의 격자를 뒤틀어지게 하여 도 8에 도시한 바와 같이, X-레이 회절 피크를 완만하게 만드는 것으로 판단할 수 있고, 질소 원자 함량이 30at% 정도에서는 완전히 텅스텐나이트라이드 비정질 구조를 갖는 것으로 보인다.
도 5를 참조하면, 금속막(220)이 형성된 반도체 기판(200) 상에 열처리를 진행한다. 여기서 열처리는 550℃ 내지 900℃의 온도에서 급속열처리(RTA; Rapid Thermal Annealing)를 진행한다. 이러한 열처리에 의해 도전막(210)과 확산 배리어막(215) 계면에 화학반응이 진행하여 금속실리사이드막(225), 예를 들어 텅스텐실리사이드(WSix)막이 형성된다.
도 15는 텅스텐나이트라이드막 및 텅스텐막의 열처리 전의 결정 구조(a)와 열처리 후의 결정 구조(b)를 나타내보인 도면이다. 도 16은 텅스텐나이트라이드막의 열처리 전, 후의 결정 구조를 나타내보인 도면이다.
도 15를 참조하면, 550℃ 내지 900℃의 온도에서 급속열처리(RTA)를 하기 전과 진행한 후의 XRD 분석에 의하면, 텅스텐막의 결정 구조는 α상(α-phase)의 결정 구조를 갖는다. 즉, 텅스텐막의 결정 구조는 급속열처리(RTA)를 진행하기 전과 후에 변하지 않는다. 그러나 도 16에 도시한 바와 같이, 텅스텐나이트라이드막의 결정 구조는 질소 함량이 20at%인 비정질과 유사함 β상 구조에서 α상 구조로 상전이하는 것을 확인할 수 있으며, 질소 함량이 증가할수록 비정질 텅스텐나이트라이드막 구조에서 β-W2N 구조와 α상 구조가 혼합된 박막으로 상전이(phase shift)한다. 텅스텐나이트라이드막의 상전이는 질소 함량이 증가할수록 β-W2N 구조의 조성이 더 높아지는 것을 확인할 수 있다. 이와 같이 텅스텐나이트라이드막의 결정 구조가 변화하는 이유로 열처리를 진행하면서 질소 원자가 분해되는 것을 그 원인으로 볼 수 있다. 즉, 텅스텐나이트라이드막의 질소 함량이 20at% 내지 30at%일 경우 비정질 또는 비정질과 유사한 β상 구조에서 질소 원자함량이 5at% 내지 10at%로 낮아짐에 따라 β-W2N 구조 또는 α상 구조를 갖게 된다.
도 17을 참조하면, 텅스텐나이트라이드막 내의 질소 함량을 25at% 이상 증가시키면 텅스텐 박막의 비저항이 증가하는 것을 확인할 수 있다. 비저항이 증가하게 되면 게이트 라인의 신호 지연 현상이 증가하여 반도체 소자의 특성이 저하될 수 있다. 그런데 상술한 바와 같이, 확산 배리어막(215) 내의 질소 함유량이 25at% 이상 증가하면 확산 배리어막의 표면 거칠기가 증가하고, 후속 증착되는 금속막의 그레인 사이즈가 감소하면서 금속막의 비저항이 증가하게 된다. 이에 따라 확산 배리 어막(215)을 형성할 때 박막 내의 질소 함량을 많아야 25at%, 바람직하게는 20at% 내지 25at%으로 유지하여 금속막의 저항을 감소시킨다.
도 6을 참조하면, 금속막(220) 위에 하드마스크막(230)을 증착한다. 다음에 하드마스크막(230) 위에 게이트 스택 형성영역을 정의하는 포토레지스트막 패턴(235)을 형성한다.
도 7을 참조하면, 포토레지스트막 패턴(235)을 마스크로 하부 막들을 패터닝하여 게이트 스택(270)을 형성한다. 구체적으로, 포토레지스트막 패턴(235)을 마스크로 노출된 하드마스크막(230)을 식각하여 하드마스크막 패턴(240)을 형성한다. 그리고 포토레지스트막 패턴(235)은 애슁(ashing) 공정을 진행하여 제거한다. 다음에 하드마스크막 패턴(240)을 마스크로 금속막(230) 내지 게이트 절연막(205)을 식각하여 게이트 스택(270)을 형성한다. 여기서 게이트 스택(270)은 게이트 절연막 패턴(265), 도전막 패턴(260), 금속실리사이드막 패턴(255), 확산 배리어막 패턴(250), 금속막 패턴(245) 및 하드마스크막 패턴(240)이 적층된 구조로 이루어진다.
본 발명에 의한 반도체 소자의 트랜지스터 형성방법은, 금속막인 텅스텐막의 비저항은 확산 배리어막인 텅스텐나이트라이드막 내의 질소 함량이 증가함에 따라 증가한다. 이는 확산 배리어막의 질소 함량이 증가함에 따라 확산 배리어막 표면의 거칠기가 커지고, 이에 따라 표면적이 증가하면서 표면 에너지가 증가하게 되고, 확산 배리어막 위에 증착되는 금속막의 표면 거칠기는 감소하고 입자 크기고 감소하는 것으로 판단된다. 다음에 금속막이 형성된 반도체 기판 상에 급속 열처리를 진행하여 확산 배리어막의 결정 구조가 비정질 구조 혹은 비정질과 유사한 β상 구조에서 α상 구조 또는 α상 구조 와 β상 구조가 혼합된 구조로 상전이 되면서 금속막과 확산 배리어막 전체의 비저항이 낮아진다. 이에 따라 게이트 스택의 저항을 감소시킬 수 있다.
도 1은 종래 기술에 따른 게이트 스택을 개략적으로 나타내보인 도면이다.
도 2 내지 도 7은 본 발명의 실시예에 따른 반도체 소자의 트랜지스터 제조방법을 설명하기 위해 나타내보인 도면들이다.
도 8은 질소 가스 공급 유량에 따른 텅스텐나이트라이드막 내의 질소 원자 농도를 나타내보인 그래프이다.
도 9는 질소 가스 공급 유량에 따른 텅스텐나이트라이드막의 표면 거칠기를 나타내보인 도면이다.
도 10 내지 도 12는 질소 가스 공급 유량에 다른 비저항, 스트레스 및 그레인 사이즈 변화를 나타내보인 그래프이다.
도 13 및 도 14는 텅스텐나이트라이드막 및 텅스텐막의 표면 거칠기를 나타내보인 도면들이다.
도 15 및 도 16은 열처리 전, 후의 텅스텐나이트라이드막 및 텅스텐막의 결정 구조를 나타내보인 그래프들이다.
도 17은 질소 공급 유량에 따른 박막의 특성 변화를 나타내보인 표이다.
Claims (6)
- 반도체 기판 위에 게이트 절연막 및 도전막을 형성하는 단계;상기 도전막 위에 질소 함유량이 20at% 내지 25at%의 범위를 유지하는 확산 방지막을 증착하는 단계;상기 확산 방지막 위에 금속막을 증착하는 단계;상기 금속막 위에 하드마스크막을 증착하는 단계; 및상기 하드마스크막 내지 상기 게이트 절연막을 패터닝하여 상기 반도체 기판 위에 게이트 스택을 형성하는 단계를 포함하는 반도체 소자의 트랜지스터 제조방법.
- 제1항에 있어서,상기 금속막을 증착하는 단계 이후에 550℃ 내지 900℃의 온도에서 급속열처리를 진행하는 단계를 더 포함하는 반도체 소자의 트랜지스터 제조방법.
- 제1항에 있어서,상기 확산 방지막은 텅스텐나이트라이드막으로 형성하는 반도체 소자의 트랜지스터 제조방법.
- 제1항에 있어서,상기 확산 방지막 및 금속막은 물리기상증착법으로 형성하는 반도체 소자의 트랜지스터 제조방법.
- 제1항에 있어서,상기 확산 방지막은 아르곤(Ar) 가스 및 질소(N2) 가스를 포함하는 반응성 소스 물질을 공급하여 반응성 스퍼터링 방법으로 형성하는 반도체 소자의 트랜지스터 제조방법.
- 제5항에 있어서,상기 아르곤(Ar) 가스는 1sccm 내지 100sccm의 유량으로 공급하고, 상기 질소(N2) 가스는 1sccm 내지 100sccm의 유량으로 공급하는 반도체 소자의 트랜지스터 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070114464A KR20090048189A (ko) | 2007-11-09 | 2007-11-09 | 반도체 소자의 트랜지스터 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070114464A KR20090048189A (ko) | 2007-11-09 | 2007-11-09 | 반도체 소자의 트랜지스터 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20090048189A true KR20090048189A (ko) | 2009-05-13 |
Family
ID=40857414
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070114464A KR20090048189A (ko) | 2007-11-09 | 2007-11-09 | 반도체 소자의 트랜지스터 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20090048189A (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023130502A1 (zh) * | 2022-01-06 | 2023-07-13 | 长鑫存储技术有限公司 | 半导体结构及其制造方法 |
| WO2023133972A1 (zh) * | 2022-01-12 | 2023-07-20 | 长鑫存储技术有限公司 | 半导体器件及其制造方法 |
| US11978643B2 (en) | 2022-01-12 | 2024-05-07 | Changxin Memory Technologies, Inc. | Method for manufacturing semiconductor device including performing thermal treatment on substrate and semiconductor device |
-
2007
- 2007-11-09 KR KR1020070114464A patent/KR20090048189A/ko not_active Application Discontinuation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023130502A1 (zh) * | 2022-01-06 | 2023-07-13 | 长鑫存储技术有限公司 | 半导体结构及其制造方法 |
| WO2023133972A1 (zh) * | 2022-01-12 | 2023-07-20 | 长鑫存储技术有限公司 | 半导体器件及其制造方法 |
| US11978643B2 (en) | 2022-01-12 | 2024-05-07 | Changxin Memory Technologies, Inc. | Method for manufacturing semiconductor device including performing thermal treatment on substrate and semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101065045B1 (ko) | 실리콘 혼입에 의해 일 함수를 조정하여 금속 게이트구조를 형성하는 방법 | |
| JP2005534163A (ja) | 高ｋ誘電体膜及びその形成方法 | |
| US8441079B2 (en) | Semiconductor device with gate stack structure | |
| KR100738066B1 (ko) | 열적 안정성이 우수한 실리사이드막 형성방법, 이방법으로 형성된 실리사이드막이 구비된 반도체 소자와반도체 메모리 소자 및 이들 소자의 제조 방법 | |
| JP5103174B2 (ja) | シリサイド層を有する半導体素子の製造方法 | |
| TWI483396B (zh) | 具有垂直閘極之半導體元件及其製造方法 | |
| KR100456314B1 (ko) | 반도체 소자의 게이트전극 형성 방법 | |
| KR100543207B1 (ko) | 하드마스크를 이용한 반도체 소자의 게이트전극 제조 방법 | |
| KR100791007B1 (ko) | 금속 실리사이드 나노 결정을 구비하는 비휘발성 메모리소자, 상기 금속 실리사이드 나노 결정 형성 방법 및 상기비휘발성 메모리 소자의 제조방법 | |
| KR20090048189A (ko) | 반도체 소자의 트랜지스터 제조방법 | |
| US20070059912A1 (en) | Method of forming metal silicide layer and related method of fabricating semiconductor devices | |
| KR101026386B1 (ko) | 반도체 소자의 듀얼 폴리게이트 형성방법 | |
| KR19990023801A (ko) | 반도체장치의 제조방법 | |
| TWI329340B (en) | Method for manufacturing semiconductor device | |
| US7291555B2 (en) | Methods of forming a reaction product and methods of forming a conductive metal silicide by reaction of metal with silicon | |
| JPH1167688A (ja) | シリサイド材料とその薄膜およびシリサイド薄膜の製造方法 | |
| KR100846391B1 (ko) | 반도체 소자의 텅스텐 실리사이드 게이트 제조 방법 | |
| KR100714039B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100331860B1 (ko) | 게이트 전극의 제조방법 | |
| US20230395391A1 (en) | Ruthenium carbide for dram capacitor mold patterning | |
| JP2011040513A (ja) | 半導体装置の製造方法及び半導体装置 | |
| KR20050008050A (ko) | 이중 하드마스크를 이용한 반도체 소자의 게이트전극 제조방법 | |
| KR100353528B1 (ko) | 반도체 소자의 게이트 전극 형성 방법 | |
| KR101003488B1 (ko) | 반도체소자의 제조 방법 | |
| KR100315038B1 (ko) | 반도체 소자의 게이트 전극 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |