TW200301963A - Integrated semiconductor product with metal-insulator-metal capacitor - Google Patents

Description

200301963 ⑴ 玖、發明說明 (發明說明應敘明：發明所屬之技術領域、先前技術、内容、實施方式及圖式簡單說明) 技術領域 本發明係關於具有互連和金屬-絕緣體-金屬電容器的集 積半導體產品。具體而言，本發明係關於具有以鋁為基本 成分之互連的集積半導體產品。 先前技術 BIPOLAR、BICMOS和CMOS技術的高頻電路，要求集 積電容器具有高電壓線性、可準確設置的電容，尤其是寄 生電容要低。迄今一直使用的傳統MOS或MIS電容器，因 電壓感應空間電荷區，而使其電壓線性不盡如人意。與基 板距離較近也會產生許多寄生電容。 使用知名的金屬-絕緣體-金屬電容器（MIM電容器）可避 免這些問題，其通常置於兩個金屬化層面之間，因此距離 基板也較遠。以現有的多層金屬化概念，應當盡可能將這 些金屬-絕緣體-金屬電容器集積，而不會改變及影響相鄰 的互連。 先前的方法，如從美國專利案號5,946,567、歐洲專利案 號0 800 217 A1和1 130 654 A1的說明書，及Kar-Roy等人 撰寫的論文「利用PEC VD氮化物製造用於混合信號和RF電 路的高密度金屬絕緣體金屬電容器（High Density Metal Insulator Metal Capacitors Using PECVD Nitride for Mixed Signal and RF Circuits)」IITC，pp. 245-247, IEEE (1 999)中 獲知，係採用性能良好且在微電子業界知名的二氧化矽及/ 或氮化矽材料用作介電質。但是，這些材料的介電常數k (2) 200301963 發明說明續寅 不是特別高，約為4到 田於係用於多層金屬化， 必須使用電漿（PECVD)法沈積這此鉍杷、山。士 領^ ;材枓。這些方法通常沈 積速度快，但缺陷密度高，且屑σ所^ , 门且層0口質較低。因此，在電漿 處理中，事實上不可能產生再 上订土 /予度小於6〇 nm且品質合格 的層。 此外’依據上面引用的集積概念，利用必須在電容器之 介電質中止的頂部電極蝕刻，圖案化處理頂部電極。因此 ，這些方f要求必須具有介電層，且厚度至少為⑼腿。 依據先前技術，製造MIM電容器的起點為圖4中所示的堆 疊。在此情形中，基板i上沈積Tl黏附層2、A1互連3及τ"ΤιΝ 抗反射塗層（antireflection coating ; ARC)5。同時該堆疊用 作第一電極。介電層6黏貼於該堆疊上。沈積於介電層^上 的金屬堆豐為第二電極。其包括兩個TiN(Ti)層8及二 者間的一 A1層9。圖5顯示一處理階段，其中第二電極8、9 二10及介電質6已經過圖案化處理。從蝕刻邊緣16可看出， 第二電極8、9、10以外區域的介電質6在此處阻止蝕刻。 此類知名電容器的表面特定區域電容（surha area-specific capacitance)約為 1ίΤ/μηι2，但是對於將來的高 頻應用，會需要數倍高的該電容。電容器的表面特定區= 電容實質上由介電隔離層的厚度和介電常數決定。因此， 利用具有高介電常數（>8)的介電質，可以增加電容器的表 面特定區域電容。此外，厚度小於6〇11111的絕緣層也可增^ 表面特定區域電容。 發明内容 (3)200301963 發明說明續頁 種具有互連 體產品，並 基於上述先前技術，本發明之目的係提供一 和金屬-絕緣體-金屬電容器的改良式集積半導 說明其製造方法。 藉由申請專利範圍第1項之集積半導體產品，及申&專利 範圍第i i項之方法可實現該目的。從t請專利範圍:屬項 、發明說明及附圖可瞭解本發明的進一步有利配置及觀點、 本發明提供的集積半導體產品’具有以銘為基本成分之 互連，及至少一個金屬-絕緣體_金屬電容器，其包括 電極、介電層和第二電極。介電層置於 助介電層中且在一開口内。 電極上’在輔 該集積 個金屬-二電極 此外，本發明提供製造集積半導體產品的方法 半導體產品具有以鋁為基本成分之互連’及至少 絕緣體-金屬電容器’其包括第一電極 二 。該方法包括以下步驟： 層和 0)在也用作互連的層中產生第一電極； (b)黏貼一辅助介電層； (〇)辅助介電層在第一電極上開口； (d) 產生用作電容器的介電層； (e) 產生第二電極。 =提：的概念特別適用於(儘管非專用於)MIM… …“電貝之集積，而不會明顯改 电奋為 性。其他金屬磁軌的可靠性實質上保持不；屬=可靠 舌’其他金屬磁軌上沒〜、體而 據本發明之方法針扒審+ / 丨4冤谷益層。而且，依 万法對於貫施個別過程步驟的要求相依 "* 1 -fi. (4) (4)200301963 發明說明續頁 2擇材料及其厚度方面也非常自由。具體而纟，依據本 二：方法的優勢在於，由於不必蝕刻金屬磁軌上的殘留 "電電容益層’因而比先前技術更加容易實施通孔蝕刻。 金屬-絕緣體-金屬電容器具有第—電極，其形成於用作互 連的一金屬層面。由於介雷 田於"電隔層和用作第二電極的金屬化 a可以較薄，目此以現有的製造集積半導體產品的概念， 可將金屬-絕緣體-金屬電容器與被動的半導體產品集積， 而不會有太大的困難。 將用作互連的一金屬層黏貼於基板，即可方便地擊成金 屬'絕緣體-金屬電容器。具體而言，該層也可包括一、觀層 :-ARC層。然後，在用作互連的該金屬層上沈積一輔助 ;1電層。其用作部分犧牲層，但不用作MIM介電層，而是 成為隨後黏貼的金屬層間介電層（intermetal；

^ )的°卩刀。利用知名的微影和姓刻方法，在將與MIM 電谷器集積的位置移除該介電層。在此情形中，若對應的 蝕刻處理能在下部電極選擇性中止就更為理想。在對應的 圖案化表面上沈積一介電層，其由依需選擇的材料製成， 並具有期望的任意厚度。然後，黏貼形成第二電極的材料 並適當圖案化處理。 這就可能藉由原子層沈積（atomic layer deposition ; ALD) 而沈積一極薄的介電層。若在打開輔助層，基板表層在含 氣環境中略經氧化後，利用ALD可獲得沈積介電層的特別 理想之成長條件。 依據本發明之方法的進一步較佳具體實施例，在步驟（d) (5) 200301963 發明說明續頁 之別，將一導電屏障黏貼於第一電極。在本文中，若能將 導電屏障選擇性僅黏貼於曝露的第一電極就更加理想。 實施方式

圖2顯不在對應的先前技術中使用的金屬磁執堆疊，其具 有乃黏附層2、AlCu互連3及抗反射塗層（ARC)5。在此情形 中，互連3也將用作下部MIM電極。使用與金屬化處理相容 的知名方法，在金屬磁軌堆疊2、3、4上沈積如^…或 的輔助’丨电層6 ’其厚度約為5〇至1〇〇麵。其用作部分犧牲 層，但不用作MIM介電層，而是成為隨後黏貼的金屬層間 介電層（IMD)的一部分。使用知$的微影和餘刻方法，在將 與mIM電容器集積的位置15移除辅助介電層。 圖3顯示沈積和圖案化MIM介電層7及上部電極89⑺ 後的譲電容器、。在打開的辅助介電層6上即產生了厚㈣ 腿的介電層（如Al2〇3)7。但是並非必須如此，由於可依需 選擇介電層7，並以期望的任咅广 1 μ y予度沈積。此外，在沈積介 電層前’可將一導電屏障(未顯示)黏貼於第一電極。若

將導電屏障選擇性僅黏貼於曝露的第一電極就更加理想； 依據本示範具體實施例’由於集積路 度、介電層7的钱刻特性及其它特性的最低要求，口U 400°C以下的溫度產吐厗 ^ 要月b在 度產生層，可以使用期望的任何方法生產， 如 CVD、PECVD、Mocvd^ pvn L 座 主κ斗… ㈣口咖。也可利用氧化下部電極 表面，或氧化下部電極上用私_儿ι位 入+昆 包枝上用於虱化的一層（如TaN)，而產生 介電層7。此外，可以蕤Α Δτ κ 厓玍 曰 （原子層沈積）來沈積介電声 7。如此利用原子層沈穑可以念止上— 々貝"％層 、 極薄的沈積層。依據本發 -10- 200301963 ⑹ 明之方法，也可能使電容器達到3fF/pm2 a 甚至高於10fF/Pm2，而在該電容 ' °°成电合， 可能再生產出合格的品質，值1用先前的方法則不 ^在打開犧牲層6,基板表層在含氧環境中略 = ALD可獲得沈積介電層的理想成長條件。因此㈣後層5 中產生的本體氧化物，對於沈積用 意氧化物，都提供了類似的良好先決條件，？其:層以6 = i口密集的方式，自然生長期望的氧化物層，並具有最高品 貝〇 然後黏貼用作上部電極的材料。這些依序組成可能含有 ⑽的導電屏障8、'1()。其間為可能含有咖的金屬層9。 :产6中先則的開口拓撲15相當小:下部電極的邊緣 長度大於1 μιη，各層級間高度約5G至⑽_。因此 的沈積過程可較好的覆蓋開口拓撲。 、 隨後姓刻堆疊，其包括上部電極^。、介電…㈣ 助層6。在本文中，對於下部金屬磁軌2、3、5上的輔助介 電層6之殘餘厚度沒有特別要求，因而對姓刻方法的選擇也 沒有要求。因A，與已說明的概念及類似概念不同，對於 整個程式有很多處理方法’同時能自由選擇介電層7及其厚 其次，沈積上部金屬層間介電層u。然後，殘餘的辅助 介電層6就完全成為該说叫的―部分。為了與電容器和下 部互連4接觸，形成通孔12，其上端連接至上部互連η。這 些上部互連13依序嵌入金屬層間介電層14。由於不必蝕刻 -11 - 200301963 ⑺ 發明說明續頁 至f兹執上的殘留介電電容器層，因而比先前技術更加容 易實施通孔鍅刻。 ^上述示範具體實施例說明的金屬化層和板電容器材料僅 係舉例祝明，而不應視為任何限制。具體而言，所有的導 電材料，如Sl、w、Cu、Ag、Au、Τι、以及其合金，均可 用作互連。除了 T^TiN，TlW、W、WNx(0^x^2)、Ta、

TaN、矽化物和碳化物也特別適合用作替代屏障或襯層。 上述所有材料及其組合也可用作電極。除了半導體技術中 所用的傳統介電質（Sl〇2和Si3N4)，具有較高k值的所有 材料均可用，特別是 A12〇3、Zr02、Hf02、Ta2〇5、La203、

TlC>2和混合氧化物、氧氮化物及其矽酸鹽，即SrTi03、

BaxSri~xTl〇3(0^x$ iKBST)和 PbZrxTibxO/Ogxg 1)(PZT)。 圖式簡單說明 以上參考附圖解釋了本發明一示範具體實施例，其中： 圖1顯示依據本發明一示範具體實施例，包括金屬-絕緣 體-金屬電容器的一集積半導體產品的部分斷面圖。 圖2顯示依據本發明一示範具體實施例，用作μιμ電容器 之第一電極的金屬磁執堆疊之部分斷面圖，該堆疊上沈積 一輔助介電層，其中輔助介電層已在第一電極上打開。 圖3顯示依據本發明一示範具體實施例，具有集積金屬-絕緣體-金屬電容器的一集積半導體產品的部分斷面圖。 圖4顯示依據先前技術，用於製造ΜΙΜ電容器的一層堆疊 之部分斷面圖。 圖5顯示圖案化第二電極後的部分圖4。 -12- 200301963 (8) 發明說明續頁 圖式代表符號說明 1 基板 2 黏附層 3 互連 2,3,4 金屬磁執堆疊 2,3,5 第一電極 5 抗反射塗層 6 輔助介電層 7 介電層 8 TiN(Ti)層 9 A1層 8,9，10 上部電極 11 上部金屬層間介電層 12 通孔 13 上部互連 14 金屬層間介電層 15 開口 16 I虫刻邊緣

Claims (1)

1. 200301963 拾、申請專利範圍 1· 一種集積半導體產品’其具有以鋁為基本成分之互連及 至少一個金屬_絕緣體-金屬電容器，其包括一第—電極 (2、3、5)、一介電層⑺及一第二電極（8、9、1〇)，1中 該介電層（7)置於該第一電極上，在一輔助介電層（6')中 並在一開口（15)内。 2. 如申請專利範項之半導體產品，其中該介電岸⑺ 至少包含下列物質之-：Al2〇3、Hf〇2、化〇3、Ta2〇5 、hO2、Zr〇2和所有的混合氧化物、氧氮化物及其矽酸 鹽，即8^03'以3(^141^〇3((^?^1)(6灯）、1>1^^1^ 〇 (〇$d)(PZT)、Si〇2、Si3N4。 X 3 3. 如申請專利範圍第1或2項之半導體產品，其中該第一及 /或該第二電極係一堆疊，其包括金屬層（3、㈦及導電屏 障（2 、 5 、 8 、 1〇)。 4·如申請專利範圍第1或2項之半導體產品，其中該第一電 極及/或忒第一電極，除了銘至少含有下列金屬之一： Si、W、Cu、Au、Ag、Ti、Pt。 5·如申請專利範圍第1或2項之半導體產品，其中該屏障（2 、5、8、10)至少包含下列物質之一：Ta、TaN、Tiw、 W、WNX(〇<x<2)、Ti、TiN、矽化物、碳化物。 6·如申請專利範圍第1或2項之半導體產品，其中該介電層 (7)由一介電常數大於8之一介電材料構成。 7.如申請專利範圍第1或2項之半導體產品，其中該介電層 200301963 Φ請夢利範圍續頁: (7)用下列方法之一黏貼·· CVD、PECVr)、MOCVD、PVD Λ ALD 〇 如申凊專利範圍第1或2項之半導體產品，其中藉由氧化 忒第一電極之表面，或氧化該第一電極上之一層，而產 生該介電層（7)。 9. 10. 11. 如申請專利範圍第i或2項之半導體產品，其中該介電層 (7)之厚度小於60 nm。 如申凊專利範圍第1或2項之半導體產品，其中該電容器 之表面特定區域電容至少為3ίτ/μηι2。 乂種製造集積半導體產品的方法，其具有以鋁為基本成 分之互連，及至少一個金屬_絕緣體-金屬電容器，其包 括一第一電極（2、3、5)、一介電層（7)和一第二電極（8 、9、10)，該方法包括以下步驟： (a) 在也用作互連的一層中產生該第一電極； (b) 黏貼一辅助介電層（6); (c) 该輔助介電層（6)在該第一電極上開口； (d) 產生用作該電容器的該介電層（7); (e) 產生該第二電極。 12· ^申請專利範圍第11項之方法，其中黏貼一襯層⑺、一 金屬層（3)及一 ARC層（5)用作該第一電極。 13,如I請專利範圍第11或12項之方法，其中㈣兩個導電 屏卩平（8、1〇)及置於其間的一金屬層用作該第二電極。 4. ”請專利範圍第⑴戈山員之方法，其中用下列方法之 —產生該介電層⑺·· CVD、PECVD、MOCVD、PVD、 200301963 申請專利範圍續頁、 ALD 15. 16. 17. 18. 19. 20. 21. 如申請專利範圍第11412項之 電層⑺’氧化該第一電極之表面或該第— 中為二 = 如申請專利範圍第叫12項之方法，一層。 極上之該開口 (15)曝露於一含氧環境中、。、政為该弟-電 如申請專利範圍第^12I|之方法，其中產生該第二帝 極後’該輔助介電層⑹成為沈積之_ : 電層（11)的一部分。 1 如申請專利範圍第η或12項之方法，其特徵為用作上部 互連（13)之一進一步金屬化層沈積於該上部金屬層間介 電層（11)之上。 如申請專利範圍第11或12項之方法，其中至少一個上部 互連13經至少一個通孔（12)連接至該電容器。 如申請專利範圍第11項之方法，其中在步驟（d)之前，將 一導電屏障黏貼於該第一電極。 如申請專利範圍第20項之方法，其中在步驟（d)之前，將 一導電屏障選擇性黏貼於該第一電極。