CN102203935A - 生物兼容电极 - Google Patents

生物兼容电极 Download PDF

Info

Publication number
CN102203935A
CN102203935A CN2009801421467A CN200980142146A CN102203935A CN 102203935 A CN102203935 A CN 102203935A CN 2009801421467 A CN2009801421467 A CN 2009801421467A CN 200980142146 A CN200980142146 A CN 200980142146A CN 102203935 A CN102203935 A CN 102203935A
Authority
CN
China
Prior art keywords
metal
electrode
hole
semiconductor device
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2009801421467A
Other languages
English (en)
Inventor
罗埃尔·达门
马蒂亚斯·梅兹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN102203935A publication Critical patent/CN102203935A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material

Abstract

通过沉积填充金属36并且将所述填充金属36回蚀至周围绝缘体30的表面来制造生物兼容电极。然后，另外的刻蚀在所述通孔32的顶部处形成凹槽38。然后沉积电极金属40并且对其回蚀以填充凹槽38，并且形成生物兼容电极42。这样，实现了平面生物兼容电极。刻蚀以形成凹槽的步骤可以在用于回蚀填充金属36的相同CMP工具中执行。可以使用双氧水刻蚀。

Description

生物兼容电极
技术领域
本发明涉及生物兼容电极及其制造方法。
背景技术
用于生物应用的电极正逐渐变得需要包括在利用现代半导体工艺制造的半导体器件中，尤其是使用CMOS工艺技术制造的互补金属氧化物半导体(CMOS)器件。
在Eversmann等人的2003年12月在IEEE Journal of Solid-state Circuits，第38卷第12期的CMOS Biosensor Array for Extracellular Recording of Neural Activity中描述了制作生物传感器电极的现有工艺。
在完成标准CMOS工艺以形成器件之后，两个金属层具有氮化物钝化物和钨通孔，将附加的工艺用于形成附加的传感器电极。对所述表面进行平面化，沉积50nm厚的Ti/Pt叠层并使用剥离工艺对其进行构图。将所述叠层用作传感器电极以及用于结合焊盘的粘附层。通过溅射形成40nm的TiO2、ZrO2、TiO2、ZrO2和TiO2的传感器电介质，以保护所述生物兼容电极。去除所述结合焊盘上的所述传感器电介质。
在Hofmann等人2003年9月16-18日的33rd European conference on European Solid-State Device Research 2003的第167至170页的Technology Aspects of a CMOS Neuro-Sensor：Back End Process and Packaging中提出了用于制作电极的替代工艺。
在这一工艺中，使用传统CMOS工艺，并且以二氧化硅层上的氮化物钝化层结束。然后为了制造所述电极，在金属化顶部层上形成通孔，并且用Ti/TiN阻挡层和钨填充所述通孔。然后，将CMP工艺用于回蚀所述氮化物钝化层。Cr粘附层后面是Pt电极层，并且使用剥离工艺进行构图。然后通过溅射沉积TiO2和/或ZrO2。在所述接触焊盘而不是在所述生物兼容电极处，刻蚀掉TiO2并且蒸发金触点。
这些工艺的不利方面是要求附加的光刻和刻蚀步骤来制造所述生物兼容电极，导致昂贵的制造成本。
另外，一些金属的使用与现代CMOS工艺并不兼容。这特别适用于铂和金。具体地，使用铂的工艺通常只可以用于晶片直径最大至6英寸的双极性工艺的老式工厂(older fabs)。
因此，需要替代的工艺来制造与CMOS工艺兼容的生物兼容电极。
发明内容
根据本发明，提出了根据权利要求1所述的方法。
通过使用根据本发明的方法，(在形成通孔之后)根本无需光刻步骤就形成了所述生物兼容电极，因此所述工艺比前述工艺廉价。
发明人已经认识到在上述现有技术方法中用于对生物兼容电极进行构图的光刻步骤会产生另外的问题。如果所述光刻稍微与所述触点未对准，那么在制造电极之后可能会暴露出一些触点，可能导致沾污问题。相反，使用本发明所提出的方法，所述方法是自对准的。这使得沾污和涂覆问题最小化。
所述方法与现代CMOS工艺兼容，包括利用铜基互连和铝基互连的工艺。
另外的益处在于所述电极完全是平面的。这避免了在沉积后续电介质的角落处的应力，提高了可靠性。
本发明也涉及根据权利要求6所述的半导体器件。
附图说明
现在将参考附图只作为示例描述本发明的实施例，其中：
图1至图6示出了在根据本发明的第一实施例制造半导体器件时的步骤；
图7和图8示出了在根据本发明的第二实施例制造半导体器件时的步骤；以及
图9示出了根据本发明第三实施例的半导体器件。
附图没有按比例绘制。在不同的图中，相似或类似的部件赋予相同的参考数字，并且不会重复相应的描述。
具体实施方式
参考图1，传统CMOS工艺的结果是具有衬底10的半导体器件，所述衬底内或所述衬底上形成晶体管或者其他器件。为了清楚起见，没有示出这些器件。
然后形成多个互连层。第一互连层由绝缘体12构成，典型地是二氧化硅，具有穿过填充有插头16(这里是钨)的绝缘体形成的通孔14。将第一层铝互连18设置在所述插头16上面。所述铝互连18在衬底10上延伸。
类似地，按照相同的方式形成第二互连层，即具有绝缘体22、通孔24、插头26和互连28。在所述实施例中，所述第二层中的互连28是最高的互连，并且因此将其称作上部互连层。
然后在所述第二互连层的上表面31上形成钝化层30。所述钝化层30是绝缘的，并且可以是二氧化硅、氮化硅、碳化硅或其组合。在优选实施例中，所述钝化层实际上是SiC、接着是SiO2、接着是Si3N4的叠层；可以将这种叠层称作钝化叠层。这产生了如图1所示的结构。
然后通过形成穿过所述钝化层至所述上部互连层28的通孔32来开始用于形成生物兼容电极的工艺。这包括光刻步骤以限定所述通孔。典型地，可以沉积光致抗蚀剂、并且对其构图以暴露出钝化层的一部分，并且执行干法刻蚀步骤以刻蚀至铝。然后，去除所述光致抗蚀剂，如图2所示。
然后使用具有良好台阶覆盖的工艺，在钝化层30的整个表面上和通孔32中沉积阻挡层34。所述阻挡层34可以是例如Ti/TiN阻挡层或者Ti/W阻挡层，这二者均与CMOS工艺兼容。
然后在包括通孔34中的整个表面上沉积填充金属46，在所述实施例中是钨。然后使用CMP工具的传统化学机械抛光(CMP)步骤通过刻蚀和抛光所述钝化层30上面的填充金属36和阻挡层34、留下只在所述通孔中存在的阻挡层34和填充金属，来平面化所述表面。这一步骤使得填充金属插头16的顶部与所述钝化层30的顶部齐平，如图3所示。
然后执行另外的选择性刻蚀以刻蚀掉所述通孔中的填充金属，在所述上表面31的水平面下面产生如图4所示的凹槽38。在该实施例中，所述选择性刻蚀不会刻蚀掉阻挡层34。
在该实施例中选择的具体刻蚀步骤是H2O2(双氧水)刻蚀。通常，这将给出较低的刻蚀率，极大地减小了工艺速度。然而在所述实施例中，在先前用于CMP步骤的CMP工具中提供H2O2。CMP工具的使用允许将恒定的新鲜H2O2递送至晶片表面，并且允许恒定地去除溶解的W。因此，发明人能够使用这种H2O2刻蚀实现90nm/min及以上的刻蚀速率，使用H2O2可以预期比传统湿法刻蚀步骤高得多的刻蚀速率。此外，使用与前一个步骤相同的工具相当高效，因为根本不要求移动所述器件。
另外可以注意到，通过在这一阶段避免干法刻蚀，不存在损坏钝化层30中的电介质的风险。
接下来如图5所示，在所述器件的整个表面上沉积电极金属40，包括在所述钝化层30上和凹槽38中。所述电极金属可以是单层，例如Ta或Ti的单层；氮化物，例如TaN或TiN的单层；或者多层，例如Ta/TaN或Ti/TiN的多层。
在沉积电极金属40之后，将另一个CMP工艺用于从钝化层30上面刻蚀和/或抛光掉所述电极金属40，并且因此只在所述通孔顶部处的凹槽38中留下所述电极金属，如图6所示与钝化层30的表面齐平(水平)，形成最终的电极42。
然后在整个表面上沉积生物兼容电介质层44。例如，所述电介质层可以是TiO2、Ta2O5、SiO2、SiN或HfO2或这些材料的组合或者其他材料。
这样，将大马士革工艺用于在所述通孔顶部处的凹槽中形成生物兼容电极。该工艺是自对准工艺，并且因此确保了所述电极42具有实际上与下面的W触点相同的尺寸。这避免了由生物兼容电极和所述插头的未对准引起的沾污的可能性。
避免使用Au和Pt的可能性使得能够将所述方法与现有CMOS处理制造工艺集成，包括使用铜互连的那些CMOS工艺。
图7和图8示出了第二实施例。根据第二实施例的制造半导体器件的方法按照与第一实施例相同的方式执行到图3所示的阶段。
下一个步骤是执行选择性刻蚀以形成凹槽38，但是参考图7和图8所示的工艺中，选择性刻蚀对阻挡层34和填充金属36都进行刻蚀以形成凹槽38。
然后进行与第一实施例所示的工艺以形成电极42和电介质44，得到了如图8所示的最终半导体器件。
上述实施例涉及使用铝互连的半导体器件。然而，本发明也可以应用于使用诸如铜之类的其他形式互连的CMOS器件。
图9示出了使用铜互连的第三实施例。在该实施例中，制造过程与图1至6所示实施例的实质上相同，除了第一和第二互连18、28的材料是铜。然而应该注意一处区别：将第二互连28用于附加地填充第二通孔24，并且在所述第二互连层不存在分离的插头(就是所谓的双大马士革工艺)。
在图9所示的实施例中，填充金属36的材料也是铜。在这种情况下，阻挡层34的选择不只包括Ti或者TiN，还包括Ta或TaN/Ta。
尽管在图9的实施例中，将铜填充金属36和铜互连一起使用，也存在填充金属36其他可能，例如钨。
以上实施例全部是参考具有两个金属层的半导体器件描述的。然而，本发明也同样可以应用于只具有单独的金属层的半导体器件，并且应用于具有多于两个金属层的半导体器件。

Claims (15)

1.一种在半导体器件上制造生物兼容电极的方法，所述半导体器件在至少一个金属化层上具有电介质层，所述方法包括：
在所述电介质层中刻蚀通孔(32)，暴露出所述金属化层(28)；
沉积填充金属(36)；
使用化学机械抛光回蚀所述填充金属，以从所述电介质层的表面去除所述金属，并且留下所述通孔中的金属；
执行另外的刻蚀以回蚀所述通孔中的填充金属(36)，以在所述通孔中形成凹槽(38)；
在所述电介质的表面上以及所述通孔中的凹槽中沉积电极金属(40)；以及
使用化学机械抛光回蚀所述电极金属(40)，以从所述电介质层的表面去除所述电极金属，并且留下所述通孔中的电极金属，以形成所述生物兼容电极(42)。
2.根据权利要求1所述的方法，其中执行另外的刻蚀以回蚀所述通孔中的填充金属(36)的步骤包括执行湿法刻蚀。
3.根据权利要求2所述的方法，使用双氧水的湿法刻蚀溶液。
4.根据权利要求2或3所述的方法，其中在化学机械抛光工具中执行所述湿法刻蚀。
5.根据权利要求1至3中任一项所述的方法，其中使用化学机械抛光回蚀所述填充金属(36)的步骤使用化学机械抛光工具；以及
执行另外的刻蚀以回蚀所述通孔中的金属的步骤包括通过所述化学机械抛光工具提供湿法刻蚀溶液。
6.根据任一前述权利要求所述的方法，还包括在所述生物兼容电极(42)上形成电介质层(44)。
7.根据任一前述权利要求所述的方法，其中所述电极金属(40)至少是以下之一：Ta、Ti、TaN和TiN。
8.根据任一前述权利要求所述的方法，其中所述至少一个金属化层(28)是铜或铜合金，并且所述填充金属(36)是钨或者铜。
9.根据权利要求1至7中任一项所述的方法，其中所述至少一个金属化层(28)是铝或铝合金，并且所述填充金属(36)是钨。
10.一种半导体器件，包括：
上部金属化层(28)；
覆盖所述金属化层(28)的绝缘层(30)，所述绝缘层具有上表面(31)；
通孔(32)，通过所述绝缘层延伸至所述金属化层；
所述通孔中的填充金属(36)；
所述填充金属上面的所述通孔中的金属生物兼容电极(42)，所述生物兼容电极(42)具有与所述绝缘层的上表面齐平的上表面(43)；以及
所述绝缘层和所述电极金属上面的电介质层(44)。
11.根据权利要求10所述的半导体器件，其中所述半导体器件是互补金属氧化物半导体器件。
12.根据权利要求11所述的半导体器件，还包括：
所述通孔中的阻挡金属(34)，延伸至所述绝缘层的上表面(31)。
13.根据权利要求12所述的半导体器件，其中所述阻挡金属包括至少以下之一：Ti、Ta、W、TiN和TaN。
14.根据权利要求10、11、12或13所述的半导体器件，其中所述电极金属至少是以下之一：Ta、Ti、TaN和TiN。
15.根据权利要求10至14中任一项所述的半导体器件，其中所述半导体器件具有多个金属化层(18，28)，所述多个金属化层包括上部金属化层(28)。
CN2009801421467A 2008-10-27 2009-10-26 生物兼容电极 Pending CN102203935A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP08105674 2008-10-27
EP08105674.9 2008-10-27
PCT/IB2009/054736 WO2010049881A1 (en) 2008-10-27 2009-10-26 Biocompatible electrodes

Publications (1)

Publication Number Publication Date
CN102203935A true CN102203935A (zh) 2011-09-28

Family

ID=41527795

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009801421467A Pending CN102203935A (zh) 2008-10-27 2009-10-26 生物兼容电极

Country Status (4)

Country Link
US (1) US9281239B2 (zh)
EP (1) EP2345069B1 (zh)
CN (1) CN102203935A (zh)
WO (1) WO2010049881A1 (zh)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102683391B (zh) 2004-06-04 2015-11-18 伊利诺伊大学评议会 用于制造并组装可印刷半导体元件的方法和设备
EP2349440B1 (en) 2008-10-07 2019-08-21 Mc10, Inc. Catheter balloon having stretchable integrated circuitry and sensor array
US8389862B2 (en) 2008-10-07 2013-03-05 Mc10, Inc. Extremely stretchable electronics
US8886334B2 (en) 2008-10-07 2014-11-11 Mc10, Inc. Systems, methods, and devices using stretchable or flexible electronics for medical applications
US9723122B2 (en) 2009-10-01 2017-08-01 Mc10, Inc. Protective cases with integrated electronics
JP6046491B2 (ja) 2009-12-16 2016-12-21 ザ ボード オブ トラスティーズ オブ ザ ユニヴァーシティー オブ イリノイ コンフォーマル電子機器を使用した生体内での電気生理学
US10441185B2 (en) 2009-12-16 2019-10-15 The Board Of Trustees Of The University Of Illinois Flexible and stretchable electronic systems for epidermal electronics
US9936574B2 (en) 2009-12-16 2018-04-03 The Board Of Trustees Of The University Of Illinois Waterproof stretchable optoelectronics
KR101837481B1 (ko) 2010-03-17 2018-03-13 더 보드 오브 트러스티즈 오브 더 유니버시티 오브 일리노이 생체흡수성 기판 상 이식가능한 바이오의료 장치
EP2492239B1 (en) 2011-02-22 2020-08-26 Sciosense B.V. Integrated circuit with sensor and method of manufacturing such an integrated circuit
WO2012158709A1 (en) 2011-05-16 2012-11-22 The Board Of Trustees Of The University Of Illinois Thermally managed led arrays assembled by printing
EP2527824B1 (en) * 2011-05-27 2016-05-04 ams international AG Integrated circuit with moisture sensor and method of manufacturing such an integrated circuit
EP2712491B1 (en) 2011-05-27 2019-12-04 Mc10, Inc. Flexible electronic structure
US8934965B2 (en) 2011-06-03 2015-01-13 The Board Of Trustees Of The University Of Illinois Conformable actively multiplexed high-density surface electrode array for brain interfacing
JP6231489B2 (ja) 2011-12-01 2017-11-15 ザ ボード オブ トラスティーズ オブ ザ ユニヴァーシティー オブ イリノイ プログラム可能な変化を被るように設計された遷移デバイス
US9554484B2 (en) 2012-03-30 2017-01-24 The Board Of Trustees Of The University Of Illinois Appendage mountable electronic devices conformable to surfaces
US9171794B2 (en) 2012-10-09 2015-10-27 Mc10, Inc. Embedding thin chips in polymer
EP2738551B1 (en) * 2012-12-03 2015-03-18 Nxp B.V. Biosensor module comprising a biocompatible electrode
US8940597B2 (en) * 2013-03-11 2015-01-27 Taiwan Semiconductor Manufacturing Co., Ltd. In-situ metal gate recess process for self-aligned contact application
KR20180034342A (ko) 2015-06-01 2018-04-04 더 보드 오브 트러스티즈 오브 더 유니버시티 오브 일리노이 대안적인 자외선 감지방법
KR20180033468A (ko) 2015-06-01 2018-04-03 더 보드 오브 트러스티즈 오브 더 유니버시티 오브 일리노이 무선 전력 및 근거리 통신기능을 갖는 소형화된 전자 시스템
US10925543B2 (en) 2015-11-11 2021-02-23 The Board Of Trustees Of The University Of Illinois Bioresorbable silicon electronics for transient implants
US20190198392A1 (en) * 2017-12-22 2019-06-27 Applied Materials, Inc. Methods of etching a tungsten layer
DE102019120795A1 (de) * 2018-09-28 2020-04-02 Taiwan Semiconductor Manufacturing Co., Ltd. Durchkontaktierungen mit metallkappen für darunter liegende leitfähige leitungen
US11282788B2 (en) 2019-07-25 2022-03-22 International Business Machines Corporation Interconnect and memory structures formed in the BEOL
US11195751B2 (en) 2019-09-13 2021-12-07 International Business Machines Corporation Bilayer barrier for interconnect and memory structures formed in the BEOL

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3304754B2 (ja) * 1996-04-11 2002-07-22 三菱電機株式会社 集積回路の多段埋め込み配線構造
US6001269A (en) * 1997-05-20 1999-12-14 Rodel, Inc. Method for polishing a composite comprising an insulator, a metal, and titanium
US6211087B1 (en) * 1998-06-29 2001-04-03 Vlsi Technology, Inc. Chemical wet etch removal of underlayer material after performing chemical mechanical polishing on a primary layer
US6395607B1 (en) 1999-06-09 2002-05-28 Alliedsignal Inc. Integrated circuit fabrication method for self-aligned copper diffusion barrier
JP2001077118A (ja) * 1999-06-30 2001-03-23 Toshiba Corp 半導体装置およびその製造方法
US6251786B1 (en) * 1999-09-07 2001-06-26 Chartered Semiconductor Manufacturing Ltd. Method to create a copper dual damascene structure with less dishing and erosion
US6274499B1 (en) * 1999-11-19 2001-08-14 Chartered Semiconductor Manufacturing Ltd. Method to avoid copper contamination during copper etching and CMP
JP3907151B2 (ja) * 2000-01-25 2007-04-18 株式会社東芝 半導体装置の製造方法
JP2001291720A (ja) * 2000-04-05 2001-10-19 Hitachi Ltd 半導体集積回路装置および半導体集積回路装置の製造方法
US6376353B1 (en) * 2000-07-03 2002-04-23 Chartered Semiconductor Manufacturing Ltd. Aluminum and copper bimetallic bond pad scheme for copper damascene interconnects
JP2004006499A (ja) * 2002-05-31 2004-01-08 Mitsubishi Electric Corp 半導体製造装置、研磨液供給装置、研磨液の特性検出方法及び半導体装置の製造方法
US6670274B1 (en) * 2002-10-01 2003-12-30 Taiwan Semiconductor Manufacturing Company Method of forming a copper damascene structure comprising a recessed copper-oxide-free initial copper structure
KR20040060563A (ko) * 2002-12-30 2004-07-06 동부전자 주식회사 반도체 소자 제조방법 및 구조
US20040154931A1 (en) * 2003-02-12 2004-08-12 Akihisa Hongo Polishing liquid, polishing method and polishing apparatus
US7060619B2 (en) * 2003-03-04 2006-06-13 Infineon Technologies Ag Reduction of the shear stress in copper via's in organic interlayer dielectric material
US7071564B1 (en) * 2004-03-04 2006-07-04 Advanced Micro Devices, Inc. Composite tantalum capped inlaid copper with reduced electromigration and reduced stress migration
US7119018B2 (en) * 2004-07-09 2006-10-10 International Buisness Machines Corporation Copper conductor
US7105445B2 (en) * 2005-01-14 2006-09-12 International Business Machines Corporation Interconnect structures with encasing cap and methods of making thereof
US7387961B2 (en) * 2005-01-31 2008-06-17 Taiwan Semiconductor Manufacturing Co., Ltd Dual damascene with via liner
US7348672B2 (en) * 2005-07-07 2008-03-25 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnects with improved reliability
US20070072311A1 (en) * 2005-09-28 2007-03-29 Northern Lights Semiconductor Corp. Interconnect for a GMR Stack Layer and an Underlying Conducting Layer

Also Published As

Publication number Publication date
US9281239B2 (en) 2016-03-08
US20110207239A1 (en) 2011-08-25
EP2345069A1 (en) 2011-07-20
WO2010049881A1 (en) 2010-05-06
EP2345069B1 (en) 2016-02-17

Similar Documents

Publication Publication Date Title
CN102203935A (zh) 生物兼容电极
US7663239B2 (en) Semiconductor device and method for fabricating the same
TWI610366B (zh) 鈷金屬障壁層
TWI286818B (en) Electroless plating of metal caps for chalcogenide-based memory devices
US7220652B2 (en) Metal-insulator-metal capacitor and interconnecting structure
TW544738B (en) Semiconductor having capacitor and method of producing the same
TWI619171B (zh) 障壁層
US20070063352A1 (en) Routing under bond pad for the replacement of an interconnect layer
CN103681597A (zh) 互连结构及方法
US20070132100A1 (en) Semiconductor device and method for fabricating the same
CN109802034B (zh) 半导体装置及其制造方法
US7586142B2 (en) Semiconductor device having metal-insulator-metal capacitor and method of fabricating the same
CN103456681B (zh) 用于后段半导体器件加工的方法和装置
CN108183087B (zh) 用于形成应力降低装置的方法
US7553743B2 (en) Wafer bonding method of system in package
TWI546862B (zh) 用於互連之裝置及用以形成金屬互連體的方法
US10256183B2 (en) MIMCAP structure in a semiconductor device package
US7666782B2 (en) Wire structure and forming method of the same
US20050266679A1 (en) Barrier structure for semiconductor devices
US20090061590A1 (en) Method for manufacturing semiconductor device
US6518648B1 (en) Superconductor barrier layer for integrated circuit interconnects
KR101138113B1 (ko) 반도체 소자의 금속 배선 형성 방법
US20090051034A1 (en) Semiconductor device and method for the same
US20140008799A1 (en) Method for fabricating metal line and device with metal line
US11127784B2 (en) Integrated circuits with embedded memory structures and methods for fabricating the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20110928

WD01 Invention patent application deemed withdrawn after publication