KR20040060563A - 반도체 소자 제조방법 및 구조 - Google Patents

반도체 소자 제조방법 및 구조 Download PDF

Info

Publication number
KR20040060563A
KR20040060563A KR1020020087370A KR20020087370A KR20040060563A KR 20040060563 A KR20040060563 A KR 20040060563A KR 1020020087370 A KR1020020087370 A KR 1020020087370A KR 20020087370 A KR20020087370 A KR 20020087370A KR 20040060563 A KR20040060563 A KR 20040060563A
Authority
KR
South Korea
Prior art keywords
copper
barrier
semiconductor device
manufacturing
deposited
Prior art date
Application number
KR1020020087370A
Other languages
English (en)
Inventor
이기민
Original Assignee
동부전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부전자 주식회사 filed Critical 동부전자 주식회사
Priority to KR1020020087370A priority Critical patent/KR20040060563A/ko
Priority to US10/744,717 priority patent/US20040137715A1/en
Publication of KR20040060563A publication Critical patent/KR20040060563A/ko
Priority to US11/324,760 priority patent/US7459394B2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric

Abstract

본 발명은 반도체 소자 제조방법 및 구조에 관한 것으로, 구리 메탈 라인을 형성한 다음 상기 구리 라인부만 상기 배리어 물질을 형성하여 커패시턴스를 줄이도록 함으로서 반응시간 단축 및 처리속도를 향상시키는 것이다.
특히, 듀얼 다마신 공정에 의해 비아와 트랜치를 형성하는 단계와, 전표면상에 구리확산을 저지하는 배리어 금속막을 증착단계와, 상기 배리어 금속막 증착 후, 구리 증착단계와, 상기 구리 라인을 습식식각하고 배리어 물질을 증착하는 단계 및 CMP, 에치백을 통한 상기 배리어 물질 평탄화 단계로 이루어진다.

Description

반도체 소자 제조방법 및 구조{Manufacture method and structure of semiconductor element}
본 발명은 반도체 소자 제조방법에 관한 것으로, 더욱 상세하게는 반도체 제조공정시 금속으로 구리를 이용하는 다마신 공정에서 비아식각 저지막으로 사용되는 배리어 SiN 나 SiC를 형성할 때, 구리 메탈 라인형성 후, 구리 라인부만 상기 배리어 물질을 형성하여 커패시턴스를 줄이도록 하는 반도체 소자 제조방법에 관한 것이다.
종래에는 구리 다마신 공정에 있어서 트랜치를 형성하고, 전 표면상에 배리어 금속막을 증착한다.
그리고, 전면에 상기 트랜치가 완전히 메워질 수 있는 충분한 두께의 구리층을 증착하고, CMP공정으로 구리층을 평탄화시켜 구리배선을 형성한다.
그러나, 이와 같은 다마신 공정을 사용하는데 비아 식각 저지막으로 사용되는 물질 대부분이 커패시턴스가 높아 반응시간이 길어짐으로써 처리속도 향상에 방해가 되는 문제점이 있다
본 발명은 상기와 같은 종래기술의 제반 문제점을 해결하기 위한 것으로 그 목적은, 구리를 이용하는 다마신 공정에서 비아식각 저지막으로 사용되는 배리어 물질을 SiN 또는 SiC로 함으로써 각 층에 생성되는 불필요한 배리어 물질을 제거해 주고 층간 절연물질이 갖는 커패시턴스를 낮출 수 있으며, 반응시간을 단축시켜 처리속도를 향상시킬 수 있도록 하는 반도체 소자 제조방법 및 구조를 제공함에 있다.
도 1a 내지 1f는 반도체 소자 제조방법의 공정순서 및 구조를 나타낸 도면이다.
<도면의 주요부분에 대한 부호의 설명>
10 : 트랜치 12 : 배리어 메탈
14 : 구리층 16 : SiN ,SiC
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다.
도 1a 내지 1f는 반도체 소자 제조방법의 공정순서 및 구조를 나타낸 도면이다.
도면에 도시된 바와 같이 반도체 소자 제조공정은 듀얼 다마신 공정에 의해 비아와 트랜치를 형성하는 단계와, 전표면상에 구리확산을 저지하는 배리어 금속막을 증착단계와, 상기 배리어 금속막 증착 후, 구리 증착단계와, 상기 구리 라인을습식식각하고 배리어 물질을 증착하는 단계 및 CMP, 에치백을 통한 상기 배리어 물질 평탄화 단계로 이루어지며, 상기 배리어 물질은 SiN 또는 SiC를 사용한다.
또한, 상기 구리 증착은 전기화학도금법, CVD 또는 이를 절충하는 방법 중 하나를 선택하여 증착하며, 상기 습식식각은 구리 제거 속도가 상대적으로 낮은 염산, 묽은 황산, 암모니아수를 사용한다.
이와 같이 구성된 본 발명의 작용을 더욱 상세하게 설명하면 다음과 같다.
먼저, 소정의 패터닝 공정으로 하부 금속배선의 일부분이 노출되도록 층간 절연막을 선택적으로 제거하여 비아 및 트랜치로 이루어진 듀얼 다마신 구조를 형성한다.
이어, 상기 트랜치에 구리확산을 저지하는 배리어 메탈을 증착한다.
그리고, 상기 트랜치가 완전히 메워질 수 있는 충분한 두께의 구리층을 층착하고, CMP공정을 통해 평탄화 시킨다.
그리고, 상기 평탄화 공정을 통해 형성된 구리 라인의 상층부에 염산, 묽은황산 또는 암모니아수 등의 용액을 떨어뜨려 약간의 층을 형성하고, 그 위에 SiN 또는 SiC의 배리어 물질을 증착한다.
상기 구리라인 위에 증착된 배리어 물질은 CMP 또는 에치백 공정을 통해 평탄화된다.
그리하여, 구리라인 위에 증착된 배리어 물질은 층간 절연물질이 갖는 커패시턴스를 낮출 수 있으며, 이로 인해 반응시간( ∝RC)을 단축시켜 처리속도를 향상시킬 수 있는 것이다.
이상에서는 본 발명의 바람직한 실시예에 대하여 도시하고 또한 설명하였으나, 본 발명은 상기한 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변형 실시가 가능한 것은 물론이고, 그와 같은 변경은 기재된 청구범위 내에 있게 된다.
이상에서 설명한 바와 같이 본 발명에 의하면, 다마신 공정에서 비아 식각저지막으로 SiN, SiC를 배리어 물질로 사용하여 층간 절연물질이 갖는 커패시턴스를 낮출 수 있으며, 이로 인해 반응시간을 단축시켜 처리속도를 향상시킬 수 있는 효과가 있다.

Claims (4)

  1. 듀얼 다마신 공정에 의해 비아와 트랜치를 형성하는 단계와;
    전표면상에 구리확산을 저지하는 배리어 금속막을 증착단계와;
    상기 배리어 금속막 증착 후, 구리 증착단계와;
    상기 구리 라인을 습식식각하고 배리어 물질을 증착하는 단계 및 CMP, 에치백을 통한 상기 배리어 물질 평탄화 단계로 이루어지는 것을 특징으로 하는 반도체 소자 제조방법
  2. 제 1항에 있어서, 상기 배리어 물질은
    SiN 또는 SiC를 사용하는 것을 특징으로 하는 반도체 소자 제조방법
  3. 제 1항에 있어서, 상기 구리 증착은
    전기화학도금법, CVD 또는 이를 절충하는 방법 중 하나를 선택하여 증착하는 것을 특징으로 하는 반도체 소자 제조방법
  4. 제 1항에 있어서, 상기 습식식각은
    구리 제거 속도가 상대적으로 낮은 염산, 묽은 황산, 암모니아수를 사용하는 것을 특징으로 하는 반도체 소자 제조방법
KR1020020087370A 2002-12-30 2002-12-30 반도체 소자 제조방법 및 구조 KR20040060563A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020020087370A KR20040060563A (ko) 2002-12-30 2002-12-30 반도체 소자 제조방법 및 구조
US10/744,717 US20040137715A1 (en) 2002-12-30 2003-12-23 Methods of manufacturing semiconductor devices
US11/324,760 US7459394B2 (en) 2002-12-30 2006-01-03 Methods of manufacturing semiconductor devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020087370A KR20040060563A (ko) 2002-12-30 2002-12-30 반도체 소자 제조방법 및 구조

Publications (1)

Publication Number Publication Date
KR20040060563A true KR20040060563A (ko) 2004-07-06

Family

ID=36757143

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020087370A KR20040060563A (ko) 2002-12-30 2002-12-30 반도체 소자 제조방법 및 구조

Country Status (2)

Country Link
US (2) US20040137715A1 (ko)
KR (1) KR20040060563A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100752195B1 (ko) * 2006-09-08 2007-08-27 동부일렉트로닉스 주식회사 반도체 소자의 배선 형성방법
WO2010049881A1 (en) * 2008-10-27 2010-05-06 Nxp B.V. Biocompatible electrodes
CN105489549B (zh) * 2014-10-13 2018-11-16 中芯国际集成电路制造(上海)有限公司 一种铜互连结构及其制造方法、电子装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5918149A (en) * 1996-02-16 1999-06-29 Advanced Micro Devices, Inc. Deposition of a conductor in a via hole or trench
US6110648A (en) * 1998-09-17 2000-08-29 Taiwan Semiconductor Manufacturing Company Method of enclosing copper conductor in a dual damascene process
US6245669B1 (en) * 1999-02-05 2001-06-12 Taiwan Semiconductor Manufacturing Company High selectivity Si-rich SiON etch-stop layer
US6211085B1 (en) * 1999-02-18 2001-04-03 Taiwan Semiconductor Company Method of preparing CU interconnect lines
US6156642A (en) * 1999-03-23 2000-12-05 United Microelectronics Corp. Method of fabricating a dual damascene structure in an integrated circuit
US6251786B1 (en) * 1999-09-07 2001-06-26 Chartered Semiconductor Manufacturing Ltd. Method to create a copper dual damascene structure with less dishing and erosion
US6274499B1 (en) * 1999-11-19 2001-08-14 Chartered Semiconductor Manufacturing Ltd. Method to avoid copper contamination during copper etching and CMP
US6403465B1 (en) * 1999-12-28 2002-06-11 Taiwan Semiconductor Manufacturing Company Method to improve copper barrier properties
US6537913B2 (en) * 2001-06-29 2003-03-25 Intel Corporation Method of making a semiconductor device with aluminum capped copper interconnect pads
JP2003142579A (ja) * 2001-11-07 2003-05-16 Hitachi Ltd 半導体装置の製造方法および半導体装置
US6670274B1 (en) * 2002-10-01 2003-12-30 Taiwan Semiconductor Manufacturing Company Method of forming a copper damascene structure comprising a recessed copper-oxide-free initial copper structure

Also Published As

Publication number Publication date
US20060172528A1 (en) 2006-08-03
US7459394B2 (en) 2008-12-02
US20040137715A1 (en) 2004-07-15

Similar Documents

Publication Publication Date Title
TW441015B (en) Dual-damascene interconnect structures and methods for fabricating same
US6821879B2 (en) Copper interconnect by immersion/electroless plating in dual damascene process
US6150269A (en) Copper interconnect patterning
US6080656A (en) Method for forming a self-aligned copper structure with improved planarity
JP2001102452A (ja) 半導体基層の表面上に銅デュアルダマシン構造体を形成する方法
US7589021B2 (en) Copper metal interconnection with a local barrier metal layer
US20030064582A1 (en) Mask layer and interconnect structure for dual damascene semiconductor manufacturing
TWI251898B (en) Damascene process for fabricating interconnect layers in an integrated circuit
KR100419021B1 (ko) 반도체소자의 구리 배선 제조방법
KR100752174B1 (ko) 2개의 시드층을 이용한 반도체 소자의 구리 배선 형성 방법
KR20040060563A (ko) 반도체 소자 제조방법 및 구조
KR20080047541A (ko) 반도체 장치 상에 캐핑 레이어를 형성하는 방법
KR100399909B1 (ko) 반도체 소자의 층간 절연막 형성 방법
KR20090024854A (ko) 반도체 소자의 금속배선 및 그 형성방법
KR100396878B1 (ko) 도금을 이용한 금속배선 형성방법 및 그에 따라 제조된반도체 소자
KR100476707B1 (ko) 반도체 소자의 제조 방법
KR100784105B1 (ko) 반도체 소자의 제조 방법
TW567581B (en) A method to form copper damascene interconnects using a reverse barrier metal scheme to eliminate copper
KR20020011477A (ko) 금속캡핑층을 이용한 다마신구조의 금속배선방법
KR100541151B1 (ko) 반도체 소자의 금속배선 형성방법
KR100954685B1 (ko) 반도체 소자의 금속배선 형성 방법
KR20050032435A (ko) 반도체소자의 플러그 제조 방법
KR20060005182A (ko) 에어 갭을 갖는 절연막 형성방법 및 이를 이용한 반도체소자의 구리 금속배선 형성방법
KR20040029868A (ko) 반도체 소자 제조 방법
KR20020054641A (ko) 반도체소자의 제조방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application