JP2001102452A - 半導体基層の表面上に銅デュアルダマシン構造体を形成する方法 - Google Patents

半導体基層の表面上に銅デュアルダマシン構造体を形成する方法

Info

Publication number
JP2001102452A
JP2001102452A JP2000245826A JP2000245826A JP2001102452A JP 2001102452 A JP2001102452 A JP 2001102452A JP 2000245826 A JP2000245826 A JP 2000245826A JP 2000245826 A JP2000245826 A JP 2000245826A JP 2001102452 A JP2001102452 A JP 2001102452A
Authority
JP
Japan
Prior art keywords
layer
copper
dual damascene
spin
damascene structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000245826A
Other languages
English (en)
Inventor
Paul Kwok Keung Ho
ポール・ウォク・キュン・ホー
Mei Sheng Zhou
メイ・シェン・チョウ
Subhash Gupta
サブハッシュ・ギュプタ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries Singapore Pte Ltd
Original Assignee
Chartered Semiconductor Manufacturing Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chartered Semiconductor Manufacturing Pte Ltd filed Critical Chartered Semiconductor Manufacturing Pte Ltd
Publication of JP2001102452A publication Critical patent/JP2001102452A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76874—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 （修正有） 【課題】 製造プロセス中に生ずる隣接部への拡散、表
面酸化、ディシング、エロージョンの少ない銅デュアル
ダマシン構造体の形成方法を提供する。 【解決手段】 金属間絶縁膜（ＩＭＤ）層１６を基層１
０の表面に堆積し、キャップ層１８をこの上に堆積す
る。デュアルダマシン構造体予定部（最終的に銅２６が
充填されてデュアルダマシン構造体となるトレンチ部）
を、キャップ層１８を通じて層１６内にパターン化し、
内壁を含む全面にバリア層２０に重ねて、銅種層を堆積
する。次にデュアルダマシン構造体予定部をレヂストで
充填し、トレンチ上部以外のバリア層２０及び銅種層を
キャップ層１８まで除去平坦化する。レヂストをデュア
ルダマシン構造体予定部から除去し、銅２６を無電解メ
ッキ法により充填し、余剰な銅はタッチ・アップＣＭＰ
法を使用して除去する。最後にライナー又は酸化／拡散
保護層３０をデュアルダマシン構造体及びその周囲領域
の上に堆積する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、集積回路デバイス
の製造、より具体的には、銅デュアル・ダマシン構造体
の銅表面におけるディッシング(dishing)及びエロージ
ョン(erosion)効果を少なくする方法に関する。
【０００２】
【従来の技術】半導体集積回路の製造において、構造体
内の多数の異なるレベルにあり且つ色々なレベルの配線
を接点又はビア開口部と相互に接続する、相互接続金属
線構造体を形成することは一般的な方法である。第一の
レベル、すなわち最下位レベルの相互接続線は、典型的
に、その工程の最初のステップとして形成され、その後
に、第二のレベル、すなわちその上方レベルの相互接続
線が第一のレベルの上に堆積される。この第一のレベル
の相互接続線は、典型的に、半導体基層内の活性領域と
接触しているが、かかる接触にのみ限定されるものでは
ない。第一のレベルの相互接続部は、例えば、より大き
いマルチチップ構造体の一部を形成するその他のデバイ
スまで伸長する導体と接触するようにすることもでき
る。２つのレベルの金属線は、金属にて充填される２つ
の層の間にて複数の開口部により接続され、この２つの
層の間における複数の開口部は一列に並び且つ１つ又は
２つのレベルの金属線における接点に適合する。
【０００３】
【発明が解決しようとする課題】多数レベルの配線を形
成するために従来から使用されている技術は、最初に、
第一の面内にて相互接続レベルの金属を形成し、その後
に、第二の面内にて相互接続線の上方レベルを形成する
技術を適用する。この構造体は、典型的に、能動的なデ
バイスが形成された半導体基層の表面で開始する。これ
らの能動的なデバイスは、バイポーラトランジスタ、Ｍ
ＯＳＦＥＴデバイス、ドープ領域を含むことができ、こ
のドープ領域は、デバイスの外周におけるＩ／Ｏ端子と
相互接続するための措置を講ずることができる一方に
て、デバイスのその他の領域と相互接続することができ
る。第一面の相互接続線のパターンが形成される面は、
また、基層の表面上に堆積された絶縁層とすることもで
きる、又は、酸化物層を最初に基層の表面上に形成する
ことができる。相互接続線のパターンを形成しなければ
ならない層を画成した後、相互接続パターン自体を画成
しなければならない。このことは、従来のフォトリソグ
ラフィ技術を使用して行われ、これにより、基層内にて
接触することを要する接触点の上方に（その層内におい
て）開口部が形成される。これらの開口部は、一度び形
成されたならば、金属の接着（開口部の側壁に対する）
を向上させるための材料層、すなわち接着剤層と、又
は、その後の加工ステップにて、材料が基層内に且つ基
層外に拡散するのを防止することができるバリア層によ
って内側に覆われる。バリア層として、Ｔｉ／Ｔｉｎ：
Ｗ（チタン／窒化チタン：タングステン）、チタン−タ
ングステン／チタン又はチタン−窒化タングステン／チ
タン又は窒化チタン又は窒化チタン／チタン、窒化シリ
コン（Ｓｉ3Ｎ4）、タングステン、タンタル、ニオビウ
ム、モリブデンのような多岐に亙る材料を使用すること
ができる。第一のレベルの相互接続線を形成する最後の
相は、特定の用途及び線幅、開口部のアスペクト比、堆
積した金属の表面の必要な平坦度等のようなパラメータ
により課される条件及び制限に対応して、典型的に、ア
ルミニウム、タングステン又は銅である、金属にて、形
成された開口部を充填することである。
【０００４】金属上の上方層内に線を形成するこの過程
は、第一の相互接続線の層について、上述したのと実質
的に同一の方法にて繰り返すことができる。相互接続レ
ベルの線の連続層を形成する過程は、多くの場合、問題
点及び制約を生じる傾向がある。銅は、最近、その低抵
抗率、エレクトロマイゲーションに対する抵抗性が大き
いこと、及びストレス・ボイドに対する抵抗性が大きい
ため、金属ワイヤーを使用する場合により多くの用途を
見出した。しかしながら、銅は、二酸化シリコン及び酸
素含有ポリマーのような一般的な絶縁性材料に対して高
い拡散率を呈するという不利益な点を有する。その結
果、例えば、ポリイミドを高温にて加工する間、銅がポ
リイミド内に拡散するため、銅がポリイミド内の酸素と
結びつくことにより、銅及びポリイミドが著しくエロー
ジョンすることになる。そのエロージョンの結果、接着
性、層間剥離、ボイドが生じ、最終的に、構成要素が破
滅的に機能しなくなる。相互接続に使用される銅は、二
酸化シリコン内に拡散し、導電性をおびるようになる一
方、また、二酸化シリコン層の絶縁強度を低下させるこ
とにもなる。このため、銅の拡散バリアがしばしば必要
となる。窒化シリコンは、銅に対する拡散バリアとして
使用されることがしばしばである。しかしながら、窒化
シリコンは、二酸化シリコンと比べて、大きい誘電率を
有し、これにより、銅相互接続線を封入するとき窒化シ
リコンの使用を制限することになる。
【０００５】更に、銅は、ＲＩＥ（反応性イオンエッチ
ング）により加工することが極めて難しいことのため、
配線材料として銅が使用される場合、化学機械的研磨法
（ＣＭＰ方法）を使用する必要がある。埋め込んだ配線
の形成方法に従って、引掻き傷を付けることなく高速度
にて銅を研磨するためには、研磨スラリー中に含まれ
る、銅エッチングのための、構成要素の量を増すことに
より、銅のエッチング速度を速くしなければならない。
構成要素を多量に使用するならば、エッチングは、等方
性的に生ずる。その結果、埋め込んだ銅はエッチングし
て失われ、配線にディッシングを生じさせる。銅を使用
して相互接続線を形成するとき、化学的エッチング法を
使用して配線をパターン化する方法によらないものを使
用することが望ましい。その理由は、銅のエッチングは
極めて難しく且つ極く最近にやっと更に研究されたばか
りの方法であるからである。相互接続線用の金属として
銅を使用することは、銅が酸化し易いということで更に
妨げられる。銅を色々な線の形状にパターン化しようと
するとき、従来のフォトレジスト加工法は使用できな
い。それは、酸素プラズマのような極めて高い酸化環境
内にて加熱し、これにより、フォトレジストを容易に除
去し易い灰に変えることで、フォトレジストを工程の終
了時に除去しなければならないからである。
【０００６】金属相互接続部を形成するときに広く使用
されている２つのアプローチは、ダマシン及びデュアル
ダマシン構造体を使用することである。ダマシン法の適
用は幅広い支持を得ており、最も顕著には、銅を被覆す
るときに益々、広く採用されつつある。その理由は、極
めて小型の半ミクロン以下の超大規模集積デバイス内に
ダマシンプラグが深く貫入している場合、銅のドライエ
ッチングが困難であるからである。最近の適用例は、最
も顕著に、ＣＭＯＳの６層の銅金属デバイスを製造する
とき、導電性の金属線として銅を成功裡に使用してい
る。
【０００７】ダマシン構造体を形成するときは、最初
に、金属プラグが表面に形成される。この表面は、殆ん
どの場合、半導体基層の表面である。層内絶縁膜（ＩＬ
Ｄ）層は、金属線のトレンチが形成される（例えば、反
応型イオンエッチング技術を使用して）表面の上に堆積
される（例えば、絶縁材としてＳｉＯ2を使用するプラ
ズマ促進ＣＶＤ技術を使用して）。
【０００８】トレンチは、金属プラグの上方に位置し、
金属にて充填される（例えば、ＣＶＤ法又はメタルフロ
ー法の何れかを使用して）。この金属をＩＬＤ層の上面
に平坦化するならば、ダマシン構造体が完成する。幾つ
かの早期のダマシン構造体にあっては、平坦化方法用の
反応性イオンエッチング（ＲＩＥ）を使用して製造して
いたが、今日、化学機械式研磨（ＣＭＰ）による平坦化
法が専ら使用されている。
【０００９】ダマシン法の応用例は、デュアルダマシン
法であり、この場合、二酸化シリコンのような絶縁性材
料が導電線及びビアに対する数千個もの開口部を備えた
パターンとして形成され、これらのビアは、同時に金属
にて充填される。ダマシンは、溝が絶縁層に形成されて
金属にて充填されることにより、導電線を形成する、相
互接続製造方法である。デュアルダマシンは、ここにお
いて、単一のダマシンの溝を形成することに加えて、導
電性の複数のビア開口部も形成される多数レベルの相互
接続法である。デュアルダマシン方法の１つは、３回の
連続的な堆積により形成され、このため、中央層がエッ
チング停止層として機能する。このエッチング停止層
は、ＳｉＮとし、この３層の形態の上部層及び底部層
は、ＳｉＯ2とすることができる。この絶縁性の３層
は、最初に、ビアをレジストパターン化して、３つの絶
縁層を貫通してエッチングすることによりビアを形成す
ることを許容する。次に、導電性パターンを上部絶縁層
に形成し、これにより、ＳｉＮの中央層が導電性パター
ンのエッチングに対する停止層を形成する。基層の表面
に形成された３つの絶縁層を更に使用する別のアプロー
チは、最初に、導電性上部層の導電線に対するパターン
を形成し、これにより、ＳｉＮ層が再度、エッチング停
止層として機能する。次に、ビアパターンを導電線のパ
ターンと整合させてＳｉＮのエッチング停止層及び第一
の絶縁層を通じてビアをエッチングすることによりビア
を形成することができる。更に別のアプローチは、３つ
の絶縁層を、最初に、ＳｉＯ2の第一の層を堆積し、次
に、ＳｉＮのエッチング停止層を堆積するという、２つ
のステップにて堆積する。この時点にて、ビア・パター
ンを露出させ且つエッチングすることができる。次に、
ＳｉＯ2の上部絶縁層を堆積する。次に、導電線をパタ
ーン化してエッチングする。ＳｉＮ層は、ビア開口部が
既に、エッチングされている場合を除いて、エッチング
を停止させる。
【００１０】デュアルダマシンは、導電性溝及びビアの
双方を同時に、金属にて充填することを許容し、これに
より、加工ステップを不要にする点において、シングル
ダマシンに優る改良である。デュアルダマシン構造体を
形成するときに出会う問題点の幾つかは、相互接続パタ
ーンをエッチングする過程の間、膜が不均一に堆積され
るために相互接続通路の深さを制御すること、及び各エ
ッチング速度を正確に制御することが難しいことに関す
る。その結果、相互接続線のプロファイルは、ウェハの
全体に亙って均一とならず、ウェハの中央部にてより深
い線プロファイルとなり、また、ウェハの周縁に向けて
より浅い線プロファイルとなる。より小型のデバイスの
場合、小さいアスペクト比を有する機能穴が必要とさ
れ、このため、これらの穴をスパッタリングにて充填す
ることが極めて困難である。典型的に、相互接続線につ
いて使用される、アルミニウム、銅、金及び銀のような
金属は、ＣＶＤ（化学的気相成長）技術がより深い貫入
深さを可能にするものの、このＣＶＤ技術を使用して容
易に堆積することはできない。その堆積のために、ＣＶ
Ｄを使用することのできる、ポリシリコン及びタングス
テンのような材料の場合、これらの材料は、アルミニウ
ム、銅、金及び銀に比べてより高い抵抗率を示す。
【００１１】金属として銅が使用され、また、Ｔａ及び
／又はＴａ化合物がバリア層として使用される、デュア
ルダマシン構造体の場合、大きなトレンチの表面の上述
したディッシング及び小さい構造体の表面にて生ずるエ
ロージョンは、銅表面のＣＭＰを行った後、銅とＴａ系
材料との間の研磨速度の著しい差のため、極めて顕著と
なる。Ｔａ系材料は、その硬く且つ化学的に不活性な性
質のため、化学機械式研磨を行うときの速度が低速であ
る一方、銅は、その柔軟な性質のため、化学機械式研磨
を行うときの速度が高速である。このため、銅及びＴａ
系材料が互いに近接して且つ同一の研磨工程の一部とし
て研磨される場合、これらの２つの材料の表面は、等し
くない仕方にて影響を受け又は研磨され、このため、研
磨した銅表面にディッシング及びエロージョンが生ずる
ことになる。
【００１２】本発明は、研磨した銅表面における上述の
ディッシング及びエロージョンを少なくし、これによ
り、大きいデバイス及び小さいデバイスの機能部分の銅
トレンチの平坦度及び均一さを向上させる方法を提供す
るものである。
【００１３】
【課題を解決するための手段】本発明は、金属間絶縁膜
（ＩＭＤ）の表面上に且つデュアルダマシン開口部の内
部に銅種層を形成することと、デュアルダマシン開口部
を塗布シリコン酸化膜材料（ＳＯＧ）のようなスピン・
オン・マテリアル（溶媒に溶かした材料を回転する基板
上に流して塗布する、塗布法に使用される、絶縁膜材
料）にて充填することと、ＩＭＤ上方の種層をエッチン
グすることと、スピン・オン・マテリアルを除去するこ
とと、デュアルダマシン開口部内に銅を無電解メッキす
ることによりデュアルダマシン構造体を完成させること
とから成る方法を教示するものである。本発明の一部と
して、バリア層及びキャップ層を堆積することも記述さ
れている。
【００１４】米国特許第５，６７４，７８７号（ザー
（Ｚｈａｏ）及びその他の者）には、ダマシン相互接続
用の選択的な無電解Ｃｕが記載されている。米国特許第
５，１８３，７９５号（チン（Ｔｉｎｇ）及びその他の
者）には、種層を持ち上げるためにＰＲを使用する選択
的な無電解法が記載されている。
【００１５】米国特許第５，７０５，４３０号（アバン
ジーノ（Ａｖａｎｚｉｎｏ）及びその他の者）には、犠
牲ビア充填を行うデュアルダマシン法が記載されてい
る。米国特許第５，８１７，５７２号（チャン（Ｃｈｉ
ａｎｇ）及びその他の者）には、デュアルダマシン法が
記載されている。
【００１６】米国特許第５，６８６，３３７号（コー
（Ｋｏｈ）及びその他の者）には、ＳＯＧ充填法及びエ
ッチングにより形成された下電極が記載されている。本
発明の主要な目的は、デュアルダマシン構造体の銅表面
におけるディッシング及びエロージョンを少なくするこ
とである。
【００１７】本発明の別の目的は、デュアルダマシン構
造体の銅表面の全体的な平坦度及び均一性を向上させる
ことである。本発明の目的に従って、デュアルダマシン
構造体を形成する新規な方法が提供される。最初に、Ｉ
ＭＤ層を基層の表面の上に堆積（形成）する。キャップ
層をこのＩＭＤ層の上に堆積（形成）し、次に、デュア
ルダマシン構造体（ビア及びトレンチ開口部を有する）
を、キャップ層を貫通してＩＭＤ層内をパターン化す
る。タンタル又はタングステン或いはチタン系のバリア
層をデュアルダマシン構造体及びキャップ層の表面の上
に堆積（形成）し、更に、銅種層をバリア層の上に堆積
（形成）する。次に、デュアルダマシン構造体をスピン
・オン・マテリアル（溶媒に溶かした材料を回転する基
板上に流して塗布する、塗布法に使用される、絶縁膜材
料）で充填する。このスピン・オン・マテリアルは、完
全に又は部分的に硬化させることができる。タンタル又
はタングステン或いはチタン系バリア層及び銅種層をＩ
ＭＤ層上から除去する。キャップ層は、ＩＭＤ層上から
部分的に除去するか又は所定の位置に残すことができ
る。後者の工程中、スピン・オン・マテリアルがデュア
ルダマシン構造体のビア及びトレンチ開口部内の所定位
置に残り、これにより、後者の工程中（ＩＭＤの表面の
上方から銅種及びＴａ又はＷ或いはＴｉ系バリア層を除
去すること）の間、これらの開口部の内面を保護する。
次に、スピン・オン・マテリアルを除去し、選択的な無
電解メッキにより銅層を堆積（形成）させる。依然とし
て（少なくとも部分的に）ＩＭＤの表面の上方に存在す
るキャップ層は、銅を選択的に無電解メッキする間、銅
溶液で汚染しないようにＩＭＤ絶縁膜を保護する。余剰
な銅は、タッチ・アップ・化学機械的研磨（ＣＭＰ）に
よりＩＭＤの表面上から除去する。銅を堆積（形成）さ
せた後の、ＩＭＤキャップの表面に位置するキャップ層
は所望であるならば除去することができる。この工程の
最後のステップとして、ライナー又は酸化／拡散保護層
がデュアルダマシン構造体の上に且つその周囲の領域の
上に堆積（形成）させる。
【００１８】
【発明の実施の形態】次に、特に図１を参照すると、金
属間絶縁膜（ＩＭＤ）の層１６が堆積（形成）された金
属表面１０の断面図が図示されている。キャップ層１８
はＩＭＤの層１６の上に堆積（形成）されている。
【００１９】キャップ層はエッチング又はＣＭＰの何れ
かによりＩＭＤの表面から容易に除去可能であるとの理
解に基づいて、キャップ層に対する条件は、典型的な銅
バリア層に対する条件と実質的に同一である。更なる一
つの条件は、キャップ層を例えば、約１００オングスト
ローム（Å）乃至３０００オングストローム（Å）のよ
うな十分な厚さにて堆積し、この層がその後の加工ステ
ップの間、ＩＭＤの表面を保護するというその基本的な
機能を果たし得るようにすることである。バリア層及び
銅種層の機能は、上記に強調した通りである。すなわ
ち、銅種層は銅の選択的な無電解メッキを促進する働き
をする一方、バリア層は、その後の加工ステップの間、
デュアルダマシン構造体とその隣接する領域との間にて
材料が拡散するのを防止する。
【００２０】図２には、キャップ層１８を貫通して金属
間絶縁膜（ＩＭＤ）の層１６内に形成されたデュアルダ
マシン構造体の断面図が図示されている。このデュアル
ダマシン構造体は、その下方の金属層１０に直接、接触
するビア部分１２と、このビア構造体１２の上方に位置
する相互接続線（又はトレンチ）部分１４とから成って
いる。
【００２１】次の図面、すなわち、図３及び図４は、ス
ピン・オン・マテリアル（溶媒に溶かした材料を回転す
る基板上に流して塗布する、塗布法に使用される、絶縁
膜材料）がレジストである場合に関し、一方、図５及び
図６は、スピン・オン・マテリアルが塗布シリコン酸化
膜材料（ＳＯＧ）又はポリイミドである場合に関するも
のであることを認識すべきである。
【００２２】図３には、バリア層２０を堆積（形成）し
た後のデュアルダマシン構造体の断面図が図示されてい
る。バリア層２０には、該バリア層を覆うように銅種層
２２が既に堆積（形成）されている。次に、レジストか
ら成るスピン・オン・マテリアル２４を銅種層２２の上
に堆積（形成）させる。
【００２３】バリア層２０は、デュアルダマシンの側壁
上に且つＩＭＤの層１６ｖの上方にてキャップ層１８の
表面上に堆積（形成）し、バリア層２０は、タンタル又
はタングステン或いはチタン系の材料を含んでいる。
【００２４】銅種層２２は、バリア層２０の上に堆積
（形成）する。デュアルダマシン構造体の完全なプロフ
ァイルすなわちビア部分１２（図２）及び相互接続線部
分１４（図２）を充填するためスピン・オン・マテリア
ル２４としてレジストが使用される。その他のスピン・
オン・マテリアルは、塗布シリコン酸化膜材料（ＳＯ
Ｇ）又はポリイミドとすることができる。これら後者の
２つのスピン・オン・マテリアルは、以下に図５及び図
６に関して説明する。スピン・オン・マテリアルは、そ
の後の加工の間、部分的に又は完全に硬化させることが
できる。スピン・オン・マテリアルの機能は、その後の
加工ステップの間、デュアルダマシン構造体の内面を保
護することである。
【００２５】図３及び図４には、スピン・オン・マテリ
アル２４がレジストであるならば、銅種層２２の上及び
ＩＭＤ層（デュアルダマシン開口部を取り巻く）上にあ
る余剰なスピン・オン・マテリアル２４は、プラズマド
ライエッチングによりエッチング除去される。プラズマ
は、Ｏ2又はＨ2系とすることができる。この後、銅種層
２２及びバリア層２０は、キャップ層１８内に及ぶエッ
チング状態で等方性ドライエッチング（Ｃｌ又はＦ系プ
ラズマを使用する）により除去することができる。レジ
ストはドライエッチングに対して高い抵抗性を有するた
め、レジスト２４は、下方の銅種層２２を保護する。他
の方法は、デュアルダマシン構造体の上に存在するレジ
ストの多くをエッチングすることなく、ＨＦがタンタル
／タングステン／チタンバリア層２０を選択的にエッチ
ングする一方で、ＤＭＳＯ（ジメチルスルホキシド）／
ＣＣｌ4又はＨＦ／ＣＨ3ＣＯＯＨを使用して銅種層２２
を選択的に湿式エッチングすることである。
【００２６】図５及び図６は、スピン・オン・マテリア
ルが塗布シリコン膜材料（ＳＯＧ）及びポリイミドであ
る場合の用途に関するものである。この場合、ＩＭＤ層
１６上の余剰なスピン・オン・マテリアル２４、銅種層
２２及びバリア層２０は、ＣＭＰ法を使用して除去す
る。ＣＭＰ法は、キャップ層１８内に及ぶ研磨をした後
に停止させることができる。研磨工程の前、構造体は、
図５に図示するような状態であり、研磨工程が完了した
後、構造体は図６に示すような状態となる。図６には、
キャップ層１８上のタンタル又はタングステン或いはチ
タンバリア層２０（図５）、銅種層２２（図５）及びＳ
ＯＧ又はポリイミド系スピン・オン・マテリアル２４
（図５）が除去された後のデュアルダマシン構造体の断
面図が図示されている。
【００２７】この時点にて、キャップ層１８上から銅種
層及びバリア層を除去する間、図６のスピン・オン・マ
テリアル２４は、デュアルダマシン構造体の開口部の内
部の所定位置に留まることを認識することが重要であ
る。このようにして、スピン・オン・マテリアル２４は
デュアルダマシン構造体内にて銅種層２２を保護し、こ
の種層２２を実質的に所定位置に残す。銅種層２２、バ
リア層２０及びスピン・オン・マテリアル２４がキャッ
プ層１８の表面から除去された後、スピン・オン・マテ
リアル２４は、別個の加工ステップとして開口部の内部
から除去する。
【００２８】銅種層、バリア層及びスピン・オン・マテ
リアルを除去する上述した加工ステップは、以下の表を
使用してまとめてある。欄＃１は、使用されるスピン・
オン・マテリアルを示し、欄＃２は、余剰なスピン・オ
ン・マテリアル、銅種層及びバリア層を選択的に除去す
るために使用される方法を示す一方、欄＃３は、スピン
・オン・マテリアルをデュアルダマシン構造体の開口部
から最終的に除去するために使用される方法を示す。
【００２９】レジストスピン・オン・マテリアル（番号
１）で表示）に対する欄＃２の第一の項目（横列）は、
銅種層上の余剰なスピン・オン・マテリアルの除去に関
し、レジストスピン・オン・マテリアルに対する欄＃２
の第二の項目（番号２）で表示）は、銅種層及びバリア
層の除去に関するものである。
【００３０】 欄＃１ 欄＃２ 欄＃３ １）レジスト １）ドライエッチ（Ｏ2／Ｎ2 ドライエッチ（Ｈ2／Ｎ2） 又はＨ2／Ｎ2） ドライエッチ（Ｈ2／Ｎ2） ２）ドライエッチ（Ｃｌ又はＦ）又は ウエットエッチ（ＤＭＳＯ ／ＣＣｌ4又はＨＦ／ ＣＨ3ＣＯＯＨ） ２）ＳＯＧ ＣＭＰ ＨＦ／ＤＨＦ／ＢＯＥ ３）ポリイミド ＣＭＰ ドライエッチ（Ｈ2／Ｎ2） 更なる実施例として、デュアルダマシン構造体の上方に
てレジストスピン・オン・マテリアルを除去するための
加工状態が図示されている。この工程は、ドライエッチ
ングであり（上記の表に掲げたように）、温度は、約１
５０°Ｃ乃至３００°Ｃの範囲にあり、使用したエッチ
ング剤は、上記の表に掲げたものであり、流量は、約５
０乃至１００００ｍトルの圧力範囲のとき、約１０乃至
３０００ＳＣＣＭである一方、除去工程の時間は、約１
乃至５分である。
【００３１】デュアルダマシン構造体の開口部からスピ
ン・オン・マテリアルを除去するための加工条件は次の
通りである。工程は、レジスト及びポリイミドを除去す
るためドライエッチングであり（上記の表に掲げるよう
に）、温度は、約１５０°Ｃ乃至３００°Ｃの範囲内に
あり、使用したエッチング剤は、上記の表に、Ｈ2とし
て表示しており、流量は、約１０乃至３０００ＳＣＣＭ
の範囲、圧力は、約５０乃至１００００ｍトルの範囲で
ある一方、除去工程の時間は、約１秒乃至５分の範囲で
ある。
【００３２】工程のこの時点にて、すなわち、デュアル
ダマシン構造体が銅にて充填される直前に、キャップ層
１８は、未だ（少なくとも部分的に）ＩＭＤ層上に位置
している。キャップ層１８がＩＭＤ層上に存在すること
は、デュアルダマシン構造体を銅にて充填するその後の
加工ステップの間、ＩＭＤを保護することになる。
【００３３】図７には、デュアルダマシン構造体に対す
る開口部内にて銅の層２６を選択的に無電解メッキさせ
た後のデュアルダマシン構造体の断面図が図示されてい
る。本発明にとって重要なことは、銅層を選択的に無電
解メッキさせるこの加工ステップ中、キャップ層１８
は、所定の位置にあり、これにより、メッキ処理工程
中、ＩＭＤの表面が銅溶液にて汚染されないように保護
することである。
【００３４】デュアルダマシン構造体を銅にて充填する
工程は、無電解メッキ法である。この方法を使用する場
合、ブランケット銅膜が形成されるため、この用途に電
解メッキ法を使用することはできない。また、この方法
は、未だ広く採用されるに至っていないが、銅を堆積
（形成）する工程用に選択的なＣＶＤ（化学的気相成
長）法を使用することもできる。デュアルダマシン内へ
の銅の選択的な無電解メッキ法を使用するならば、銅プ
ラグがフィールド・エリア表面の上方にて伸長する間、
デュアルダマシン開口部を取り巻くＩＭＤの上方の領域
内に銅は全く堆積しない。図７を参照。タッチ・アップ
ＣＭＰ法を適用するだけで、表面の全体が平坦化され、
その結果、図８に図示するような構造体となる。このよ
うにして、ディッシング又はエロージョンは解消され
る。電流を伝導する連続的な銅種層は全く存在しないた
め、この場合、電解メッキ法は使用できない。
【００３５】図８には、タッチ・アップ・化学機械的研
磨（ＣＭＰ）法により、キャップ層１８の表面の上方か
らデュアルダマシン構造体の上面レベルまでの下方に至
る余剰な銅が除去された後の断面図が図示されている。
【００３６】図９には、ライナー及び／又は酸化銅／拡
散バリア層として機能する層３０を堆積することにより
本発明のデュアルダマシン構造体を完成させる状態が図
示されている。この層３０はキャップ層１８の上に堆積
されており、この層３０は、その下方の構造体に対する
最終的な保護層として機能する。ライナーとして機能す
る層３０は、Ｓｉ3Ｎ4を含むことができる。層３０は、
典型的に、基層の全面に亙って堆積される。図９に示し
た断面は、キャップ層を下げて（部分的な除去によ
り）、デュアルダマシン構造体の銅表面２６よりも下方
になる適用例を示す。このようにして、層３０は、銅２
６の表面を覆い且つキャップ層１８の上方に位置する。
【００３７】本発明の顕著な特徴は次の通りである。ス
ピン・オン・マテリアルは、キャップ層から該スピン・
オン・マテリアル、銅積層及びバリア層を除去する間、
デュアルダマシン構造体の開口部内に留まっており、こ
れにより、デュアルダマシン構造体内の銅種層を保護す
ること；キャップ層をＩＭＤの上に形成し、これによ
り、選択的な無電解銅堆積の間、ＩＭＤを銅の汚染から
保護すること；余剰な銅を除去した後に、キャップ層を
除去することができ、又はキャップ層は、その下方のＩ
ＭＤの更なる保護として所定位置に留まることができる
こと；キャップ層が酸化／拡散バリアとして機能し得る
こと；典型的に、ディッシング及びエロージョンは、バ
リア金属の研磨速度と比較して、銅の研磨速度が高速で
あることに起因する。銅プラグがフィールド・エリアの
上方にある、図７に図示した構造体の場合、ディッシン
グ及びエロージョンは生じない。
【００３８】本発明は、その特定の実施の形態に関して
説明し且つ図示したが、これは、本発明をこれら図示し
た実施の形態にのみ限定することを意図するものではな
い。当業者は、本発明の精神から逸脱せずに、変形例及
び改変例を具体化することができることが認識されよ
う。このため、特許請求の範囲及びその均等例の範囲に
属する、かかる全ての変形例及び改変例を本発明の範囲
に包含することを意図するものである。
【図面の簡単な説明】
【図１】ＩＭＤ層及びキャップ層が金属層の上に堆積さ
れた金属表面の断面図である。
【図２】キャップ層及びＩＭＤ層に形成されたデュアル
ダマシン構造体の断面図である。
【図３】デュアルダマシンプロファイル及びそれを取り
巻くキャップ層の上にバリア層、銅種層及びレジストス
ピン・オン・マテリアルを堆積した後の断面図である。
【図４】余剰なレジストスピン・オン・マテリアルを除
去した後の図３ａの断面図である。
【図５】デュアルダマシンプロファイル及びそれを取り
巻くキャップ層上にバリア層、銅種層及びＳＯＧ又はポ
リイミドスピン・オン・マテリアルを堆積した後の断面
図である。
【図６】取り巻くキャップ層（ＩＭＤの上方）の上方か
らバリア層、銅種層及びスピン・オン・マテリアルを除
去した後の図５の断面図である。
【図７】デュアルダマシン構造体の上に銅を選択的に無
電解メッキした後のデュアルダマシン構造体の断面図で
ある。
【図８】取り巻くキャップ層の表面からタッチ・アップ
ＣＭＰ法により余剰な銅を除去した後の断面図である。
【図９】酸化／拡散保護層を最終的に堆積した後の断面
図である。
【符号の説明】
１０ 金属表面 １２ ビア部分／ビ
ア構造体 １４ トレンチ部分 １６ 金属間絶縁膜
（ＩＭＤ） １８ キャップ層 ２０ バリア層 ２２ 銅種層 ２４ スピン・オン
・マテリアル ２６ 銅表面 ３０ ライナー及び／又は酸化銅／拡散バリア層として
機能する層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 メイ・シェン・チョウ シンガポール国 129791 クレメンティ・ ロード 109，ナンバー 08−03，ブロッ ク イー (72)発明者 サブハッシュ・ギュプタ シンガポール国 259805 バルモラル・ロ ード 21，ナンバー 05−04

Claims (13)

    【特許請求の範囲】
  1. 【請求項１】 半導体基層の表面上に銅デュアルダマシ
    ン構造体を形成する方法において、 金属接点を含む表面を有する半導体基層を提供するステ
    ップと、 前記基層の表面上に、デュアルダマシン構造体用の開口
    部を形成し、該開口部が、キャップ層が堆積された金属
    間絶縁膜（ＩＭＤ）の層内に形成されるようにするステ
    ップと、 前記開口部内及び該開口部を取り囲む周囲領域の表面上
    に拡散バリア層を堆積するステップと、 銅種層を前記拡散バリア層上に堆積するステップと、 スピン・オン・マテリアル層を前記銅種層上に堆積する
    ステップと、 前記スピン・オン・マテリアルを前記開口部上及び前記
    周囲領域の表面上から除去し、これにより、前記スピン
    ・オン・マテリアルを前記デュアルダマシン構造体の開
    口部内の所定位置に残すステップと、 前記銅種層を前記周囲領域の表面上から除去するステッ
    プと、 前記バリア層を前記周囲領域の表面上から除去するステ
    ップと、 前記スピン・オン・マテリアルを前記デュアルダマシン
    構造体の前記開口部から除去するステップと、 銅層を、前記デュアルダマシン構造体上に、選択的に無
    電解メッキするステップと、 余剰の銅をタッチ・アップ・化学機械的研磨（ＣＭＰ）
    によりデュアルダマシン開口部上から除去するステップ
    と、 前記デュアルダマシン構造体及びその周囲領域の表面上
    に酸化／拡散保護層を堆積するステップとを備える、銅
    デュアルダマシン構造体を形成する方法。
  2. 【請求項２】 デュアルダマシン構造体用の開口部を形
    成し、該構造体がビアすなわち底部部分と導電線部分す
    なわち前記ビア部分の上方部分とを含み、前記基層の表
    面における前記金属接点に合わさり且つ該金属接点と係
    合するようにする、請求項１の方法において、 前記基層の表面上にＳｉＮの第一の停止層を形成し、該
    第一の停止層がビア開口部に対するエッチングストッパ
    として機能するようにするステップと、 第一の絶縁膜層を前記第一の停止層の頂部に堆積して、
    ＳｉＯ2を含む金属間線絶縁膜の層を形成し、また、前
    記第一の絶縁膜層がビア絶縁材として機能するようにす
    るステップと、 第二のＰＥ−ＣＶＤ ＳｉＮの停止層を、前記第一の絶
    縁膜層の頂部に堆積して、前記ＳｉＮ層が、前記デュア
    ルダマシン構造体の前記導電線部分に対する第二のエッ
    チング停止層として機能するようにするステップと、 第二の絶縁膜の層を前記第二のＳｉＮ停止層の頂部に堆
    積し、前記第二の絶縁膜の層が相互接続線の絶縁材とし
    て機能するようにするステップと、 キャップ層を前記第二の絶縁膜層上に堆積するステップ
    と、 前記キャップ層を通じてパターン化し且つエッチング
    し、前記第二の絶縁膜の層を通じて更にエッチングし、
    前記第二のＳｉＮの停止層を通じて更にエッチングし、
    前記第一の絶縁膜の層を通じて更にエッチングして、前
    記第一の絶縁膜層にビアパターンを形成するステップ
    と、 前記第一の停止層を前記ビアパターンの底部から除去
    し、これにより、ビアを形成するステップと、 前記キャップ層をパターン化及びエッチングし、前記第
    二の絶縁膜の層を通じて更にエッチングし、前記第二の
    ＳｉＮの停止層をエッチング停止層として使用し、これ
    により、導電線のパターンを形成するステップとを備え
    る、方法。
  3. 【請求項３】 請求項１の方法において、前記拡散バリ
    ア層が、Ｔａ、Ｗ、Ｔｉ及びその化合物から成る群から
    選択された材料を含む、方法。
  4. 【請求項４】 請求項１の方法において、前記スピン・
    オン・マテリアルが、塗布シリコン酸化膜材料（ＳＯ
    Ｇ）、レジスト、ポリイミド又はその他の任意の適当な
    材料群から選択された要素を含み、前記スピン・オン・
    マテリアルを更に部分的に、又は完全に硬化させ、これ
    により、その後の加工ステップの間、前記デュアルダマ
    シン構造体の内面を保護する、方法。
  5. 【請求項５】 前記スピン・オン・マテリアル層がレジ
    ストを含む請求項１の方法において、 前記スピン・オン・マテリアルを前記開口部の上方から
    且つ前記周囲領域の表面の上方から除去する前記ステッ
    プがＯ2又はＨ2系ドライエッチングにより行わ れ、前記銅種層の前記周囲領域の表面から除去する前記
    ステップが異方性のＣｌ又はＦ系ドライエッチングによ
    り行われ、 前記バリア層を前記周囲領域の表面上から除去する前記
    ステップが、前記キャップ層内に及ぶエッチング状態で
    異方性のＣｌ又はＦ系ドライエッチングにより行われ、 前記スピン・オン・マテリアルを前記デュアルダマシン
    構造体の前記開口部から除去する前記ステップがＨ2系
    ドライエッチングにより行われる、方法。
  6. 【請求項６】 前記スピン・オン・マテリアル層がレジ
    ストを含む請求項１の方法において、 前記スピン・オン・マテリアルを前記開口部及び前記周
    囲領域の表面上から除去する前記ステップがＯ2又はＨ2
    系ドライエッチングにより行われ、 前記銅種層を前記周囲領域の表面から除去する前記ステ
    ップがＨＦ又はＨＦ混合体により行われ、 前記バリア層の前記周囲領域の表面上から除去する前記
    ステップが、前記キャップ層内に及ぶエッチング状態で
    選択的なＤＭＳＯ／ＣＣｌ4又はＨＦ／ＣＨ3ＣＯＯＨ湿
    式エッチングにより行われ、 前記スピン・オン・マテリアルを前記デュアルダマシン
    構造体の前記開口部から除去する前記ステップがＨ2系
    ドライエッチングにより行われる、方法。
  7. 【請求項７】 前記スピン・オン・マテリアル層が塗布
    シリコン酸化膜材料（ＳＯＧ）を含む請求項１の方法に
    おいて、 前記スピン・オン・マテリアルを前記開口部及び前記周
    囲領域の表面上から除去する前記ステップが化学機械的
    研磨（ＣＭＰ）法により行われ、 前記銅種層を前記周囲領域の表面上から除去する前記ス
    テップが化学機械的研磨（ＣＭＰ）法により行われ、 前記バリア層を前記周囲領域の表面上から除去する前記
    ステップが、前記キャップ層内に及ぶエッチング状態で
    化学機械的研磨（ＣＭＰ）法により行われ、 前記スピン・オン・マテリアルを前記デュアルダマシン
    構造体の前記開口部から除去する前記ステップがＨＦ、
    ＤＨＦ又はＢＯＥ系エッチングにより行われる、方法。
  8. 【請求項８】 前記スピン・オン・マテリアル層がポリ
    イミドを含む請求項１の方法において、 前記スピン・オン・マテリアルを前記開口部及び前記周
    囲領域の表面上から除去する前記ステップが化学機械的
    研磨（ＣＭＰ）法により行われ、 前記銅種層を前記周囲領域の表面から除去する前記ステ
    ップが化学機械的研磨（ＣＭＰ）法により行われ、 前記バリア層を前記周囲領域の表面上から除去する前記
    ステップが、前記キャップ層内に及ぶエッチング状態で
    化学機械的研磨（ＣＭＰ）法により行われ、 前記スピン・オン・マテリアルを前記デュアルダマシン
    構造体の前記開口部から除去する前記ステップがＨ2系
    ドライエッチングにより行われる、方法。
  9. 【請求項９】 請求項１の方法において、銅層の前記堆
    積が選択的な無電解メッキ法により行われる、方法。
  10. 【請求項１０】 請求項１の方法において、銅層の前記
    堆積が選択的なＣＶＤ法により行われる、方法。
  11. 【請求項１１】 請求項１の方法において、前記第二の
    絶縁膜層の表面から前記余剰の材料を除去する前記ステ
    ップが、前記バリア層の表面の下方からの前記除去を続
    行し且つこれにより前記バリア層を前記第二の絶縁膜層
    の表面から平坦な方法にて部分的に除去するように更に
    延長する、方法。
  12. 【請求項１２】 請求項１の方法において、前記第二の
    絶縁膜層の表面から前記余剰な銅を除去する前記ステッ
    プがタッチ・アップ・化学機械的研磨（ＣＭＰ）法によ
    り行われる、方法。
  13. 【請求項１３】 請求項１の方法において、酸化／拡散
    保護層を前記ＩＭＤ層の表面の上へ堆積する前記ステッ
    プが、銅表面を酸化及び／又は化学的又は機械的損傷か
    ら保護することのできるＳｉ3Ｎ4又は任意の他の適当な
    材料の層を堆積することにより行われる、方法。
JP2000245826A 1999-09-07 2000-08-14 半導体基層の表面上に銅デュアルダマシン構造体を形成する方法 Pending JP2001102452A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/390,782 US6184138B1 (en) 1999-09-07 1999-09-07 Method to create a controllable and reproducible dual copper damascene structure
US09/390782 1999-09-07

Publications (1)

Publication Number Publication Date
JP2001102452A true JP2001102452A (ja) 2001-04-13

Family

ID=23543915

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000245826A Pending JP2001102452A (ja) 1999-09-07 2000-08-14 半導体基層の表面上に銅デュアルダマシン構造体を形成する方法

Country Status (4)

Country Link
US (1) US6184138B1 (ja)
EP (1) EP1083597A3 (ja)
JP (1) JP2001102452A (ja)
SG (1) SG104923A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030056913A (ko) * 2001-12-28 2003-07-04 주식회사 하이닉스반도체 반도체 소자의 구리배선 형성방법
KR100431086B1 (ko) * 2002-07-11 2004-05-12 주식회사 하이닉스반도체 반도체 소자의 구리 배선 형성 방법

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW417249B (en) * 1997-05-14 2001-01-01 Applied Materials Inc Reliability barrier integration for cu application
SG79235A1 (en) * 1998-07-16 2001-03-20 Univ Singapore Highly selective and complete interconnect metal line and via/contact hole filling by electroless plating
US7405149B1 (en) * 1998-12-21 2008-07-29 Megica Corporation Post passivation method for semiconductor chip or wafer
US6965165B2 (en) 1998-12-21 2005-11-15 Mou-Shiung Lin Top layers of metal for high performance IC's
US7381642B2 (en) 2004-09-23 2008-06-03 Megica Corporation Top layers of metal for integrated circuits
US6924226B2 (en) * 1999-10-02 2005-08-02 Uri Cohen Methods for making multiple seed layers for metallic interconnects
US6610151B1 (en) * 1999-10-02 2003-08-26 Uri Cohen Seed layers for interconnects and methods and apparatus for their fabrication
US7105434B2 (en) 1999-10-02 2006-09-12 Uri Cohen Advanced seed layery for metallic interconnects
US6329701B1 (en) * 1999-10-04 2001-12-11 Advanced Micro Devices, Inc. Semiconductor device comprising copper interconnects with reduced in-line diffusion
US6376361B1 (en) * 1999-10-18 2002-04-23 Chartered Semiconductor Manufacturing Ltd. Method to remove excess metal in the formation of damascene and dual interconnects
US6340638B1 (en) * 2000-03-31 2002-01-22 Taiwan Semiconductor Manufacturing Company, Ltd Method for forming a passivation layer on copper conductive elements
KR100404941B1 (ko) * 2000-06-20 2003-11-07 주식회사 하이닉스반도체 반도체 소자의 금속 배선 형성방법
US6352917B1 (en) * 2000-06-21 2002-03-05 Chartered Semiconductor Manufacturing Ltd. Reversed damascene process for multiple level metal interconnects
US6531777B1 (en) * 2000-06-22 2003-03-11 Advanced Micro Devices, Inc. Barrier metal integrity testing using a dual level line to line leakage testing pattern and partial CMP
US6605534B1 (en) * 2000-06-28 2003-08-12 International Business Machines Corporation Selective deposition of a conductive material
US6562715B1 (en) 2000-08-09 2003-05-13 Applied Materials, Inc. Barrier layer structure for copper metallization and method of forming the structure
US6376376B1 (en) * 2001-01-16 2002-04-23 Chartered Semiconductor Manufacturing Ltd. Method to prevent CU dishing during damascene formation
US6667217B1 (en) * 2001-03-01 2003-12-23 Taiwan Semiconductor Manufacturing Company Method of fabricating a damascene copper inductor structure using a sub-0.18 um CMOS process
US6583053B2 (en) * 2001-03-23 2003-06-24 Texas Instruments Incorporated Use of a sacrificial layer to facilitate metallization for small features
TW543093B (en) * 2001-04-12 2003-07-21 Cabot Microelectronics Corp Method of reducing in-trench smearing during polishing
US6448185B1 (en) * 2001-06-01 2002-09-10 Intel Corporation Method for making a semiconductor device that has a dual damascene interconnect
US6607976B2 (en) 2001-09-25 2003-08-19 Applied Materials, Inc. Copper interconnect barrier layer structure and formation method
US6455434B1 (en) * 2001-10-23 2002-09-24 International Business Machines Corporation Prevention of slurry build-up within wafer topography during polishing
US6916398B2 (en) * 2001-10-26 2005-07-12 Applied Materials, Inc. Gas delivery apparatus and method for atomic layer deposition
US6879051B1 (en) 2002-01-16 2005-04-12 Advanced Micro Devices, Inc. Systems and methods to determine seed layer thickness of trench sidewalls
US6531386B1 (en) 2002-02-08 2003-03-11 Chartered Semiconductor Manufacturing Ltd. Method to fabricate dish-free copper interconnects
US6833318B2 (en) * 2002-11-20 2004-12-21 United Microelectronics Corp. Gap-filling process
US7825516B2 (en) * 2002-12-11 2010-11-02 International Business Machines Corporation Formation of aligned capped metal lines and interconnections in multilevel semiconductor structures
US6975032B2 (en) 2002-12-16 2005-12-13 International Business Machines Corporation Copper recess process with application to selective capping and electroless plating
KR100515058B1 (ko) * 2003-03-31 2005-09-14 삼성전자주식회사 금속 패턴을 갖는 반도체 소자의 형성방법
JP4638140B2 (ja) * 2003-07-09 2011-02-23 マグナチップセミコンダクター有限会社 半導体素子の銅配線形成方法
JP2006303063A (ja) * 2005-04-19 2006-11-02 Elpida Memory Inc 半導体装置の製造方法
US7915735B2 (en) 2005-08-05 2011-03-29 Micron Technology, Inc. Selective metal deposition over dielectric layers
US7271086B2 (en) * 2005-09-01 2007-09-18 Micron Technology, Inc. Microfeature workpieces and methods of forming a redistribution layer on microfeature workpieces
US7662714B2 (en) * 2005-10-05 2010-02-16 Dongbu Electronics Co., Ltd. Method for forming metal line of semiconductor device
US20070080455A1 (en) * 2005-10-11 2007-04-12 International Business Machines Corporation Semiconductors and methods of making
US7763538B2 (en) * 2006-01-10 2010-07-27 Freescale Semiconductor, Inc. Dual plasma treatment barrier film to reduce low-k damage
US7863183B2 (en) * 2006-01-18 2011-01-04 International Business Machines Corporation Method for fabricating last level copper-to-C4 connection with interfacial cap structure
JP2008060532A (ja) * 2006-08-04 2008-03-13 Seiko Epson Corp 半導体装置
JP5211503B2 (ja) * 2007-02-16 2013-06-12 富士通セミコンダクター株式会社 半導体装置の製造方法
US8153528B1 (en) * 2009-11-20 2012-04-10 Integrated Photovoltaic, Inc. Surface characteristics of graphite and graphite foils
TWI459485B (zh) * 2011-01-17 2014-11-01 Xintec Inc 晶片封裝體的形成方法
US8796150B2 (en) 2011-01-24 2014-08-05 International Business Machines Corporation Bilayer trench first hardmask structure and process for reduced defectivity
US9029260B2 (en) 2011-06-16 2015-05-12 Taiwan Semiconductor Manufacturing Company, Ltd. Gap filling method for dual damascene process
CN103094189B (zh) * 2011-10-31 2015-11-25 中芯国际集成电路制造(上海)有限公司 硅通孔的形成方法
CN104465500A (zh) * 2014-11-26 2015-03-25 上海华力微电子有限公司 一种改善铜互连的方法
JP6318188B2 (ja) * 2016-03-30 2018-04-25 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
US10109525B1 (en) 2017-11-21 2018-10-23 United Microelectronics Corp. Fabrication method and structure of semiconductor device with contact and plug
KR20200029835A (ko) * 2018-09-11 2020-03-19 삼성전자주식회사 반도체 소자의 배선 형성 방법 및 이에 의한 반도체 소자의 배선

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5183795A (en) 1989-12-13 1993-02-02 Intel Corporation Fully planar metalization process
US5739579A (en) 1992-06-29 1998-04-14 Intel Corporation Method for forming interconnections for semiconductor fabrication and semiconductor device having such interconnections
US5705430A (en) 1995-06-07 1998-01-06 Advanced Micro Devices, Inc. Dual damascene with a sacrificial via fill
US5686337A (en) 1996-01-11 1997-11-11 Vanguard International Semiconductor Corporation Method for fabricating stacked capacitors in a DRAM cell
US5674787A (en) 1996-01-16 1997-10-07 Sematech, Inc. Selective electroless copper deposited interconnect plugs for ULSI applications
US5880018A (en) * 1996-10-07 1999-03-09 Motorola Inc. Method for manufacturing a low dielectric constant inter-level integrated circuit structure
US6140234A (en) * 1998-01-20 2000-10-31 International Business Machines Corporation Method to selectively fill recesses with conductive metal
US6093966A (en) * 1998-03-20 2000-07-25 Motorola, Inc. Semiconductor device with a copper barrier layer and formation thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030056913A (ko) * 2001-12-28 2003-07-04 주식회사 하이닉스반도체 반도체 소자의 구리배선 형성방법
KR100431086B1 (ko) * 2002-07-11 2004-05-12 주식회사 하이닉스반도체 반도체 소자의 구리 배선 형성 방법

Also Published As

Publication number Publication date
US6184138B1 (en) 2001-02-06
EP1083597A3 (en) 2003-06-18
SG104923A1 (en) 2004-07-30
EP1083597A2 (en) 2001-03-14

Similar Documents

Publication Publication Date Title
JP2001102452A (ja) 半導体基層の表面上に銅デュアルダマシン構造体を形成する方法
JP4266502B2 (ja) 半導体基板の表面上における銅のデュアル・ダマシン構造体の表面を処理する方法
US6849549B1 (en) Method for forming dummy structures for improved CMP and reduced capacitance
US6040243A (en) Method to form copper damascene interconnects using a reverse barrier metal scheme to eliminate copper diffusion
US6071809A (en) Methods for forming high-performing dual-damascene interconnect structures
US6114243A (en) Method to avoid copper contamination on the sidewall of a via or a dual damascene structure
US6143641A (en) Structure and method for controlling copper diffusion and for utilizing low K materials for copper interconnects in integrated circuit structures
US6372632B1 (en) Method to eliminate dishing of copper interconnects by the use of a sacrificial oxide layer
US6841466B1 (en) Method of selectively making copper using plating technology
JP3469771B2 (ja) 半導体装置およびその製造方法
US20040171256A1 (en) Mask layer and interconnect structure for dual damascene semiconductor manufacturing
US6191025B1 (en) Method of fabricating a damascene structure for copper medullization
US6214745B1 (en) Method of improving surface planarity of chemical-mechanical polishing operation by forming shallow dummy pattern
US6426558B1 (en) Metallurgy for semiconductor devices
US6156642A (en) Method of fabricating a dual damascene structure in an integrated circuit
US6284642B1 (en) Integrated method of damascene and borderless via process
US6383943B1 (en) Process for improving copper fill integrity
US7056821B2 (en) Method for manufacturing dual damascene structure with a trench formed first
US20130161798A1 (en) Graded density layer for formation of interconnect structures
KR19980063840A (ko) 매립 플러그 및 상호접속물 형성 방법
JP3274324B2 (ja) 半導体装置の製造方法
US20020127849A1 (en) Method of manufacturing dual damascene structure
KR100538380B1 (ko) 반도체 소자의 금속배선 형성방법
US7662711B2 (en) Method of forming dual damascene pattern
KR100380280B1 (ko) 반도체장치의 배선 및 배선연결부 및 그 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050209

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060927

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060929

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20061226

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20070104

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070531