DE19945939A1 - Integrierte Halbleiterschaltung mit Kondensatoren exakt vorgegebener Kapazität - Google Patents

Integrierte Halbleiterschaltung mit Kondensatoren exakt vorgegebener Kapazität

Info

Publication number
DE19945939A1
DE19945939A1 DE1999145939 DE19945939A DE19945939A1 DE 19945939 A1 DE19945939 A1 DE 19945939A1 DE 1999145939 DE1999145939 DE 1999145939 DE 19945939 A DE19945939 A DE 19945939A DE 19945939 A1 DE19945939 A1 DE 19945939A1
Authority
DE
Germany
Prior art keywords
dielectric layer
layer
conductive
filling
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE1999145939
Other languages
English (en)
Inventor
Andreas Augustin
Hans-Joachim Barth
Claus Drahl
Erwin Ruderer
Sabine Penka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE1999145939 priority Critical patent/DE19945939A1/de
Publication of DE19945939A1 publication Critical patent/DE19945939A1/de
Ceased legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0805Capacitors only

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Beschrieben wird eine integrierte Halbleiterschaltung und ein Verfahren zu deren Herstellung, wobei die integrierte Halbleiterschaltung eine erste leitfähige Schicht M1, eine erste dielektrische Schicht D1 und eine zweite leitfähige Schicht M2 aufweist, die in dieser Reihenfolge übereinander auf ein Halbleitersubstrat aufgebracht sind, wobei im Bereich einer Kondensatorfläche die erste dielektrische Schicht eine Öffnung aufweist und darin eine zweite dielektrische Schicht D2 verläuft, die dünner ist als die erste dielektrische Schicht. Die Erfindung zeichnet sich dadurch aus, daß die zweite dielektrische Schicht in der Öffnung entlang der ersten leitfähigen Schicht im Kontakt mit ihr und somit planar verläuft. Die zweite dielektrische Schicht D2 befindet sich erfindungsgemäß nicht oberhalb, sondern unterhalb der Füllung W in der Öffnung der ersten dielektrischen Schicht D1. Die Form des so gebildeten Kondensators ist somit nicht durch die obere, gekrümmte Fläche der Füllung W, sondern durch die planare Oberfläche der ersten leitfähigen Schicht M1 vorgegeben. Durch die auf diese Weise erreichte Planarität des Kondensators läßt sich seine Kapazität sehr exakt vorgeben.

Description

Die Erfindung betrifft eine integrierte Halbleiterschaltung mit einer ersten leitfähigen Schicht, einer ersten dielektri­ schen Schicht und einer zweiten leitfähigen Schicht, die in dieser Reihenfolge übereinander auf einem Halbleitersubstrat aufgebracht sind, wobei im Bereich einer Kondensatorfläche die erste dielektrische Schicht eine Öffnung aufweist und darin eine zweite dielektrische Schicht verläuft, die dünner ist als die erste dielektrische Schicht.
Die Erfindung betrifft ferner ein Verfahren zur Herstellung einer integrierten Halbleiterschaltung, bei dem eine erste leitfähige Schicht, eine erste dielektrische Schicht und eine zweite leitfähige Schicht in dieser Reihenfolge übereinander auf ein Halbleitersubstrat aufgebracht werden, und bei dem im Bereich von Kondensatorflächen die erste dielektrische Schicht wieder entfernt wird und in die so gebildeten Öffnun­ gen eine zweite dielektrische Schicht, die dünner ist als die erste dielektrische Schicht, aufgebracht wird.
Eine integrierte Halbleiterschaltung der oben beschriebenen Art ist in DE 195 33 736 A1 offenbart. Diese Halbleiterschal­ tung weist eine Mehrlagen-Metallisierung mit zwei leitfähigen Schichten auf, die zugleich die Platten eines Kondensators bilden. Das zur Isolation der leitfähigen Schichten einge­ setzte Intermetalldielektrikum dient gleichzeitig als Konden­ satordielektrikum. Im Bereich der Kondensatorgrundfläche ist die dielektrische Schicht entfernt und mit einem leitfähigen Material gefüllt, das direkt auf die untere leitfähige Schicht aufgebracht ist. An der Oberseite dieser Struktur ist eine zweite dielektrische Schicht, die dünner ist als die er­ ste, angeordnet. Bei diesem Kondensator bildet die Füllung aus dem leitfähigen Material die untere und die zweite leit­ fähige Schicht die obere Kondensatorelektrode. Die zweite, dünne dielektrische Schicht bildet das Dielektrikum dieses Kondensators. Da die dünne dielektrische Schicht konform und mit räumlich konstanter Schichtdicke abgeschieden wird, ist die Kapazität des Kondensators, die von den Elektrodenab­ stand, d. h. von der Schichtdicke abhängt, sehr genau ein­ stellbar.
Die Genauigkeit der Kapazität wird bei dieser Bauweise jedoch dadurch begrenzt, daß die in der Öffnung der ersten, dicken dielektrischen Schicht eingebrachte Füllung eine in der Regel konkave, zumindest nicht ebene, sondern gekrümmte Oberfläche besitzt. Da das zweite Dielektrikum und die zweite Metalli­ sierungsebene darauf abgeschieden werden, ist der daraus und aus der Füllung gebildete Plattenkondensator gekrümmt. Das Ausmaß der Krümmung ist zudem um so größer, je größer die Grundfläche des Kondensators, d. h. die Öffnung der ersten dielektrischen Schicht ist. Dadurch läßt sich die Kapazität des Kondensators nur mit eingeschränkter Genauigkeit vorge­ ben. Moderne integrierte Halbleiterschaltungen benötigen je­ doch häufig Kondensatoren mit einer relativen Genauigkeit der Kapazität in einer Größenordnung von etwa 100 ppm. Solche An­ forderungen lassen sich mit der oben beschriebenen Bauweise nur noch bedingt erfüllen.
Es ist daher die Aufgabe der vorliegenden Erfindung, eine Bauweise und eine Herstellungsweise für eine integrierte Halbleiterschaltung anzugeben, bei denen sich die Kapazität integrierter Kondensatoren noch exakter vorgeben läßt.
Diese Aufgabe wird hinsichtlich der integrierten Halbleiter­ schaltung dadurch gelöst, daß die zweite dielektrische Schicht in der Öffnung entlang der ersten leitfähigen Schicht im Kontakt mit ihr und somit planar verläuft. Erfindungsgemäß sind der Boden der Öffnung der dicken dielektrischen Schicht, d. h. die erste leitfähige Schicht unter ihr mit der dünnen dielektrischen Schicht bedeckt. Der mit Hilfe des dünnen Die­ lektrikums gebildeten Kondensator ist parallel, da seine Form durch die Oberfläche der ersten, d. h. unteren leitfähigen Schicht vorgegeben ist. Diese ist planar im Gegensatz zur zweiten, darüberliegenden leitfähigen Schicht, die über der dicken, mit Öffnungen versehenen ersten dielektrischen Schicht abgeschieden ist.
Eine bevorzugte Ausführungsform sieht vor, daß in der Öffnung eine Füllung aus einem leitfähigen Material in der Öffnung angeordnet ist. Mit Hilfe der Füllung können Topologien der oberen leitfähigen Schicht verringert werden.
Vorzugsweise ist vorgesehen, daß die Füllung die zweite leit­ fähige Schicht berührt und die zweite dielektrische Schicht zwischen der Füllung und der ersten leitfähigen Schicht ver­ läuft. im Gegensatz zum zitierten Stand der Technik befindet sich das die Geometrie des Kondensators bestimmende dünne Dielektrikum also nicht über, sondern unter der Füllung, wo­ bei die Planarität der darunterliegenden Metallebene eine ge­ naue Vorgabe der Kapazität ermöglicht.
Hinsichtlich des Verfahrens wird die der Erfindung zugrunde­ liegende Aufgabe dadurch gelöst, daß die zweite dielektrische Schicht im Bereich der Kondensatorflächen unmittelbar auf die erste leitfähige Schicht aufgebracht wird.
Bevorzugte Ausführungsarten sehen vor, daß eine Füllung aus einem leitfähigen Material in die Öffnung eingebracht wird und daß zuerst die zweite dielektrische Schicht auf die erste leitfähige Schicht und dann die Füllung auf die zweite die­ lektrische Schicht aufgebracht wird. Diese Reihenfolge stellt die oben erläuterte Planarität des Kondensators sicher, wo­ hingegen bei der Abscheidung des dünnen Elektrikums nach Ein­ bringen der Füllung herkömmlich ein mehr oder weniger ge­ krümmter Kondensator entsteht.
Die zweite leitfähige Schicht wird vorzugsweise leitend mit der Füllung verbunden. Dies geschieht am einfachsten dadurch, daß sie direkt auf der Füllung abgeschieden wird. Weiterhin kann die erste dielektrische Schicht vorplanarisiert und die zweite dielektrische Schicht außerhalb der Öffnung wieder entfernt werden, z. B. durch chemisch-mechanisches Polieren. Dadurch lassen sich etwaige Unebenheiten der unteren Metalli­ sierung vor dem Abscheiden weiterer Schichten ausgleichen. Zum Aufbringen auf eine planarisierte Oberfläche eignen sich mehr Materialien aufbringen als im Falle einer mit Topologie­ stufen versehenen Oberfläche.
Weiterbildungen der Erfindung sehen vor, daß gleichzeitig mit dem Entfernen der ersten dielektrischen Schicht Via-Fenster gebildet und gleichzeitig mit dem Einbringen der Füllung in die Öffnung weitere Füllungen in die Via-Fenster eingebracht werden.
Hinsichtlich der verwendeten Materialien des Kondensators ist vorzugsweise vorgesehen, daß die leitfähigen Schichten Alumi­ nium und/oder Kupfer enthaltende Metallisierungsschichten sind, das mindestens eine der dielektrischen Schichten Sili­ ziumdioxid enthält und daß die Füllung aus Wolfram besteht, Wolfram wird häufig in Via-Fenster eingebracht, so daß der Kondensator praktisch ohne Mehraufwand entsteht.
Die Erfindung wird nachsehend anhand der Fig. 1 und 2 be­ schrieben, die zwei verschiedene erfindungsgemäße Bauweisen eines Kondensators in schematischer Ansicht zeigen.
In Fig. 1 befindet sich auf der ersten, d. h. auf den zuerst auf ein Halbleitersubstrat aufgebrachten, d. h. unteren leit­ fähigen Schicht M1 eine dicke, erste dielektrische Schicht D1, die den Bereich der Grundfläche F eines Kondensators eine Öffnung aufweist. In der Öffnung verläuft eine zweite, dünne dielektrische Schicht D2, über der sich die zweite leitfähige Schicht M2 befindet. Durch die Planarität der unteren Metal­ lisierungsebene M1 ist der aus den Schichten M1, D2 und M2 gebildete Kondensator über der Grundfläche F planar.
Die in Fig. 2 dargestellte Ausführungsform unterscheidet sich von der aus Fig. 1 dadurch, daß sich auf dem dünnen Dielektrikum D2 eine Füllung W aus z. B. Wolfram innerhalb der Öffnung des dicken Dielektrikums D1 befindet. Durch die Füllung wird die durch den Kondensator verursachte Topologie, d. h. Höhenveränderung der zweiten Metallsierungsebene M2 verringert. Ferner ist erkennbar, daß die Schicht D1 außer­ halb der Öffnung des dicken Dielektrikums planarisiert und damit entfernt wurde.
Integrierte Halbleiterschaltungen mit den hier beschriebenen Kondensatoren sind vorzugsweise analoge und gemischt analo­ ge/digitale Schaltungen mit hoher spezifischer Flächenkapazi­ tät der Kondensatoren. Eine hohe spezifische Flächenkapazität kann beispielsweise durch Isolatoren mit hoher Dielektrizi­ tätskonstante erreicht werden, beispielsweise mit Siliziumni­ trid oder Tantaloxid in Verbindung mit Siliziumdioxid. Jedoch sind auch Dielektrika mit kleiner Dielektrizitätskonstante verwendbar. In beiden Fällen läßt sich die Kapazität der Höhe nach sehr genau vorgeben.
Im Rahmen eines üblichen Prozeßablaufs zur Herstellung von Mehrlagenmetallisierung wird zunächst die untere leitfähige Schicht hergestellt. Zur Herstellung der erfindungsgemäßen Kondensatoren wird diese Schicht lithographisch strukturiert und geätzt und nach Entfernen des zur Strukturierung verwen­ deten Photolacks das dünne Dielektrikum abgeschieden. Es kann zur Vermeidung etwaiger mechanischer Spannungen chemisch­ mechanisch poliert werden.
Daran schließt sich der weitere übliche Prozeßablauf zur Her­ stellung von Mehrlagen-Metallisierungen an; nach Strukturie­ rung des Dielektrikums und Ätzen von Vias und Entfernen des Photolacks wird vorzugsweise Wolfram zur Via-Kontaktierung abgeschieden und dann planarisiert. Anschließend wird die dünne dielektrische Schicht durch Sputtern von AlSiCu oder AlCu aufgebracht und die zweite Metallisierungsebene abge­ schieden.
Die hier im einzelnen beschriebenen vorteilhaften Ausfüh­ rungsformen sind lediglich beispielhaft; weitere ergeben sich bei Anwendung der Kenntnisse und Fähigkeiten des Fachmanns.

Claims (15)

1. Integrierte Halbleiterschaltung mit einer ersten leitfähi­ gen Schicht (M1), einer ersten dielektrischen Schicht (D1) und einer zweiten leitfähigen Schicht (M2), die in dieser Reihenfolge übereinander auf ein Halbleitersubstrat aufge­ bracht sind, wobei im Bereich einer Kondensatorfläche (F) die erste dielektrische Schicht eine Öffnung aufweist und darin eine zweite dielektrische Schicht (D2) verläuft, die dünner ist als die erste dielektrische Schicht, dadurch gekennzeichnet, daß die zweite dielektrische Schicht in der Öffnung entlang der ersten leitfähigen Schicht im Kontakt mit ihr und somit plan­ ar verläuft.
2. Integrierte Halbleiterschaltung nach Anspruch 1, dadurch gekennzeichnet, daß in der Öffnung eine Füllung (W) aus einem leitfähigen Ma­ terial angeordnet ist.
3. Integrierte Halbleiterschaltung nach Anspruch 2, dadurch gekennzeichnet, daß die Füllung die zweite leitfähige Schicht berührt und die zweite dielektrische Schicht zwischen der Füllung und der er­ sten leitfähigen Schicht verläuft.
4. Verfahren zur Herstellung einer integrierten Halbleiter­ schaltung, bei dem eine erste leitfähige Schicht (M1), eine erste dielektrische Schicht (D1) und eine zweite leitfähige Schicht (M2) in dieser Reihenfolge übereinander auf ein Halb­ leitersubstrat aufgebracht werden, und bei dem im Bereich von Kondensatorflächen (F) die erste dielektrische Schicht wieder entfernt wird und in die so gebildeten Öffnungen eine zweite dielektrische Schicht (D2), die dünner ist als die erste die­ lektrische Schicht, aufgebracht wird, dadurch gekennzeichnet, daß die zweite dielektrische Schicht im Bereich der Kondensator­ flächen unmittelbar auf die erste leitfähige Schicht aufge­ bracht wird.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß eine Füllung (W) aus einem leitfähigen Material in die Öffnung eingebracht wird.
6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß zuerst die zweite dielektrische Schicht auf die erste leitfähige Schicht und dann die Füllung auf die zweite die­ lektrische Schicht aufgebracht wird.
7. Verfahren nach einem der Ansprüche 4 bis 6, dadurch gekennzeichnet, daß die zweite leitfähige Schicht leitend mit der Füllung verbunden wird.
8. Verfahren nach einem der Ansprüche 4 bis 7, dadurch gekennzeichnet, daß die erste dielektrische Schicht vorplanarisiert wird.
9. Verfahren nach einem der Ansprüche 4 bis 8, dadurch gekennzeichnet, daß die zweite dielektrische Schicht außerhalb der Öffnung wieder entfernt, insbesondere chemisch-mechanisch poliert wird.
10. Verfahren nach einem der Ansprüche 4 bis 9, dadurch gekennzeichnet, daß gleichzeitig mit dem Entfernen der ersten dielektrischen Schicht Via-Fenster gebildet werden.
11. Verfahren nach Anspruch 10, dadurch gekennzeichnet, daß gleichzeitig mit dem Einbringen der Füllung in die Öff­ nung weitere Füllungen in Via-Fenster eingebracht werden.
12. Verfahren nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet, daß die leitfähigen Schichten Metallisierungsschichten sind.
13. Verfahren nach einem der Ansprüche 1 bis 12, dadurch gekennzeichnet, daß die leitfähigen Schichten Aluminium und/oder Kupfer ent­ halten.
14. Verfahren nach einem der Ansprüche 1 bis 13, dadurch gekennzeichnet, daß mindestens eine der dielektrischen Schichten Siliziumdi­ oxid enthält.
15. Verfahren nach einem der Ansprüche 1 bis 14, dadurch gekennzeichnet, daß die Füllung aus Wolfram besteht.
DE1999145939 1999-09-24 1999-09-24 Integrierte Halbleiterschaltung mit Kondensatoren exakt vorgegebener Kapazität Ceased DE19945939A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE1999145939 DE19945939A1 (de) 1999-09-24 1999-09-24 Integrierte Halbleiterschaltung mit Kondensatoren exakt vorgegebener Kapazität

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE1999145939 DE19945939A1 (de) 1999-09-24 1999-09-24 Integrierte Halbleiterschaltung mit Kondensatoren exakt vorgegebener Kapazität

Publications (1)

Publication Number Publication Date
DE19945939A1 true DE19945939A1 (de) 2001-04-12

Family

ID=7923253

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1999145939 Ceased DE19945939A1 (de) 1999-09-24 1999-09-24 Integrierte Halbleiterschaltung mit Kondensatoren exakt vorgegebener Kapazität

Country Status (1)

Country Link
DE (1) DE19945939A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10161285A1 (de) * 2001-12-13 2003-07-03 Infineon Technologies Ag Integriertes Halbleiterprodukt mit Metall-Isolator-Metall-Kondensator
DE10161286A1 (de) * 2001-12-13 2003-07-03 Infineon Technologies Ag Integriertes Halbleiterprodukt mit Metall-Isolator-Metall-Kondensator

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5576240A (en) * 1994-12-09 1996-11-19 Lucent Technologies Inc. Method for making a metal to metal capacitor
EP0771022A2 (de) * 1995-10-27 1997-05-02 International Business Machines Corporation Präzisionskondensator Metall-Metall für analoge Schaltung
DE19733736A1 (de) * 1997-08-04 1999-02-25 Siemens Ag Integrierte elektrische Schaltung
EP0923093A2 (de) * 1997-11-26 1999-06-16 Texas Instruments Incorporated Vertikale Netzwerkskapazität
US5933719A (en) * 1996-03-14 1999-08-03 Kabushiki Kaisha Toshiba Method of manufacturing a semiconductor device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5576240A (en) * 1994-12-09 1996-11-19 Lucent Technologies Inc. Method for making a metal to metal capacitor
EP0771022A2 (de) * 1995-10-27 1997-05-02 International Business Machines Corporation Präzisionskondensator Metall-Metall für analoge Schaltung
US5933719A (en) * 1996-03-14 1999-08-03 Kabushiki Kaisha Toshiba Method of manufacturing a semiconductor device
DE19733736A1 (de) * 1997-08-04 1999-02-25 Siemens Ag Integrierte elektrische Schaltung
EP0923093A2 (de) * 1997-11-26 1999-06-16 Texas Instruments Incorporated Vertikale Netzwerkskapazität

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10161285A1 (de) * 2001-12-13 2003-07-03 Infineon Technologies Ag Integriertes Halbleiterprodukt mit Metall-Isolator-Metall-Kondensator
DE10161286A1 (de) * 2001-12-13 2003-07-03 Infineon Technologies Ag Integriertes Halbleiterprodukt mit Metall-Isolator-Metall-Kondensator
US6958509B2 (en) 2001-12-13 2005-10-25 Infineon Technologies Ag Integrated semiconductor product comprising a metal-insulator-metal capacitor
US7233053B2 (en) 2001-12-13 2007-06-19 Infineon Technologies Ag Integrated semiconductor product with metal-insulator-metal capacitor

Similar Documents

Publication Publication Date Title
DE10256346B4 (de) Halbleiterbauelement mit MIM-Kondensator und Zwischenverbindung und Herstellungsverfahren dafür
DE68918773T2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit mindestens einer kleine Kontaktlöcher enthaltenden Leiterbahn.
DE60222122T2 (de) Herstellungsverfahren eines metall-isolator-metall-kondensators mittels eines masken-kontaktierungsverfahrens
DE102008048651B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit zwei Kondensatoren
EP1454344B1 (de) Verfahren zur herstellung eines integrierten halbleiterproduktes mit metall-isolator-metall-kondensator
EP1130654A1 (de) Integriertes Bauelement mit Metall-Isolator-Metall-Kondensator
DE102005038219A1 (de) Integrierte Schaltungsanordnung mit Kondensator in einer Leitbahnlage und Verfahren
DE3414781A1 (de) Vielschicht-verbindungsstruktur einer halbleitereinrichtung
DE10302377B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit Metall-Isolator-Metall-Kondensatoren
DE10341059B4 (de) Integrierte Schaltungsanordnung mit Kondensator und Herstellungsverfahren
DE10039710B4 (de) Verfahren zur Herstellung passiver Bauelemente auf einem Halbleitersubstrat
EP0013728B1 (de) Verfahren zur Herstellung von elektrischen Verbindungen zwischen Leiterschichten in Halbleiterstrukturen
EP0954030A1 (de) Verfahren zur Herstellung eines Kondensators für eine Halbleiter-Speicheranordnung
EP1261989B1 (de) Metall-isolator-metall-kondensator und verfahren zu seiner herstellung
DE4221432A1 (de) Globales Planarisierungsverfahren für integrierte Halbleiterschaltungen oder mikromechanische Bauteile
WO2001063652A1 (de) Halbleiterbauelement und herstellungsverfahren
DE19719909A1 (de) Zweifaches Damaszierverfahren
DE10324055B4 (de) Verfahren zur Herstellung eines integrierten Stapelkondensators
DE19945939A1 (de) Integrierte Halbleiterschaltung mit Kondensatoren exakt vorgegebener Kapazität
DE19716791A1 (de) Verfahren zum Herstellen einer mehrschichtigen Halbleiterstruktur
DE10161286A1 (de) Integriertes Halbleiterprodukt mit Metall-Isolator-Metall-Kondensator
EP1277229B1 (de) Verfahren zur herstellung eines integrierten kondensators
DE3914602A1 (de) Verfahren zum erzeugen von kontaktloechern in isolationsschichten
DE4034868C2 (de) Verfahren zur selektiven Metallabscheidung bei der Herstellung von Halbleiterbauelementen
EP1232996A2 (de) Mikromechanisches Bauelement und Verfahren zu seiner Herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection