-
ALLGEMEINER STAND DER TECHNIK
-
1. Erfindungsgebiet
-
Die
vorliegende Erfindung betrifft allgemein die Halbleiterbauelementherstellung
und insbesondere ein Verfahren zum Herstellen eines Metall-Isolator-Metall-Kondensators mit
einer Damascene-Struktur, der beispielsweise in BEOL-integrierten
Schaltungen (Back End of the Line) verwendet werden kann.
-
2. Beschreibung des verwandten
Stands der Technik
-
In
integrierten Schaltungen werden verschiedene kapazitive Strukturen
verwendet. Zu diesen Strukturen zählen Metall-Oxid-Halbleiter-(MOS)-Kondensatoren,
p-n-Übergangskondensatoren
und Metall-Isolator-Metall-(MIM)-Kondensatoren.
Bei einigen Anwendungen haben MIM-Kondensatoren gewisse Vorteile gegenüber MOS-
und p-n-Übergangskondensatoren,
weil die Frequenzcharakteristiken von MOS- und p-n-Übergangskondensatoren in Folge
von Verarmungsschichten, die in den Halbleiterelektroden entstehen,
eingeschränkt sind.
Andererseits sind MIM-Kondensatoren
bevorzugt, weil sie verbesserte Frequenz- und Temperaturcharakteristiken aufweisen.
Außerdem
werden MIM-Kondensatoren in den Metallinterconnectschichten ausgebildet,
die Wechselwirkungen oder Komplikationen bei der CMOS-Transistorprozeßintegration
reduzieren. Außerdem
vereinfacht die Topologie eines MIM-Kondensators Planarisierungsprozesse.
-
Trotz
ihrer Vorteile sind herkömmliche
Verfahren zum Herstellen von Metall-Isolator-Metall-(MIM)-Kondensatoren
in vielfacher Hinsicht unerwünscht.
Beispielsweise werden bei herkömmlichen Verfahren
mehrere Maskierungs-, Ätz-
und Polierschritte durchgeführt,
um die Kondensatorplatten und das Dielektrikum auszubilden. Dies
beinhaltet in der Regel das Durchführen von drei Maskierungsschritten
zum Ausbilden der Platten und dielektrischen Elemente des Kondensators.
Begleitet wird dies von drei separaten Schritten des reaktiven Ionenätzens, auf die
jeweils ein Reinigungsschritt folgt, um Kontamination zu verhindern.
Durch diese Schritte, wenn sie wiederholt durchgeführt werden,
nehmen die Zeit, die Kosten und die Komplexität des Herstellungsprozesses
zu.
-
Es
ist klar, daß zum
elektrischen Verbinden des Kondensators mit anderen Elementen der
Schaltung eine gewisse Art der Verdrahtung in der Nähe des Kondensators
ausgebildet werden muß.
Bei herkömmlichen
Verfahren entsteht diese Verdrahtung üblicherweise nach der Ausbildung
des Kondensators. Separate Prozeßschritte zu verwenden, um
diese Verdrahtung auszubilden, hat sich als für die Prozeßeffizienz abträglich herausgestellt.
Zudem befindet sich diese Verdrahtung herkömmlicherweise auf einer anderen
Ebene des Bauelements von der Kondensatorebene. Dies wirkt sich
negativ auf die Integrationsdichte des Bauelements aus.
-
Allgemein
gesprochen wird traditionellerweise bei MIM-Kondensatoren Aluminium als das Metall für ihre leitenden
Platten verwendet. Dieser Einsatz von Aluminium hat sich aus einer
Reihe von Gründen als
unerwünscht
herausgestellt, wobei zu den nicht geringsten davon der hohe Flächenwiderstand
und die Oberflächenrauheit
zählen,
die sich aus der Verwendung dieses Metalls ergibt. Diese beiden
Effekte beeinträchtigen
die Bauelementleistung und sind somit höchst unerwünscht.
-
Es
sind Anstrengungen unternommen worden, um beim Design von integrierten
Schaltungen günstigere
Materialien zu verwenden. In jüngerer
Zeit wurde zum Ausbilden von Interconnectstrukturen für mehrschichtige Halbleiterbauelemente
Kupfer verwendet. Aus dem
US-Patent Nr. 6,117,747 ist
eine derartige Technik bekannt, wo die obere und untere Platte eines
Metall-Oxid-Metall-Kondensators
unter Verwendung von Dual-Damascene-Kupfer-Interconnects
und Metalleitungen mit anderen Schaltungselementen verbunden werden.
Trotz des Einsatzes von Kupfer ist dieses Bauelement immer noch
unerwünscht,
weil zum Ausbilden der Kondensatorplatten das Aluminium verwendet
wird und dieses Bauelement somit alle die obenerwähnten, mit
dem Einsatz dieses Metalls assoziierten Mängel aufweist. Die Verwendung
von Aluminium in einem Kupfer-Interconnect-Integrationsverfahren erhöht zudem
substantiell die Gesamtherstellungszeit, weil zusätzliche
Prozeßschritte
der Abscheidung, des Strukturierens und des Ätzens erforderlich sind. Die
US-Patente Nr. 6,174,812 und
6,174,804 offenbaren auch
Verfahren zum Ausbilden von Kupfer-Interconnects in integrierten
Schaltungsbauelementen.
-
Angesichts
des Obengesagten ist es klar, daß ein Bedarf für ein Verfahren
zum Herstellen eines MIM-Kondensators besteht, das weniger Prozeßschritte
als herkömmliche
Verfahren verwendet, wodurch die Herstellungseffizienz hinsichtlich
Zeit, Kosten und Komplexität
verbessert wird. Es besteht außerdem
ein Bedarf an einem MIM-Kondensator, der
aus Materialien ausgebildet ist, die im Vergleich zu herkömmlichen
Kondensatormaterialien eine verbesserte Leistung zeigen.
-
Aus
EP 1 020 905 A1 sind
ein Verfahren mit unterschiedlichen Merkmalen eines Oberbegriffs
von Anspruch 1 und eine kapazitive Struktur mit den Merkmalen des
Oberbegriffs von Anspruch 7 bekannt.
-
KURZE DARSTELLUNG DER ERFINDUNG
-
Die
der Erfindung zugrundeliegende Aufgabe besteht in der Bereitstellung
eines Verfahrens zum gleichzeitigen Herstellen eines Metall-Isolations-Metall-Kondensators
und mindestens eines leitenden Interconnects und einer kapazitiven
Struktur, wodurch die Zeit, die Kosten und die Komplexität des Herstellungsprozesses
verbessert werden.
-
Diese
Aufgabe wird durch ein Verfahren nach Anspruch 1 und eine kapazitive
Struktur nach Anspruch 7 gelöst.
Bevorzugte Ausführungsformen sind
in den Unteransprüchen
offenbart.
-
Gemäß der Erfindung
werden der Kondensator und die Verdrahtung für den Kondensator zur gleichen
Zeit und auf der gleichen Ebene des Bauelements ausgebildet, wodurch
man den doppelten Vorteil erhält,
die Herstellungszeit zu reduzieren und die Integrationsdichte heraufzusetzen.
-
Gemäß der Erfindung
wird die Verdrahtung unter Verwendung von „Plate-Through-Mask"-Techniken ausgeformt,
wobei diese Techniken vorteilhafterweise verhindern, daß das zum
Ausbilden der leitenden Interconnects verwendete Metallmaterial während der
gleichzeitigen Kondensatorausbildung in die nicht-fertiggestellten
Schichten des Kondensators fällt
und diese somit kontaminiert.
-
Gemäß der Erfindung
wird die Anzahl der zum Ausbilden des Kondensators erforderlichen Schritte
des Maskierens, Ätzens
und Polierens reduziert.
-
Gemäß der Erfindung
ist ein MIM-Kondensator aus Materialien aufgebaut, die im Vergleich
zu herkömmlichen
Kondensatoren eine verbesserte Leistung zeigen, wobei die Materialien
leitende Platten beinhalten, die aus Kupfer ausgebildet sind, das billiger
und effizienter ist und Ladung besser halten kann als Metalle, die
bei herkömmlichen
Kondensatoren für
die leitenden Platten verwendet werden. Leitende Kupferplatten weisen
auch einen niedrigeren Flächenwiderstand
und eine verbesserte Oberflächenglätte auf,
was beides weiter zur verbesserten Leistung des Kondensators beiträgt.
-
Gemäß der Erfindung
wird ein MIM-Kondensator durch einen Einzel- oder Dual-Damascene-Prozeß ausgebildet,
was die Leistung und die Integrationsdichte vorteilhafterweise weiter
verbessert.
-
Gemäß der Erfindung
wird ein MIM-Kondensator mit den obenerwähnten Merkmalen mit einer Gestalt
eines offenen Kastens bereitgestellt.
-
Gemäß der Erfindung
beinhaltet ein Verfahren das Abscheiden einer Kupferbarrieren- und -keimschicht über einer
Trägerstruktur
wie etwa einer Zwischenebenendielektrikumsschicht, Ausbilden eines
Dielektrikums über
der Kupferbarrieren- und -keimschicht und dann Ausbilden einer Metallschicht über dem
Dielektrikum.
-
Die
Kupferbarrieren- und -keimschicht bildet eine untere Platte eines
Kondensators, und die Metallschicht bildet die obere Platte, die
durch das Dielektrikum von der unteren Platte getrennt ist. Durch Ausbilden
der unteren Platte aus einer Kupferbarrieren- und -keimschicht erreicht
der Kondensator der beanspruchten Erfindung eine verbesserte Leistung. Diese
Leistung wird nur weiter verbessert, indem der Kondensator so ausgebildet
wird, daß er
eine Damascene-Struktur aufweist.
-
Gemäß der Erfindung
wird mindestens ein leitender Interconnect gleichzeitig mit dem
Kondensator ausgebildet. Ermöglicht
wird dies, indem der Interconnect in einem Durchkontakt neben einem
Graben ausgebildet wird, in dem der Kondensator ausgebildet wird.
Die Kupferbarrieren- und -keimschicht wird dann gleichzeitig in
dem Graben und in dem Durchkontakt abgeschieden. Ein Fotolack wird
dann in dem Graben plaziert, und der Durchkontakt wird verkupfert,
um einen Stift auszubilden, der den Interconnect bilden wird. Der
Lack wird dann entfernt und die dielektrischen und oberen Plattenschichten
des Kondensators abgeschieden. Darauf folgt ein Planarisierungsschritt,
der sicherstellt, daß sich
die oberen Oberflächen
des Kondensators und des Stifts (nun ein Interconnect) auf einer
gleichen Ebene befinden. Das gleichzeitige Ausbilden des Kondensators
und des Interconnects auf diese Weise reduziert Zeit, Kosten und
Komplexität
des Herstellungsprozesses im Vergleich zu herkömmlichen Verfahren. Das Verfahren
bildet auch eine kapazitive Struktur mit einer Gestalt eines offenen
Kastens mit erhöhter
Integrationsdichte und verbesserter Kapazität aus.
-
KURZE BESCHREIBUNG DER ZEICHNUNGEN
-
1 ist
ein Diagramm, das einen anfänglichen
Schritt bei einer bevorzugten Ausführungsform des Verfahrens der
vorliegenden Erfindung zeigt, wo auf einer Oberfläche einer
Zwischenebenendielektrikumsschicht eine Damascene-Struktur ausgebildet ist.
-
2 ist
ein Diagramm, das einen Schritt bei dem bevorzugten Verfahren der
vorliegenden Erfindung zeigt, wo eine Kupferkeimschicht über der
Damascene-Struktur auf der Zwischenebenendielektrikumsschicht abgeschieden
wird.
-
3 ist
ein Diagramm, das einen Schritt bei dem bevorzugten Verfahren der
vorliegenden Erfindung zeigt, wo eine Fotolackstruktur über der
Kupferbarrieren- und -keimschicht ausgebildet ist.
-
4 ist
ein Diagramm, das einen Schritt bei dem bevorzugten Verfahren der
vorliegenden Erfindung zeigt, wo die Durchkontakte mit elektroplattiertem
Kupfer gefüllt
sind, das als leitende Interconnects oder Stifte für das Bauelement
dient.
-
5 ist
ein Diagramm, das die Struktur zeigt, die sich ergibt, nachdem das
Fotolackmaterial entfernt und der Graben einem Reinigungsprozeß unterzogen
worden ist.
-
6 ist
ein Diagramm, das einen Schritt bei dem bevorzugten Verfahren der
vorliegenden Erfindung zeigt, wo das Dielektrikum und die obere
Platte des Kondensators ausgebildet sind.
-
7 ist
ein Diagramm, das einen Schritt bei dem bevorzugten Verfahren der
vorliegenden Erfindung zeigt, wo die obere Metallplattenschicht
und die Dielektrikumsschicht von allen Abschnitten der Struktur
mit Ausnahme des Bereichs innerhalb des Grabens entfernt sind.
-
8(a)–(d)
sind Diagramme, die alternative Gestalten für den Kondensator der vorliegenden
Erfindung zeigen.
-
BESCHREIBUNG DER BEVORZUGTEN
AUSFÜHRUNGSFORMEN
-
Unter
Bezugnahme auf 1 enthält ein anfänglicher Schritt einer bevorzugten
Ausführungsform
des Verfahrens der vorliegenden Erfindung das Ausbilden einer Damascene-Struktur
auf einer Oberfläche
eines Zwischenebenendielektrikums (ILD – Inter-Level Dielectric) 1 unter
Verwendung beispielsweise bekannter Techniken der Lithographie und
des reaktiven Ionenätzens.
Das ILD kann aus Siliziumoxid, fluoriertem Siliziumoxid, Aufschleuderglas,
SILK oder irgendwelchen anderen verfügbaren dielektrischen Materialien
mit einem niedrigen k-Wert hergestellt sein. Die ILD-Dicke kann
zwischen 500 und 2000 nm variieren. Oxide von Silizium können durch PECVD
(Plasma Enhanced Chemical Vapor Deposition) und SILK abgeschieden
werden, und einige einen niedrigen K-Wert aufweisende dielektrische
Materialien können
auf die Wafer aufgeschleudert werden. Die exakte Dicke und Wahl
des dielektrischen Materials kann durch die elektrische Spezifikation
der MIM-Kapazität
wie etwa Kapazitätswert,
Leckstrom, Frequenzantwort und Verarbeitungsbeschränkungen des
Integrationsverfahrens bestimmt werden. Beispielsweise kann eine
MIMCAP unter Verwendung von SILK als ILD keinen Prozeß mit Arbeitstemperaturen über 400°C tolerieren.
-
Die
Damascene-Struktur kann je nach der Präferenz des Herstellers eine
Einzel-Damascene- oder eine Dual-Damascene-Struktur
sein. Als Alternative zum reaktiven Ionenätzen kann die Oberfläche des
ILD mit einer ätzbeständigen Substanz
strukturiert und dann einem Naßätzmittel
ausgesetzt werden. Nach dem Ätzen
ist die Damascene-Struktur ausgebildet, die einen Graben 2 und
eine Reihe von Durchkontakten enthält. Als Veranschaulichung sind zwei
Durchkontakte 3 gezeigt. Der Graben liefert den Ort, wo
der MIM-Kondensator ausgebildet wird und die Durchkontakte, wo die
leitenden Stifte ausgebildet werden. Alternativ kann der MIM-Kondensator
in die Siliziumbauelementschichten integriert werden. Bei dieser
Konfiguration besteht jedoch eine stark eingeschränkte Wahl
hinsichtlich Elektroden- und Dielektrikumsmaterial wegen der Möglichkeit
dieser Reaktion, wobei Silizium die elektrischen Charakteristiken
der Bauelemente ändert.
-
Bei
einem in 2 gezeigten zweiten Schritt ist
eine Kupferbarrieren- und -keimschicht 4 konform auf einer
Oberfläche
des ILD einschließlich
entlang der unteren und Seitenwände
des Grabens und der Durchkontakte abgeschieden. Wie ausführlicher
erläutert
wird, entspricht der entlang dem Inneren des Grabens ausgebildete
Abschnitt der Kupferbarrieren- und -keimschicht der unteren Platte
des MIM-Kondensators. Dies ist ein besonders vorteilhaftes Merkmal
der Erfindung, da der Einsatz einer Kupferbarrieren-/-keimschicht
für die
untere Platte den Flächenwiderstand
und die Oberflächenrauheit
senkt, was wiederum einer verbesserten Kondensatorleistung entspricht.
-
Diese
verbesserte Leistung, die eine Kapazität zum Speichern eines größeren Potentials
beinhaltet, wird weiter durch die auf dem ILD ausgebildete Damascene-Struktur verstärkt. Insbesondere
ist der Einsatz einer Damascene-Struktur zur Kondensatorausbildung
aus einer Reihe von Gründen
vorteilhaft. Vielleicht am wichtigsten gestatten Damascene-Strukturen,
daß zumindest
die untere Platte des Kondensators in einem Graben aus einem isolierenden
Material ausgebildet wird. Durch Abscheiden der unteren Kondensatorplatte
entlang den Seitenwänden
des Grabens sowie entlang des Bodens wird die effektive Kapazität des Kondensators
heraufgesetzt, weil die Abmessungen der unteren Platte im Vergleich
zu traditionellen Kondensatorstrukturen mit geraden Kondensatorplatten
heraufgesetzt werden. Noch vorteilhafter wird diese verbesserte
Leistung erreicht, ohne die seitlichen Abmessungen des Kondensators
zu erhöhen,
wodurch die Integrationsdichte des Chips, in dem der Kondensator
ausgebildet wird, steigt.
-
Die
Erfinder der vorliegenden Erfindung haben entdeckt, daß eine weitere
verbesserte Leistung erzielt werden kann, indem eine Damascene-Kondensatorstruktur
mit der Verwendung einer aus einer Kupferbarrieren- und -keimschicht
ausgebildeten unteren Kondensatorelektrode gekoppelt wird, eine Kombination,
die bisher nicht bekannt war, oder auch nicht in der Technik vorgeschlagen
wurde. Insbesondere werden durch diese Kupferbarrieren- und -keimschicht
die Vorteile eines geringen Flächenwiderstands
und weniger Oberflächenrauheit
mit durch die Damascene-Struktur bereitgestellten erhöhten effektiven
Plattenabmessungen gekoppelt, wodurch ein Kondensator mit im Vergleich
zu herkömmlichen Kondensatoren
größeren Leistungscharakteristiken entsteht.
-
Diese
Kupferbarrieren- und -keimschicht 4 wird bevorzugt unter
Verwendung der gleichen herkömmlichen
Techniken abgeschieden, die zum Ausbilden einer Kupferverdrahtung
verwendet werden. Beispielsweise kann eine Kupferbarriere wie etwa TaN
oder Ta/TaN oder Cr oder W oder TaSiN mit einer Dicke von 5 bis
20 nm, gefolgt von 50 bis 300 nm Kupferkeimschicht durch Sputtern,
reaktives Cosputtern (TaN, TaSiN), Aufdampfung oder CVD abgeschieden
werden. Die verwendeten Abscheidungsbedingungen sollten eine kontinuierliche
Bedeckung der Kupferbarrieren- und Kupferkeimschicht über der Seitenwand
der MIM-Struktur gestatten und bevorzugt eine Seitenwandbedeckung
von 20% oder mehr aufweisen.
-
Bei
einem in 3 gezeigten dritten Schritt ist
eine Fotolackstruktur 5 unter Verwendung von Lithographietechniken über der
Kupferbarrieren- und -keimschicht ausgebildet. Die Lackstruktur
ist so ausgebildet, daß sie
nur den Graben bedeckt, der dem Ort des MIM-Kondensators entspricht.
Plätze,
wo Kupferverdrahtungsstrukturen ausgebildet werden sollen, werden
von dem Lackmaterial unbedeckt gelassen, einschließlich der
inneren Abschnitte der Durchkontakte. Beim Durchführen dieses
Schritts kann jeder Tief-UV-Fotolack verwendet werden, der in einem
stark sauren Kupferbad stabil ist. Er wird bevorzugt auf das Substrat
aufgeschleudert und dann nachgehärtet,
um die Haftung und die mechanische Festigkeit zu verbessern. Die
Lackdicke ist nach der Nachhärtung
bevorzugt mindestens 20% höher
als die Dicke der später
zu plattierenden Kupfermerkmale, um ein Überwachsen von plattiertem
Kupfer zu vermeiden, was pilzförmige
Strukturmerkmale verursacht.
-
In
einem in 4 gezeigten vierten Schritt sind
die Durchkontakte mit elektroplattiertem Kupfer 7 gefüllt, das
die Basis von Interconnects oder leitenden Stiften zum elektrischen
Verbinden des Kondensators bilden wird. Die verkupferten Interconnects werden
bevorzugt unter Verwendung von Plate-Through-Mask-Techniken ausgebildet,
wie beispielsweise in IBM J. Res. & Dev., 42, Seiten 587–596 (1998)
beschrieben. Diese Plate-Through-Mask-Technik
kann die folgenden Schritte beinhalten: (a) Abscheiden einer dünnen Barriere
wie etwa TaN, Ta/TaN, Cr, W, TaSiN und einer dünnen Kupferkeimschicht, (b)
Aufschleudern und Nachhärten
einer Schicht aus Fotolack, (c) Belichten und Entwickeln des Fotolacks,
(d) Elektroplattieren von Kupfer über dem unbedeckten Gebiet
der Keimschicht bis zu einer gewünschten
Dicke, (e) Entfernen des Lacks und (f) Entfernen der Keimschicht
durch naßchemisches Ätzen oder
Ion-Milling. Die Barrierendicke kann von 50 bis 200 nm variieren,
und die Kupferkeimschichtdicke kann 50 bis leitende 300 nm betragen.
-
Die
Plate-Through-Mask-Technik zum Ausbilden von verkupferten Interconnects
ist ein besonders vorteilhaftes Merkmal der vorliegenden Erfindung,
weil es den MIM-Kondensator-Aufbauprozeß signifikant vereinfacht.
Durch diese Technik wird die Kupferkeimschicht bei dem Damascene-Aufbau
als die untere Elektrode verwendet. Dadurch entfällt die Notwendigkeit, separate
Schritte zum Aufbauen der unteren Elektrode zu implementieren. Insbesondere werden
bei herkömmlichen
Verfahren die untere Elektrode, das Dielektrikum und die obere Elektrode unter
Verwendung von drei Abscheidungs-, drei Lithographie- und drei Ätzschritten
separat abgeschieden und strukturiert (Lithographie und Ätzen). Die Plate-Through-Mask-Technik
der vorliegenden Erfindung erfordert hingegen nur die Abscheidung
des Dielektrikums, eine Lithographie für die Plattierungsmaske und
einen zusätzlichen
Schritt des Entfernens der Barrieren- und Keimschicht. Die Abscheidung, das
Elektroplattieren und das CMP der Barrieren- und Keimschicht sind
bereits integrale Teile des Damascene-Kupferinterconnect-Herstellungsprozesses
der vorliegenden Erfindung, und somit weist die vorliegende Erfindung
inhärent
weniger Schritte auf.
-
Das
Ergebnis dieser Plate-Through-Mask-Technik besteht in der Ausbildung
von verkupferten Interconnects in den Durchkontakten, mit denen
der Kondensator nach seiner Ausbildung elektrisch mit anderen Schichten
oder Elementen des Gesamtbauelements verbunden werden kann. Zusätzlich zu
den oben erörterten
Vorteilen wird die Plate-Through-Mask-Technik bevorzugt, weil sie
verhindert, daß während der
Ausbildung der leitenden Interconnects Kupfermaterial in den Graben
fällt (und den
für den
Kondensator reservierten Bereich kontaminiert). Folglich ist die
vorliegende Erfindung in der Lage, gleichzeitig einen Kondensator
und mindestens einen benachbarten Interconnect auf die unten zu
beschreibende Weise auszubilden.
-
Bei
dem in 5 gezeigten fünften
Schritt ist das Fotolackmaterial vollständig von dem Graben und anderen
Abschnitten der Struktur entfernt. Der Fotolack kann je nach seiner
chemischen Natur durch Naßablösen in einem
kommerziellen Resist-Stripper oder einer Lösung aus TMAH oder Aceton entfernt
werden. Etwaige Reste können
durch Veraschen der Probe in einem leichten Sauerstoffplasma vollständig entfernt
werden.
-
In
einem in 6 gezeigten sechsten Schritt werden
die übrigen
Schichten des Kondensators ausgebildet. Dies beinhaltet die Ausbildung
einer Dielektrikumsschicht 8 über der Kupferbarrieren- und -keimschicht
sowie über
anderen Abschnitten der Struktur, wobei eine Abscheidungstechnik
wie etwa PECVD, CVD, PVD oder eine beliebige andere, für das Ausbilden
eines Dielektrikums geeignete Abscheidungstechnik verwendet wird.
Die Dielektrikumsschicht kann Siliziumoxid, SiON, BSTO, Aluminiumoxid,
Tantalpentoxid oder irgendein anderes dielektrisches Material mit
einem hohen K-Wert und geringem Verlust sein. Die Dielektrikumsdicke
kann zwischen 10 und 100 nm betragen. Siliziumoxid, SiON kann durch
PECVD, BTSO und Tantalpentoxid durch Sputtern abgeschieden werden.
-
Nach
dem Ausbilden der Dielektrikumsschicht 8 wird eine Metallschicht 9 über der
Dielektrikumsschicht abgeschieden durch bekannte Techniken einschließlich unter
anderem CVD, PVD, Aufdampfung, Plattierung oder einer Kombination
davon. Die Metallschicht kann aus W, Ti, TiW, TiN, Ta, TaN, Al,
Cu oder irgendeinem anderen leitenden Material ausgebildet werden.
Die obere Elektrode sollte eine gute Haftung an dem Dielektrikum
aufweisen und seine elektrischen Charakteristiken während und nach
ihrer Abscheidung nicht beeinflussen. Bevorzugt variiert die Dicke
der oberen Metallplatte zwischen 30 und 100 nm. Die verwendeten
Abscheidungsbedingungen sollten eine kontinuierliche Bedeckung der
Metallschicht über
der Seitenwand der MIM-Struktur und bevorzugt eine Seitenwandbedeckung
von 20% oder mehr gestatten.
-
In
einem in 7 gezeigten siebten Schritt ist
die Oberfläche
der in 6 gezeigten Struktur planarisiert, so daß das, was
von der Metallschicht 9 noch übrig bleibt, die obere Platte 10 des
Kondensators bildet. Dieser Planarisierungsschritt beinhaltet bevorzugt
das Durchführen
eines chemischen Metallpolierens (CMP), um die Dielektrikumsschicht 8 und
die Metallschicht 9 von allen Abschnitten der Struktur
außer
dem Bereich innerhalb des Grabens zu entfernen. Der CMP-Schritt
entfernt auch einen oberen Abschnitt der verkupferten Abschnitte 7,
was zu einem Paar leitender Interconnects 11 führt, die auf
jeweiligen Seiten eines aus einer unteren Platte 4, einer
oberen Platte 10 und einer dazwischen liegenden Dielektrikums schicht 8 ausgebildeten MIM-Kondensators
angeordnet sind. Der CMP-Prozeß wird
auch so gesteuert, daß die
leitenden Interconnects und der Kondensator nicht nur ebene obere Oberflächen aufweisen,
sondern auch um sicherzustellen, daß der Kondensator und die Interconnects eine
gewünschte
Höhe aufweisen.
Weil die untere Platte des Kondensators teilweise an den Seitenwänden des
Grabens ausgebildet ist, wird die während des CMP-Schritts entfernte
Materialmenge notwendigerweise die Kapazität des Kondensators beeinflussen.
Dies wird während
des CMP-Schritts berücksichtigt,
um einen Kondensator mit einer gewünschten Kapazität herzustellen.
-
Der
CMP-Schritt ist sehr wünschenswert,
da er eine glatte planarisierte obere Oberfläche liefert, die die Kondensatorleistung
verbessert. Allgemeine Prinzipien für das Kupfer-Damascene-Interconnect- und
Dielektrikums-(CMP) sind bekannt. Polieraufschlämmungen für Kupfer sind üblicherweise
eine Mischung aus feinen Teilchen aus Aluminiumoxid oder Siliziumoxid
und proprietären
Chemikalien zum Steuern der Oxidation von Kupfer während des
Polierens. Die optimalen Bedingungen für das Polieren von Kupfer und
Dielektrikum sind üblicherweise
verschieden. Variablen wie etwa die Polieraufschlämmungen,
Pads, der aufgebrachte Druck und die Drehzahl des Pads müssen optimiert
werden, um gute Planarität
und hohe Polierraten zu erzielen. Es ist wichtig, etwaiges Restmaterial über dem
Kondensatordielektrikum zu beseitigen, um einen elektrischen Kurzschluß zwischen
der unteren und oberen Elektrode zu vermeiden.
-
Gemäß der bevorzugten
Ausführungsform der
vorliegenden Erfindung ist dies das einzige chemische Polieren,
was während
einer Ausbildung des Kondensators durchgeführt wird. Nur einen CMP-Schritt
durchzuführen
ist ein besonders vorteilhaftes Merkmal der Erfindung, da herkömmliche
Verfahren mehrere Polierschritte erfordern, die die Herstellungseffizienz
herabsetzen. Zudem stellt der einzelne CMP-Schritt der Erfindung
nicht nur den Kondensator fertig, sondern er stellt auch gleichzeitig
die zum Verbinden des Kondensators mit anderen Schichten oder Elementen
des Bauelements verwendeten leitenden Interconnects (d.h. Verdrahtung)
fertig. Während
das Verfahren der Erfindung bevorzugt mit nur einem CMP-Schritt
praktiziert wird, versteht der Fachmann, daß mehr als ein CMP-Schritt
gegebenenfalls durchgeführt
werden kann.
-
Als
Ergebnis der vorausgegangenen Schritte wird ein MIM-Kondensator
mit einer Gestalt eines offenen Kastens ausgebildet. Diese Gestalt
ist höchst wünschenswert,
da sich herausgestellt hat, daß sie eine
höhere
Kapazitätseffizienz
als herkömmliche Designs
aufweist. Beispielsweise verwenden herkömmliche Designs, wie etwa aus
US-Patent Nr. 6,144,051 bekannt,
ein Kondensatordesign mit planaren parallelen Platten. Aus dem
US-Patent Nr. 6,159,793 ist ein
Stapelkondensator bekannt auf der Basis der Ausbildung einer ein
halbkugelförmiges Korn
aufweisenden Polysiliziumoberfläche
einer kronenförmigen
amorphen Siliziumschicht, gefolgt durch selektive Wolframabscheidung,
was zu einer unteren Elektrode mit rauher Oberfläche führt. Die Kastengestalt und
die rauhe Oberfläche
der unteren Elektrode der vorliegenden Erfindung führen zu
einem größeren Flächeninhalt
und somit einer höheren
Kapazität als
beide dieser herkömmlichen
Designs.
-
Das
Verfahren der vorliegenden Erfindung ist auch deshalb höchst wünschenswert,
weil es den MIM-Kondensator
und die Kupferverdrahtung/-Interconnects gleichzeitig ausbildet.
Dies führt
zu einer substantiellen Reduzierung der Prozeßzeit und der assoziierten
Kosten. Das Verfahren bildet auch die Kupferverdrahtung/-Interconnects
auf der gleichen Ebene wie der Kondensator aus. Dies erhöht die Integrationsdichte
zusammen mit der Damascene-Struktur des Kondensators. Noch weiter
wird eine verbesserte Leistung des Kondensators realisiert durch
Koppeln dieser Damascene-Struktur mit der Verwendung einer Kupferbarrieren-
und -keimschicht als der unteren Elektrode des Kondensators. Insbesondere
werden durch Koppeln dieser Merkmale ein geringer Flächenwiderstand,
eine verbesserte Planarität/Oberflächenrauheit
und eine erhöhte
Kapazität
zum Speichern einer elektrischen Ladung realisiert.
-
Bei
einer alternativen Ausführungsform
kann anstelle eines rechteckigen oder quadratischen Kastens der
Kondensator der vorliegenden Erfindung als ein Zylinder oder ein
Polyeder hergestellt werden, wie in 8(a)–(d) gezeigt.
Ein Polyeder-Kondensator weist einen viel größeren Flächeninhalt und somit eine viel
größere Kapazität pro Substratflächeneinheit
auf. Wie gezeigt können
zu den alternativen Gestalten des Kondensators ein 5-Punkt- und
ein 24-Punkt-Sternpolyeder zählen.
-
Dem
Fachmann ergeben sich aus der vorausgegangenen Offenbarung andere
Modifikationen und Variationen an der Erfindung. Wenngleich hierin nur
bestimmte Ausführungsformen
der Erfindung spezifisch beschrieben worden sind, ist es somit offensichtlich,
daß daran
zahlreiche Modifikationen vorgenommen werden können, ohne von dem Schutzbereich
der Erfindung abzuweichen.