DE19747559A1 - Verbindungsstruktur mit Gasdielektrikum, das zum Durchlöchern ohne Kontaktfleck kompatibel ist - Google Patents

Verbindungsstruktur mit Gasdielektrikum, das zum Durchlöchern ohne Kontaktfleck kompatibel ist

Info

Publication number
DE19747559A1
DE19747559A1 DE19747559A DE19747559A DE19747559A1 DE 19747559 A1 DE19747559 A1 DE 19747559A1 DE 19747559 A DE19747559 A DE 19747559A DE 19747559 A DE19747559 A DE 19747559A DE 19747559 A1 DE19747559 A1 DE 19747559A1
Authority
DE
Germany
Prior art keywords
layer
cap
wiring lines
over
etch stop
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19747559A
Other languages
English (en)
Inventor
Shih-Wei Sun
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
United Microelectronics Corp
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to GB9721152A priority Critical patent/GB2330001B/en
Priority to FR9713228A priority patent/FR2770028B1/fr
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Priority to DE19747559A priority patent/DE19747559A1/de
Publication of DE19747559A1 publication Critical patent/DE19747559A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5221—Crossover interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

Die vorliegende Erfindung betrifft die Herstellung von integrierten Schaltungseinrichtungen des Typs, der Mehrebenen-Verbindungsstrukturen umfaßt.
Moderne integrierte Schaltungen umfassen Einrichtungen wie beispielsweise Feldeffekttransistoren (FETs) oder Bipolareinrichtungen, die in und auf einem Halbleitersubstrat in Kombination mit einer Mehrebenen-Verbindungsstruktur, die über und in Kontakt mit den Einrichtungen gebildet ist, gebildet sind. Die Mehrebenen-Verbindungsstruktur stellt Verbindungen zu in dem Substrat gebildeten verschiedenen Einrichtungen und zwischen diesen bereit und ist somit ein zunehmend wichtiger Aspekt für fortgeschrittene Designs von integrierten Schaltungen. In vielen integrierten Schaltungen umfaßt die Mehrebenen-Verbindungsstruktur ein oder mehrere Felder von Verdrahtungsleitungen, die parallel verlaufen, um Verbindungen zu den Einrichtungen und zwischen diesen in eng verpackten Feldern von Einrichtungen bereitzustellen. Derartige Felder von Einrichtungen sind typisch für integrierte Schaltungsspeicher und andere fortgeschrittene Schaltungsdesigns. Eng beabstandete parallele Verdrahtungsleitungen können unerwünschte Grade einer kapazitiven und induktiven Kopplung zwischen benachbarten Verdrahtungsleitungen insbesondere für höhere Datenübertragungsraten durch die Felder von parallelen Verdrahtungsleitungen bereitstellen. Eine derartige kapazitive und induktive Kopplung verlangsamt Datenübertragungsraten und erhöht den Energieverbrauch in einer Weise, die das Betriebsverhalten der integrierten Schaltungen begrenzen kann. Für einige fortgeschrittene Schaltungsdesigns sind die Verzögerungen und der Energieverbrauch, der im Zusammenhang mit der Verbindungsstruktur der Schaltung steht, eine wesentliche Begrenzung des Betriebsverhaltens der Schaltung.
Die Komplexität von modernen Verbindungsstrukturen ist eine Hauptkostenkomponente für integrierte Schaltungsdesigns geworden. Verschiedene Faktoren drohen die proportionalen Kosten der Verbindungsstruktur innerhalb von integrierten Schaltungen weiter zu erhöhen. Beispielsweise sind Vorschläge vorangetrieben worden, um verschiedene Zwischenschicht- und Zwischenmetall-Dielektrikum-Materialien in Mehrebenen-Verbindungsstrukturen zu ersetzen, um das Kopplungsproblem zu verbessern. Die kapazitive und induktive Kopplung zwischen benachbarten Verdrahtungsleitungen wird durch das dielektrische Material vermittelt, das die Verdrahtungsleitungen trennt. Gegenwärtige dielektrische Materialien, beispielsweise Siliciumoxide, die durch eine chemische Aufdampfung (CVD) aus TEOS-Quellengasen abgelagert werden, weisen vergleichsweise hohe dielektrische Konstanten auf, und Vorschläge sind gemacht worden, um diese dielektrischen Materialien durch dielektrisch Materialien mit niedrigeren dielektrischen Konstanten zu ersetzen. Das Betriebsverhalten würde verbessert werden, indem die Materialien mit höherer dielektrischer Konstante durch Materialien mit niedrigerer dielektrischer Konstante ersetzt werden, wobei die theoretische minimale dielektrische Konstante durch ein Gas- oder Vakuumdielektrikum bereitgestellt wird. Eine Verwendung dieser alternativen dielektrischen Materialien ist zu diesem Zeitpunkt aufgrund der erhöhten Kosten und der Verarbeitungsschwierigkeit im Zusammenhang mit alternativen Materialien zum gegenwärtigen Zeitpunkt nicht vollständig zufriedenstellend.
Eine vielversprechende Implementierung einer Mehrebenen-Verbindungsstruktur unter Verwendung eines Luftdielektrikums ist in dem Artikel von Anand et al., NURA: A Feasible, Gas-Dielectric Interconnect Process, 1996 Symposium on VLSI Technology, Digest of Technical Papers, Seiten 82-83 (1996) beschrieben. Die Verbindungsstruktur und ein Verfahren zur Herstellung dieser Struktur ist in den Fig. 1-5 dargestellt. Die fertiggestellte Verdrahtungsstruktur ist schematisch in Fig. 1 dargestellt, die ein Substrat 10 mit verschiedenen Einrichtungen (nicht gezeigt) zeigt, die auf seiner Oberfläche gebildet und mit einem Zwischenschichtdielektrikum 12 bedeckt sind. Verdrahtungsleitungen 20, 22 einer ersten Ebene verlaufen entlang der Oberfläche des Zwischenschichtdielektrikums 12 und sind durch Luftspalte 32 getrennt. Die Verwendung von Luftspalten stellt im Vergleich mit mehr herkömmlichen dielektrischen Materialien sicher, daß ein minimaler Kopplungsgrad zwischen den benachbarten Verdrahtungsleitungen 20, 22 der ersten Ebene vorhanden ist. Die Luftspalte der ersten Ebene sind auf dem Boden durch das Zwischenschichtdielektrikum 12 und oben durch eine dünne Schicht aus Siliciumoxid 30 begrenzt. Kontakte zu den Verdrahtungsleitungen 20 der ersten Ebene umfassen vertikale Zwischenverbindungen 36, die von den Verdrahtungsleitungen 22 der ersten Ebene zu den Verdrahtungsleitungen 46 einer zweiten Ebene verlaufen. Die Verdrahtungsleitungen 22 der ersten Ebene und die Verdrahtungsleitungen 46 der zweiten Ebene sind vertikal durch Ebenenübergangs-Luftspalte 42 getrennt, die die vertikalen Verbindungen 36 umgeben und die auf der Unterseite und Oberseite durch dünne Schichten aus Siliciumoxid 39 bzw. 40 begrenzt werden. Diese Ebenenübergangs-Luftspalte verringern das Ausmaß einer kapazitiven und induktiven Kopplung zwischen den Verdrahtungsleitungen 20, 22 der ersten Ebene und den Verdrahtungsleitungen 46 der zweiten Ebene im Vergleich mit mehr herkömmlichen dielektrischen Festkörpermaterialien.
In einer ähnlichen Weise sind Luftspalte 52 der zweiten Ebene, die auf der Oberseite und Unterseite durch dünne Schichten aus Siliziumoxid 50, 40 begrenzt sind, zwischen den Verdrahtungsleitungen 46 der zweiten Ebene vorgesehen, um den Grad einer kapazitiven und induktiven Kopplung zwischen den zweiten Verdrahtungsleitungen zu verringern.
Die in Fig. 1 dargestellte Einrichtung ist dahingehend signifikant, daß sie einige der Probleme mit Signalverzögerungen und einem Energieverlust im Zusammenhang mit den Mehrebenen-Verbindungsstrukturen, die in integrierten Schaltungsdesigns hoher Dichte verwendet werden, verringert. Die zur Herstellung der in Fig. 1 gezeigten Einrichtung verwendeten Verfahren sind ebenfalls signifikant und werden nun unter Bezugnahme auf die Fig. 2-5 beschrieben. Bezug nehmend zunächst auf Fig. 2 werden Einrichtungen in der gewünschten Konfiguration in und auf dem Substrat 10 gebildet, und dann wird das Substrat mit einem Zwischenschichtdielektrikum 12 bedeckt. Durchlöcher oder Durchkontaktierungen können durch das Zwischenschichtdielektrikum 12 gebildet werden, um Verbindungen zu der in dem Substrat gebildeten Einrichtung (nicht gezeigt) bereitzustellen, und die Verdrahtungsleitungen der ersten Ebene können in einer Weise gebildet werden, die diese Durchlöcher füllt, oder so, daß die Verdrahtungsleitungen der ersten Ebene einen Kontakt mit den Zwischenverbindungen, die diese Durchlöcher füllen, eingehen. Verdrahtungsleitungen der ersten Ebene werden in einem modifizierten Damaszierungsprozeß gebildet. Zunächst wird eine Kohlenstoffschicht über die Oberflächen des Zwischenschichtdielektrikum aufgebracht und dann wird eine Maske (nicht gezeigt) auf der Oberfläche der Kohlenstoffschicht 14 typischerweise unter Verwendung einer Fotolithographie zum Bilden einer Fotoschichtmaske vorgesehen. Die Fotoschichtmaske legt die Oberfläche der Kohlenstoffschicht 14 in einem Muster frei, welches der Anordnung entspricht, die für die Verdrahtungsleitungen der ersten Ebene gewünscht ist. Ein anisotropes Ätzen wird ausgeführt, um Gräben 16 in der Kohlenstoffschicht 14 bereitzustellen, und die Maske wird entfernt, um die in Fig. 2 gezeigte Struktur bereitzustellen.
Dann wird über die Struktur in Fig. 2 Metall abgelagert, und dann wird das überschüssige Metall entfernt, um Verdrahtungsleitungen 20, 22 der ersten Ebene zu definieren, wie in Fig. 3 gezeigt. Als nächstes wird eine dünne Schicht aus Siliciumoxid 30 über den Verdrahtungsleitungen 20, 22 der ersten Ebene und den übrigen Abschnitten der Kohlenstoffschicht 14 vorgesehen. Vorzugsweise wird die dünne Siliciumoxidschicht 30 durch Aufstäuben auf eine Dicke von ungefähr 500 Å aufgebracht. Als nächstes wird die Einrichtung in einen Ofen gebracht, der eine Sauerstoffumgebung hält, und auf eine Temperatur von 400-450°C für ungefähr 2 Stunden erwärmt. In dieser Umgebung diffundiert Sauerstoff leicht durch die dünne Oxidschicht 30, um mit der Kohlenstoffschicht 14 zu reagieren, wobei CO2 gebildet wird, welches durch die dünne Oxidschicht zurückdiffundiert und entweicht. Nach der zweistündigen Veraschungsperiode ist die gesamte Kohlenstoffschicht 14 verbraucht, wobei Luftspalte 32 zwischen der Oxidschicht 30 und dem Zwischenschichtdielektrikum 12 zurückgelassen werden, die die Verdrahtungsleitungen 20, 22 der ersten Ebene trennen, wie in Fig. 4 gezeigt. Dieser Prozeß kann dann wiederholt werden, um die in Fig. 5 gezeigte Mehrebenen-Verbindungsstruktur zu erzeugen. Somit wird eine Übergangsebene aus Kohlenstoff aufgebracht und strukturiert, um die Durchlöcher oder Übergänge zu definieren, durch die vertikale Zwischenverbindungen gebildet werden sollen. Das Oxid innerhalb der Durchlöcher wird entfernt, Metall wird aufgebracht und zurückgeätzt, um die vertikalen Zwischenverbindungen innerhalb der Ebenenübergangs-Kohlenstoffschicht bereitzustellen, und dann wird eine dünne Schicht aus Oxid 40 über der Kohlenstoffschicht aufgebracht. Eine Veraschung wird ausgeführt, um die Oxidschicht zu entfernen, wobei Ebenenübergangs-Luftspalte 42 zwischen den vertikalen Zwischenverbindungen 36 und zwischen den Oxidschichten 30, 40 zurückgelassen werden. Eine zweite Ebene aus Kohlenstoff 44 wird aufgebracht und strukturiert, um Gräben für Verdrahtungsleitungen der zweiten Ebene zu definieren, die Oxidschicht 40 wird wie geeignet über den vertikalen Zwischenverbindungen 36 entfernt und die Gräben werden gefüllt, um Verdrahtungsleitungen 46 der zweiten Ebene in Kontakt mit den Verdrahtungsleitungen der ersten Ebene über die vertikalen Zwischenverbindungen zu definieren. Wie zuvor ist eine Schicht aus Siliciumoxid 50 (Fig. 5) durch Aufstäubung über die Kohlenstoffschicht 44 vorgesehen, und ein Veraschungsprozeß wird ausgeführt, um Luftspalte 52 zwischen den Verdrahtungsleitungen der zweiten Ebene bereitzustellen, wobei die in Fig. 1 dargestellte Struktur fertiggestellt wird.
Das Verfahren zum Herstellen der in Fig. 1 dargestellten Struktur ist einfach und ist ein zuverlässiger Prozeß, wenigstens wenn eine Einfachheit und Zuverlässigkeit gegenüber den anderen Verfahren gemessen wird, die zum Herstellen von Zwischenverbindungs-Strukturen bekannt sind, die Luft als das dielektrische Material verwenden, das benachbarte Verdrahtungsleitungen trennt. Es gibt jedoch Aspekte des voranstehend beschriebenen Prozesses zum Bilden der Struktur in Fig. 1, die mit bestimmten Herstellungsprozessen inkompatibel sind. Es ist somit wünschenswert, ein Verfahren zum Herstellen einer Mehrebenen-Zwischenverbindungsstruktur bereitzustellen, das mit anderen wichtigen Gesichtspunkten für integrierte Schaltungseinrichtungen hoher Dichte kompatibel ist.
Gemäß einem Aspekt bildet die vorliegenden Erfindung eine integrierte Schaltungseinrichtung durch Bereitstellen eines Musters von Verdrahtungsleitungen über einer Isolationsschicht, wobei eine erste Verdrahtungsleitung lateral von einer zweiten Verdrahtungsleitung durch eine Schicht aus einem Zusatz- oder Opferungsmaterial getrennt ist. Ein Abschnitt der Schicht des Zusatzmaterials wird entfernt, um eine obere Oberfläche der Schicht des Zusatzmaterials unterhalb von oberen Oberflächen der ersten und zweiten Verdrahtungsleitungen mit einer Ausnehmung zu versehen. Eine Schicht eines Abdeck- oder Kappenmaterials wird über den ersten und zweiten Verdrahtungsleitungen und über der ausgesparten oberen Oberfläche der Schicht des Zusatzmaterials vorgesehen. Dann wird eine Verbrauchsreaktion durch die Schicht des Abdeckmaterials durchgeführt, um wenigstens einen weiteren Abschnitt der Schicht des Zusatzmaterials zu verbrauchen, wobei ein Luftdielektrikum zwischen den ersten und zweiten Verdrahtungsleitungen eingegrenzt auf einer oberen Oberfläche durch die Abdeckschicht zurückgelassen wird.
Gemäß einem anderen Aspekt bildet die vorliegende Erfindung eine integrierte Schaltungseinrichtung durch Bereitstellen eines Musters von Verdrahtungsleitungen über einer Isolationsschicht, wobei einzelne Verdrahtungsleitungen lateral durch ein zusatzmaterial getrennt werden. Eine Abdeckschicht wird über dem Muster von Verdrahtungsleitungen und über einer oberen Oberfläche des Zusatzmaterials vorgesehen. Eine Verbrauchsreaktion wird durch die Abdeckschicht ausgeführt, um wenigstens einen Abschnitt des Zusatzmaterials zu verbrauchen, wobei ein Luftdielektrikum anstelle des verbrauchten Zusatzmaterials zurückgelassen wird. Eine Ätzstoppschicht wird über der Abdeckschicht nach der Verbrauchsreaktion vorgesehen und eine Zwischenmetall-Dielektrikumschicht wird über der Ätzstoppschicht vorgesehen, wobei die Zwischenmetall-Dielektrikumschicht eine unterschiedliche Zusammensetzung zu der Ätzstoppschicht aufweist. Ein Durchloch wird gebildet, indem durch die Zwischenmetall-Dielektrikumschicht geätzt wird, auf der Ätzstoppschicht angehalten wird, durch die Ätzstoppschicht geätzt wird und durch die Abdeckschicht geätzt wird.
Nachstehend wird die Erfindung anhand ihrer Ausführungsformen unter Bezugnahme auf die Zeichnungen beschrieben. In den Zeichnungen zeigen:
Fig. 1 eine herkömmliche Mehrebenen-Zwischenverbindungsstruktur, die Luftlöcher als das dielektrische Material beinhaltet, das benachbarte Verdrahtungsleitungen trennt;
Fig. 2-5 ein Verfahren zum Herstellen der Mehrebenen-Zwischenverbindungsstruktur aus Fig. 1; und
Fig. 6-9 ein Verfahren zum Herstellen einer Mehrebenen- Zwischenverbindungsstruktur gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung.
Die in Fig. 1 dargestellte herkömmliche Mehrebenen- Zwischenverbindungsstruktur stellt Luftspalte als das dielektrische Material bereit, das die Verdrahtungsleitungen und andere Leiter innerhalb der Mehrebenen- Zwischenverbindungsstruktur trennt. Beispielsweise sind Luftspalte 32 als die Isolation zwischen Verdrahtungsleitungen 20, 22 der ersten Ebene vorgesehen. Die niedrige dielektrische Konstante (k ≈ 1) von Luft stellt eine Verbesserung eines Faktors 2 ∼ 4 gegenüber Zwischenverbindungsstrukturen bereit, die dielektrische Festkörpermaterialien verwenden. Die Struktur in Fig. 1 weist demzufolge wesentliche Vorteile bezüglich einer Verringerung der kapazitiven und induktiven Kopplung zwischen benachbarten Verdrahtungsleitungen in der Verdrahtung bereit, die von einer integrierten Schaltung hoher Dichte benötigt wird. Da die kapazitive und induktive Kopplung der Struktur in Fig. 1 im Vergleich mit herkömmlichen Zwischenverbindungsstrukturen verringert ist, werden die Betriebsgeschwindigkeit und der Energieverbrauch von integrierten Schaltungen hoher Dichte, die Aspekte der Zwischenverbindungsstruktur aus Fig. 1 beinhalten, verbessert. Es gibt jedoch einen wichtigen Aspekt der herkömmlichen Zwischenverbindungsstruktur in Fig. 1, der eine Anwendung auf derartige integrierte Schaltungen hoher Dichte behindert. Insbesondere ist der Aufbau oder die Struktur in Fig. 1 zu der Bildung von Durchlöchern ohne Kontaktierung oder Kontaktfleck, die oft ein Merkmal von integrierten Schaltungsdesigns hoher Dichte sind, inkompatibel.
Der herkömmliche Aufbau in Fig. 1 erleichtert die Bildung von vertikalen Zwischenverbindungen zwischen verschiedenen Ebenen von Verdrahtungsleitungen durch Vergrößern der Verdrahtungsleitungen in dem Bereich, wo die vertikalen Zwischenverbindungen gebildet werden sollen. Dieser vergrößerte "Kontaktierungsfleck-"Bereich läßt sich in Fig. 1 erkennen, wenn die größere Breite der Abschnitte 20 der Verdrahtungsleitungen der ersten Ebene, wo Zwischenverbindungen 36 gebildet sind, mit den Abschnitten 22 der Verdrahtungsleitungen der ersten Ebene, die nicht zu einer derartigen Zwischenverbindung gehören, verglichen wird. Ein derartiger Kontaktierungsfleckbereich für die Verdrahtungsleitungen der ersten Ebene stellt einen Spielraum für mögliche Fehler bei der Ausrichtung und bei dem Lithographieprozeß bereit, der zum Definieren der Zwischenverbindungen 36 verwendet wird. Wenn für die Struktur in Fig. 1 vergrößerte Abschnitte der Verdrahtungsleitungen der ersten Ebene nicht vorgesehen sein würden, dann würden die vertikalen Zwischenverbindungen 36 und die Verdrahtungsleitung 22 der ersten Ebene unterhalb der vertikalen Zwischenverbindungen die gleiche Größe aufweisen. Irgendwelche Fehlausrichtungen oder andere Lithographiefehler würden dann das zum Definieren der Durchlöcher verwendete Ätzen veranlassen, die erste Oxidschicht 30 über den Luftspalten 32 zu entfernen, wobei möglicherweise der Oxidschicht 30 ermöglicht wird, über dem betroffenen Luftspalt 32 zusammenzufallen. Nachfolgende Reinigungsprozesse würden Verunreinigungen innerhalb des betreffenden Luftspalts in einer Weise zurücklassen, die irgendwelche danach gebildete Zwischenverbindungen beeinträchtigen könnte. Nachfolgende Metallablagerungsprozesse könnten die Verdrahtungsleitungen der ersten Ebene in einer ungewünschten Weise ausweiten oder sogar einen Kurzschluß über den Verdrahtungsleitungen der ersten Ebene verursachen. Als solches sind die Struktur in Fig. 1 und die zum Bilden der Struktur in Fig. 1 verwendeten Verfahren mit der Bildung von nichtkontaktierten Durchlöchern nicht kompatibel.
Da die Entwurf regeln für integrierte Schaltungen schrumpfen, wird es zunehmend wünschenswert, die Kontaktierungsfleckbereiche innerhalb der Verdrahtungsleitungen auf niedrigerer Ebene bereitzustellen, um die Fehlausrichtungen oder Lithographiefehler aufzunehmen, die zu der Bildung von kontaktierungsfreien Durchlöchern führen. Derartige übergroße Abschnitte schließen aus, daß die zugehörigen Verdrahtungsleitungen für die auf den gegebenen Prozeß anwendbare Entwurfsregel so nahe beabstandet sind wie dies möglich ist. Um die Vorteile der kleineren Entwurfsregeln vollständig zu verwenden, ist es wünschenswert, sowohl Durchlöcher oder Kontaktierungen als auch Verdrahtungsleitungen zu verwenden, die hinsichtlich der Größe mit der Entwurfsregel vergleichbar sind. Eine derartige Entwurfswahl bedeutet notwendigerweise, daß kontaktierungsfreie Durchlöcher im Verlauf einer Bildung der Zwischenverbindungsstruktur gebildet werden. Bevorzugte Ausführungsformen der vorliegenden Erfindung stellen ein Verfahren zum Bilden einer Mehrebenen-Zwischenverbindungsstruktur bereit, die Luftspalte als das dielektrische Material zwischen benachbarten Verdrahtungsleitungen beinhaltet und die mit Designs kompatibel ist, die kontaktierungsfreie Durchlöcher erzeugen. Insbesondere bringen einige bevorzugte Ausführungsformen der vorliegenden Erfindung eine Schicht von Kohlenstoff auf, bilden Gräben und füllen die Gräben mit Metallverdrahtungsleitungen, lagern eine Schicht von Siliciumoxid über den Metallverdrahtungsleitungen und der Kohlenstoffschicht ab und führen dann eine Veraschung aus, um die Kohlenstoffschicht zwischen den Verdrahtungsleitungen zum Bilden von Luftspalten zu entfernen. Eine Ätzstoppschicht ist vorzugsweise über der Oxidschicht und den Metallverdrahtungsleitungen vor einer Bildung von weiteren Schichten wie beispielsweise einer Zwischenmetall-Isolationsschicht über den Verdrahtungsleitungsstrukturen vorgesehen. Durch Bereitstellen einer Ätzstoppschicht über der ersten Oxidschicht können Durchlöcher zuverlässig durch eine dicke Zwischenmetall-Isolationsschicht an der ersten Oxidschicht gebildet werden, unabhängig davon, ob die Zwischenmetall-Isolationsschicht Kohlenstoff, Oxid oder ein anderes dielektrisches Material ist, mit einer weitaus verringerten Wahrscheinlichkeit, daß der Durchlochätzprozeß sich auf einen Luftspalt in einem kontaktierungsfreien Abschnitt des Durchlochs öffnet. Als solches haben die Verfahren gemäß der vorliegenden Erfindung eine Kompatibilität mit den Prozessen verbessert, die am wünschenswertesten zur Bildung von integrierten Schaltungseinrichtungen hoher Dichte verwendet werden.
Diese und andere Aspekte der vorliegenden Erfindung werden nachstehend mit näheren Einzelheiten unter Bezugnahme auf die Fig. 6-9 beschrieben. Unter Bezugnahme auf Fig. 6 beginnt eine Bildung der Mehrebenen-Zwischenverbindungsstruktur gemäß der vorliegenden Erfindung in einer ähnlichen Weise wie diejenige, die oben für die Bildung der Zwischenverbindungsstruktur aus Fig. 1 diskutiert wurde. Somit wird ein Halbleitersubstrat 60 mit einer Vielzahl von Einrichtungen, die in und auf dessen Oberfläche gebildet sind, vorgesehen und das Substrat und die verschiedenen Einrichtungen werden mit einem Zwischenschichtdielektrikum 62 bedeckt. Das Zwischenschichtdielektrikum 62 ist typischerweise ein Oxid von Silicium, kann aber mehrere Formen annehmen, einschließlich beispielsweise einer einzelnen Schicht aus einem CVD-Siliciumoxid und einer Kombination von Oxidschichten oder Glasspin-(SOG)-Schichten. Durchlöcher werden durch die Schicht 62 je nach Notwendigkeit vorgesehen und Metall- oder Polysilicium-Zwischenverbindungen werden entweder in einem getrennten Prozeß oder als ein Teil des Prozesses zum Bilden der Verdrahtungsleitungen der ersten Ebene vorgesehen. Das Zwischenschichtdielektrikum 62 wird dann mit einer Schicht aus abgelagerten Kohlenstoff bedeckt, beispielsweise in einem Hochdichteplasma-CVD-(HDPCVD)-Prozeß unter Verwendung eines CH4 oder C2H2 Quellengases. Ein geeignetes System zum Ausführen dieser Ablagerung ist kommerziell von Applied Materials Corporation of Santa Clara, California erhältlich und wird hier nicht weiter beschrieben. Die Kohlenstoffschicht 64 wird auf eine Dicke abgelagert, die für Metallverdrahtungsleitungen der ersten Ebene geeignet ist, beispielsweise zwischen ungefähr 5.000-12.000 Å. Eine Fotoschichtmaske oder bevorzugterweise eine harte Maske, die entweder aus Siliciumoxid oder Siliciumnitrid besteht, ist über der Kohlenstoffschicht 64 vorgesehen, wobei die Kohlenstoffschicht 64 über denjenigen Bereichen freigelegt wird, wo Verdrahtungsleitungen der ersten Ebene gebildet werden sollen. Ein anisotropes Ätzen wird zum Bilden von Gräben in die Kohlenstoffschicht 64 hinein ausgeführt und die Ätzmaske wird entfernt. Dann wird Metall über die Kohlenstoffschicht und innerhalb der Gräben in der Kohlenstoffschicht 64 abgelagert. Das für die Verdrahtungsleitungen der ersten Ebene verwendete Metall kann Aluminium oder ein wärmebeständiges Metall oder eine Mehrschichtkombination von derartigen Metallen oder unterschiedlichen leitenden Materialien sein. Vorzugsweise sollen die Verdrahtungsleitungen der ersten Ebene und andere Leiter, die durch Luftspalte getrennt sind, die durch die Entfernung von Kohlenstoff gebildet werden, einen Veraschungsprozeß bei einer Temperatur von zwischen 400-450°C aushalten können. Entweder wird ein Zurückätzprozeß oder vorzugsweise ein chemisch-mechanischer Polier-(CMP)-Prozeß verwendet, um überschüssiges Metall von der Oberfläche der Kohlenstoffschicht 64 zu entfernen, wobei die Verdrahtungsleitungen 66 der ersten Ebene definiert werden, wie in Fig. 6 gezeigt. Wie dargestellt, sind die oberen Oberflächen der Verdrahtungsleitungen 66 vorzugsweise zu den Oberfläche der Kohlenstoffschicht 64, die am einfachsten unter Verwendung eines CMP-Prozesses erhalten wird, coplanar.
Als nächstes werden Ausnehmungen vorzugsweise in der Kohlenstoffschicht 64 gebildet, indem die Struktur in Fig. 6 an einem Veraschungs- oder Ätzsystem bereitgestellt wird und die Kohlenstoffschicht 64 einem Sauerstoffplasmaveraschungs- oder Ätzprozeß ausgesetzt wird. Dies wird ausgenommene Kohlenstoffbereiche 68 mit Oberflächen erzeugen, die von den oberen Oberflächen der Verdrahtungsleitungen 66 der ersten Ebene um wenige Hundert Angström beabstandet sind. Die sich ergebende Struktur ist in Fig. 7 gezeigt. Als nächstes wird eine Oxidschicht 70 über die ausgenommenen Kohlenstoffstrukturen 68 und die Verdrahtungsleitungen 66 der ersten Ebene aufgebracht, so daß die Oxidschicht teilweise entlang der Seiten jeder der Verdrahtungsleitungen 66 der ersten Ebene verläuft. Die Oxidschicht 70 dient unterschiedlichen Zwecken in der Struktur und den Prozessen der vorliegenden Erfindung. Eine Bildung der Oxidschicht, so daß sie sich teilweise entlang der Wände der Metall-Leitungen erstreckt, stellt eine zusätzliche Prozeßbreite für zukünftige Ätzprozesse bereit, die zum Freilegen und zum Kontaktieren der Oberfläche der Verdrahtungsleitungen der ersten Ebene verwendet werden. Als solches erleichtert die Oxidschicht die Bildung von kontaktierungsfreien Durchlöchern. Eine Verbrauchsreaktion, die vorzugsweise aus Sauerstoff in der dargestellten Ausführungsform besteht, wird vorzugsweise durch die Oxidschicht 70 durchgeführt, um die Zusatz-Kohlenstoffschicht 68 zu verbrauchen, um die Luftspalte 74 zwischen den dargestellten Verdrahtungsleitungen 66 der ersten Ebene zu erzeugen. Nachdem die Luftspalte definiert sind, definiert die Oxidschicht 70 die obere Erstreckung der Luftspalte 74 und hält irgendwelche danach aufgebrachten Schichten. Die Oxidschicht 70 ist vorzugsweise auf eine Dicke ausgebildet, die für den bevorzugten Veraschungsprozeß geeignet ist, während sie noch ausreichend dick ist, um einen vernünftigen Grad einer strukturellen Halterung für später abgelagerte Schichten bereitzustellen. Wie in dem Anand-Artikel diskutiert, kann eine geeignete Oxidschicht ungefähr 500 Å dick sein.
Ein besonders bevorzugtes Verfahren zum Bilden der Oxid-Kappenschicht 70 ist durch die Ablagerung eines flüssigen Polymermaterials, das ausgehärtet wird, um eine planarisierte Oxidschicht zu bilden. Beispielsweise kann das Material, welches als "HSQ" (Wasserstoff-Silsesquioxan) in seiner flüssigen Form über der Struktur in Fig. 7 vorgesehen werden und dann kann das HSQ bei einer Temperatur von ungefähr 400°C über ungefähr 90 min in einer Stickstoffumgebung zum Bilden der Oxidschicht 70 (nominell SiO3/2) getempert werden. Das bevorzugte Verfahren zum Bilden der Oxidschicht 70 durch einen Spinnprozeß eines flüssigen HSQ und eines Aushärtens des HSQ weist den besonderen Vorteil einer automatischen Bereitstellung einer planarisierten Oberfläche für die Oxidschicht 70 bereit. Dies ist so, da ein Aufspinnprozeß verwendet wird, um das flüssige Polymer-HSQ auf der Oberfläche vor einer Aushärtung bereitzustellen. Andere polymerische oder andere Flüssigkeiten können abgelagert und ausgehärtet oder ansonsten verfestigt werden, um eine Schicht aus einem dielektrischen Material zu bilden, welches anstelle des dargestellten HSQ-Material verwendet werden könnte. Die beim Bilden der Kappenschicht verwendete Flüssigkeit kann so gewählt werden, daß eine chemische Reaktion oder ein Prozeß, beispielsweise die Ablagerung eines Materials von einem gesättigten Lösungsmittel in oder von der Flüssigkeit auftritt, um ein Material zum Bilden der Oxidschicht oder einer äquivalenten Abdeck- oder Kappenschicht bereitzustellen. Wenn die Schicht 70 durch einen Prozeß gebildet wird, der nicht natürlicherweise eine planarisierte Oberfläche für die Oxidschicht erzeugt, beispielsweise ein CVD- oder ein HDPCVD-Prozeß, dann wird bevorzugt, daß ein Planarisierungsprozeß ausgeführt wird, so daß die Schicht 70 mit einer im wesentlichen planaren Oberfläche versehen ist. Wenn beispielsweise ein CVD-Oxid verwendet wird, wird bevorzugt, daß das CVD-Oxid unter Verwendung von CMP vor einer weiteren Verarbeitung planarisiert wird, weil eine planarisierte Oberfläche viel breitere Prozeßspielräume für spätere Durchloch-Ätzschritte bereitstellt.
Ein Veraschungsprozeß wird ausgeführt, um die Kohlenstoffschicht 68 von unterhalb der Oxidschicht zu entfernen. Beispielsweise kann der Veraschungsprozeß in einer Sauerstoffumgebung bei einer Temperatur von 400-450°C für eine ausreichend lange Zeit ausgeführt werden, um die Dicke der Kohlenstoffschicht durch die Oxidschicht vollständig zu verbrauchen, über ungefähr 1 bis 2 h. An dem Ende dieses Prozesses sind die Verdrahtungsleitungen 66 der ersten Ebene durch Luftspalte 74 getrennt, die auf der oberen Oberfläche durch eine Kappenoxidschicht 70 und auf der unteren Oberfläche durch ein Zwischenschichtdielektrikum 62 begrenzt sind. Die Luftspalte bilden die dielektrische Isolation zwischen den Verdrahtungsleitungen der ersten Ebene und stellen so einen relativ niedrigen Pegel einer kapazitiven und induktiven Kopplung zwischen benachbarten der Verdrahtungsleitungen 66 der ersten Ebene bereit. In dieser besonderen bevorzugten Ausführungsform ist Kohlenstoff das Zusatzmaterial, das von der bevorzugten Oxidationsreaktion verbraucht wird, die durch die bevorzugte Oxid-Kappenschicht ausgeführt wird. Die Oxidschicht weist die gewünschten Eigenschaften einer Kappenschicht gemäß der vorliegenden Erfindung Erfindung dadurch auf, daß die bevorzugte Oxidationsverbrauchsreaktion bereits durch die Oxidkappenschicht fortschreitet, ohne übermäßig die Oxidkappenschicht anzugreifen. Andere Systeme von Zusatzmaterialien, Kappenschichten und einer Verbrauchsreaktion sind möglich, und Aspekte der vorliegenden Erfindung würden ebenso auf derartige andere Systeme anwendbar sein.
Innerhalb des vorliegenden Sinngehalts werden die Ausdrücke Kappenschicht, Zusatzschicht und Verbrauchsreaktion unter Bezugnahme aufeinander definiert. Genauer ausgedrückt ist hinsichtlich der vorliegenden Erfindung eine Verbrauchsreaktion oder ein Prozeß ein derartiger, der eine Zusatzschicht durch Ausführen irgendeiner Form von Reaktion oder Prozeß durch die Kappenschicht mit dem Endergebnis, daß die Zusatzschicht von unterhalb der Kappenschicht entfernt ist, entfernen kann. Alternative Systeme könnten genauso identifiziert werden, die bestimmte der Vorteile von Aspekten der vorliegenden Erfindung erreichen würden. Beispielsweise könnte die Fotoschicht durch die bevorzugte Kohlenstoff-Zusatzschicht in dem illustrativen Prozeßfluß ersetzt werden, nämlich unter Verwendung einer ähnlichen Oxidkappenschicht und einer ähnlichen Veraschungsverbrauchsreaktion, um viele der gleichen Vorteile zu erzielen, so wie sie von wenigstens einigen Aspekten der vorliegenden Erfindung bereitgestellt werden. Zu dieser Zeit wird die Fotoschicht weniger bevorzugt als Kohlenstoff, hauptsächlich, weil Kohlenstoff einen niedrigeren Pegel einer Spurmetall-Verunreinigung aufweist und weil die bevorzugten Oxidations- oder Veraschungsprozesse den Kohlenstoff vollständiger in CO2 ohne andere, weniger flüchtige Reaktions-Nebenprodukte umzuwandeln. Eine Fotoschicht kann trotzdem in einigen Fällen wünschenswert sein, weil weniger zu verbrauchender Kohlenstoff vorhanden ist und die Verbrauchsreaktion wahrscheinlich schneller fortschreitet.
Eine Schicht eines Ätzstoppmaterials 72 (Fig. 8) ist als nächstes auf der Oxid-Kappenschicht 70 vorgesehen. Allgemein wird die Ätzstoppschicht sich in der Zusammenhang von der Oxid-Kappenschicht unterscheiden. Am wichtigsten ist die Tatsache, daß die Ätzstoppschicht gewählt wird, um ausreichend unterschiedlich zu der Schicht zu sein, die eine Zwischenmetall-Dielektrikumschicht sein kann, die über die Ätzstoppschicht aufgebracht wird. In dieser Weise kann die Ätzstoppschicht als ein Stopp für einen Durchloch-Ätzprozeß wirken, der durch das Zwischenmetalldielektrikum oder eine andere Schicht ausgeführt wird. Oft ist die Zwischenmetall-Dielektrikumschicht ein Oxid aus Silizium und somit ist Siliziumnitrid eine geeignetes Ätzstoppmaterial. Für derartige Ausführungsformen ist die Ätzstoppschicht ein Siliciumnitrid und kann durch ein CVD-Verfahren auf eine Dicke von ungefähr 200-500 Å aufgebracht werden. Die Dicke der Nitridschicht wird so gewählt, daß sie nicht dicker als erforderlich ist, um einen geeigneten Ätzstopp bereitzustellen. Eine übermäßige Nitriddicke ist unerwünscht, weil sich Nitrid langsam abgelagert und überschüssiges Nitrid eine unnötige Ätzzeit in diesen nachfolgenden Prozessen erfordert, wie bei einem Durchlochätzen, das erfordert, daß Öffnungen durch die Ätzstoppschicht 72 gebildet werden. In einigen Fällen kann es jedoch für die Oxid-Kappenschicht möglich sein, als eine Ätzstoppschicht zu dienen, wenn die Zwischenmetall-Dielektrikumschicht eine Zusammensetzung aufweist, die sich wesentlich von der Oxid-Kappenschicht unterscheidet. Die Zwischenschicht-Dielektrikumschicht ist am häufigsten ein Oxid, obwohl es am häufigsten wünschenswert ist, eine Siliciumnitrid-Ätzstoppschicht im Zusammenhang mit einer Oxid-Kappenschicht zu verwenden.
Nach einer Ablagerung der Ätzstoppschicht 72 könnten zusätzliche Schichten von Verdrahtungsleitungen in einer ähnlichen Weise wie diejenige gebildet werden, die bei der Bildung der Verdrahtungsleitungen der ersten Ebene und der trennenden Luftspalte 74 verwendet wird. In derartigen Ausführungsformen würde die Ätzstoppschicht durch eine Schicht aus Kohlenstoff bedeckt werden, die dann für die Bildung von Verdrahtungsleitungen strukturiert würde und eine weitere Verarbeitung würde in der oben beschriebenen Weise fortschreiten. Für die Zwecke der vorliegenden Erfindung ist jedoch der Prozeß zum Bilden eines Zwischenmetall-Dielektrikums, eines Durchlochs und einer vertikalen Zwischenverbindung und einer Verdrahtungsleitung der zweiten Ebene, die als nächstes beschrieben wird, ausreichend, um das Umsetzen und die Vorteile der vorliegenden Erfindung zu illustrieren. Es ist trotzdem wichtig, sich ins Gedächtnis zurückzurufen, daß verschiedene Luftspalt-, Kohlenstoff- oder andere Materialien in der Zwischenmetall-Dielektrikumschicht enthalten sein könnten, durch die vertikale Zwischenverbindungen gebildet werden könnten, um Verdrahtungsleitungen zu verbinden, die auf jeder Seite der Verdrahtungsleitungen der ersten und zweiten Ebene gebildet sind.
In den dargestellten Ausführungsformen wird eine Zwischenmetall-Dielektrikumschicht 76 über die Oberfläche der Ätzstoppschicht 72 aufgebracht, z. B. durch ein CVD-Verfahren (chemische Aufdampfung) von Siliciumoxid aus einem TEOS-Quellengas. Eine Durchloch-Maske ist auf der Zwischenschicht-Dielektrikumschicht 76 vorgesehen, z. B. durch Bereitstellen einer Fotolackschicht, die in eine Ätzmaske durch eine herkömmliche Fotolithographie gebildet wird. Ein Durchloch wird dann durch die Zwischenmetall-Dielektrikumschicht durch einen Ätzvorgang gebildet. Das Durchloch-Ätzen kann in irgendeiner Anzahl von dielektrischen Ätzern ausgeführt werden, einschließlich des LAM Rainbow Systems, welches besonders bevorzugt ist, weil es dem Benutzer erlaubt, den Grad einer Selektivität des Ätzprozesses zwischen Oxid- und Nitridmaterialien einzustellen. Dies ist zum Ausführen der verschiedenen Stufen der Durchloch-Ätzung in einem einzelnen Verarbeitungssystem unter Verwendung einer kontinuierlichen Serie von Verarbeitungsschritten, während gute Prozeßsteuerung noch erreicht werden, vorteilhaft. Durchlöcher werden am besten durch die Zwischenmetall-Dielektrikumschicht unter Verwendung eines Ätzmittels geätzt, welches wenigstens in der Nähe des Endes der Durchloch-Ätzung durch das Zwischenmetall-Dielektrikum höchstselektiv ist, um ein Oxid ohne ein schnelles Ätzen der Nitridätzstoppschicht zu ätzen.
In einigen Ausführungsformen kann eine vergleichsweise hohe Geschwindigkeit, aber ein weniger selektiver Ätzprozeß in einer anfänglichen Stufe des Durchloch-Ätzprozesses verwendet werden, gefolgt von einer zweiten Ätzstufe unter Verwendung eines selektiveren und typischerweise langsameren Ätzprozesses. Beispielsweise kann der erste Abschnitt mit höherer Geschwindigkeit und niedrigerer Selektivität des Durchloch-Ätzprozesses unter Verwendung eines Ätzmittels ausgeführt werden, das in einem Plasmaprozeß aus Quellengasen einschließlich von CF4 abgeleitet wird. Der zweite Ätzprozeß mit niedrigerer Geschwindigkeit und höherer Selektivität könnte ein Ätzmittel verwenden, das aus Quellengasen abgeleitet ist, die C2F6 oder C3F8 enthalten. Der erste Abschnitt des Durchloch-Ätzprozesses wird verwendet, um teilweise durch das Zwischenmetall-Dielektrikum zu ätzen, und wird lange bevor der Ätzprozeß sich der Ätzstoppschicht nähert, unterbrochen. Der Durchloch-Ätzprozeß wird dann unter Verwendung einer Durchloch-Ätzung hoher Selektivität fortgesetzt, wobei auf der Ätzstoppschicht angehalten wird. Andere geeignete Ätzsysteme sind Durchschnittsfachleuten bekannt und sind kommerziell verfügbar. Eine Bereitstellung einer Ätzstoppschicht und eine Verwendung eines geeigneten Ätzsystems ist zum Ausführen der Durchloch-Ätzung höchst wünschenswert, weil die Zwischenmetall-Dielektrikumschicht 76 Dickenveränderungen und sich ändernde Ätzcharakteristiken aufweisen kann, die die Ergebnisse von Ätzprozessen einer festen Zeit unvorhersagbar und unzuverlässig machen. Die nachfolgenden Ätzschritte werden verwendet, um die Definition der Weiterentwicklung des Durchloch durch dünnere Schichten in einer Weise abzuschließen, die ermöglicht, daß diese Schritte genauer gesteuert werden als dies in dem Ätzprozeß durch die dicke Zwischenmetall-Dielektrikumschicht möglich oder praktisch ist. Zusätzlich werden die Ätzstoppschicht und die Kappenschicht planarisiert bzw. eingeebnet, so daß der auszuführende Ätzprozeß besser vorhersagbar und gleichmäßiger über die verschiedenen Abschnitte des Wafers ist, als dies der Fall für die Zwischenmetall-Dielektrikumschicht ist.
Nachdem das Durchloch durch die Zwischenmetall-Dielektrikumschicht 76 definiert ist, wobei es vertikal in Richtung auf die Metallverdrahtungsleitung 66 der ersten Ebene hin verläuft, wird die Durchloch-Ätzung durch die Ätzstoppschicht 72 und die Kappenschicht 70 fortgesetzt, um die Oberfläche der Verdrahtungsleitung 66 der ersten Ebene zu erreichen. Für die bevorzugte Nitridätzstoppschicht 72 kann die Ätzstoppschicht dort, wo sie innerhalb des Durchlochs freiliegt, unter Verwendung eines Nitridätzmittels entfernt werden, das beispielsweise in einem Plasmaprozeß aus einem SF6-Quellengas abgeleitet wird. Ein Abschnitt der Oxidkappenschicht 70 wird dann dort, wo es innerhalb des Zwischenverbindungs-Durchlochs freiliegt, in einem Ätzprozeß fester Zeit unter Verwendung eines herkömmlichen Oxidätzmittels wie beispielsweise dasjenige, das oben diskutiert wurde, entfernt. Diese Ätzung durch die dünne planarisierte Oxid-Kappenschicht 70 kann leicht gesteuert werden, um in einer Weise fortzuschreiten, die in zufriedenstellender Weise die Oberfläche der Verdrahtungsleitung 66 freilegt und dennoch ein Ätzen durch die Kappenschicht 70 vollständig vermeidet. Dieser Aspekt der vorliegenden Erfindung betrifft in bevorzugten Ausführungsformen die Bildung einer Kappenschicht, die sich teilweise nach unten entlang den Wänden der Verdrahtungsleitungen der ersten Ebene erstreckt, wobei ein ausreichender Spielraum für einen Abschluß des Durchloch-Ätzprozesses bereitgestellt wird. Wie voranstehend diskutiert, wird diese Merkmal gebildet, weil die Kohlenstoff-Zusatzschicht zurückgeätzt oder ausgespart wird, um die Wände der Verdrahtungsleitungen der ersten Ebene vor einer Ablagerung der Kappenschicht freizulegen.
Die Verarbeitung wird fortgesetzt, nachdem das Durchloch gebildet ist und die Oberfläche der Verdrahtungsleitung 66 freigemacht worden ist, indem ein Metallpfropfen 78 zum Füllen des Durchlochs gebildet wird. Der Metallpfropfen kann aus Aluminium gebildet werden, wird aber typischerweise aus Wolfram in einem CVD-Prozeß unter Verwendung von WF6 als ein Quellengas gebildet werden. In vielen Fällen beginnt eine Pfropfenbildung durch Bereitstellen einer Klebe- oder Anhaftungsschicht, die Titan oder Titannitrid sein kann, innerhalb des Durchlochs und über der Oberfläche der Zwischenmetall-Dielektrikumschicht 76. Eine Aufstäubung oder CVD-Prozesse können verwendet werden, um die Klebe- oder Anhaftungsschicht zu bilden. Wolfram wird dann in einem CVD-Prozeß zum Füllen durch Durchlochs bereitgestellt und ein chemisch-mechanisches Polieren (CMP) oder ein Rückätzprozeß wird ausgeführt, um die vertikale Erstreckung des Wolframpfropfens 78 zu definieren und überschüssiges Wolfram von der Oberfläche der Zwischenmetall-Dielektrikumschicht 76 zu entfernen. Der Polier- oder Zurückätzprozeß entfernt auch unbenötigte Abschnitte der Klebeschicht. Eine weitere Verarbeitung wird fortgesetzt, um Verdrahtungsleitungen der zweiten Ebene zu bilden, beispielsweise die Verdrahtungsleitung 80, die in Fig. 9 gezeigt ist. Die Verdrahtungsleitung der zweiten Ebene könnte durch eine Ablagerung eines Deckmetalls und eine herkömmliche Fotolithographie oder durch einen Damaszierungs-Prozeß gebildet werden.
Die vorliegende Erfindung ist hinsichtlich bestimmter bevorzugter Ausführungsformen beschrieben worden, aber Durchschnittsfachleute werden erkennen, daß Änderungen und Modifikationen an diesem Prozeß und an dem Aufbau durchgeführt werden können, ohne die grundlegenden Lehren der vorliegenden Erfindung zu verändern. Während die vorliegende Erfindung beispielsweise hinsichtlich einer Bildung einer Verdrahtungsleitung einer ersten Ebene, die mit anderen Leitern verbunden ist, beschrieben worden ist, kann die vorliegende Erfindung in mehreren oder allen Schichten einer Mehrebenen-Zwischenverbindungsstruktur implementiert werden. Alternativ kann die vorliegende Erfindung für verschiedene andere Ebenen von Mehrebenen-Verdrahtungsstrukturen als der ersten Ebene implementiert werden. An sich ist die vorliegende Erfindung nicht auf irgendeine besondere beschriebene Ausführungsform beschränkt, sondern anstelle davon sollte der Umfang der Erfindung aus den Ansprüchen, die folgen, bestimmt werden.

Claims (38)

1. Verfahren zum Bilden einer integrierten Schaltungseinrichtung, wobei das Verfahren umfaßt:
Bereitstellen eines Musters von Verdrahtungsleitungen (66, 80) über einer Isolationsschicht (62), wobei eine erste Verdrahtungsleitung (66) lateral von einer zweiten Verdrahtungsleitung (66) durch eine Schicht eines Zusatzmaterials (64) getrennt ist;
Entfernen eines Abschnitts der Schicht (64) des Zusatzmaterials, um eine obere Oberfläche der Schicht (64) des Zusatzmaterials unter obere Oberflächen der ersten und zweiten Verdrahtungsleitungen (66) auszusparen;
Bereitstellen einer Schicht (70) eines Kappenmaterials über den ersten und zweiten Verdrahtungsleitungen (66) und über der ausgesparten oberen Oberfläche der Schicht (68) des Zusatzmaterials; und
Ausführen einer Verbrauchsreaktion durch die Schicht (70) des Kappenmaterials, um wenigstens einen weiteren Abschnitt der Schicht (68) des Zusatzmaterials zu verbrauchen, wobei ein Luftdielektrikum (74) zwischen den ersten und zweiten Verdrahtungsleitungen (66, 66), eingeschlossen auf einer oberen Oberfläche durch die Kappenschicht 70, zurückgelassen wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Kappenmaterial (70) ein Oxid ist und die Verbrauchsreaktion ein Oxidationsprozeß ist.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß das Zusatzmaterial (64, 68) Kohlenstoff umfaßt.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß das Zusatzmaterial (64, 68) im wesentlichen aus Kohlenstoff besteht.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß die Verbrauchsreaktion fortgesetzt wird, um die gesamte Schicht (64, 68) des Zusatzmaterials zwischen den ersten und zweiten Verdrahtungsleitungen (66, 66) zu entfernen.
6. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die Schicht (70) des Kappenmaterials durch Bereitstellen eines Flüssigkeitsschicht über den ersten und zweiten Verdrahtungsleitungen (64, 68), die zum Bilden einer Oxid-Festkörperschicht ausgehärtet wird, gebildet wird.
7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß die Flüssigkeit HSQ ist.
8. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Schicht (70) des Kappenmaterials durch Bereitstellen einer Flüssigkeit über den ersten und zweiten Verdrahtungsleitungen (66, 66) in einem Aufspinn-Prozeß bereitgestellt wird.
9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß das Kappenmaterial (70) innerhalb der Flüssigkeit verfestigt wird, um die Schicht (70) des Kappenmaterials bereitzustellen.
10. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß die Flüssigkeit ein polymerisches Material umfaßt.
11. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß die Flüssigkeit Sauerstoff umfaßt.
12. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Kappenschicht (70) die oberen Oberflächen der ersten und zweiten Verdrahtungsleitungen (66, 66) bedeckt, und die Kappenschicht (70) eingeebnet wird.
13. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Muster von Verdrahtungsleitungen (66, 66, 80) folgendermaßen bereitgestellt wird:
Versehen der Schicht (64, 68) des Zusatzmaterials mit einem Muster, um Gräben zu definieren;
Bereitstellen eines Metalls (78) zum Füllen der Gräben und über der Schicht (66, 68) des Zusatzmaterials; und
Entfernen von überschüssigem Metall zum Definieren des Musters von Verdrahtungsleitungen (66, 66) innerhalb der Schicht (70) des Zusatzmaterials.
14. Verfahren nach Anspruch 13, dadurch gekennzeichnet, daß der Schritt einer Entfernung von überschüssigem Metall unter Verwendung eines chemisch-mechanischen Poliervorgangs durchgeführt wird.
15. Verfahren nach Anspruch 1, ferner umfassend die folgenden Schritte:
Bereitstellen einer Schicht (72) eines Ätzstoppmaterials über der Schicht (70) des Kappenmaterials nach der Verbrauchsreaktion, wobei das Ätzstoppmaterial (72) eine zu dem Kappenmaterial (70) unterschiedliche Zusammensetzung aufweist;
Bereitstellen einer Zwischenmetall Dielektrikumschicht (76) über der Schicht (72) des Ätzstoppmaterials, wobei die Zwischenmetall-Dielektrikumschicht (76) eine andere Zusammensetzung als das Ätzstoppmaterial (72) aufweist; und
Bilden eines Durchlochs (78) durch Ätzen durch die Zwischenmetall-Dielektrikumschicht (76), Stoppen auf der Schicht des Ätzstoppmaterials (72), Ätzen durch die Schicht (72) des Ätzstoppmaterials und Ätzen durch die Schicht (70) des Kappenmaterials.
16. Verfahren nach Anspruch 15, dadurch gekennzeichnet, daß der Schritt eines Ätzens durch die Schicht (70) des Kappenmaterials eine Oberfläche der ersten Verdrahtungsleitung (66) befreit, aber nicht durch eine vollständige Dicke der Schicht (70) des Kappenmaterials ätzt.
17. Verfahren nach Anspruch 16, dadurch gekennzeichnet, daß das Durchloch (78) so positioniert ist, daß fast das gesamte Durchloch über der ersten Verdrahtungsleitung (66) angeordnet ist, aber ein Abschnitt des Durchlochs nicht über der ersten Verdrahtungsleitung (66) angeordnet ist.
18. Verfahren nach Anspruch 16, dadurch gekennzeichnet, daß der Schritt eines Ätzens durch die Zwischenmetall-Dielektrikumschicht (76) durch einen Ätzprozeß einer ersten Stufe mit vergleichweise hoher Geschwindigkeit und einen Ätzprozeß einer zweiten Stufe mit vergleichsweise hoher Selektivität fortschreitet.
19. Verfahren nach Anspruch 15, dadurch gekennzeichnet, daß das Kappenmaterial (70) ein Oxid ist, und das Ätzstoppmaterial (72) ein Nitrid ist.
20. Verfahren nach Anspruch 19, dadurch gekennzeichnet, daß die Zwischenmetall-Dielektrikumschicht (76) ein Oxid umfaßt.
21. Verfahren zum Bilden einer integrierten Schaltungseinrichtung, wobei das Verfahren umfaßt:
Bereit stellen eines Musters von Verdrahtungsleitungen (66, 66; 80) über einer Isolationsschicht (62, 60), wobei einzelne Verdrahtungsleitungen (66, 66) durch ein Zusatzmaterial (64) laterial getrennt sind;
Bereitstellen einer Kappenschicht (70) über dem Muster von Verdrahtungsleitungen (66, 66) und über einer oberen Oberfläche des Zusatzmaterials (64);
Durchführen einer Verbrauchsreaktion durch die Kappenschicht (70) zum Verbrauchen wenigstens eines Abschnitts (68) des Zusatzmaterials, wobei ein Luftdielektrikum (74) anstelle des verbrauchten Zusatzmaterials (64, 68) zurückgelassen wird;
Bereitstellen einer Ätzstoppschicht (72) über der Kappenschicht (70) nach der Verbrauchsreaktion;
Bereitstellen einer Zwischenmetall-Dielektrikumschicht (76) über der Ätzstoppschicht (72), wobei die Zwischenmetall-Dielektrikumschicht (76) eine zu der Ätzstoppschicht (70) unterschiedliche Zusammensetzung aufweist; und
Bilden eines Durchlochs (78) durch Ätzen durch die Zwischenmetall-Dielektrikumschicht (76), Stoppen auf der Ätzstoppschicht (72), Ätzen durch die Ätzstoppschicht (72) und Ätzen durch die Kappenschicht (70).
22. Verfahren nach Anspruch 21, dadurch gekennzeichnet, daß die Ätzstoppschicht (72) eine zu der Kappenschicht (70) unterschiedliche Zusammensetzung aufweist.
23. Verfahren nach Anspruch 21, dadurch gekennzeichnet, daß der Schritt eines Ätzens durch die Kappenschicht (70) eine Oberfläche einer Verdrahtungsleitung (66, 66) befreit, aber nicht durch eine gesamte Dicke der Kappenschicht (70) ätzt.
24. Verfahren nach Anspruch 21, dadurch gekennzeichnet, daß die Kappenschicht (70) durch Bereitstellen einer Flüssigkeitsschicht über den ersten und zweiten Verdrahtungsleitungen (66, 66), die zum Bilden einer Festkörperschicht (70), umfassend ein Oxid, verarbeitet wird, gebildet wird.
25. Verfahren nach Anspruch 24, dadurch gekennzeichnet, daß die Flüssigkeit HSQ ist.
26. Verfahren nach Anspruch 21, dadurch gekennzeichnet, daß die Kappenschicht ein Oxid ist und die Verbrauchsreaktion ein Oxidationsprozeß ist.
27. Verfahren nach Anspruch 26, dadurch gekennzeichnet, daß das Zusatzmaterial (64, 68) Kohlenstoff umfaßt.
28. Verfahren nach Anspruch 27, dadurch gekennzeichnet, daß das Zusatzmaterial (64, 68) im wesentlichen aus Kohlenstoff besteht.
29. Verfahren nach Anspruch 26, dadurch gekennzeichnet, daß die Verbrauchsreaktion fortgesetzt wird, um sämtliches Zusatzmaterial (64, 68) unterhalb der Kappenschicht (70) zu entfernen.
30. Verfahren nach Anspruch 21, ferner umfassend den Schritt, der vor der Bildung der Ätzstoppschicht (72) ausgeführt wird, eines Entfernens eines Abschnitts des Zusatzmaterials (64, 68) zum Aussparen einer oberen Oberfläche des Zusatzmaterials (68) unter obere Oberflächen der Verdrahtungsleitung (66, 66).
31. Verfahren nach Anspruch 30, dadurch gekennzeichnet, daß das Zusatzmaterial (64, 68) Kohlenstoff ist, die Kappenschicht (70) ein Oxid ist und die Ätzstoppschicht (72) ein Nitrid ist.
32. Verfahren nach Anspruch 21, dadurch gekennzeichnet, daß das Durchloch (78) mit einem Metallpfropfen (78) gefüllt ist.
33. Verfahren nach Anspruch (32), dadurch gekennzeichnet, daß der Metallpfropfen (78) eine Verdrahtungsleitung (66, 66) der ersten Ebene mit einer Verdrahtungsleitung (80) einer zweiten Ebene verbindet.
34. Verfahren nach Anspruch 33, dadurch gekennzeichnet, daß der Metallpfropfen (78) Wolfram umfaßt.
35. Verfahren nach Anspruch 21, dadurch gekennzeichnet, daß der Schritt eines Bildens der Schicht (70) des Kappenmaterials ein Bereitstellen einer Flüssigkeit über den ersten und zweiten Verdrahtungsleitungen (66, 66) in einem Aufspinnprozeß umfaßt.
36. Verfahren nach Anspruch 21, dadurch gekennzeichnet, daß der Schritt eines Bildens der Schicht (70) des Kappenmaterials ein Bereitstellen einer Flüssigkeit über den ersten und zweiten Verdrahtungsleitungen (66, 66) umfaßt und das Kappenmaterial (70) verfestigt wird, um die Schicht (70) des Kappenmaterials bereitzustellen.
37. Verfahren nach Anspruch 35, dadurch gekennzeichnet, daß die Flüssigkeit ein polymerisches Material umfaßt.
38. Verfahren nach Anspruch 36, dadurch gekennzeichnet, daß die Flüssigkeit Sauerstoff umfaßt.
DE19747559A 1997-10-06 1997-10-28 Verbindungsstruktur mit Gasdielektrikum, das zum Durchlöchern ohne Kontaktfleck kompatibel ist Ceased DE19747559A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
GB9721152A GB2330001B (en) 1997-10-06 1997-10-06 Method of forming an integrated circuit device
FR9713228A FR2770028B1 (fr) 1997-10-06 1997-10-22 Procede de fabrication d'une structure d'interconnexion pour un dispositif a circuit integre
DE19747559A DE19747559A1 (de) 1997-10-06 1997-10-28 Verbindungsstruktur mit Gasdielektrikum, das zum Durchlöchern ohne Kontaktfleck kompatibel ist

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GB9721152A GB2330001B (en) 1997-10-06 1997-10-06 Method of forming an integrated circuit device
FR9713228A FR2770028B1 (fr) 1997-10-06 1997-10-22 Procede de fabrication d'une structure d'interconnexion pour un dispositif a circuit integre
DE19747559A DE19747559A1 (de) 1997-10-06 1997-10-28 Verbindungsstruktur mit Gasdielektrikum, das zum Durchlöchern ohne Kontaktfleck kompatibel ist

Publications (1)

Publication Number Publication Date
DE19747559A1 true DE19747559A1 (de) 1999-05-06

Family

ID=27217867

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19747559A Ceased DE19747559A1 (de) 1997-10-06 1997-10-28 Verbindungsstruktur mit Gasdielektrikum, das zum Durchlöchern ohne Kontaktfleck kompatibel ist

Country Status (3)

Country Link
DE (1) DE19747559A1 (de)
FR (1) FR2770028B1 (de)
GB (1) GB2330001B (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19959966A1 (de) * 1999-12-13 2001-06-28 Mosel Vitelic Inc Verfahren zur Bildung von dielektrischen Schichten
DE10142223A1 (de) * 2001-08-29 2003-04-10 Infineon Technologies Ag Mittels Polymerisation erzeugte Hohlräume mit Submikrometer-Abmessungen in einer Halbleitereinrichtung
DE10142224A1 (de) * 2001-08-29 2003-04-24 Infineon Technologies Ag Mittels eines Quellvorgangs erzeugte Hohlräume mit Submikrometer-Abmessungen in einer Halbleitereinrichtung
DE10142201C2 (de) * 2001-08-29 2003-10-16 Infineon Technologies Ag Verfahren zur Erzeugung von Hohlräumen mit Submikrometer-Strukturen in einer Halbleitereinrichtung mittels einer gefrierenden Prozessflüssigkeit

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6596624B1 (en) 1999-07-31 2003-07-22 International Business Machines Corporation Process for making low dielectric constant hollow chip structures by removing sacrificial dielectric material after the chip is joined to a chip carrier
US6255712B1 (en) * 1999-08-14 2001-07-03 International Business Machines Corporation Semi-sacrificial diamond for air dielectric formation
FR2803438B1 (fr) * 1999-12-29 2002-02-08 Commissariat Energie Atomique Procede de realisation d'une structure d'interconnexions comprenant une isolation electrique incluant des cavites d'air ou de vide
FR2969375A1 (fr) 2010-12-17 2012-06-22 St Microelectronics Crolles 2 Structure d'interconnexion pour circuit intégré
US10707089B2 (en) * 2018-03-27 2020-07-07 Texas Instruments Incorporated Dry etch process landing on metal oxide etch stop layer over metal layer and structure formed thereby

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4767724A (en) * 1986-03-27 1988-08-30 General Electric Company Unframed via interconnection with dielectric etch stop
EP0326293A1 (de) * 1988-01-27 1989-08-02 Advanced Micro Devices, Inc. Methode zur Ausbildung von Verbindungen
JP2934353B2 (ja) * 1992-06-24 1999-08-16 三菱電機株式会社 半導体装置およびその製造方法
US5461003A (en) * 1994-05-27 1995-10-24 Texas Instruments Incorporated Multilevel interconnect structure with air gaps formed between metal leads
US5607773A (en) * 1994-12-20 1997-03-04 Texas Instruments Incorporated Method of forming a multilevel dielectric
JP3887035B2 (ja) * 1995-12-28 2007-02-28 株式会社東芝 半導体装置の製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19959966A1 (de) * 1999-12-13 2001-06-28 Mosel Vitelic Inc Verfahren zur Bildung von dielektrischen Schichten
DE19959966C2 (de) * 1999-12-13 2003-09-11 Mosel Vitelic Inc Verfahren zur Bildung von dielektrischen Schichten mit Lufteinschlüssen
DE10142223A1 (de) * 2001-08-29 2003-04-10 Infineon Technologies Ag Mittels Polymerisation erzeugte Hohlräume mit Submikrometer-Abmessungen in einer Halbleitereinrichtung
DE10142224A1 (de) * 2001-08-29 2003-04-24 Infineon Technologies Ag Mittels eines Quellvorgangs erzeugte Hohlräume mit Submikrometer-Abmessungen in einer Halbleitereinrichtung
DE10142201C2 (de) * 2001-08-29 2003-10-16 Infineon Technologies Ag Verfahren zur Erzeugung von Hohlräumen mit Submikrometer-Strukturen in einer Halbleitereinrichtung mittels einer gefrierenden Prozessflüssigkeit
DE10142223C2 (de) * 2001-08-29 2003-10-16 Infineon Technologies Ag Verfahren zum Erzeugen von Hohlräumen mit Submikrometer-Abmessungen in einer Halbleitereinrichtung mittels Polymerisation
DE10142224C2 (de) * 2001-08-29 2003-11-06 Infineon Technologies Ag Verfahren zum Erzeugen von Hohlräumen mit Submikrometer-Abmessungen in einer Halbleitereinrichtung mittels eines Quellvorgangs
US6645850B2 (en) 2001-08-29 2003-11-11 Infineon Technologies Ag Semiconductor device having cavities with submicrometer dimensions generated by a swelling process

Also Published As

Publication number Publication date
FR2770028A1 (fr) 1999-04-23
FR2770028B1 (fr) 2002-08-30
GB2330001A (en) 1999-04-07
GB9721152D0 (en) 1997-12-03
GB2330001B (en) 1999-09-01

Similar Documents

Publication Publication Date Title
DE102009023377B4 (de) Verfahren zur Herstellung eines Mikrostrukturbauelements mit einer Metallisierungsstruktur mit selbstjustiertem Luftspalt
DE69837313T2 (de) Verfahren zur Herstellung von koplanaren Metal/isolierenden mehrlagigen Schichten unter Verwendung eines damaszenen Prozesses mit fliesfähiger Opferoxyd
DE69826934T2 (de) Verfahren zur Herstellung einer Doppel-Damaszener Struktur
DE10194958B4 (de) Verfahren zur Herstellung einer Sperr-/ Haftschicht und einer Kristallkeimschicht in einer integrierten Schaltkreisanordnung und zugehörige integrierte Schaltkreisanordnung
DE102008059650B4 (de) Verfahren zur Herstellung einer Mikrostruktur mit einer Metallisierungsstruktur mit selbstjustierten Luftspalten zwischen dichtliegenden Metallleitungen
DE102007046846A1 (de) Seitenwandschutzschicht
DE10021385B4 (de) Verfahren zur Herstellung eines Kondensators mit Erzeugung einer unteren Kondensatorelektrode unter Verwendung einer CMP-Stoppschicht
DE102010064289B4 (de) Größenreduzierung von Kontaktelementen und Kontaktdurchführungen in einem Halbleiterbauelement durch Einbau eines zusätzlichen Abschrägungsmaterials
DE102019217879B4 (de) Verbindungsstruktur für obere Elektrode und Herstellungsverfahren
DE19834917A1 (de) Verfahren zum Bilden von selbstausrichtenden Durchgängen in integrierten Schaltungen mit mehreren Metallebenen
DE102011002769B4 (de) Halbleiterbauelement und Verfahren zur Herstellung einer Hybridkontaktstruktur mit Kontakten mit kleinem Aspektverhältnis in einem Halbleiterbauelement
DE102009010845B4 (de) Verfahren zur Herstellung eines Mikrostrukturbauelements mit einer Metallisierungsstruktur mit selbstjustierten Luftspalten und wieder aufgefüllten Luftspaltausschließungszonen
DE102015108695B4 (de) Ausbilden von Vias um eine Metallleitung herum
DE102010002411B4 (de) Verfahren zur Herstellung von Kontaktbalken mit reduzierter Randzonenkapazität in einem Halbleiterbauelement
DE102005024912A1 (de) Technik zur Herstellung von kupferenthaltenden Leitungen, die in einem Dielektrikum mit kleinem ε eingebettet sind, durch Vorsehen einer Versteifungsschicht
DE102010002451A1 (de) Kontaktelemente von Halbleiterbauelementen, die einen kontinuierlichen Übergang zu Metallleitungen einer Metallisierungsschicht besitzen
DE102016100323B4 (de) Verringern der Dual-Damascene-Verwerfung in integrierten Schaltkreisstrukturen
DE102004042169A1 (de) Technik zur Erhöhung des Füllvermögens in einem elektrochemischen Abscheideprozess durch Verrundung der Kanten und Gräben
DE112019003120T5 (de) Dünnfilmwiderstand in einer integrierten schaltung und herstellungsverfahren dafür
DE10244570A1 (de) Liner-Schicht mit geringer Stufenüberdeckung zur Verbesserung des Kontaktwiderstands bei W-Kontakten
DE112012002648B4 (de) Lokale Zwischenverbindung mit einem niedrigen Profil und Verfahren zum Herstellen derselben
DE102004001853B3 (de) Verfahren zum Herstellen von Kontaktierungsanschlüssen
DE19920757B4 (de) Verfahren zum Bilden eines nicht-linearen Schaltelementes auf einer integrierten Schaltung und elektrische Zwischenverbindungsstruktur
DE19747559A1 (de) Verbindungsstruktur mit Gasdielektrikum, das zum Durchlöchern ohne Kontaktfleck kompatibel ist
DE102008044964B4 (de) Verringerung der Leckströme und des dielektrischen Durchschlags in dielektrischen Materialien von Metallisierungssystemen von Halbleiterbauelementen durch die Herstellung von Aussparungen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection