DE19959966A1 - Verfahren zur Bildung von dielektrischen Schichten - Google Patents

Verfahren zur Bildung von dielektrischen Schichten

Info

Publication number
DE19959966A1
DE19959966A1 DE19959966A DE19959966A DE19959966A1 DE 19959966 A1 DE19959966 A1 DE 19959966A1 DE 19959966 A DE19959966 A DE 19959966A DE 19959966 A DE19959966 A DE 19959966A DE 19959966 A1 DE19959966 A1 DE 19959966A1
Authority
DE
Germany
Prior art keywords
dielectric layer
hdpcvd
conductive structures
dielectric
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19959966A
Other languages
English (en)
Other versions
DE19959966C2 (de
Inventor
Gavin Chao
Cheng-Che Li
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Mosel Vitelic Inc
Promos Technologies Inc
Original Assignee
MOSEL VITELIC Inc HSINCHU
Siemens AG
Mosel Vitelic Inc
Promos Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MOSEL VITELIC Inc HSINCHU, Siemens AG, Mosel Vitelic Inc, Promos Technologies Inc filed Critical MOSEL VITELIC Inc HSINCHU
Priority to DE19959966A priority Critical patent/DE19959966C2/de
Publication of DE19959966A1 publication Critical patent/DE19959966A1/de
Application granted granted Critical
Publication of DE19959966C2 publication Critical patent/DE19959966C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

Ein Verfahren zur Bildung von dielektrischen Schichten wird offenbart. Ein Halbleitersubstrat weist leitfähige Strukturen auf, die auf ihm gebildet sind. Eine erste dielektrische Schicht wird über dem Halbleitersubstrat unter Verwendung eines ersten HDPCVD-Verfahrens mit einem hohen Ätzen/Abscheiden-Verhältnis gebildet. Eine zweite dielektrische Schicht wird auf der ersten dielektrischen Schicht mit einem niedrigen Ätzen/Abscheiden-Verhältnis gebildet. Lufteinschlüsse werden in der zweiten dielektrischen Schicht gebildet. Ein dritter HDPCVD-Prozess mit einem hohen Ätzen/Abscheiden-Verhältnis wird durchgeführt, um eine dritte dielektrische Schicht auf der zweiten dielektrischen Schicht zu bilden.

Description

Die Erfindung betrifft ein Verfahren einer mehrstufigen Hochdichteplasma-Chemischen Dampfphasenabscheidung (HDPCVD), und insbesondere betrifft die Erfindung ein Verfahren zur Bildung von dielektrischen Schichten mit Lufteinschlüssen zwischen leitfähigen Strukturen in einem Halbleiterbauteil unter Verwendung von HDPCVD.
In einem Halbleiterbauteil sind üblicherweise mehrschichtige leitfähige Schaltungen und andere Leiterbahnen durch Zwischenmetall dielektrischen (IMD) Schichten isoliert. Da die Abmessungen eines Bauteils schrumpfen, wächst das Längenverhältnis der Lücken zwischen den leitfähigen Schichten. Die Lücke mit einem höheren Längenverhältnis ist schwieriger aufzufüllen. Ein herkömmliches Verfahren zur Bildung einer hochqualitativen dielektrischen Schicht, um eine schmale Lücke oder eine Lücke mit hohem Längenverhältnis zu füllen, wird bereitgestellt und in den Fig. 1A bis 1C erläutert.
In Fig. 1A wird ein Halbleitersubstrat bereitgestellt. Leiterbahnen 102 werden auf dem Substrat 100 gebildet. Zwischen den Leiterbahnen 102 befinden sich Lücken. Eine dielektrische Schicht 104 wird auf den Leiterbahnen 102 gebildet und füllt die Lücken. Die dielektrische Schicht 104 wird durch HDPCVD gebildet.
In Fig. 1B wird eine dielektrische Schicht 106 auf der dielektrischen Schicht 104 durch Plasma-verstärkte chemische Dampfabscheidung (PECVD) gebildet. Der HDPCVD-Prozess umfasst Ätzen und Abscheiden. Somit kann eine dielektrische Schicht 104 gebildet werden, um Lücken aufzufüllen, die ein hohes Längenverhältnis besitzen. Jedoch ist die Oberseite der dielektrischen Schicht 106 nicht eben bzw. plan. Wie in Fig. 1C gezeigt, muss ein CMP- Prozess durchgeführt werden, um einen Teil der dielektrischen Schicht 106 zur Einebnung zu entfernen.
Das oben beschriebene herkömmliche Verfahren liefert ein hochqualitatives dielektrisches Material, um Lücken mit einem hohen Längenverhältnis aufzufüllen. Jedoch wächst eine parasitäre Kapazität, wenn der Abstand zwischen den Leiterbahnen schmaler wird. Die gewachsene parasitäre Kapazität beeinflusst das Betriebsverhalten eines Halbleiterbauteils. Das Schaltdiagramm in Fig. 2 erläutert die parasitäre Kapazität zwischen leitfähigen Strukturen.
Wie in Fig. 2 gezeigt, befindet sich dielektrisches Material zwischen den Leiterbahnen 202. Die Struktur verhält sich wie ein Kondensator, der eine untere Elektrode, einen dielektrischen Film und eine obere Elektrode aufweist. Parasitäre Kapazitäten CL1 und CL2 werden somit gebildet. Zusätzlich wird auch eine parasitäre Kapazität CV zwischen leitfähigen Schichten gebildet, beispielsweise zwischen der oberen Leiterbahn 202 und der unteren Leiterbahn 204.
Weiterhin umfasst das herkömmliche Verfahren zwei Abscheidungsschritte und einen CMP- Prozess. Die beiden Abscheidungsschritte, die HDPCVD und PECVD umfassen, werden an unterschiedlichen Abscheidestationen durchgeführt. Somit muss ein Halbleiterbauteil, das mit dem herkömmlichen Verfahren gebildet wird, zwischen drei Stationen transportiert werden, was schwierig und zeitaufwendig ist.
Die Erfindung liefert ein Verfahren zur Bildung einer dielektrischen Schicht. Die dielektrische Schicht ist eingeebnet und hat eine niedrige Dielektrizitätskonstante. Das Verfahren benötigt drei Abscheidungsschritte und wird an der gleichen Station durchgeführt. Zeit für den Transport zwischen Stationen kann somit eingespart werden.
Das Verfahren der Erfindung liefert ein dielektrisches Material mit Lufteinschlüssen zwischen Leiterbahnen. Da Luft eine Dielektrizitätskonstante aufweist, die niedriger als die Dielektrizitätskonstante von Siliziumoxid oder von Siliziumnitrid ist, ist die gesamte Dielektrizitätskonstante für die Struktur aus dielektrischem Material und dem Lufteinschluss niedriger.
Das Verfahren der Erfindung umfasst Bereitstellen eines Halbleitersubstrats. Auf dem Halbleitersubstrat sind leitfähige Strukturen gebildet. Eine erste dielektrische Schicht wird über dem Halbleitersubstrat unter Verwendung eines ersten HDPCVD-Prozesses gebildet. Der erste HDPCVD-Prozess wird mit einem hohen Ätzen/Abscheiden-Verhältnis durchgeführt. Ein zweiter HDPCVD-Prozess wird anschließend durchgeführt, um eine zweite dielektrische Schicht auf der ersten dielektrischen Schicht zu bilden. Der zweite HDPCVD-Prozess wird mit einem niedrigen Ätzen/Abscheiden-Verhältnis durchgeführt. Die zweite dielektrische Schicht, die zwischen den leitfähigen Strukturen abgeschieden wird, besitzt eine schlechte Stufendeckfähigkeit, so dass Lufteinschlüsse in der zweiten dielektrischen Schicht gebildet werden. Der zweite HDPCVD-Prozess kann das dielektrische Material schnell abscheiden, aber die zweite dielektrische Schicht besitzt eine unebene Topographie. Ein dritter HDPCVD-Prozess wird durchgeführt, um eine dritte dielektrische Schicht auf der zweiten dielektrischen Schicht zu bilden. Der dritte HDPCVD-Prozess wird mit einem hohen Ätzen/Abscheiden-Verhältnis durchgeführt. Die dritte dielektrische Schicht besitzt somit eine ebene Oberseite.
Andere Aufgaben, Merkmale und Vorteile dieser Erfindung werden in der folgenden detaillierten Beschreibung der bevorzugten jedoch nicht einschränkenden Ausführungsformen offensichtlich. Die Beschreibung nimmt dabei auf die beigefügten Zeichnungen Bezug.
Fig. 1A bis 1C sind Querschnittsansichten, die einen herkömmlichen Prozess zur Bildung einer hochqualitativen dielektrischen Schicht erläutern, um eine schmale Lücke oder eine Lücke mit hohen Längenverhältnis aufzufüllen;
Fig. 2 ist ein Schaltdiagramm, das die parasitären Kapazitäten zwischen leitfähigen Strukturen erläutert; und
Fig. 3A bis 3C sind Querschnittsansichten, die die Prozessschritte einer bevorzugten Ausführungsform des Verfahrens zur Bildung einer dielektrischen Schicht erläutern. Hochdichteplasma-Chemischen Dampfphasenabscheidung (HDPCVD) ermöglicht die Zufügung einer Sputter-Komponente zu einem Plasmaabscheidungsprozess, der gesteuert werden kann, um die Lückenauffüllung während des Abscheidungsprozesses in einer dem herkömmlichen CVD- Prozess überlegenen Weise zu fördern. HDPCVD scheidet eine dielektrische Schicht ab, die eine überlegende Dichte aufweist, feuchtigkeitsabweisend ist und überlegene Einebnungseigenschaften im Vergleich zu herkömmlichen CVD dielektrischen Schichten aufweist. Die Vorspannungs-Sputter-Komponente der HDPCVD ist von der Einführung einer Beschleunigungsspannung zwischen den plasma-angeregten Abscheidungsgasen und dem Abscheidungssubstrat hergeleitet. Die durch die Vorspannungs-Sputter-Komponente des HDPCVD-Prozesses beschleunigten Ionen ätzen das Material an der Oberfläche des Abscheidungssubstrats und sputtern das geätzte Material, im Allgemeinen zu den weiter vertieften Stellen auf dem Substrat. Wenn ein Oxid auf die Oberfläche eines Substrats durch Vorspannungs-Sputtern enthaltende HDPCVD abgeschieden wird, wird das Oxid ebenso von der Oberfläche des Substrats geätzt und zu vertieften Stellen des Substrates gesputtert. So werden die Stellen einer abgeschiedenen Schicht, die einer Lücke am nächsten sind, am wahrscheinlichsten geätzt und in die Lücke gesputtert. Dies erzeugt die wohlbekannte Oberflächenstrukturierung des HDPCVD-Prozesses und die Fähigkeit des Prozesses, Lücken effektiv aufzufüllen.
Die HDPCVD-Prozesse leisten beides zur gleichen Zeit, Abscheiden und Ätzen, die vom Grad der Vorspannungs-Sputter-Komponente abhängig sind, die für die Abscheidungsumgebung während des Prozesses gewählt wurden. Vorspannungs-Sputtern entfernt und rückverteilt das dielektrische Material von den Seitenwänden der Leiterbahnen, ermöglicht dauerhafte Abscheidung in anderen Bereichen und verbessert die Einebnung.
Die Fig. 3A bis 3C sind Querschnittsansichten, die die Prozessschritte einer bevorzugten Ausführungsform des Verfahrens zur Bildung einer dielektrischen Schicht erläutern. In der Fig. 3A wird ein Halbleitersubstrat 300 bereitgestellt. Auf dem Halbleitersubstrat 300 sind leitfähige Strukturen 302 gebildet. Eine erste dielektrische Schicht 303 wird auf dem Halbleitersubstrat 300 unter Verwendung eines HDPCVD-Prozesses gebildet. Ein Material der ersten dielektrischen Schicht 303 umfasst Siliziumoxid. Die erste dielektrische Schicht 303 wird mit einem Parameter gebildet, der ein hohes Ätzen/Abscheiden-Verhältnis von etwa 0,25 umfasst. Eine Dicke der ersten dielektrischen Schicht 303 beträgt etwa 1200-1700 Å Da die Ätz-Rate des HDPCVD-Prozesses hoch ist, wird die erste dielektrische Schicht 303 mit einer guten Stufendeckfähigkeit abgeschieden. Die erste dielektrische Schicht 303 ist eine konforme Schicht, wie in der Figur gezeigt ist.
In Fig. 3B wird eine zweite dielektrische Schicht auf der ersten dielektrischen Schicht 303 unter Verwendung eines HDPCVD-Prozesses gebildet. Ein Material der zweiten dielektrischen Schicht umfasst Siliziumoxid. Die erste dielektrische Schicht 303 und die zweite dielektrische Schicht haben das gleiche Material, so dass die erste dielektrische Schicht 303 und die zweite dielektrische Schicht zusammengefasst und mit 304 bezeichnet werden. Die zweite dielektrische Schicht wird mit einem Parameter gebildet, der ein niedriges Ätzen/Abscheiden-Verhältnis umfasst. Da die Ätz-Rate des HDPCVD-Prozesses niedrig und die Abscheidungs-Rate hoch ist, wird die zweite dielektrische Schicht mit einer schlechten Stufendeckfähigkeit abgeschieden. Der leere Raum zwischen den leitfähigen Strukturen 302, der ein großes Längenverhältnis aufweist, wird mit der zweiten dielektrischen Schicht 304 aufgefüllt. Jedoch werden aufgrund der schlechten Stufendeckfähigkeit Lufteinschlüsse bzw. Hohlräume 306 in der zweiten dielektrischen Schicht 304 gebildet. Es ist mit der konformen Ausführung der ersten dielektrischen Schicht 303 einfacher, Größe und Position der Lufteinschlüsse zu steuern. Darüber hinaus hat also die zweite dielektrische Schicht eine unebene Topographie.
In Fig. 3C wird ein weiterer HDPCVD-Prozess durchgeführt, um eine dritte dielektrische Schicht 308 auf dem dielektrischen Material 304 zu bilden, das die erste dielektrische Schicht und die zweite dielektrische Schicht umfasst. Ein Material der dritten dielektrischen Schicht 308 umfasst Siliziumoxid. Die dritte dielektrische Schicht 308 wird mit einem Parameter gebildet, der ein hohes Ätzen/Abscheiden-Verhältnis aufweist. Da die Ätz-Rate des HDPCVD-Prozesses höher als die Ätz-Rate der HDPCVD ist, die zur Bildung der ersten dielektrischen Schicht 303 verwendet wurde, entfernt und rückverteilt das Ätzen dielektrisches Material, ermöglicht dauerhafte Abscheidung in anderen Bereichen und verbessert die Einebnung.
Die Aufgabe der Erfindung ist, gezielt einen Lufteinschluss im dielektrischen Material zwischen den leitfähigen Strukturen zu bilden. Die Dielektrizitätskonstante von Luft beträgt etwa 1. Die Dielektrizitätskonstante von Siliziumoxid, das oft als dielektrisches Material verwendet wird, beträgt etwa 3,9. Somit kann der Lufteinschluss eine parasitäre Kapazität induzieren.
In der Erfindung werden die erste dielektrische Schicht, die zweite dielektrische Schicht und die dritte dielektrische Schicht durch HDPCVD gebildet, so dass diese Schichten an der gleichen Abscheidungsstation gebildet werden. So kann Zeit gespart werden, weil es keine Notwendigkeit für einen Transport zwischen Abscheidungsstationen gibt. Weiterhin wird ein Verunreinigungsproblem verhindert, das durch den Transport zwischen Abscheidungsstationen entsteht.
Ein Vorteil der HDPCVD dieser Erfindung ist, dass während der Abscheidung der Oxidschicht, die Abscheidung nicht bei hoher Temperatur durchgeführt werden muss. Der Herstellungsprozess der Bauteile ist vereinfacht, so dass die Zeit reduziert wird, in der das Bauteil einer Hochtemperaturumgebung ausgesetzt wird.
Obwohl die Erfindung beispielhaft und in Ausdrücken einer bevorzugten Ausführungsform beschrieben wurde, ist es klar, dass die Erfindung nicht darauf beschränkt ist. Es ist vielmehr beabsichtigt, verschiedene Modifikationen und ähnliche Anordnungen und Verfahren einzuschließen; und der Bereich der Ansprüche sollte breitestmöglich ausgelegt werden, so dass sie alle derartige Modifikationen und ähnliche Anordnungen und Verfahren enthalten.

Claims (16)

1. Verfahren zur Bildung dielektrischer Schichten, das die Schritte umfasst:
Bereitstellen eines Halbleitersubstrates;
Bilden von mehreren leitfähigen Strukturen über dem Halbleitersubstrat;
Bilden einer ersten dielektrischen Schicht auf und zwischen den leitfähigen Strukturen unter Verwendung eines ersten HDPCVD-Verfahrens, wobei die erste dielektrische Schicht eine gute Stufendeckfähigkeit aufweist;
Bilden einer zweiten dielektrischen Schicht auf der ersten dielektrischen Schicht unter Verwendung eines zweiten HDPCVD-Verfahrens, wobei mindestens ein Lufteinschluss in der zweiten dielektrischen Schicht zwischen den leitfähigen Strukturen gebildet wird;
und
Bilden einer dritten dielektrischen Schicht auf der zweiten dielektrischen Schicht unter Verwendung eines dritten HDPCVD-Verfahrens.
2. Verfahren nach Anspruch 1, wobei das erste HDPCVD-Verfahren ein hohes Ätzen/ Abscheiden-Verhältnis von etwa 0,25 aufweist.
3. Verfahren nach Anspruch 1, wobei die Dicke der ersten dielektrischen Schicht etwa 1200­ -1700 Å beträgt, und die bevorzugte Dicke etwa 1500 Å beträgt.
4. Verfahren nach Anspruch 1, wobei das zweite HDPCVD-Verfahren ohne Ätz-Parameter durchgeführt wird.
5. Verfahren nach Anspruch 1, wobei die Dicke der zweiten dielektrischen Schicht etwa 1200-1700 Å beträgt, und die bevorzugte Dicke etwa 1500 Å beträgt.
6. Verfahren nach Anspruch 1, wobei das dritte HDPCVD-Verfahren ein hohes Ätzen/­ Abscheiden-Verhältnis von etwa 0,4-1,0 aufweist.
7. Verfahren nach Anspruch 1, wobei die Dicke der dritten dielektrischen Schicht etwa 1800-2200 Å beträgt, und die bevorzugte Dicke etwa 2000 Å beträgt.
8. Verfahren nach Anspruch 1, wobei ein Material der ersten dielektrischen Schicht, ein Material der zweiten dielektrischen Schicht und ein Material der dritten dielektrischen Schicht Siliziumoxid umfasst.
9. Verfahren zur Bildung dielektrischer Schichten, das die Schritte umfasst:
Bereitstellen von mehreren leitfähigen Strukturen;
Bilden einer konformen ersten dielektrischen Schicht auf und zwischen den leitfähigen Strukturen;
Bilden einer zweiten dielektrischen Schicht zwischen den leitfähigen Strukturen, wobei mindestens ein Lufteinschluss in der zweiten dielektrischen Schicht gebildet wird;
und
Bilden einer dritten dielektrischen Schicht auf der zweiten dielektrischen Schicht mit einer ebenen bzw. planen Oberfläche.
10. Verfahren nach Anspruch 9, wobei der Schritt der Bildung der ersten dielektrischen Schicht unter Verwendung eines HDPCVD-Verfahrens mit einem Ätzen/Abscheiden- Verhältnis von etwa 0,25 durchgeführt wird.
11. Verfahren nach Anspruch 9, wobei der Schritt der Bildung der zweiten dielektrischen Schicht unter Verwendung eines HDPCVD-Verfahrens ohne Ätz-Parameter durchgeführt wird.
12. Verfahren nach Anspruch 9, wobei der Schritt der Bildung der dritten dielektrischen Schicht unter Verwendung eines HDPCVD-Verfahrens mit einem Ätzen/Abscheiden- Verhältnis von etwa 0,4-1,0 durchgeführt wird.
13. Verfahren nach Anspruch 9, wobei ein Material der ersten dielektrischen Schicht, ein Material der zweiten dielektrischen Schicht und ein Material der dritten dielektrischen Schicht Siliziumoxid umfasst.
14. Verfahren nach Anspruch 9, wobei die Dicke der ersten dielektrischen Schicht etwa 1200­ -1700 Å beträgt, und die bevorzugte Dicke etwa 1500 Å beträgt.
15. Verfahren nach Anspruch 9, wobei die Dicke der zweiten dielektrischen Schicht etwa 1200-1700 Å beträgt, und die bevorzugte Dicke etwa 1500 Å beträgt.
16. Verfahren nach Anspruch 9, wobei die Dicke der dritten dielektrischen Schicht etwa 1800-­ 2200 Å beträgt, und die bevorzugte Dicke etwa 2000 Å beträgt.
DE19959966A 1999-12-13 1999-12-13 Verfahren zur Bildung von dielektrischen Schichten mit Lufteinschlüssen Expired - Fee Related DE19959966C2 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19959966A DE19959966C2 (de) 1999-12-13 1999-12-13 Verfahren zur Bildung von dielektrischen Schichten mit Lufteinschlüssen

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19959966A DE19959966C2 (de) 1999-12-13 1999-12-13 Verfahren zur Bildung von dielektrischen Schichten mit Lufteinschlüssen

Publications (2)

Publication Number Publication Date
DE19959966A1 true DE19959966A1 (de) 2001-06-28
DE19959966C2 DE19959966C2 (de) 2003-09-11

Family

ID=7932413

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19959966A Expired - Fee Related DE19959966C2 (de) 1999-12-13 1999-12-13 Verfahren zur Bildung von dielektrischen Schichten mit Lufteinschlüssen

Country Status (1)

Country Link
DE (1) DE19959966C2 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10201178A1 (de) * 2002-01-15 2003-06-26 Infineon Technologies Ag Verfahren zur Maskierung einer Ausnehmung einer Struktur mit einem großen Aspektverhältnis

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE6902266U (de) * 1969-01-20 1969-08-21 Burger Eisenwerke Ag Fa Laugenbehaelter einer haushaltswaschmaschine
DE19747559A1 (de) * 1997-10-06 1999-05-06 United Microelectronics Corp Verbindungsstruktur mit Gasdielektrikum, das zum Durchlöchern ohne Kontaktfleck kompatibel ist
US5936295A (en) * 1994-05-27 1999-08-10 Texas Instruments Incorporated Multilevel interconnect structure with air gaps formed between metal leads
US5968610A (en) * 1997-04-02 1999-10-19 United Microelectronics Corp. Multi-step high density plasma chemical vapor deposition process

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5013691A (en) * 1989-07-31 1991-05-07 At&T Bell Laboratories Anisotropic deposition of silicon dioxide
US5955786A (en) * 1995-06-07 1999-09-21 Advanced Micro Devices, Inc. Semiconductor device using uniform nonconformal deposition for forming low dielectric constant insulation between certain conductive lines
US5776834A (en) * 1995-06-07 1998-07-07 Advanced Micro Devices, Inc. Bias plasma deposition for selective low dielectric insulation

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE6902266U (de) * 1969-01-20 1969-08-21 Burger Eisenwerke Ag Fa Laugenbehaelter einer haushaltswaschmaschine
US5936295A (en) * 1994-05-27 1999-08-10 Texas Instruments Incorporated Multilevel interconnect structure with air gaps formed between metal leads
US5968610A (en) * 1997-04-02 1999-10-19 United Microelectronics Corp. Multi-step high density plasma chemical vapor deposition process
DE19747559A1 (de) * 1997-10-06 1999-05-06 United Microelectronics Corp Verbindungsstruktur mit Gasdielektrikum, das zum Durchlöchern ohne Kontaktfleck kompatibel ist

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10201178A1 (de) * 2002-01-15 2003-06-26 Infineon Technologies Ag Verfahren zur Maskierung einer Ausnehmung einer Struktur mit einem großen Aspektverhältnis
US7261829B2 (en) 2002-01-15 2007-08-28 Infineon Technologies Ag Method for masking a recess in a structure having a high aspect ratio

Also Published As

Publication number Publication date
DE19959966C2 (de) 2003-09-11

Similar Documents

Publication Publication Date Title
DE60022857T2 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE69333604T2 (de) Durch PVD und DVD gebildete, mit hochschmelzendem Metall abgedeckte Metallleiterbahnen und Durchgangslöcher mit niedrigem spezifischen Widerstand
DE10230088B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE4430120B4 (de) Verfahren zur Erzeugung eines Dielektrikums
DE4214391C2 (de) Integrierte Halbleiterschaltkreisstruktur und Verfahren zu ihrer Herstellung
DE2430692C2 (de) Verfahren zum Herstellen von Verbindungslöchern in Isolierschichten
DE3241895A1 (de) Verfahren zur passivierung der oberflaeche eines halbleiterbauteils
EP0582724A1 (de) Verfahren zur lokal und global planarisierenden CVD-Abscheidung von SiO2-Schichten auf strukturierten Siliziumsubstraten
DE10054109C2 (de) Verfahren zum Bilden eines Substratkontakts in einem Feldeffekttransistor, der über einer vergrabenen Isolierschicht gebildet ist
DE102007046846A1 (de) Seitenwandschutzschicht
DE10244570B4 (de) Liner-Schicht mit geringer Stufenüberdeckung zur Verbesserung des Kontaktwiderstands bei W-Kontakten
DE19826031A1 (de) Verfahren zum Ausbilden von Kontaktelementen eines Halbleiterbauteils
DE112019002455T5 (de) Dünnfilmwiderstand in einer integrierten schaltung und herstellungsverfahren
DE60126207T2 (de) Halbleitervorrichtung und verfahren zu deren herstellung
DE10302377B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit Metall-Isolator-Metall-Kondensatoren
DE19957302C2 (de) Substrat mit mindestens zwei darauf angeordneten Metallstrukturen und Verfahren zu dessen Herstellung
DE19843624C1 (de) Integrierte Schaltungsanordnung und Verfahren zu deren Herstellung
DE102006041004B4 (de) Technik zum Reduzieren plasmainduzierter Ätzschäden während der Herstellung von Kontaktdurchführungen in Zwischenschichtdielektrika
DE112013001383T5 (de) Verfahren zur Herstellung von Halbleiterwafern
DE19959966A1 (de) Verfahren zur Bildung von dielektrischen Schichten
DE2753489A1 (de) Monolithisch integrierte halbleiterschaltung
DE102007020269A1 (de) Halbleiterstruktur mit einer elektrischen Verbindung und Verfahren zu ihrer Herstellung
DE10239066A1 (de) Verfahren zum Abscheiden einer Metallbarrierenschicht
DE69933235T2 (de) Zwischenschicht zwischen titannitrid und high density plasma oxid
DE69133411T2 (de) Iteratives Verfahren zum Herstellen von selbstjustierender Kontaktmetallisierung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8304 Grant after examination procedure
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

Owner name: PROMOS TECHNOLOGIES, INC., HSINCHU, TW

Owner name: MOSEL VITELIC INC., HSINCHU, TW

R081 Change of applicant/patentee

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNERS: MOSEL VITELIC INC., HSINCHU, TW; PROMOS TECHNOLOGIES, INC., HSINCHU, TW; QIMONDA AG, 81739 MUENCHEN, DE

Owner name: MOSEL VITELIC INC., TW

Free format text: FORMER OWNERS: MOSEL VITELIC INC., HSINCHU, TW; PROMOS TECHNOLOGIES, INC., HSINCHU, TW; QIMONDA AG, 81739 MUENCHEN, DE

Owner name: PROMOS TECHNOLOGIES, INC., TW

Free format text: FORMER OWNERS: MOSEL VITELIC INC., HSINCHU, TW; PROMOS TECHNOLOGIES, INC., HSINCHU, TW; QIMONDA AG, 81739 MUENCHEN, DE

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: MOSEL VITELIC INC., PROMOS TECHNOLOGIES, INC., QIMONDA AG, , TW

Owner name: MOSEL VITELIC INC., TW

Free format text: FORMER OWNER: MOSEL VITELIC INC., PROMOS TECHNOLOGIES, INC., QIMONDA AG, , TW

Owner name: PROMOS TECHNOLOGIES, INC., TW

Free format text: FORMER OWNER: MOSEL VITELIC INC., PROMOS TECHNOLOGIES, INC., QIMONDA AG, , TW

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee