EP1161766A1 - Keramischer mehrlagen-dünnschichtkondensator - Google Patents

Keramischer mehrlagen-dünnschichtkondensator

Info

Publication number
EP1161766A1
EP1161766A1 EP99915481A EP99915481A EP1161766A1 EP 1161766 A1 EP1161766 A1 EP 1161766A1 EP 99915481 A EP99915481 A EP 99915481A EP 99915481 A EP99915481 A EP 99915481A EP 1161766 A1 EP1161766 A1 EP 1161766A1
Authority
EP
European Patent Office
Prior art keywords
oxide
thin layer
ceramic
ceramic thin
multilayer capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP99915481A
Other languages
English (en)
French (fr)
Inventor
Rainer Waser
Michael Grossmann
Susanne Hoffmann
Roland Slowak
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Forschungszentrum Juelich GmbH
Original Assignee
Forschungszentrum Juelich GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Forschungszentrum Juelich GmbH filed Critical Forschungszentrum Juelich GmbH
Publication of EP1161766A1 publication Critical patent/EP1161766A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material

Definitions

  • the present invention relates to a ceramic multilayer capacitor with a plurality of plate capacitors and a method for producing a ceramic multilayer capacitor with a plurality of plate capacitors.
  • Such multilayer ceramic capacitors have been generally known as discrete components for many years. These capacitors have a ceramic composite produced by lamination. The metallic inner electrode layers are alternately connected to head contacts in such a way that with n inner electrode layers n-1 plate capacitors are formed which are connected in parallel. In this way, extraordinarily high capacitance densities are achieved due to a large number of individual capacitors, a small electrode spacing (the so-called dielectric layer thickness, standard today: 10 ⁇ m) and dielectric ceramics with large dielectric constants, which, depending on the type of capacitor and with poor temperature characteristics 10,000 can lie.
  • dielectric layer thickness standard today: 10 ⁇ m
  • Such multilayer capacitors are manufactured using powdered dispersions, which are drawn out to form green foils, and by screen printing techniques for the metal electrodes.
  • the manufacturing temperatures for the standard types are above 1000 ° C.
  • the smallest dimensions for multilayer capacitors are approximately 0.5 x 1.0 x 0.5 mm 3 (type: 0402).
  • capacitors are integrated in thick-film or thin-film technology on substrates or (exclusively) in thin-film technology on semiconductor circuits.
  • the known discrete ceramic multilayer capacitors have the following disadvantages:
  • the dielectric layer thickness cannot easily be reduced to less than 1 ⁇ m with the aid of powder-based ceramic techniques.
  • an MMgO single crystal is used as the substrate.
  • this material is not used as a substrate in semiconductor technology and is therefore unsuitable for the integration of the capacitors.
  • the object of the present invention is therefore to create discrete ceramic multilayer capacitors or a method for their production, which can be produced using thin-layer methods of semiconductor technology and can be used for integrated circuits.
  • inventive features according to claims 1 and 11 make it possible to create ceramic multilayer capacitors, the minimum size of which is limited only by the resolution of the technology used. Are there Arrangements possible that allow optimal integration.
  • La shows a schematic representation of a first production step for a ceramic multilayer capacitor according to the invention
  • Fig. Lb is a schematic representation of a second manufacturing step subsequent to Fig. La;
  • FIG. 1 c shows a schematic illustration of a third production step following FIG. 1 b;
  • FIG. 1d shows a schematic representation of a fourth production step following FIG. 1c;
  • Fig. Le is a schematic representation of a ceramic two-layer capacitor.
  • the ceramic multilayer capacitor 1 comprises a plurality, two in the present embodiment, of plate capacitors 3, 5, which are connected to different connection contacts (not shown).
  • Each plate capacitor 3, 5 comprises an oxide ceramic thin layer 7.
  • This thin layer is made using various technologies, such as, for. B. CSD, MOCVD, PVD, etc., deposited on a bottom electrode 9 (bottom electrode).
  • the bottom electrode in turn is applied to a platinized silicon wafer 11.
  • a second electrically conductive layer or later electrode 13 is formed over a predetermined area of the first oxide ceramic thin layer 7.
  • a second oxide ceramic thin layer 15 is applied over the predetermined area of the second electrode 13 and over the first oxide ceramic thin layer 7.
  • a continuous contact hole 17 is formed through the first and second oxide ceramic thin layers 7, 15.
  • a third electrode 19 is formed in the contact hole 17 and makes contact with the bottom electrode 9.
  • the contact hole 17 is formed by an etching process, whereby both wet and dry etching processes can be used.
  • the thin layers 7, 15 and the electrically conductive layers 9, 13, 19 could be obtained by wet chemical deposition with photosensitive precursors and by means of photolithography. This has the advantage that a ceramic layer is only formed where the gel layer remains after development.
  • the Si wafer serving as the substrate can be etched away from the rear. Discrete multilayer capacitors are then obtained, the dielectric layer thicknesses of which are far below that of conventional types.
  • Each oxide ceramic thin layer 7, 15 consists of a material selected from the group consisting of titanate, zirconate, niobate and tantalate.
  • the temperature response of the capacitance can be controlled by using different compositions for the dielectric thin films 7, 15 within a multilayer thin film capacitor 1.
  • Each electrode and / or base electrode 9, 13, 19 consists of a material selected from the group of metals and metallic-conductive non-metals, such as. B. oxides, nitrides, silicides, carbides, etc.
  • Electrodes 9, 13, 19 are preferably made using shadow masks or liftoff technology.
  • the electrically conductive layers are deposited using an electrode mask B or D.
  • the contact hole is etched using an etching mask A.
  • FIG. 2 shows a top view of a structured multilayer thin-film capacitor.
  • etching holes are etched through the ceramic layers, the ceramic layers outside the capacitor surfaces remain as dead dimensions left. This can be useful for sealing purposes.
  • FIG. 3 shows a laminated ceramic multilayer capacitor of the prior art as an example.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

Ein keramischer Vielschichtkondensator umfasst eine Mehrzahl von Plattenkondensatoren mit einer oxidkeramischen Dünnschicht, die jeweils über eine Elektrode abgeschieden werden.

Description

Keramischer Mehrlagen-Dünnschichtkondensator
Die vorliegende Erfindung betrifft einen keramischen Viel- schichtkondensator mit einer Mehrzahl von Plattenkondensatoren sowie ein Verfahren zur Herstellung eines keramischen Vielschichtkondensators mit einer Mehrzahl von Plattenkondensatoren.
Solche keramischen Mehrlagen-Dünnschichtkondensatoren sind als diskrete Bauelemente seit vielen Jahren allgemein bekannt. Diese Kondensatoren weisen einen durch Laminierung erzeugten Keramik-Verbund auf. Die metallischen Innenelektrodenlagen sind abwechselnd mit Kopfkontakten verbunden, derart, daß sich bei n Innenelektrodenlagen n-1 Plattenkondensatoren bilden, die parallel geschaltet sind. Auf diesem Wege werden außerordentlich hohe Kapazitätsdichten erreicht und zwar aufgrund einer großen Anzahl von Einzelkondensatoren, eines geringen Elektrodenabstands (der sog. Dielektri- sehen Schichtdicke, Standard heute: lOμm) und dielektrischer Keramiken mit großen Dielektrizitätszahlen, die je nach Kondensatortyp und mit schlechter Temperaturcharakteristik über 10.000 liegen können.
Solche Vielschichtkondensatoren werden über pulverisierte Dispersionen, die zu grünen Folien ausgezogen werden, und durch Siebdrucktechniken für die Metallelektroden gefertigt. Die Herstellungstemperaturen für die Standardtypen liegen über 1000 °C.
Die kleinsten Abmessungen für Vielschichtkondensatoren liegen bei etwa 0,5 x 1,0 x 0,5 mm3 (Typ: 0402).
Neben Kondensatoren als diskreten Bauelementen werden Kon- densatorfunktionen in Dickschicht- oder Dünnschichttechnik auf Substraten bzw. (ausschließlich) in Dünnschichttechnik auf Halbleiterschaltungen integriert. Die bekannten diskreten keramischen Vielschichtkondensatoren haben folgende Nachteile:
l. Die dielektrische Schichtdicke läßt sich mit Hilfe der pulverbasierten Keramiktechniken nicht leicht unter lμm reduzieren.
2. Die Bauelemente lassen sich nicht mit den üblichen Tech- niken der Halbleiterfertigung auf Halbleiterchips integrieren, da die Folien. Und Siebdrucktechnik in keiner Weise kompatibel zu den Halbleitertechnologien ist.
3. Die Abmessungen lassen sich mit den heute eingesetzten Fertigungstechniken nicht wesentlich unter die o. g. kleinste Abmessung verringern.
4. Beim Aufbau der Vielschichtkondensatoren in Dünnschichtform wird als Substrat ein MMgO-Einkristall verwendet. Die- ses Material wird in der Halbleitertechnologie jedoch nicht als Substrat verwendet und ist daher für die Integration der Kondensatoren ungeeignet.
Die Aufgabe der vorliegenden Erfindung ist daher, diskrete keramische Vielschichtkondensatoren bzw. ein Verfahren zu deren Herstellung zu schaffen, welche über Dünnschichtverfahren der Halbleitertechnologie herstellbar und für integrierte Schaltkreise verwendbar sind.
Die Aufgabe wird erfindungsgemäß durch die kennzeichnenden Merkmale der Ansprüche 1 und 11 gelöst.
Durch die erfindungsgemäßen Merkmale gemäß Anspruch 1 und 11 ist es möglich, keramische Vielschichtkondensatoren zu schaffen, deren minimale Größe lediglich durch die Auflösung der verwendeten Technologie begrenzt ist. Dabei sind Anordnungen möglich, die eine optimale Integration zulassen.
Weitere Vorteile der vorliegenden Erfindung ergeben sich aus den Merkmalen der Unteransprüche 2-10 und 12-23.
Eine Ausführungsform der vorliegenden Errfindung wird im folgenden anhand der Zeichnung näher beschrieben. Es zeigen:
Fig. la eine schematische Darstellung eines ersten Herstellungsschrittes für einen erfindungsgemäßen keramischen Vielschichtkondensator;
Fig. lb eine schematische Darstellung eines auf Fig. la nachfolgenden zweiten Herstellungsschrittes;
Fig. lc eine schematische Darstellung eines auf Fig. lb nachfolgenden dritten Herstellungsschrittes;
Fig. ld eine schematische Darstellung eines auf Fig. lc nachfolgenden vierten Herstellungsschritteε;
Fig. le eine schematische Darstellung eines keramischen Zweischichtkondensators .
Fig. 2 Draufsicht eines erfindungsgemäßen, strukturierten keramischen Vielschichtkondensators;
Fig. 3 perspektivischhe Seitenansicht eines keramischen Vielschichtkondensators des Standes der Technik.
In Fig. la-d ist ein Herstellungsverfahren eines erfin- dungsgemäßen keramischen Vielschichtkondensators 1 dargestellt. Der keramische Vielschichtkondensator 1 umfaßt eine Mehrzahl, zwei in der vorliegenden Ausführungsform, von Plattenkondensatoren 3, 5, die zu unterunterschiedlichen Anschlußkontakten (nicht dargestellt) verbunden sind.
Jeder Plattenkondensator 3 , 5 umfaßt eine oxidkeramische Dünnschicht 7. Diese Dünnschicht wird über verschiedene Technologien, wie z. B. CSD, MOCVD, PVD, etc., auf einer Bodenelektrode 9 (bottom electrode) abgeschieden. Die Bo- denelektrode wiederum ist auf einem platinierten Silizium- wafer 11 aufgebracht.
Eine zweite elektrisch leitende Schicht bzw. spätere Elektrode 13 über einem vorbestimmten Bereich der ersten oxid- keramischen Dünnschicht 7 ausgebildet. Über dem vorbestimmten Bereich der zweiten Elektrode 13 und über der ersten oxidkeramischen Dünnschicht 7 ist eine zweite oxidkeramische Dünnschicht 15 aufgebracht. Durch die erste und zweite oxidkeramischen Dünnschicht 7, 15 hindurch ist ein durchge- hendes Kontaktloch 17 ausgebildet. In dem Kontaktloch 17 ist eine dritte Elekktrode 19 ausgebildet und stellt einen Kontakt mit der Bodenelektrode 9 her.
Das Kontaktloch 17 wird durch ein Ätzverfahren ausgebildet, wobei sowohl nasse als auch trockene Ätzverfahren verwendet werden können. Alternativ könnten die Dünnschhichten 7, 15 und die elektrisch leitenden Schichten 9 , 13 , 19 durch naßchemische Abscheidung mit photosensitiven Precursoren und mittels Photolithographie erhalten werden. Dies hat den Vorteil, daß eine keraraischhe Schichht nur dort gebildet wird, wo die Gelschicht nach der Entwicklung übriggeblieben ist.
In anderen Ausführungsformen ist es denkbar, zunächst alle oxidkeramischen und elektrisch leitenden Schichten 7, 15, 9, 13, 19 abzuscheiden und erst am Ende z. B. mittels ion milling oder focussed ion beam (FIB) Löcher an der Elektro- denposition durch alle Schichten hindurch zu ätzen. Dies hat den Vorteil, daß nicht während des Kondensatoraufbaus Ätzschäden eingebaut werden können.
Sind hinreichend viele Einzelkondesatoren 3 , 5 aufeinander- geschichtet, um eine selbsttragende Konstruktion zu erhalten, so läßt sich der als Substrat dienende Si-Wafer von der Rückseite wegätzen. Es werden dann diskrete Vielschichtkondensatoren erhalten, deren dielektrische Schicht- dicken weit unterhalb derjenigen konventioneller Typen liegen.
Jede oxidkeramische Dünnschicht 7, 15 besteht aus einem Material ausgewählt aus der Gruppe Titanat, Zirkonat, Niobat und Tantalat. Durch Verwendung unterschiedlicher Zusammensetzungen für die dielektrischen Dünnschichten 7, 15 innerhalb eines Mehrlagen-Dünnschichtkondensators 1 kann der Temperaturgang der Kapazität kontrolliert werden.
Jede Elektrode und/oder Bodenelektrode 9, 13, 19 besteht aus einem Material ausgewähllt aus der Gruppe Metalle und metallisch-leitende Nichtmetalle, wie z. B. Oxide, Nitride, Silicide, Carbide, etc.
Die Abscheidung der elektrischh leitenden Schichten bzw.
Elektroden 9, 13, 19 erfolgt vorzugsweise mittels Schattenmasken oder Liftoff-Technik.
Die Abscheidung der elektrisch leitenden Schichten erfolgt mittels einer Elektrodenmaske B oder D. Das Ätzen des Kontaktlocheε erfolgt mittels Ätzmaske A.
In Fig. 2 ist eine Draufsicht eines strukturierten Mehrlagen-Dünnschichtkondensators dargestellt. In der bisher be- schriebenen Ausführungsform werden lediglich Ätzlöcher durch die Keramikschichhten geätzt, die Keramikschichten außerhalb der Kondensatorflächen bleiben als tote Masssen übrig. Dies kann für Versiegelungszwecke sinnvoll sein. Alternativ kann man jedoch auchh die Keramik dtrukturieren, um die Kondensatoren auf den Chips zu separieren. Dies wird bei nahe benachbarten Kondensatoren unumgänglich sein, um ein Übersprechen der Signale zu verhindern.
In Fig. 3 ist beispielhaft ein laminierter keramischer Vielschichtkondensator des Standes der Technik dargestellt.

Claims

Patentansprüche
1. Keramischer-Vielschichtkondensator mit einer Mehrzahl von Plattenkondensatoren, dadurch gekennzeichnet, daß jeder Plattenkondensator (3, 5) eine oxidkeramische Dünnschicht (7, 15) umfaßt.
2. Keramischer-Vielschichtkondensator nach Anspruch 1, dadurch gekennzeichnet, daß jeder Plattenkondensator (3, 5) eine erste oder zweite oxidkeramische Dünnschicht (7, 15) umfaßt.
3. Keramischer-Vielschichtkondensator nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die erste oxidkeramische Dünnschicht (7) über einer Bodenelektrode (9) aufgebracht ist.
4. Keramischer-Vielschichtkondensator nach einem der Anspruch 1-3, dadurch gekennzeichnet, daß eine zweite Elektrode (13) über einem vorbestimmten Bereich der ersten oxidkeramischen Dünnschicht (7) aufge- bracht ist.
5. Keramischer-Vielschichtkondensator nach einem der Ansprüche 2-4, dadurch gekennzeichnet, daß die zweite oxidkeramische Dünnschicht (15) über dem vorbestimmten Bereich der zweiten Elektrode (13) und über der ersten oxidkeramischen Dünnschicht (7) aufgebracht ist.
6. Keramischer-Vielschichtkondensator nach Anspruch 5 , dadurch gekennzeichnet, daß durch die erste und zweite oxidkeramischen Dünnschicht ( 7 , 15) ein durchgehendes Kontaktloch (17) ausgebildet ist,
7. Keramischer-Vielschichtkondensator nach Anspruch 6, dadurch gekennzeichnet, daß eine dritte Elektrode (19) in dem Kontaktloch (17) aus- gebildet ist und einen Kontakt mit der Bodenelektrode (9) herstellt.
8. Keramischer-Vielschichtkondensator nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß jede oxidkeramische Dünnschicht (7, 15) aus einem Material ausgewählt aus der Gruppe Titanat, Zirkonat, Niobat und Tantalat besteht.
9. Keramischer-Vielschichtkondensator nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß jede Elektrode und/oder Bodenelektrode (13, 19 , 9) aus einem Material ausgewähllt aus der Gruppe Metalle und me- tallisch-leitende Nichtmetalle besteht.
10. Keramischer-Vielschichtkondensator nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß die Bodenelektrode (9) auf einem platinierten Silizium- wafer (11) aufgebracht ist.
11. Verfahren zur Herstellung eines keramischen Vielschichtkondensators mit einer Mehrzahl von Plattenkondensa- toren, dadurch gekennzeichnet, daß über einer Bodenelektrode wenigstens eine erste oxidkeramische Dünnschicht abgeschieden wird.
12. Verfahren nach anspruch 11, dadurch gekennzeichnet, daß über einem Bereich der ersten oxidkeramischen Dünnschicht ( ) eine elektrisch leitende Schicht abgeschieden wird.
13. Verfahren nach Anspruch 12, dadurch gekennzeichnet, daß über dem Bereich der elektrisch leitenden Schicht und über der ersten oxidkeramischen Dünnschicht ( ) eine zweite oxidkeramische Dünnschicht aufgebracht wird.
14. Verfahren nach Anspruch 13, dadurch gekennzeichnet, daß die erste und zweite oxidkeramische Dünnschicht zur Ausbildung eines Kontaktlochs geätzt werden.
15. Verfahren nach Anspruch 14, dadurch gekennzeichnet, daß über der zweiten oxidkeramischen Dünnschicht und in dem Kontaktloch eine zweite elektrisch leitende Schicht ausge- bildet wird.
16. Verfahren nach einem der Ansprüche 14 oder 15, dadurch gekennzeichnet, daß das Ätzen des Kontaktloches über nasse Ätzverfahren er- folgt.
17. Verfahren nach Anspruch 14 oder 15, dadurch gekennzeichnet, daß das Ätzen des Kontaktloches über trockene Ätzverfahren erfolgt.
18. Verfahren nach einem der Ansprüche 11-13 und 15, dadurch gekennzeichnet, daß die Abscheidung der oxidkeramischen Schichten naßche- misch mit photosensitiven Precursoren und mittels Photolithographie erfolgt.
19. Verfahren nach einem der Ansprüche 11-18, dadurch gekennzeichnet, daß die Abscheidung der elektrischh leitenden Schichten mittels Schattenmasken oder Liftoff-Technik erfolgt.
20. Verfahren nach einem der Ansprüche 11-13 und 15, dadurch gekennzeichnet, daß die elektrisch leitenden Schichten nach der Abscheidung aller oxidkeramischen Dünnschichten verbunden werden.
21. Verfahren nach anspruch 20, dadurchgekennzeichnet, daß an der Elektrodenposition Löcher durch den gesamten Schichtstapel hindurch geätzt werden.
22. Verfahren nach einem der ansprüche 11-21, dadurch gekennzeichnet, daß ein als Substrat dienender Si-Wafer von der Rückseite weggeätzt wird.
23. Verfahren nach einem der Ansprüche 11-22, dadurch gekennzeichnet, daß der Temperaturgang der Kapazität durch unterschiedliche Zusammensetzung der oxidkeramischen Dünnschichten innerhalb eines Mehrlagen-Dünnschichtkondensators gesteuert wird.
EP99915481A 1999-02-17 1999-02-17 Keramischer mehrlagen-dünnschichtkondensator Withdrawn EP1161766A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/DE1999/000441 WO2000049648A1 (de) 1999-02-17 1999-02-17 Keramischer mehrlagen-dünnschichtkondensator

Publications (1)

Publication Number Publication Date
EP1161766A1 true EP1161766A1 (de) 2001-12-12

Family

ID=6918808

Family Applications (1)

Application Number Title Priority Date Filing Date
EP99915481A Withdrawn EP1161766A1 (de) 1999-02-17 1999-02-17 Keramischer mehrlagen-dünnschichtkondensator

Country Status (3)

Country Link
EP (1) EP1161766A1 (de)
JP (1) JP2003533007A (de)
WO (1) WO2000049648A1 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7224280B2 (en) 2002-12-31 2007-05-29 Avery Dennison Corporation RFID device and method of forming
US7307527B2 (en) 2004-07-01 2007-12-11 Avery Dennison Corporation RFID device preparation system and method
JP4857642B2 (ja) * 2005-07-29 2012-01-18 Ｔｄｋ株式会社 薄膜電子部品の製造方法
EP3168790B1 (de) 2005-08-22 2019-05-08 Avery Dennison Retail Information Services, LLC Verfahren zur herstellung von rfid-vorrichtungen
JP4957835B2 (ja) * 2010-05-31 2012-06-20 Ｔｄｋ株式会社 薄膜電子部品及び薄膜電子部品の製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR920001760A (ko) * 1990-06-29 1992-01-30 김광호 디램셀의 적층형 캐패시터 제조방법
US5206788A (en) * 1991-12-12 1993-04-27 Ramtron Corporation Series ferroelectric capacitor structure for monolithic integrated circuits and method

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO0049648A1 *

Also Published As

Publication number Publication date
WO2000049648A1 (de) 2000-08-24
JP2003533007A (ja) 2003-11-05

Similar Documents

Publication Publication Date Title
DE69610368T2 (de) Ferroelektrische Kapazität für integrierte Halbleiterschaltung und Verfahren zur Herstellung
DE69128208T2 (de) Gedruckte Leiterplatten und Karten mit eingefügten Dünnfilmkondensatoren und Herstellungsverfahren für diese Leiterplatten und Karten
DE69712968T2 (de) Metal-Isolator-Metall-Kondensator
EP1454344B1 (de) Verfahren zur herstellung eines integrierten halbleiterproduktes mit metall-isolator-metall-kondensator
EP0902954A1 (de) Dünnfilm mehrschichtkondensator
DE3874877T2 (de) Modulare hybride mikroelektronische struktur mit hoher integrationsdichte.
DE4300808C1 (de) Verfahren zur Herstellung eines Vielschichtkondensators
DE3874785T2 (de) Duennfilmkondensator.
DE102005038219A1 (de) Integrierte Schaltungsanordnung mit Kondensator in einer Leitbahnlage und Verfahren
EP1312118B1 (de) Verfahren zur herstellung passiver bauelemente auf einem halbleitersubstrat
DE112020000817T5 (de) Mehrschichtiger Keramikkondensator mit leitfähigen Durchkontakten
EP0774765A2 (de) Verfahren zur Herstellung eines vielschichtigen keramischen Elektronikbauteils
WO2000049648A1 (de) Keramischer mehrlagen-dünnschichtkondensator
DE4023776C2 (de) Mehrschichtige Halbleiterstruktur, insbesondere Wandler und Verfahren zur Bildung von Kontaktflächen an Halbleiterbereichen solcher mehrschichtiger Halbleiterstrukturen
EP1261989B1 (de) Metall-isolator-metall-kondensator und verfahren zu seiner herstellung
EP0103879A1 (de) Verfahren zum Herstellen einer monolithisch integrierten Schaltung
DE69105753T2 (de) Herstellungsmethode einer dünnschichtmehrlagenstruktur.
EP0103690B1 (de) Verfahren zum Herstellen einer Isolierschicht zwischen Metallisierungsebenen von integrierten Halbleiterschaltungen
DE10161286A1 (de) Integriertes Halbleiterprodukt mit Metall-Isolator-Metall-Kondensator
EP0648374A1 (de) Planarisierungverfahren für integrierte halbleiterschaltungen
DE10008573A1 (de) Halbleiterbauelement und Herstellungsverfahren
DE19509231C2 (de) Verfahren zum Aufbringen einer Metallisierung auf einem Isolator und zum Öffnen von Durchgangslöchern in diesem
DE10039649B4 (de) Verfahren zur Herstellung eines keramischen Vielschichtbauelements und entsprechendes Vielschichtbauelement
DE10244077B4 (de) Verfahren zur Herstellung von Halbleiterbauteilen mit Durchkontaktierung
EP0006444A1 (de) Vielschichtiges, dielektrisches Substrat

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20000714

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): DE FR GB

RAP1 Party data changed (applicant data changed or rights of an application transferred)

Owner name: FORSCHUNGSZENTRUM JUELICH GMBH

17Q First examination report despatched

Effective date: 20060728

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION HAS BEEN WITHDRAWN

18W Application withdrawn

Effective date: 20061124