DE69128208T2 - Gedruckte Leiterplatten und Karten mit eingefügten Dünnfilmkondensatoren und Herstellungsverfahren für diese Leiterplatten und Karten - Google Patents

Gedruckte Leiterplatten und Karten mit eingefügten Dünnfilmkondensatoren und Herstellungsverfahren für diese Leiterplatten und Karten

Info

Publication number
DE69128208T2
DE69128208T2 DE69128208T DE69128208T DE69128208T2 DE 69128208 T2 DE69128208 T2 DE 69128208T2 DE 69128208 T DE69128208 T DE 69128208T DE 69128208 T DE69128208 T DE 69128208T DE 69128208 T2 DE69128208 T2 DE 69128208T2
Authority
DE
Germany
Prior art keywords
thin film
dielectric
electrode
signal
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69128208T
Other languages
English (en)
Other versions
DE69128208D1 (de
Inventor
John Matthew Lauffer
Richard Anthony Schumacher
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE69128208D1 publication Critical patent/DE69128208D1/de
Application granted granted Critical
Publication of DE69128208T2 publication Critical patent/DE69128208T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0137Materials
    • H05K2201/0175Inorganic, non-metallic layer, e.g. resist or dielectric for printed capacitor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0137Materials
    • H05K2201/0179Thin film deposited insulating layer, e.g. inorganic layer for printed capacitor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0302Properties and characteristics in general
    • H05K2201/0317Thin film conductor layer; Thin film passive component
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0355Metal foils
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/0929Conductive planes
    • H05K2201/09309Core having two or more power planes; Capacitive laminate of two power planes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/429Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/916Narrow band gap semiconductor material, <<1ev
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/43Electric condenser making
    • Y10T29/435Solid dielectric type

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

  • Diese Erfindung bezieht sich auf eine Mehrschicht-Schaltkreispackung mit integralen, vergrabenen Dünnfilm-Kapazitätsmitteln. In einer bevorzugten Ausführungsform wird eine Mehrschicht-Schaltkreispackung, z.B. eine keramische Mehrschicht-Schaltkreispackung oder eine Mehrschicht-Schaltkreispackung mit strukturellen Elementen aus Polyimid oder mehrschichtigem, mit Epoxid imprägniertem Glasgewebe, mit mindestens einem leistungsführenden Kern, einem Massekern, einem ersten Dünnfilmsignalkern, einem zweiten Dünnfilmsignalkern und einem Dunnfilmdielektrikum dazwischen, bereitgestellt, wobei der erste und der zweite Dünnfilmsignalkern und das Dünnfilmdielektrikum einen Dünnfilmkondensator bilden.
  • Ein elektronischer Schaltkreis kann viele elektronische Schaltkreiskomponenten enthalten, z.B. Tausende oder sogar Millionen von einzelnen Widerständen, Kondensatoren, Induktoren, Dioden und Transistoren. Diese einzelnen Schaltkreiskomponenten müssen untereinander verbunden werden, um die Schaltkreise zu bilden, und die einzelnen Schaltkreise müssen untereinander verbunden werden, um funktionale Einheiten zu bilden. Leistungs- und Signalverteilung werdenüber diese Zwischenverbindungen bewerkstelligt. Die einzelnen funktionalen Einheiten erfordern einen mechanischen Träger und strukturellen Schutz. Die elektrischen Schaltkreise erfordern elektrische Energie, um zu funktionieren, und die Abführung von thermischer Energie, um funktionsfähig zu bleiben. Mikroelektronische Packungen, zum Beispiel Chips, Module, Schaltungskarten und Leiterplatten, werden dazu verwendet, Schaltkreiskomponenten und Schaltkreise zu schützen, aufzunehmen, zu kühlen und untereinander zu verbinden.
  • Innerhalb eines integrierten Schaltkreises werden Zwischenverbindungen von Schaltkreiskomponente zu Schaltkreiskomponente und von Schaltkreis zu Schaltkreis, Wäremdissipation und mechanischer Schutz durch einen integrierten Schaltkreis-Chip bereitgestellt. Dieser Chip, der innerhalb seines Moduls eingeschlossen ist, wird als die erste Packungsebene bezeichnet.
  • Es gibt mindestens eine weitere Packungsebene. Diese zweite Packungsebene ist die Schaltungskarte. Die Schaltungskarte ist mindestens für drei Funktionen notwendig. Erstens wird die Schaltungskarte deshalb verwendet, weil die gesamte erforderliche Schaltkreis- oder Bitanzahl zur Durchführung einer gewünschten Funktion die Bitanzahl der ersten Packungsebene, d.h. des Chips, übersteigt. Zweitens stellt die zweite Packungsebene, d.h. die Schaltungskarte, eine Stelle für Komponenten bereit, die nicht ohne weiteres in die erste Packungsebene, d.h. den Chip oder das Modul, integriert werden können. Diese Komponenten umfassen z.B. Kondensatoren, Präzisionswiderstände, Induktoren, elektromechanische Schalter, optische Kopplungseinheiten und dergleichen. Drittens sorgt die Schaltungskarte für eine Signalverbindung mit anderen Schaltkreiselementen.
  • In den meisten Anwendungen gibt es eine dritte Packungsebene. Dies ist die Leiterplatten-Packungsebene. Die Leiterplatte enthält Verbindungseinheiten, um eine Mehrzahl von Schaltungskarten aufzunehmen.
  • Das Packungsdesign, das heißt das Schaltungskarten- und Leiterplatten-Design, wurde durch die Notwendigkeit einer Anpassung an eine immer weiter steigende Dichte von Zwischenverbindungen auf einer kleinen Fläche vorangetrieben. Zur Anpassung an diese höhere Dichte von Zwischenverbindungen weisen Schaltungskarten und Leiterplatten Mehrschichtstrukturen auf.
  • Schaltungskarten und Leiterplatten finden, wenngleich sie sowohl in digitalen als auch analogen Schaltkreisen verwendet werden, ihre größte Anwendung in digitalen Schaltkreisen. In digitalen Schaltkreisen entspricht ein schmales Band um einen diskreten Spannungswert herum einer logischen "0", und ein anderes schmales Band um einen zweiten diskreten Spannungswert herum entspricht einer logischen "1". Signale mit diesen Eigenschaften sind "digitale Signale". Digitale Informationsverarbeitung ist von der Übertragung, Speicherung und Anwendung dieser digitalen Signale abhängig.
  • In der digitalen Informationsverarbeitung wechselt ein Signal von einem binären Pegel auf einen anderen. Dieser Wechsel wird idealerweise als eine "Stufenfunktion" übertragen. Diese ideale Stufenfunktion wird jedoch aufgrund von Widerstands-, Kapazitäts-, Induktivitäts- und Übertragungsleitungseffekten in der Übertragungsleitung und in anderen Übertragungsleitungen in der Packung verzerrt. Aüßerdem verürsacht diese Stufenfunktion unabhängig davon, ob sie ideal oder verzerrt ist, noch weitere Verzerrungen und unechte Signale, d.h Rauschen, sowie induzierte Signale auf anderen Leitungen in der Schaltkreispackung. Somit ist es notwendig, Rauschen aus digitalen Schaltkreisen herauszufiltern.
  • Filtern kann in digitalen Schaltkreispackungen durch Bereitstellen von internen RC-Filterschaltkreisen mit geeigneter RC- Zeitkonstante und geeigneten Bandpaß-Charakteristika und dadurch kapazitiver Kopplung oder Entkopplung von Signalleitungen mit/von zum Beispiel leistungsführenden Leitungen, Masseleitungen oder anderen Signalleitungen ausgeführt werden.
  • Versuche zur Bereitstellung interner Kapazitäts- und RC- Schaltkreise, um diese Zwecke zu erreichen, sind auf dem Fachgebiet allgemein bekannt. Zum Beispiel beschreibt United States Invention Registration H416 von Kevin W. Colvin für HIGH CA- PACITANCE FLEXIBLE CIRCUIT, veröffentlicht am 5. Januar 1988, einen flexiblen Mehrschicht-Schaltkreis mit darin eingebetteten diskreten keramischen Kondensatoren. In der Schaltkreispackung von Colvin bestehen die kapazitiven Elemente aus Chips oder Wafern aus einem Material, das sich von dem flexiblen Substrat unterscheidet und eine hohe Dielektrizitätskonstante aufweist, wobei die entgegengesetzten Oberflächen jedes derartigen Chips eine leitfähige Beschichtung besitzen.
  • United States Patent 4 682 414 von Sheldon H. Butt für MULTI- LAYER CIRCUITRY beschreibt eine Mehrschicht-Schaltkreispackung mit einer Vertiefung auf einer Oberfläche. Wie von Butt beschrieben, ist ein diskretes elektronisches Element innerhalb der Vertiefung positioniert, während ein zweites diskretes elektronisches Element auf der Oberfläche der Packung positioniert ist.
  • United States Patent 4 705 917 von Louis E. Gates et al. für MICROELECTRONIC PACKAGE beschreibt eine mikroelektronische Pakkung mit inneren Öffnungen zur Bereitstellung von Vertiefungen, in denen Chips und diskrete Kondensatoren angeordnet und verbunden werden können. Speziell beschreiben Gates et al. eine mikroelektronische Packung, die aus einer Mehrzahl von Schichten aus Keramik gebildet ist, wobei einige der Schichten Öffnungen im Inneren derselben aufweisen. Diese inneren Öffnungen bilden Vertiefungen innerhalb der Packung, um diskrete Komponenten zu tragen. Offenbarte diskrete Komponenten beinhalten Kondensatoren. United States Patent 4 729 061 von Candice Brown für CHIP ON BOARD PACKAGE FOR INTEGRATED CIRCUIT DEVICES USING PRINTED CIRCUIT BOARDS AND MEANS FOR CONVEYING THE HEAT TO THE OPPOSITE SIDE OF THE PACKAGE FROM THE CHIP MOUNTING SIDE TO PERMIT THE HEAT TO DISSIPATE THEREFORM offenbart eine Schaltkreispackung mit mindestens einem Hohlraum, um einen integrierten Schaltkreis-Chip darin anzubringen.
  • United States Patent 4 751 126 von Hirosi Oodaira et al. für A METHOD OF MAKING A CIRCUIT BOARD AND A CIRCUIT BOARD PRODUCED THEREBY offenbart eine flexible Schaltkreispackung, in der flexible Substrate zusammengebondet sind. Oodaira offenbart speziell, daß ein diskretes Schaltkreiselement, wie ein Kondensator, zwischen den flexiblen Substraten vergraben sein kann, wobei die plastische Deformation des flexiblen Substrates ausgenutzt wird.
  • United States Patent 4 744 008 von Vincent J. Black et al. für FLEXIBLE FILM CHIP CARRIER WITH DECOUPLING CAPACITORS beschreibt eine mikroelektronische Packung, die aus einem schaltungselementbildend strukturierten Polyimidfilm-Chipträger mit mindestens einem diskreten Entkopplungs-Kondensator gebildet ist, der auf einer Oberfläche desselben angebracht ist.
  • United States Patent 4 460 938 von Alain Clei für PROCESS FOR PRODUCING HYBRID CIRCUITS WITH INTEGRATED CAPACITORS AND RESISTORS AND CIRCUITS OBTAINED BY THIS PROCESS beschreibt eine hybride Schaltkreisstruktur, d.h. nicht eine Schaltkreispackung als solche, mit Dünnfilmkondensatoren mit einer Elektrode aus einem "Valve"-Metall, z.B. Tantal, und einem Dielektrikum aus einem natürlichen Oxid von Tantal. Das natürliche .Oxid wird durch anodisches Oxidieren, d.h. Oxidieren, des Tantals gebildet.
  • United States Patent 4 453 199 bezieht sich auf ein kostengünstiges Verfahren zur Herstellung von Köndensatoren innerhalb enger Toleranzbereiche. Das Verfahren beinhaltet die Bildung von diskreten Elektrodenflächen auf einem isolierenden Substrat durch Gasphasenabscheidung oder dergleichen und das Aufbringen einer dielektrischen Schicht über dem Substrat und den Flächen zwischen den Elektroden. Eine weitere Serie von Elektroden wird über dem Dielektrikum in teilweiser Ausrichtung zu den ersten erwähnten Elektroden gebildet, und danach wird das Substrat zerschnitten, um gegenüberliegende Kantenbereiche der resultierenden Kondensatoren freizulegen. Die Kondensatoren werden vorzugsweise durch eine Sputtertechnik abgeschlossen, wobei das gesputterte Material vom Kontakt mit den Kantenbereichen nicht freigelegter Elektroden durch das abgeschiedene Dielektrikum isoliert ist.
  • United States Patent 4 328 520 von Christopher H. Bajorek et al. für MULTIPLE LAYER, CERAMIC CARRIER FOR HIGH SWITCHING SPEED VLSI CHIPS beschreibt eine mikroelektronische Packung, die dünne Kondensatorschichten trägt, die in eine keramische Struktur laminiert sind. Die Kondensatorelektrodenplatten können als die Leistungsverteilungsleiter (leistungsführenden Ebenen) dienen. Alternativ können die Elektrodenplatten mit leistungsleitenden Durchkontakten verbunden werden, die zu den leistungsführenden Ebenen oder durch diese hindurch führen. Die kapazitiven Elemente sind Laminate aus dünnen metallischen Schichten und dielektrischem Material. Die kapazitiven Laminate werden durch sukzessives Bilden einer rohen (ungebrannten) Schicht aus dem rohen (ungebrannten) Dielektrikum und der darauf befindlichen metallischen Leiterschicht zu einer gewünschten Anzahl von Schichtpaaren, Brennen des rohen (ungebrannten) Laminates zur Bildung des kapazitiven Laminates und schaltungselementbildendes Strukturieren äußerer Öberflächen desselben erzeugt.
  • Gemäß einem alternativen Ausführungsbeispiel von Bajorek et al. wird das kapazitive Laminat durch Metallisieren von rohen (ungebrannten) Schichten, Sintern der einzelnen metallisierten rohen (ungebrannten) Schichten und Aneinanderfügen der einzelnen metallisierten und gebrannten Laminate zum Beispiel mit Glas- und Hartlötmaterialien sowie Metallisieren der Oberseite derselben gebildet.
  • US-Patent 4 237 522 von David A. Thompson für CHIP PACKAGE WITH HIGH CAPACITANCE, STACKED VLSI/POWER SHEETS EXTENDING THROUGH SLOTS IN SUBSTRATE beschreibt die Verwendung von kapazitiv gekoppelten, isolierten leistungsführenden Schichten, um Leistung von den Busleitungen zu den Chips zu führen. Die isolierten leistungsführenden Schichten sind Dickfilmlaminate mit 254 µm (10 tausendstel Zoll) dicken Leiter- und 12,7 µm (0,5 tausendstel Zoll) dicken dielektrischen Schichten.
  • United States Patent 3 949 275 von Wolf-Dieter Muenz für ELECTRIC THIN FILM CIRCUIT AND METHOD FOR ITS MANUFACTURE offenbart einen Dünnfilmschaltkreis, der einen Dünnfilmkondensator mit einer dielektrischen Schicht zwischen einem Paar von Elektroden aufweist, wobei das Dielektrikum ein natürliches Oxid des Materials ist, das zur Bildung der Elektrode verwendet wird. Die Elektrode wird aus einem ¹¹valve"-Metall gebildet, und die dielektrische Schicht aus einem natürlichen Oxid wird durch Oxidation, d.h. anodisches Oxidieren, einer Oberfläche des Elektrodenmaterials erzeugt.
  • United States Patent 3 699 011 von Takeo Nishimura für METHOD OF PRODUCING THIN FILM INTEGRATED CIRCUITS offenbart einen Dünnfilmschaltkreis mit einem direkt unter einem Halbleiter liegenden Dünnfilmkondensator. Der Dünnfilmkondensätor besitzt eine dielektrische Schicht zwischen einem Paar von Elektroden, wobei das Dielektrikum ein natürliches Oxid aus dem Material ist, das zur Bildung der Elektrode verwendet wird. Die Elektrode wird aus einem oxidierbaren Metall, z.B. einem "Valve"- Metall, gebildet, und die dielektrische Schicht aus einem natürlichen Oxid wird durch Oxidation, d.h. anodisches Oxidieren, einer Oberfläche des Elektrodenmaterials erzeugt.
  • United States Patent 3 665 346 von William Orr für THIN FILM DISTRIBUTED RC STRUCTURE, eine Abtrennung von United States Patent 3 542 654, offenbart eine Dünnfilm-RC-Schaltkreiskomponente auf einem inerten Substrat und, bestehend aus dem inerten Substrat, einem anodisch oxidierbaren Widerstandsfilm, einem auf dem anodisch oxidierbaren Film erzeugten Dielektrikum aus Oxid und einer leitfähigen Gegenelektrode, die auf der entgegengesetzten Oberfläche des dielektrischen Films erzeugt ist. Der Widerstandsfilm besteht aus einem hochschmelzenden Metall, das leicht anodisch oxidierbar ist, um ein dielektrisches natürliches Oxid zu bilden.
  • Die offengelegte europäische Patentanmeldung 0-083-405 von Dudley A. Chance et al. für CHIP CARRIER FOR LARGE SCALE INTEGRATED CIRCUITS AND A METHOD FOR THE FABRICATION OF THE CARRIER, entsprechend dem US-Patent 4 453 176 für LSI CHIP CARRIER WITH BURIED REPAIRABLE CAPACITOR WITH LOW INDUCTANCE LEADS offenbart einen Träger für LSI-Chips, der eine vergrabene Kondensatorstruktur beinhaltet. Wenngleich das exakte Verfahren der Herstellung der Kondensatorstruktur nicht offenbart ist, beinhaltet mindestens eine Elektrodenschicht der Kondensatörstruktur eine Mehrzahl von segmentierten Elektrodenplatten. Jedes der einzelnen Elektrodenplattensegmente ist über einzelne Durchkontaktleitungen, die sich von dem inneren Elektrodensegment zu trennbaren Verbindungen auf der Chipmontageoberfläche des Trägers erstrecken, einzeln. adressierbar. Die einzelnen trennbaren Verbindungen können z.B. durch einen Laser aufgetrennt werden, um ein defektbehaftetes Segment des Kondensators zu reparieren oder zu löschen.
  • Die offengelegte europäische Patentanmeldung 0-045-877 offenbart einen gedruckten Schaltkreisträger mit laminierten Keramikschichten zum Tragen von integrierten Halbleiter- Schaltkreischips, der sowohl einen zu jenem der Chips passenden thermischen Ausdehnungskoeffizienten als auch einen hohen Kapazitätswert besitzt. Der Träger stellt sowohl mechanische als auch elektrische Verbindungen zu dem Chip bereit. Der Träger enthält eine Matrix von Punktkondensatoren, die in einigen Fällen zwischen laminierten Schichten aus keramischem Material gebildet sind, wobei leitfähige Schichten auf der Ober- und der Unterseite eines Dünnfilms aus keramischem Material bereitgestellt sind, in die in einem darin befindlichen Feld von Öffnungen dielektrische Körper verteilt eingefügt sind. Die resultierende keramische dielektrische Kombination weist einen thermischen Ausdehnungskoeffizienten auf, der zu dem thermischen Ausdehnungskoeffizienten des Silicium-Chips und des Substrates paßt, wodurch die Lötmittelkugelverbindungen zwischen der Zwischenlage und sowohl dem Chip als auch dem Substrat von mechanischer Spannung entlastet werden. Dies minimiert die mechanische Belastung auf die Lötmittelkugelverbindungen während thermischer Durchläufe der Struktur. Alternativ weist ein Feld von keramischen Mehrschicht-Kondensatoren ein Feld von dielektrischen Körpern auf, die innerhalb von Löchern in keramischen Schichten zwischen Kondensatorplatten angeordnet sind, oder es werden gesamte Felder von Kondensatoren in dem Zwischenraum zwischen keramischen Schichten gebildet.
  • Zusätzlich zu ihrer Hauptanwendung in einem Chip-Träger gibt es weitere Anwendungen in Chip-Zwischenlagen und diskreten Kondensatoren zur Anbringung auf Chip-Trägern.
  • Noch weitere vergrabene Kondensatorstrukturen sind zum Beispiel gezeigt in
  • a. Japanische Patentanmeldung 59-233109, eingereicht am 7. November 1984 im Namen von Hitachi Ltd. für SEMICONDUCTOR DEVICE und offengelegt als Kokai 61-112369 am 30. Mai 1986. Diese Anmeldung beschreibt einen Kondensator, der auf der Außenfläche eines Chipträgers aufgebracht ist. Der Kondensator ist über einer Passivierungsschicht aufgebracht und beinhaltet (i) eine Masseschicht aus Aluminium, (II) eine dielektrische Schicht, für die eine Siliciumnitridschicht als Beispiel dient, (iii) eine Leistungsquellenschicht aus Aluminium und (iv) eine isolierende SiO&sub2;- Schicht.
  • b. Japanische Patentanmeldung 59-127869, eingereicht am 21. Juni 1984 im Namen von Nippon Denki K.K. für PLUG-IN PACKAGE WITH CAPACITOR und offengelegt als Kokai 61-6846 am 13. Januar 1986. Diese Anmeldung beschreibt die Verwendung eines diskreten internen Kondensator-Chips, um die Leistungsversorgung zu einem auf der Packung angebrachten Chip zu filtern.
  • c. Die japanische Patentanmeldung 57-192963, eingereicht am 11. November 1982 im Namen von Matsushita Denshi Kogyo K.K. für PACKAGE FOR SEMICONDUCTOR DEVICE und offengelegt als Kokai 59-82753 am 12. Mai 1984, offenbart eine mikroelektronische Packung, bei welcher sich der Kondensator strukturell und elektrisch zwischen einem eingebetteten Speicherchip und der Masse-Ebene der Packung befindet.
  • d. Die japanische Patentanmeldung 57-164460, eingereicht am 21. September 1982 im Namen von Nippon Denki K.K. für SE- MICONDUCTOR INTEGRATED CIRCUIT DEVICE und offengelegt als Kokai 59-54254 am 29. März 1984, offenbart eine mikroelektronische Packung, bei der sich ein in Harz eingebetteter Kondensator strukturell und elektrisch zwischen einem Speicherchip und der Leistungsversorgungsebene der Packung befindet.
  • e. Die japanische Patentanmeldung 57-115045, eingereicht am 30. Juni 1982 im Namen von Mitsubishi Denki K.K. für SEMI- CONDUCTOR DEVICE und offengelegt als Kokai 59-5654 am 12. Januar 1984, offenbart einen Kondensator, der sich entweder innerhalb eines Flip-Chip-Substrates oder auf der Oberfläche des Flip-Chips befindet. Der Kondensator ist mit der Leistungsversorgung zu dem Chip parallel geschaltet.
  • J.M. Brownlow, STRESS AVOIDANCE IN COFIRED TWO MATERIAL CERA- MICS, IBM Technical Disclosure Bulletin, Bd. 22, (9) (Februar 1980), Seiten 4256 bis 4257 beschreibt die Probleme, die aus der Fehlanpassung der thermischen Ausdehnungskoeffizienten zwischen dem strukturellen keramischen Material, das bei der Herstellung der Packung verwendet wird, und den für relativ dicke interne Kondensatoren verwendeten Keramiken mit hoher Kapazität entstehen. Bronlow beschreibt das Problem von hoher mechanischer Spannung und Brechen, das auftritt, wenn erlaubt wird, daß strukturelle keramische Schichten zu Titanat-Dielektrika mit hoher Kapazität sintern. Brownlow offenbart eine Lösung für dieses Problem, bei welcher der Kondensator, d.h. das Titanat und seine Elektroden, gebildet werden, indem zuerst eine Harz- Keramik, z.B. aus einer Emulsion aus Harz und Keramik, gebildet wird und danach mit Siebdruck eine Harz-Metall-Struktur auf die Harz-Keramik-Schichten aufgebracht wird. Eine harzreiche Paste wird dazu verwendet, den Kondensator mechanisch von der monolithischen Packungsstruktur zu isolieren, wodurch thermische Spannungen verhindert werden.
  • R.O. Lussow, INTERNAL CAPACITORS AND RESISTORS FOR MULTILAYER CERAMIC MODULES, IBM Technical Disclosure Bulletin, Bd. 20, (9) (Februar 1978), Seiten 3436 bis 3437 offenbart die Bildung von vergrabenen internen Kondensatoren durch Aufbringen von rohen (ungebrannten) dielektrischen Pasten in geeignet angeordneten Durchkontaktlöchern und Brennen der rohen (ungebrannten) Pakkung, um kapazitive Elemente zu bilden.
  • C.H. Bajorek, D.A. Chance, C.W. Ho und E.E. Shapiro, INTEGRATED, LOW INDUCTANCE, SMALL AREA CAPACITORS FOR VLSI SEMICONDUC- TOR PACKAGES, IBM Technical Disclosure Bulletin, Bd. 25, (2) (Juli 1982), Seiten 883 bis 888 beschreibt eine Parallelplatten-Kondensatorstruktur mit niedriger Induktivität für elektronische Packungen. Der Parallelplatten-Kondensator ist in den Figuren 2A und 2D der Veröffentlichung als Teil einer Mehrschicht-Zwischenlage aus Keramik und in den Figuren 28 und 2C der Veröffentlichung als fluchtend innerhalb einer mit Taschen versehenen Packung direkt unter den Halbleiterchips liegend dargestellt.
  • Wie oben ersichtlich, lehrt der Stand der Technik verschiedene Verfahren der und Strukturen für die Bereitstellung von Kapazität in mikroelektronischen Packungen. Diese beinhalten vergrabene Dickfilmkondensatoren, oberflächenmontierte Kondensatoren, Oberflächenfilmkondensatoren und diskrete Kondensatoren innerhalb von verschiedenen Vertiefungen, Einsätzen und Hohlräumen. Die Montage von diskreten Kondensatoren innerhalb der Schaltkreispackung erfordert zusätzliche Herstellungsschritte. Außerdem verursacht die Verwendung von diskreten Kondensatoren eine Inflexibilität bei der Bereitstellung von speziellen RC- Zeitkonstanten, Durchlaßbandbreiten, kapazitiver Kopplung und kapazitiver Entkopplung.
  • Die Verwendung von Dickfilm-Methoden, d.h. von sukzessivem La minieren und Sintern von verschachtelten Schichten aus einem rohen (ungebrannten) Dielektrikum und einem metällischen Leiter, ist keine insgesamt befriedigende Lösung. Es sind Mehrebenen-Durchkontakte erforderlich. Es ist eine minimale Entwurfssteuerung der Kondensatorparameter, der dielektrischen Dicke und der Elektrodenfläche vorhanden. Außerdem bringen Dickfilm- Heterostrukturen innerhalb der Packung Fehlanpassungen hinsichtlich der thermischen Ausdehnung in strükturelle Packungselemente ein.
  • Somit existiert ein klarer Bedarf für ein einfaches Verfahren zur Herstellung von Packungen, das die Fähigkeit bereitstellt, spezielle Werte der Packungskapazität zu erzielen, während die strukturelle, thermische und elektrische Integrität der Packung bewahrt wird.
  • Somit besteht eine Aufgabe der Erfindung darin, ein einfaches Verfahren zur Herstellung von elektronischen Packungen bereitzustellen, das die Herstellung von internen Kapazitätsmitteln beinhaltet.
  • Eine Hauptaufgabe der Erfindung besteht in der Entfernung von passiven Elementen von der Oberfläche der Packung, wodurch der Bruchteil des Oberflächengebiets der Packung, der für logische Schaltkreis-Chips und -Module zur Verfügung steht, erhöht und die Packungsdichte der Packung vergrößert wird.
  • Eine weitere Aufgabe der Erfindung besteht darin, spezielle Werte von Packungs- und Schaltkreiskapazität in dem Herstellungsprozeß zu erhalten.
  • Eine weitere Aufgabe der Erfindung besteht darin, eine interne Kapazität zu erhalten, während die strukturelle, thermische und elektrische Integrität der elektronischen Packung bewahrt wird.
  • Noch eine weitere Aufgabe der Erfindung besteht in der Bereitstellung eines Dünnfilm-Verfahrens zur Herstellung von Strukturen mit interner Kapazität in einer elektronischen Packung.
  • Noch eine weitere Aufgabe der Erfindung besteht in der Bereitstellung einer elektronischen Packung mit einem internen Dünnfilmkondensator.
  • Noch eine weitere Aufgabe der Erfindung besteht in der Bereitstellung einer elektronischen Packung mit vereinfachten Verdrahtungsstrecken, bei der z.B. die Verdrahtung des Kondensators zu einer aktiven Komponente über eine kleine Anzahl von Durchkontakten und Durchkontaktlöchern verläuft.
  • Noch eine weitere Aufgabe der Erfindung besteht in der Bereitstellung einer Packung, die weniger Durchkontaktlöcher und Lötmittelverbindungen bei gleichzeitiger Reduktion der Bohreinheitsstunden und einer Erhöhung der Produktausbeute und -zuverlässigkeit erfordert.
  • Noch eine weitere Aufgabe der Erfindung besteht darin, die Leitungsverzögerung durch eine engere Nachbarschaft der Kondensatoren zu den aktiven Komponenten zu reduzieren.
  • Noch eine weitere Aufgabe der Erfindung besteht in der Bereitstellung des internen Dünnfilmkondensators mit Elektroden hoher Leitfähigkeit.
  • Noch eine weitere Aufgabe der Erfindung besteht in der Bereitstellung des internen Dünnfilmkondensators mit einem Dielektrikum von hoher Dielektrizitätskonstante.
  • Noch eine weitere Aufgabe der Erfindung besteht in der Bereitstellung einer elektronischen Packung mit einem internen Dünnfilmkondensator, der durch Elektroden, die eine hohe elektrische Leitfähigkeit aufweisen, d.h. eine höhere elektrische Leitfähigkeit als jene Metalle, die ohne weiteres natürliche Oxide mit hoher Dielektrizitätskonstante bilden (wie Y, Ti, Zr, Ta, Hf, Nb, Mo und W), in Kombination mit einem Dünnfilm mit hoher Dielektrizitätskonstante dazwischen charakterisiert ist, d.h. einem Dielektrikum, das eine relative Dielektrizitätskonstante der Größe aufweist, die bisher mit Oxiden von Y, Ti, Bi, Sb, Zr, Ta, Hf, Nb, Mo und W verküpft war.
  • Durch das Dünnfilm-Herstellungsverfahren und die elektronische Mehrschicht-Dünnfilm-Schaltkreispackung, wie beansprucht, werden diese Aufgaben gelöst und die Unzulänglichkeiten des Standes der Technik vermieden.
  • Mit "elektronischen Dünnfilm-Schaltkreispackungen" sind elektronische Schaltkreispackungen mit einem oder mehreren internen Dünnfilmkondensatoren gemeint. Mit "internen Kondensatoren" sind Kondensatoren innerhalb der elektronischen Schaltkreispakkung mit mindestens einer Elektrodenoberfläche derselben gemeint, die nur mittels Durchkontakten oder Durchkontaktlöchern zugänglich ist. Mit "Dünnfilmkondensatoren" sind Kondensatoren gemeint, bei denen eine oder beide Elektroden des Kondensators eine Dicke von weniger als etwa 100 Mikrometer aufweisen können, die dielektrische Schicht des Kondensators eine Dicke von weniger als etwa 12 Mikrometer besitzt und die dielektrische Schicht durch Dünnfilm-Depositionsverfahren gebildet wird. Mit "Dünnfilm-Depositionsverfahren" sind jene epitaxialen Herstel- lungsverfahren gemeint, die auf dem Fachgebiet der elektronischen Herstellung von Dünnfilmbauelementen verwendet werden und Aufdampfung, chemische Gasphasenabscheidung, plasmaunterstützte chemische Gasphasenabscheidung, Teilchenstrahlepitaxie, Sputtern, Co-Sputtern, reaktives Sputtern und dergleichen beinhalten, jedoch nicht darauf beschränkt sind&sub4; Diese epitaxialen Verfahren sind von der Oxidation der darunterliegenden Elektrodenstruktur zur Bildung von Dielektrika aus natürlichem Oxid zu unterscheiden.
  • Gemäß einem bevorzugten Ausführungsbeispiel der Erfindung wird eine erste leitfähige Ebene als eine Signalebene oder ein Signalkern oder eine leistungsführende Ebene oder ein leistungsführender Kern, einschließlich einer Masseebene oder eines Massekerns, zur Verwendung als Kondensatorelektrode schaltungselementbildend strukturiert. Danach wird ein Dünnfilmdielektrikum durch Dünnfilmverfahren, wie zum Beispiel chemische Gasphasenabscheidung, Teilchenstrahlepitaxie, Sputtern, reaktives Sputtern oder reaktives Co-Sputtern, darauf aufgebracht. Das Verfahren zur Bildung des Dünnfilmdielektrikums ist vorzugsweise eine epitaxiale Deposition anstelle einer anodischen Oxidation des darunterliegenden Elektrodenmaterials. Ein Dünnfilm aus einem leitfähigen Material wird über dem Dünnfilmdielektrikum aufgebracht, wie zum Beispiel eine gesputterte Dünnfilmschicht aus Kupfer. Der Dünnfilm aus leitfähigem Material kann mittels Sputtern durch eine Maske hindurch strukturiert werden, oder er kann mittels Photolithographie und Ätzen strukturiert werden. Danach können weitere Schichten aus einem Dielektrikum, einem Leiter oder beidem über dem Dünnfilmkondensator aufgebracht werden, um die zusammengesetzte Laminat-Schaltkreispackung zu bilden. Typischerweise werden die Kondensatoren über Durchkontakte oder Durchkontaktlöcher verdrahtet.
  • Gemäß der offenbarten Erfindung können die leitfähigen Elemen te, z.B. die Signalkerne oder -ebenen, die leistungsführenden Kerne oder Ebenen und die Massekerne oder -ebenen, entweder aus metallischen Leitern oder aus leitfähigen Polymeren gebildet werden. Am häufigsten werden sie aus metallischen Leitern gebildet, wie metallischen Dünnfilmleitern, metallischen Dickfilmleitern oder Leitern aus metallischer Folie. Wenn die Leiter, wie die Signalkerne und die Masse- und leistungsführenden Kerne, metallisch sind, wird der metallische Leiter am häufigsten aus der Gruppe ausgewählt, die aus Al und den Metallen der Gruppe IB des Periodensystems, Cu, Ag und Au, besteht. Besonders bevorzugt ist Cu. Cu ist aufgrund seiner hohen elektrischen Leitfähigkeit bevorzugt, insbesondere im Vergleich zu jenen Metallen, die leicht stabile natürliche Oxide bilden, wie Ti, Ta, Zr, Hf, W und Mo. Im allgemeinen ist der metallische Leiter etwa 10 nm bis etwa 100 µm dick.
  • Das Dielektrikum ist ein Dünnfilm, wobei seine Dicke durch die Beziehung
  • C = &epsi; S/d
  • bestimmt ist, wobei C die gewünschte Kapazität ist; &epsi; Epsilon, die dielektrische Permittivität des dieelektrischen Dünnfilms; S die Überlappungsfläche der zwei Elektroden ist; und d der Abstand zwischen den zwei Elektroden ist, der ungefähr gleich der Dicke des dielektrischen Dünnfilms ist. Der Dünnfilm aus dielektrischem Material ist vorzugsweise etwa 10 nm bis etwa 10 um dick.
  • Um die Kapazität präzise zu steuern, muß die Dicke d des Dielektrikums präzise gesteuert werden. Gemäß der Erfindung wird die erforderliche präzise Dickensteuerung durch die Verwendung von steuerbaren Dünnfilm-Herstellungsverfahren erzielt. Dies kann durch Vakuumdeposition des Dielektrikums im Unterschied zur anodischen Oxidation einer darunterliegenden Elektrode aus "Valve"-Metall zur Bildung eines natürlichen Oxides aus demselben ausgeführt werden. Der -im Vakuum aufgebrachte Dünnfilm aus dielektrischem Material ist ein epitaxialer Dünnfilm oder ein reaktiv gesputterter Dünnfilm.
  • Es können verschiedene dielektrische Materialien verwendet werden, um den dielektrischen Dünnfilm des Kondensators zu bilden. Diese umfassen organische Polymere, wie Polyimide und Polyfluorkohlenstoffe, ebenso wie anorganische Materialien. Eine Klasse von exemplarischen, sputterbaren Dielektrika sind Keramiken. Eine exemplarische Klasse von Keramiken sind jene, die aus der Gruppe ausgewählt sind, die aus Calciumtitanat, Bariumtitanat, Aluminiumoxid, Berylliumoxid und Aluminiumnitrid besteht.
  • Die elektronischen Schaltkreispackungen beinhalten mindestens einen leistungsführenden Kern oder eine leistungsführende Ebene, einen Massekern oder eine Masseebene, einen ersten Signalkern oder eine erste Signalebene, einen zweiten Signalkern oder eine zweite Signalebene sowie den integralen vergrabenen Dünnfilmkondensator, der wie oben beschrieben hergestellt wird. Der integrale vergrabene Dünnfilmkondensator dient dazu, den ersten und den zweiten Signalkern kapazitiv zu koppeln oder zu entkoppeln. Strukturell beinhaltet der erste Signalkern mindestens einen ersten Draht, der in mindestens einer ersten Elektrode endet, während der zweite Signalkern mindestens einen zweiten Draht beinhaltet, der in mindestens einer zweiten Elektrode endet. Wenigstens ein Teil der ersten Elektrode überlappt mit wenigstens einem Teil der zweiten Elektrode und ist von demselben durch den Dünnfilm aus einem dielektrischen Material getrennt. Die erste Elektrode, die zweite Elektrode und der Dünnfilm aus dielektrischem Material definieren den integralen vergrabenen Dünnfilmkondensator
  • Gemäß einem Ausführungsbeispiel der Erfindung liegt einer der seriell mit dem Dünnfilmkondensator verbundenen Signalkerne auf Massepotential. Alternativ kann einer der seriell mit dem Dünnfilmkondensator verbundenen Signalkerne auf Leistungsversorgungspotential liegen.
  • In einem speziell bevorzugten Ausführungsbeispiel beinhaltet die Schaltkreispackung, die, wie vorstehend beschrieben, eine Schaltungskarte oder eine Leiterplatte sein kann:
  • (a). Einen ersten Signalkern, der mindestens einen ersten Dünnfilmkupferdraht beinhaltet, der in mindestens einer ersten Kupferelektrode endet.
  • (b). Einen zweiten Signalkern, der mindestens einen zweiten Dünnfilmkupferdraht beinhaltet, der in mindestens einer zweiten Elektrode endet. Wenigstens ein Teil der ersten Kupferelektrode überlappt mit wenigstens einem Teil der zweiten Kupferelektrode, wobei die Überlappung aus dem vorstehend definierten Oberflächengebiet S besteht.
  • (c). Einen reaktiv gesputterten Dünnfilm aus einem dielektrischen Material zwischen der ersten Kupferelektrode und der zweiten Kupferelektrode. Die Dicke des Dielektrikums ist die vorstehend definierte Dicke d.
  • Die erste Elektrode, die zweite Elektrode und der Dünnfilm aus dielektrischem Material definieren einen integralen, vergrabenen Dünnfilmkondensator innerhalb der Mehrschicht-Schaltungskarte.
  • Die Erfindung stellt eine elektronische Packung mit einem internen Dünnfilmkondensator und ein einfaches Herstellungsverfahren für elektronische Packungen für die internen Dünnfilm- Kapazitätsmittel mit der Fähigkeit bereit, spezielle Werte der Packungskapazität zu erhalten, während die strukturelle, thermische und elektrische Integrität der elektronischen Packung bewahrt wird. Die elektronische Packung der Erfindung weist vereinfachte Verdrahtungsstrecken auf, bei denen z.B. die Verdrahtung von Kondensator zu aktiver Kgmponente über eine kleine Anzahl von Durchkontakten oder Durchkontaktlöchern verläuft. Dies führt nicht nur zu einem vergrößerten Oberflächengebiet, das für aktive Bauelemente mit höheren Zwischenverbindungsdichten, weniger Durchkontakten oder Durchkontaktlöchern und Lötmittelverbindungen mit gleichzeitigen Verringerungen der Bohreinheitsstunden und Erhöhungen der Produktausbeute und - zuverlässigkeit zur Verfügung steht, sondern auch zu einer reduzierten Leitungsverzögerung durch eine engere Nachbarschaft der Dünnfilmkondensatoren zu den aktiven Komponenten.
  • Für ein besseres Verständnis der vorliegenden Erfindung zusammen mit weiteren Aufgaben und Vorteilen ist im folgenden unter Bezugnahme auf die begleitenden Zeichnungen eine bevorzugte Ausführungsform der Erfindung beschrieben, in denen:
  • FIG. 1 ein vereinfachtes Flußdiagramm des Verfahrens der Erfindung ist;
  • FIG. 2 eine perspektivische Phantomansicht einer Schaltkreispackung der Erfindung ist;
  • FIG. 3 eine Querschnittszeichnung einer Schaltkreispackung ist, die wie in dem BEISPIEL beschrieben hergestellt ist und zwei vergrabene Dünnfilmkondensatoren der Erfindung aufweist.
  • In FIG 1 ist ein Flußdiagramm eines Ausführungsbeispiels der Erfindung gezeigt. Das Verfahren der Erfindung fügt Schritte zur Herstellung von Kondensatoren in die allgemeinen Fertigungsschritte für elektronische Packungen ein. Die allgemeinen Fertigungsprozesse für elektronische Packungen sind zum Beispiel in Donald P. Seraphin, Ronald Lasky und Che-Yo Li, Principles of Electronic Packaging, Mcgraw-Hill Book Company, New York, New York, (1988) und Rao R. Tummala und Eugene J. Rymaszewski, Microelectronic Packaging Handbook, Van Nostrand Reinhold, New York, New York (1988) beschrieben, die beide hiermit durch Verweis hierin aufgenommen sind.
  • Ein vorbereitender Schritt bei der Herstellung des vergrabenen Dünnfilmkondensators ist die schaltungselementbildende Strukturierung einer ersten leitfähigen Ebene. Dieser Schritt der schaltungselementbildenden Strukturierung ist in Block 10 von FIG. 1 gezeigt. Die erste leitfähige Ebene kann eine Signalebene oder ein Signalkern, eine Masseebene oder ein Massekern oder eine leistungsführende Ebene oder ein leistungsführender Kern sein. Bereiche der/des schaltungselementbildend strukturierten ersten leitfähigen Ebene oder Kerns bilden einen ersten Elektrodenbereich des Kondensators.
  • Darauffolgend wird ein Dünnfilmdielektrikum über der ersten leitfähigen Ebene aufgebracht, wie in Block 20 von FIG. 1 gezeigt. Dieser dielektrische Film wird durch Dünnfilm-Epitaxieverfahren im Unterschied zu anodischen Oxidationsverfahren aufgebracht. Exemplarische Dünnfilm-Epitaxieverfahren zur Deposition des dielektrischen Dünnfilms umfassen Aufdampfung; chemische Gasphasenabscheidung; plasmaunterstützte chemische Gasphasenabscheidung, wie Glimmentladungs-Plasmadeposition und Mikrowellen-Plasmadeposition; Teilchenstrahlepitaxie und Sputtern. Exemplarische Verfahren zum Sputtern umfassen z.B. einfaches Sputtern, bei dem Atome des Targetmaterials auf dem Substrat abgeschieden werden; Co-Sputtern, bei dem Atome des Targetmaterials von zwei oder mehr verschiedenen Targets gleichzeitig oder sequentiell auf einem Substrat abgeschieden werden; reaktives Sputtern, bei dem ein Reaktionsprodukt des Substrates und einer gasförmigen Komponente, die während des Sputterns vorhanden ist, abgeschieden wird; und reaktives Co- Sputtern, bei dem das Reaktionsprodukt oder die Reaktionsprodukte der Materialien in dem Sputtertarget oder den Sputtertargets und der gasförmigen Komponente auf dem Substrat abgeschieden werden.
  • Danach wird, wie in Block 30 von FIG. 1 gezeigt, ein zweiter Dünnfilm aus einem leitfähigen Material über dem Dünnfilmdielektrikum aufgebracht. Dieser zweite leitfähige Film kann aus einer gesputterten Dünnfilm-Kupferschicht bestehen.
  • Die schaltungselementbildend strukturierenden Schritte, die durch die Blöcke 10 und 30 von FIG. 1 dargestellt sind, können durch verschiedene Verfahren ausgeführt werden. Zum Beispiel können die Dünnfilme aus leitfähigem Material, d.h. der erste und der zweite Dünnfilm aus leitfähigem Material, mittels Sputtern durch eine Maske hindurch schaltungselementbildend behandelt, d.h. strukturiert, werden. Alternativ können die Schichten durch herkömmliche Photolithographie und Ätzen, z.B. Naßätzen oder Trockenätzen, strukturiert werden. Daraufhin können weitere Schichten aus einem Dielektrikum, einem Leiter oder beidem über dem Dünnfilmkondensator aufgebracht werden, um die zusammengesetzte Laminat-Schaltkreispackung zu bilden. Typischerweise werden die Kondensatoren über Durchkontakte oder Durchkontaktlöcher in darunter und darüber liegenden Schichten verdrahtet.
  • Wenngleich das Verfahren und die Vorrichtung der Erfindung unter Bezugnähme auf leitfähige Kupferkerne und -ebenen beschrieben und dargestellt sind, versteht es sich, daß die leitfähigen Elemente entweder aus metallischen Leitern oder aus leitfähigen Polymeren gebildet sein können. Am häufigsten bestehen die leitfähigen Kerne und Ebenen aus metallischen Leitern, wie metallischen Dünnfilmleitern, metallischen Dickfilmleitern oder Leitern aus metallischen Folien. Wenn die Leiter, wie die Signalkerne, der Masse- und der leistunqsführende Kern, metallisch sind, wird der metallische Leiter am häufigsten aus der Gruppe ausgewählt, die aus Cu, Al und Ag besteht. Besonders bevorzugt ist Cu. Cu ist aufgrund seiner hohen Leitfähigkeit bevorzugt, insbesondere im Vergleich zu jenen Materialien, die anodisch oxidiert werden können, um ein Dielektrikum aus natürlichem Oxid zu bilden, d.h. "Valve"-Metallen. Im allgemeinen ist der metallische Leiter ein metallischer Dünnfilmleiter, z.B. mit einer Dicke von etwa 10 nm bis etwa 100 µm.
  • Das Verfahren der Erfindung erlaubt eine prazise Steuerung der Dicke des dielektrischen Dünnfilms während des Depositionsschrittes von Block 20 von FIG. 1. Die Entwurfsdicke des dielektrischen Dünnfilms ist durch die Beziehung
  • C = &epsi; S/d
  • bestimmt, wobei C die gewünschte Kapazität ist; &epsi; Epsilon, die dielektrische Permittivität des dielektrischen Dünnfilms ist; S das Überlappungsgebiet der zwei Elektroden ist; und d der Abstand zwischen den zwei Elektroden ist. Der Abstand d ist ungefähr gleich der Dicke des dielektrischen Dünnfilms. Eine präzise Steuerung des Abstands d, wie er hergestellt wird, ist eine Funktion des Depositionsprozesses.
  • Um die Kapazität präzise zu steuern, muß die Dicke d des Dielektrikums gleichfalls präzise gesteuert werden. Gemäß der Erfindung wird die erforderliche präzise Dickensteuerung durch die Verwendung einer Methode zur Herstellung von epitaxialen Dünnfilmen erzielt. Dies kann durch Vakuumdeposition des Dielektrikums ausgeführt werden. Der durch Vakuumdeposition aufgebrachte Dünnfilm aus dielektrischem Material kann beispielsweise ein gesputterter Dünnfilm sein, z.B. ein reaktiv gesputterter Dünnfilm. In dieser Hinsicht liegen Sputterdepositionsraten typischerweise in der Größenordnung von etwa 0,05 nm pro Sekunde bis 4 nm pro Sekunde, wobei Sputterzeit und -potential präzise steuerbar sind. Der Dünnfilm aus dielektrischem Material ist vorzugsweise etwa 10 nm bis etwa 10 µm dick.
  • Der Quotient S/d der Kondensatorfläche dividiert durch den Elektrodenabstand des Kondensators ist durch die gewünschten Schaltkreischarakteristika der elektronischen Packung bestimmt, wobei spezifische Werte für die Kondensatorfläche 5 und den Elektrodenabstand d durch thermische, mechanische, Verdrahtbarkeits- und Herstellbarkeitsüberlegungen bestimmt sind. Die Gestalt des Kondensators ist für die Erfindung nicht entscheidend und wird typischerweise durch solche Faktoren wie elektromagnetische Induktion zwischen Drähten, Herstellbarkeit und die Positionen von Durchkontakten und Durchkontaktlöchern bestimmt. Der Kondensator kann zum Beispiel kreisförmig, rechteckig oder sogar schlangenförmig sein.
  • Zur Bildung des dielektrischen Dünnfilms des Kondensators können verschiedene dielektrische Materialien verwendet werden. Diese Dielektrika umfassen organische Polymere, wie Polyimide und Polyfluorkohlenstoffe, ebenso wie anorganische Materialien. Eine Klasse von exemplarischen, sputterbaren Dielektrika sind jene, die aus der Gruppe ausgewählt sind, die aus Calciumtitanat, Bariumtitanat, Aluminiumoxid, Berylliumoxid und Aluminiumnitrid besteht. Materialien wie Calciumtitanat und Bariumtitanat werden typischerweise von einem Mehrkomponenten-Sputtertarget gesputtert oder von separaten Targets in Anwesenheit von Sauerstoff reaktiv co-gesputtert. Materialien wie Berylliumoxid und Aluminiumnitrid werden typischerweise von einem Mehrkomponenten-Sputtertarget gesputtert oder reaktiv von zum Beispiel einem Beryllium-Sputtertarget in einer sauerstoffhaltigen Atmosphäre oder einem Aluminium-Sputtertarget in einem stickstoffhaltigen Gas gesputtert.
  • Eine epitaxiale Deposition und ein epitaxiales Aufwachsen eines Materials mit einer hohen Dielektrizitätskonstante auf Elektroden mit einer hohen elektrischen Leitfähigkeit erlaubt eine Anpassung von Elektroden mit hoher Leitfähigkeit, wie Cu-, Ag-, Au- oder Al-Elektroden&sub1; an Dielektrika mit hoher Dielektrizitätskonstante, wie Oxide von z.B. Y, Ti, Bi, Sb, Zr, Ta, Hf, Nb, Mo und W. Auf diese Weise erlaubt ein epitaxiales Aufwachsen des dielektrischen Dünnfilms den Entwurf und die Herstellung von elektronischen Packungen mit internen Dünnfilmkondensatoren, die charakterisiert sind durch (1) Elektroden mit einer hohen elektrischen Leitfähigkeit, d.h. einer höheren elektrischen Leitfähigkeit als jene Metalle, die leicht natürliche Oxide mit hoher Dielektrizitätskonstante bilden (wie Y, Ti, Zr, Ta, Hf, Nb, Mo und W), (2) in Kombination mit Dünnfilmen mit hoher Dielektrizitätskonstante dazwischen, d.h. Dielektrika mit relativen Dielektrizitätskonstanten der bisher mit Oxiden von Y, Ti, Bi, Sb, Zr, Ta, Hf, Nb, No und W verknüpften Höhe.
  • Eine elektronische Schaltkreispackung 1011 der vergrabene Dünnfilmkondensator 141, zusätzliche Kerne 201 und 211 sowie ein Chip 235 sind in einer vereinfachten Phantomansicht in FIG. 2 gezeigt. Diese elektronische Schaltkreispackung beinhaltet mindestens einen leistungsführenden Kern oder eine leistungsführende Ebene 111a, einen Massekern oder eine Masseebene ilib, einen ersten Signalkern oder eine erste Signalebene 121, einen zweiten Signalkern oder eine zweite Signalebene 131 und den integralen, vergrabenen Dünnfilmkondensator 141. Der Dünnfilmkondensator 141 wird wie oben beschrieben hergestellt. Der integrale, vergrabene Dünnfilmkondensator 141 koppelt oder entkoppelt zum Beispiel den ersten 121 und den zweiten 131 Signalkern kapazitiv. Strukturell beinhaltet der erste Signalkern 121 mindestens einen ersten Draht 123, der in mindestens einer ersten Elektrode 125 endet, während der zweite Signalkern 131 mindestens einen zweiten Draht 133 beinhaltet, der in mindestens einer zweiten Elektrode 135 endet. Wenigstens ein Teil der ersten Elektrode 125 überlappt mit wenigstens einem Teil der zweiten Elektrode 135 und ist von demselben durch einen Dünnfilm 151 aus einem dielektrischen Material getrennt.
  • Die erste Elektrode 125, die zweite Elektrode 135 und der Dünnfilm 151 aus dielektrischem Material definieren den integralen vergrabenen Dünnfilmkondensator 141 der Erfindung.
  • Gemäß einem Ausführungsbeispiel der Erfindung liegt einer der seriell mit dem Dünnfilmkondensator 141 verbundenen Signalkerne 121 oder 131 auf Massepotential. Alternativ kann einer der seriell mit dem Dünnfilmkondensator 141 verbundenen Signalkerne 121 oder 131 auf Leistungsversorgungspotential liegen. Der Dünnfilmkondensator 141 der Erfindung ist über Durchkontakte 221 seriell mit weiteren Ebenen der Schaltkreispackung verbunden.
  • In einem besonders bevorzugten Ausführungsbeispiel kann die Schaltkreispackung 101 eine Schaltungskarte oder eine Leiterplatte sein, wie vorstehend beschrieben. Die Schaltkreispackung beinhaltet:
  • (a) . Einen ersten Signalkern 121, der mindestens einen ersten Dünnfilm-Kupferdraht 123 beinhaltet, z.B. einen Kupferdraht mit einer Dicke von etwa 12 um bis etwa 100 µm, der in mindestens einer ersten Kupferelektrode 125 endet, die ebenfalls etwa 12 µm bis etwa 100 µm dick ist.
  • (b) . Einen zweiten Signalkern 131, der mindestens einen zweiten Dünnfilm-Kupferdraht 133 beinhaltet, der von etwa 10 nm bis etwa 100 µm dick ist und allgemein von etwa 3 um bis etwa 100 µm dick ist und in mindestens einer zweiten Elektrode 135 endet, die ebenfalls von etwa 10 nm bis etwa 100 µm dick ist und allgemein von etwa 3 µm bis etwa 100 µm dick ist.
  • Wenigstens ein Teil der ersten Kupferelektrode 125 überlappt mit wenigstens einem Teil der zweiten Kupferelektrode 135, wobei die Überlappung aus dem vorstehend definierten Oberflächengebiet 5 besteht.
  • Es ist zu erwähnen, daß eine von der ersten Elektrode 125 oder der zweiten Elektrode 135 auf dem Eingangspotential, d.h. als eine leistungsführende Ebene, oder auf Massepotential liegen kann, d.h. als eine Masseebene.
  • (c) . Einen reaktiv gesputterten epitaxialen Dünnfilm 151 aus einem dielektrischen Material zwischen der ersten Kupferelektrode 125 und der zweiten Kupferelektrode 135. Die Dicke d des dielektrischen Dünnfilms 151 ist durch die Dielektrizitätskonstante des Materials, die Fläche S und die gewünschte Kapazität C des Kondensators 141 bestimmt. Die resultierende Dicke des Dielektrikums 151 ist die vorstehend definierte Dicke d. Die Dicke d des dielektrischen Dünnfilms 151 beträgt allgemein von etwa 10 nm bis etwa 10 µm.
  • Die erste Elektrode 125, die zweite Elektrode 135 und der Dünnfilm 151 aus dielektrischem Material definieren einen integralen, vergrabenen Dünnfilmkondensator 141 innerhalb der Mehrschicht-Schaltkreispackung 101.
  • Die Erfindung wird des weiteren unter Bezugnahme auf das Beispiel unten verständlich.
  • BEISPIEL
  • Es wurde die in FIG. 3 gezeigte elektronische Prototyp-Packung herstellt. Der Signal-/Leistungskern 302a wurde durch Laminieren einer 36 um (1 oz) dicken Kupferfolie 311a und einer 18 µm (0,5 oz) dicken Kupferfolie 325b mit einem dielektrischen Material aus Teflon 305b gebildet. Die Ebene 311a und die Ebene 325b wurden durch herkömmliche Photolithographiemittel für gedruckte Leiterplatten schaltungselementbildend strukturiert, um die endgültige leistungsführende Ebene 311a und eine endgültige Signal-/Kondensator-Elektrodenebene 325b zu bilden.
  • Nach der schaltungselementbildenden Strukturierung wurde ein Dünnfilm 351b aus Bariumtitanat BaTiO3 über die erste Signal/Kondensatorelektrode 325b gesputtert. Dieser Dünnfilm war ungefähr 100 nm dick. Danach wurde eine zweite Kondensatorelektrode durch Sputter-Kristallkeimbildung einer Kupferschicht 335b auf den dielektrischen Dünnfilm 351b und anschließendes Aufbringen von zusätzlichem Kupfer durch saure Kupferplattierung mit einer Gesamtdicke von 18 µm (0,5 oz) gebildet. Die zweite Kondensatorelektrodenebene 335b wurde strukturiert, um die zweite Elektrode mit Erstreckung zu einer Anschlußfläche zu bilden, die eine Verbindung zu dem Durchkontakt 321b herstellt. Die erste Signalebenenelektrode 325b, der dielektrische Dünnfilm 351b und die zweite Kondensatorelektrodenebene 335b definieren einen ersten Kondensator.
  • Ein zweiter interner Dünnfilmkondensator wurde durch die gleichen Mittel, die zur Bildung der ersten Kondensatorschicht verwendet wurden, in der elektronischen Schaltkreispackung 301 gebildet. Ein Signal-/Leistungskern 302b wurde durch Laminieren einer Kupferfolie 311b von 1 oz und einer Schicht 335a aus Kupferfolie von 0,5 oz mit einem dielektrischen Material 305d aus Teflon gebildet. Der Signal-/Leistungskern 302b wurde schaltungselementbildend strukturiert, um eine zweite leistungsführende Ebene 311b und eine zweite Signalebene 335a zu bilden, einschließlich einer ersten Kondensatorelektrode.
  • Nach der schaltungselementbildenden Strukturierung wurde ein Dünnfilm 351a aus Bariumtitanat BaTiO3 auf die zweite Signalebene 335a gesputtert. Dieser Dünnfilm 351a war ebenfalls ungefähr 100 nm dick. Danach wurde die zweite Kondensatorelektrode 325a für die zweite Kondensatorschicht durch Sputter- Kristallkeimbildung eines Dünnfilms aus Kupfer und elektrolytisches Plattieren von Kupfer mit einer Gesamtdicke von 18 um gebildet. Die Ebene 325a wurde strukturiert, um die zweite Kondensatorelektrode für die zweite Kondensatorebene zu bilden. Die zweite Signalebene/-elektrode 335a, der dielektrische Dünnfilm 351a und die zweite Kondensatorelektrode 325a definieren einen zweiten internen Dünnfilmkondensator. Dieser zweite interne Dünnfilmkondensator endet in Durchkontakten, die in der Ebene von FIG. 3 nicht dargestellt sind.
  • Das Mehrschicht-Laminat mit zwei (2) internen Kondensatorschichten wurde durch Zusammenlaminieren der vollständigen Struktur in der Sequenz fertiggestellt, die von unten nach oben wie folgt dargestellt und beschrieben ist: 18 um (0,5 oz) dicke Kupferfohe 303b, dielektrisches Material 305a aus Teflon, erster Leistungs/Signal/Kondensatorkern 302a, eine zweite dielektrische Schicht 305e aus Teflon und eine obere 18 µm (0,5 oz) dicke Kupferfohe 303a. Dann wurden Durchkontakte 321a und 321b in das Mehrschicht-Laminat gebohrt. Daraufhin wurde elektrolytisch plattiertes Kupfer auf der Oberfläche des Laminates ebenso wie in den Durchkontakten 321a und 321b abgeschieden, um die internen Kondensatoren mit der Laminat-oberfläche zu verbinden.
  • Die Außenseiten des Mehrschicht-Laminates wurden dann strukturiert, um eine dritte Signal-/Komponenten-Montageebene 303a und eine vierte Signal-/Komponenten-Montageebene 303b zu bilden.

Claims (9)

1. Mikroelektronische Mehrschicht-Schaltkreispackung mit:
(1) einem integralen, vergrabenen Dünnfilmkondensator, der beinhaltet:
(a) einen ersten Signalkern, der wenigstens einen ersten Dünnfilmkupferdraht mit wenigstens einer ersten Dünnfilmkupferelektrode beinhaltet;
(b) einen zweiten Signalkern, der wenigstens einen zweiten Dünnfilmkupferdraht mit wenigstens einer zweiten Dünnfilmkupferelektrode beinhaltet, wobei wenigstens ein Teil der ersten Dünnfilmkupferelektrode über wenigstens einem Teil der zweiten Dünnfilmkupferelektrode liegt, und
(c) einen epitaxialen Dünnfilm aus dielektrischem Material zwischen der ersten Kupferelektrode und der zweiten Kupferelektrode; wobei die erste Dünnfilmkupferelektrode, die zweite Dünnfilmkupferelektrode und der Dünnfilm aus dielektrischem Material den integralen, vergrabenen Dünnfilm kondensator definieren, der die Dünnfilmsignalkerne innerhalb der Mehrschicht-Schaltkreispackung kapazitiv koppelt; und
(2) einem integrierten Schaltkreischip, der auf der Mehrschicht-Schaltkreispackung vorgesehen und mit den kapazitiv gekoppelten Dünnfilmsignalkernen elektrisch verbunden ist.
2. Mikroelektronische Mehrschicht-Schaltkreispackung nach Anspruch 1, wobei einer der Dünnfilmsignalkerne auf Massepotential liegt.
3. Mikroelektronische Mehrschicht-Schaltkreispackung nach Anspruch 1 oder 2, Wobei das Filmdielektrikum eine Keramik ist, die aus der Gruppe ausgewählt ist, die aus Calciumtitanat, Bariumtitanat, Aluminiumoxid, Berylliumoxid und Aluminiumnitrid besteht.
4. Mikroelektronische Mehrschicht-Schaltkreispackung nach Anspruch 3, wobei das keramische Dünnfilmdielektrikum aus einer reaktiv gesputterten Keramik besteht.
5. Mikroelektronische Mehrschicht-Schaltkreispackung mit:
(1) einem integralen, vergrabenen Dünnfilmkondensator, der beinhaltet:
(a) einen ersten Signalkern, der wenigstens einen ersten Dünnfilmkupferdraht mit wenigstens einer ersten Dünnfilmkupferelektrode beinhaltet;
(b) einen zweiten Signalkern, der wenigstens einen zweiten Dünnfilmkupferdraht mit wenigstens einer zweiten Dünnfilmkupferelektrode beinhaltet, wobei wenigstens ein Teil der ersten Dünnfilmkupferelektrode über wenigstens einem Teil der zweiten Dünnfilmkupferelektrode liegt; und
(c) einen Dünnfilm aus einem dielektrischen Material zwischen der ersten Kupferelektrode und der zweiten Kupferelektrode, wobei der Dünnfilm aus einem dielektrischen Material ein reaktiv gesputterter Dünnfilm aus einem keramischen Dielektrikum ist, das aus der Gruppe ausgewählt ist, die aus Calciumtitanat, Bariumtitanat, Aluminiumoxid und Aluminiumnitrid besteht;
wobei einer der Dünnfilmkupfersignalkerne auf Massepotential liegt;
wobei die erste Dünnfilmkupferelektrode, die zweite Dünnfilmkupferelektrode und der Dünnfilm aus dielektrischem Material den integralen, vergrabenen Dünnfilmkondensator definieren, der die Dünnfilmsignalkerne innerhalb der Mehrschicht-Schaltkreispackung kapazitiv koppelt; und
(2) einem integrierten Schaltkreischip, der an die Mehrschicht-Schaltkreispackung gebondet und mit einem der kapazitiv gekoppelten Dünnfilmsignalkerne elektrisch verbunden ist.
6. Verfahren zur Herstellung einer Mehrschicht-Schaltkreispackung, die einen ersten Signalkern, einen zweiten Signalkern und integrale, vergrabene Dünnfilmkondensatormittel beinhaltet, die den ersten und den zweiten Signalkern kapazitiv koppeln, wobei das Verfahren umfaßt:
(a) schaltungselementbildendes Strukturieren des ersten Signalkerns auf einem dielektrischen Substrat, um eine Elektrode zu bilden;
(b) reaktives Sputtern eines Dünnfilms aus einem Dielektrikum, das aus der Gruppe ausgewählt ist, die aus Calciumtitanat, Bariumtitanat, Aluminiumoxid, Berylliumoxid und Aluminiumnitrid besteht, auf die Oberseite der Elektrode des schaltungselementbildend strukturierten ersten Signalkerns; und
(c) schaltungselementbildendes Strukturieren des zweiten Signalkerns auf der Oberseite des Dünnfilms aus einem Dielektrikum, um eine Elektrode darauf zu bilden.
7. Verfahren nach Anspruch 6, welches das Bilden des ersten und des zweiten Signalkerns aus einem metallischen Leiter beinhaltet, der aus der Gruppe ausgewählt ist, die aus Cu, Al und Ag besteht.
8. Verfahren nach Anspruch 6, welches das Bilden des ersten und des zweiten Signalkerns aus Cu umfaßt.
9. Verfahren nach irgendeinem der vorhergehenden Ansprüche 6 bis 8, welches das Aufbringen des ersten Leiters mit einer Elektrodendicke von etwa 10 nm bis etwa 100 µm umfaßt.
Verfahren nach irgendeinem der vorhergehenden Ansprüche 6 bis 9, welches das Aufbringen des dielektrischen Dünnfilms mit einer Dicke von etwa 10 nm bis etwa 10 µm umfaßt.
DE69128208T 1990-04-09 1991-03-05 Gedruckte Leiterplatten und Karten mit eingefügten Dünnfilmkondensatoren und Herstellungsverfahren für diese Leiterplatten und Karten Expired - Lifetime DE69128208T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US07/506,640 US5027253A (en) 1990-04-09 1990-04-09 Printed circuit boards and cards having buried thin film capacitors and processing techniques for fabricating said boards and cards

Publications (2)

Publication Number Publication Date
DE69128208D1 DE69128208D1 (de) 1998-01-02
DE69128208T2 true DE69128208T2 (de) 1998-05-28

Family

ID=24015411

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69128208T Expired - Lifetime DE69128208T2 (de) 1990-04-09 1991-03-05 Gedruckte Leiterplatten und Karten mit eingefügten Dünnfilmkondensatoren und Herstellungsverfahren für diese Leiterplatten und Karten

Country Status (4)

Country Link
US (1) US5027253A (de)
EP (1) EP0451500B1 (de)
JP (1) JPH0716099B2 (de)
DE (1) DE69128208T2 (de)

Families Citing this family (105)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5182425A (en) * 1990-11-06 1993-01-26 The Pillsbury Company Thick metal microwave susceptor
US5177670A (en) * 1991-02-08 1993-01-05 Hitachi, Ltd. Capacitor-carrying semiconductor module
US5205327A (en) * 1991-05-15 1993-04-27 Sulzer Brothers Limited Electrostatic weft detector
US5162970A (en) * 1992-01-27 1992-11-10 American Technical Ceramics Corporation Miniature monolithic ceramic coupler for electronic circuits
US5430605A (en) * 1992-08-04 1995-07-04 Murata Erie North America, Inc. Composite multilayer capacitive device and method for fabricating the same
US5227951A (en) * 1992-08-04 1993-07-13 Murata Erie North America, Inc. Composite multilayer capacitive device and method for fabricating the same
US5854534A (en) * 1992-08-05 1998-12-29 Fujitsu Limited Controlled impedence interposer substrate
CN1051199C (zh) * 1992-08-08 2000-04-05 哈德克桑塔克莱拉公司 具有内部电容器的印刷电路板
GB9217436D0 (en) * 1992-08-17 1992-09-30 De Beers Ind Diamond Diamond temperature sensor
US5404044A (en) * 1992-09-29 1995-04-04 International Business Machines Corporation Parallel process interposer (PPI)
US5372859A (en) * 1992-10-20 1994-12-13 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Enhanced fatigue and retention in ferroelectric thin film memory capacitors by post-top electrode anneal treatment
JP2749489B2 (ja) * 1992-10-29 1998-05-13 京セラ株式会社 回路基板
JP2948039B2 (ja) * 1992-12-28 1999-09-13 株式会社日立製作所 回路基板
US6728113B1 (en) * 1993-06-24 2004-04-27 Polychip, Inc. Method and apparatus for non-conductively interconnecting integrated circuits
EP0713358A3 (de) * 1994-11-21 1997-11-05 International Business Machines Corporation Leiterplatte
US5745333A (en) * 1994-11-21 1998-04-28 International Business Machines Corporation Laminar stackable circuit board structure with capacitor
DE19609221C1 (de) * 1996-03-09 1997-08-07 Bosch Gmbh Robert Verfahren zur Herstellung von keramischen Mehrschichtsubstraten
US5745334A (en) * 1996-03-25 1998-04-28 International Business Machines Corporation Capacitor formed within printed circuit board
US6343001B1 (en) 1996-06-12 2002-01-29 International Business Machines Corporation Multilayer capacitance structure and circuit board containing the same
US5796587A (en) * 1996-06-12 1998-08-18 International Business Machines Corporation Printed circut board with embedded decoupling capacitance and method for producing same
US6739027B1 (en) 1996-06-12 2004-05-25 International Business Machines Corporation Method for producing printed circuit board with embedded decoupling capacitance
US5912044A (en) * 1997-01-10 1999-06-15 International Business Machines Corporation Method for forming thin film capacitors
US7321485B2 (en) 1997-04-08 2008-01-22 X2Y Attenuators, Llc Arrangement for energy conditioning
US9054094B2 (en) 1997-04-08 2015-06-09 X2Y Attenuators, Llc Energy conditioning circuit arrangement for integrated circuit
US7336468B2 (en) 1997-04-08 2008-02-26 X2Y Attenuators, Llc Arrangement for energy conditioning
US6100787A (en) * 1997-05-28 2000-08-08 Motorola, Inc. Multilayer ceramic package with low-variance embedded resistors
US6181567B1 (en) * 1997-06-04 2001-01-30 Ncr Corporation Method and apparatus for securing an electronic package to a circuit board
SE511824C2 (sv) * 1997-08-22 1999-12-06 Ericsson Telefon Ab L M Avkopplingskondensator samt chipsmodul
US6005197A (en) * 1997-08-25 1999-12-21 Lucent Technologies Inc. Embedded thin film passive components
US6137671A (en) * 1998-01-29 2000-10-24 Energenius, Inc. Embedded energy storage device
US6068782A (en) * 1998-02-11 2000-05-30 Ormet Corporation Individual embedded capacitors for laminated printed circuit boards
JPH11260148A (ja) * 1998-03-13 1999-09-24 Hitachi Ltd 薄膜誘電体とそれを用いた多層配線板とその製造方法
US6137192A (en) * 1998-05-15 2000-10-24 Energenius, Inc. Embedded backup energy storage unit
JP3206561B2 (ja) * 1998-10-01 2001-09-10 日本電気株式会社 多層配線基板
WO2000021133A1 (en) * 1998-10-02 2000-04-13 Raytheon Company Embedded capacitor multi-chip modules
US6207522B1 (en) * 1998-11-23 2001-03-27 Microcoating Technologies Formation of thin film capacitors
US6433993B1 (en) * 1998-11-23 2002-08-13 Microcoating Technologies, Inc. Formation of thin film capacitors
US7033637B1 (en) * 1999-01-12 2006-04-25 Microcoating Technologies, Inc. Epitaxial thin films
CA2359710C (en) * 1999-01-12 2008-09-02 Microcoating Technologies, Inc. Epitaxial thin films
US6274224B1 (en) 1999-02-01 2001-08-14 3M Innovative Properties Company Passive electrical article, circuit articles thereof, and circuit articles comprising a passive electrical article
JP3659167B2 (ja) * 1999-04-16 2005-06-15 松下電器産業株式会社 モジュール部品とその製造方法
EP2081419B1 (de) * 1999-09-02 2013-08-07 Ibiden Co., Ltd. Leiterplatte und Verfahren zur Herstellung einer Leiterplatte
EP1744606A3 (de) * 1999-09-02 2007-04-11 Ibiden Co., Ltd. Gedruckte Schaltungsplatte und Verfahren zur Herstellung
US6252761B1 (en) * 1999-09-15 2001-06-26 National Semiconductor Corporation Embedded multi-layer ceramic capacitor in a low-temperature con-fired ceramic (LTCC) substrate
US6470545B1 (en) * 1999-09-15 2002-10-29 National Semiconductor Corporation Method of making an embedded green multi-layer ceramic chip capacitor in a low-temperature co-fired ceramic (LTCC) substrate
US6212078B1 (en) * 1999-10-27 2001-04-03 Microcoating Technologies Nanolaminated thin film circuitry materials
US6525921B1 (en) * 1999-11-12 2003-02-25 Matsushita Electric Industrial Co., Ltd Capacitor-mounted metal foil and a method for producing the same, and a circuit board and a method for producing the same
US6370013B1 (en) * 1999-11-30 2002-04-09 Kyocera Corporation Electric element incorporating wiring board
JP3585796B2 (ja) * 1999-12-17 2004-11-04 新光電気工業株式会社 多層配線基板の製造方法、及び半導体装置
US6650802B1 (en) * 1999-12-22 2003-11-18 Intel Corporation Method and apparatus for switching an optical beam
US7064412B2 (en) 2000-01-25 2006-06-20 3M Innovative Properties Company Electronic package with integrated capacitor
US6346743B1 (en) * 2000-06-30 2002-02-12 Intel Corp. Embedded capacitor assembly in a package
US6970362B1 (en) 2000-07-31 2005-11-29 Intel Corporation Electronic assemblies and systems comprising interposer with embedded capacitors
US6459605B1 (en) * 2000-08-11 2002-10-01 American Superconductor Corp. Low inductance transistor module with distributed bus
US6775150B1 (en) 2000-08-30 2004-08-10 Intel Corporation Electronic assembly comprising ceramic/organic hybrid substrate with embedded capacitors and methods of manufacture
US6370012B1 (en) 2000-08-30 2002-04-09 International Business Machines Corporation Capacitor laminate for use in printed circuit board and as an interconnector
US6577490B2 (en) * 2000-12-12 2003-06-10 Ngk Spark Plug Co., Ltd. Wiring board
TW511405B (en) * 2000-12-27 2002-11-21 Matsushita Electric Ind Co Ltd Device built-in module and manufacturing method thereof
JP2002252297A (ja) 2001-02-23 2002-09-06 Hitachi Ltd 多層回路基板を用いた電子回路装置
US6577492B2 (en) 2001-07-10 2003-06-10 3M Innovative Properties Company Capacitor having epoxy dielectric layer cured with aminophenylfluorenes
DE10153094A1 (de) * 2001-10-30 2003-05-15 Bodenseewerk Geraetetech Optischer Sensor mit einem Sensorstrahlengang und einem parallel zu der optischen Achse des Sensorstrahlenganges emittierenden Laserstrahler
GB2385984B (en) 2001-11-07 2006-06-28 Micron Technology Inc Semiconductor package assembly and method for electrically isolating modules
JP3817463B2 (ja) * 2001-11-12 2006-09-06 新光電気工業株式会社 多層配線基板の製造方法
US6844505B1 (en) 2002-11-04 2005-01-18 Ncr Corporation Reducing noise effects in circuit boards
US20040113127A1 (en) * 2002-12-17 2004-06-17 Min Gary Yonggang Resistor compositions having a substantially neutral temperature coefficient of resistance and methods and compositions relating thereto
US20040231885A1 (en) * 2003-03-07 2004-11-25 Borland William J. Printed wiring boards having capacitors and methods of making thereof
US6954558B2 (en) * 2003-06-24 2005-10-11 Intel Corporation Method and apparatus for phase shifting an optical beam in an optical device
US7626828B1 (en) 2003-07-30 2009-12-01 Teradata Us, Inc. Providing a resistive element between reference plane layers in a circuit board
US7220287B1 (en) * 2003-09-03 2007-05-22 Nortel Networks Limited Method for tuning an embedded capacitor in a multilayer circuit board
US7100270B2 (en) * 2003-09-25 2006-09-05 Tong Hsing Electric Industries Ltd. Method of fabricating a thin film integrated circuit with thick film resistors
US7056800B2 (en) * 2003-12-15 2006-06-06 Motorola, Inc. Printed circuit embedded capacitors
TWI314745B (en) * 2004-02-02 2009-09-11 Ind Tech Res Inst Method and apparatus of non-symmetrical electrode of build-in capacitor
EP1738378A4 (de) 2004-03-18 2010-05-05 Nanosys Inc Auf nanofaseroberflächen basierende kondensatoren
US7035487B2 (en) * 2004-06-21 2006-04-25 Intel Corporation Phase shifting optical device with dopant barrier
US7425760B1 (en) 2004-10-13 2008-09-16 Sun Microsystems, Inc. Multi-chip module structure with power delivery using flexible cables
KR100678083B1 (ko) * 2004-11-11 2007-02-02 삼성전자주식회사 임베디드 캐패시터와 임베디드 캐패시터의 제작 방법
US20060158828A1 (en) * 2004-12-21 2006-07-20 Amey Daniel I Jr Power core devices and methods of making thereof
US20070177331A1 (en) * 2005-01-10 2007-08-02 Endicott Interconnect Technologies, Inc. Non-flaking capacitor material, capacitive substrate having an internal capacitor therein including said non-flaking capacitor material, and method of making a capacitor member for use in a capacitive substrate
US8607445B1 (en) 2005-01-10 2013-12-17 Endicott Interconnect Technologies, Inc. Substrate having internal capacitor and method of making same
WO2006104613A2 (en) 2005-03-01 2006-10-05 X2Y Attenuators, Llc Conditioner with coplanar conductors
US7138068B2 (en) * 2005-03-21 2006-11-21 Motorola, Inc. Printed circuit patterned embedded capacitance layer
US20060286696A1 (en) * 2005-06-21 2006-12-21 Peiffer Joel S Passive electrical article
US7280712B2 (en) * 2005-08-04 2007-10-09 Intel Corporation Method and apparatus for phase shifiting an optical beam in an optical device
US7875808B2 (en) * 2005-09-19 2011-01-25 Industrial Technology Research Institute Embedded capacitor device having a common coupling area
WO2007034629A1 (ja) * 2005-09-20 2007-03-29 Murata Manufacturing Co., Ltd. 部品内蔵モジュールの製造方法および部品内蔵モジュール
US7701052B2 (en) * 2005-10-21 2010-04-20 E. I. Du Pont De Nemours And Company Power core devices
US7504706B2 (en) * 2005-10-21 2009-03-17 E. I. Du Pont De Nemours Packaging having an array of embedded capacitors for power delivery and decoupling in the mid-frequency range and methods of forming thereof
US8411450B2 (en) * 2006-01-25 2013-04-02 Nec Corporation Electronic device package, module, and electronic device
US20070280309A1 (en) * 2006-05-23 2007-12-06 Ansheng Liu Optical waveguide with single sided coplanar contact optical phase modulator
US7336501B2 (en) * 2006-06-26 2008-02-26 Ibiden Co., Ltd. Wiring board with built-in capacitor
US7791896B1 (en) 2007-06-20 2010-09-07 Teradata Us, Inc. Providing an embedded capacitor in a circuit board
CN102625579B (zh) * 2008-03-27 2014-10-29 揖斐电株式会社 电子部件内置线路板
WO2009130737A1 (ja) * 2008-04-21 2009-10-29 富士通株式会社 検査用基板、検査用基板の製造方法、及びその検査用基板を用いた検査方法
US8830690B2 (en) * 2008-09-25 2014-09-09 International Business Machines Corporation Minimizing plating stub reflections in a chip package using capacitance
JP5249080B2 (ja) * 2009-02-19 2013-07-31 セイコーインスツル株式会社 半導体装置
US10176162B2 (en) * 2009-02-27 2019-01-08 Blackberry Limited System and method for improved address entry
FR2963478B1 (fr) * 2010-07-27 2013-06-28 St Microelectronics Grenoble 2 Dispositif semi-conducteur comprenant un composant passif de condensateurs et procede pour sa fabrication.
US9634823B1 (en) 2015-10-13 2017-04-25 Kumu Networks, Inc. Systems for integrated self-interference cancellation
KR102075284B1 (ko) 2015-12-16 2020-02-07 쿠무 네트웍스, 아이엔씨. 시간 지연 필터
US10454444B2 (en) 2016-04-25 2019-10-22 Kumu Networks, Inc. Integrated delay modules
US9979374B2 (en) 2016-04-25 2018-05-22 Kumu Networks, Inc. Integrated delay modules
WO2018183384A1 (en) 2017-03-27 2018-10-04 Kumu Networks, Inc. Systems and methods for intelligently-tunded digital self-interference cancellation
DE102018201158B4 (de) 2018-01-25 2024-08-14 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zum bestücken einer leiterplatte
JP7096346B2 (ja) 2018-02-27 2022-07-05 クム ネットワークス,インコーポレイテッド 設定可能なハイブリッド自己干渉キャンセルシステムおよび方法
US10868661B2 (en) 2019-03-14 2020-12-15 Kumu Networks, Inc. Systems and methods for efficiently-transformed digital self-interference cancellation

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3326718A (en) * 1963-12-30 1967-06-20 Hughes Aircraft Co Method for making an electrical capacitor
US3423821A (en) * 1965-03-18 1969-01-28 Hitachi Ltd Method of producing thin film integrated circuits
US3665346A (en) * 1966-09-16 1972-05-23 Bell Telephone Labor Inc Thin film distributed rc structure
US3624895A (en) * 1968-01-11 1971-12-07 Gen Motors Corp Metal-insulator-semiconductor voltage variable capacitor with controlled resistivity dielectric
GB1424980A (en) * 1973-06-20 1976-02-11 Siemens Ag Thin-film electrical circuits
US4342143A (en) * 1974-02-04 1982-08-03 Jennings Thomas A Method of making multiple electrical components in integrated microminiature form
JPS5222162U (de) * 1975-08-04 1977-02-16
JPS5368870A (en) * 1976-12-01 1978-06-19 Oki Electric Ind Co Ltd Multilayer board
JPS55130198A (en) * 1979-03-30 1980-10-08 Hitachi Ltd Hybrid integrated circuit board for tuner
US4237522A (en) * 1979-06-29 1980-12-02 International Business Machines Corporation Chip package with high capacitance, stacked vlsi/power sheets extending through slots in substrate
FR2484704A1 (fr) * 1980-06-11 1981-12-18 Clei Alain Procede de fabrication de circuits hybrides a condensateurs et resistances integres et circuits obtenus par ce procede
US4349862A (en) * 1980-08-11 1982-09-14 International Business Machines Corporation Capacitive chip carrier and multilayer ceramic capacitors
US4374179A (en) * 1980-12-18 1983-02-15 Honeywell Inc. Plasma polymerized ethane for interlayer dielectric
FR2514562B1 (fr) * 1981-10-09 1985-06-07 Thomson Csf Circuit hybride multicouche a condensateurs et liaisons internes
US4453176A (en) * 1981-12-31 1984-06-05 International Business Machines Corporation LSI Chip carrier with buried repairable capacitor with low inductance leads
JPS595654A (ja) * 1982-06-30 1984-01-12 Mitsubishi Electric Corp 半導体装置
US4682414A (en) * 1982-08-30 1987-07-28 Olin Corporation Multi-layer circuitry
JPS5954254A (ja) * 1982-09-21 1984-03-29 Nec Corp 半導体集積回路装置
JPS5982753A (ja) * 1982-11-02 1984-05-12 Matsushita Electronics Corp 半導体装置用パツケ−ジ
US4453199A (en) * 1983-06-17 1984-06-05 Avx Corporation Low cost thin film capacitor
JPS60137092A (ja) * 1983-12-19 1985-07-20 株式会社東芝 回路基板の製造方法
US4567542A (en) * 1984-04-23 1986-01-28 Nec Corporation Multilayer ceramic substrate with interlayered capacitor
JPS616846A (ja) * 1984-06-21 1986-01-13 Nec Corp コンデンサ付プラグインパツケ−ジ
JPS61112369A (ja) * 1984-11-07 1986-05-30 Hitachi Ltd 半導体装置
US4729061A (en) * 1985-04-29 1988-03-01 Advanced Micro Devices, Inc. Chip on board package for integrated circuit devices using printed circuit boards and means for conveying the heat to the opposite side of the package from the chip mounting side to permit the heat to dissipate therefrom
US4705917A (en) * 1985-08-27 1987-11-10 Hughes Aircraft Company Microelectronic package
JPS6286793A (ja) * 1985-10-11 1987-04-21 日本電気株式会社 電子部品の実装方法
US4638400A (en) * 1985-10-24 1987-01-20 General Electric Company Refractory metal capacitor structures, particularly for analog integrated circuit devices
JPS62171197A (ja) * 1986-01-23 1987-07-28 ニチコン株式会社 高密度混成集積回路の製造方法
US4744008A (en) * 1986-11-18 1988-05-10 International Business Machines Corporation Flexible film chip carrier with decoupling capacitors
US4835656A (en) * 1987-04-04 1989-05-30 Mitsubishi Mining And Cement Co., Ltd. Multi-layered ceramic capacitor
US4890192A (en) * 1987-04-09 1989-12-26 Microelectronics And Computer Technology Corporation Thin film capacitor
US4858077A (en) * 1987-11-25 1989-08-15 Hitachi, Ltd. Condenser-containing, ceramic multi-layer circuit board and semiconductor module and computer having the circuit board
FR2625042B1 (fr) * 1987-12-22 1990-04-20 Thomson Csf Structure microelectronique hybride modulaire a haute densite d'integration
NL8800559A (nl) * 1988-03-07 1989-10-02 Philips Nv Keramische meerlaagscondensator.
JPH0280397A (ja) * 1988-09-12 1990-03-20 Matsushita Electric Ind Co Ltd 強誘電体薄膜
JPH0298996A (ja) * 1988-10-05 1990-04-11 Mitsubishi Electric Corp 多層基板

Also Published As

Publication number Publication date
US5027253A (en) 1991-06-25
EP0451500A2 (de) 1991-10-16
JPH0716099B2 (ja) 1995-02-22
EP0451500A3 (de) 1995-02-08
DE69128208D1 (de) 1998-01-02
EP0451500B1 (de) 1997-11-19
JPH04225594A (ja) 1992-08-14

Similar Documents

Publication Publication Date Title
DE69128208T2 (de) Gedruckte Leiterplatten und Karten mit eingefügten Dünnfilmkondensatoren und Herstellungsverfahren für diese Leiterplatten und Karten
DE68910512T2 (de) Bei niedriger temperatur zusammengebrannte keramische packungen für integrierte mikrowellen- und millimeterwellen-galliumarsenid-schaltungen.
US4645552A (en) Process for fabricating dimensionally stable interconnect boards
EP0035093B1 (de) Anordnung zum Packen mehrerer schnellschaltender Halbleiterchips
DE10295940B4 (de) Verfahren zur Herstellung einer Halbleitereinrichtung mit einem plattenförmigen Schaltungsblock
US6256850B1 (en) Method for producing a circuit board with embedded decoupling capacitance
EP0491542B1 (de) Durchkondensatoren in dreidimensionalen Vielschichtstrukturen oder -substraten
DE69330630T2 (de) Nichtleitende randschicht für integrierten stapel von ic chips
KR100229572B1 (ko) 스택가능형 층상회로기판 구조의제조방법
KR100562812B1 (ko) 커패시터를 갖는 인쇄 배선 기판 및 그 제조 방법
DE69031350T2 (de) Mehrschichtpackung mit einer vertieften höhlung für einen halbleiter-chip
EP0042987B1 (de) Träger mit elektronischer Schaltung für Halbleiteranordnung
DE69430829T2 (de) Mehrchipmodul und Herstellungsverfahren dafür
US4799984A (en) Method for fabricating multilayer circuits
EP0000384B1 (de) Anordnung zum Packen schnell schaltender monolitisch integrierter Halbleiterschaltungen, die für die Anschlusspunkte der Stromversorgung des Halbleiterplättchens Entkoppelkondensatoren aufweist, und ein Verfahren zur Herstellung der Anordnung.
DE69712968T2 (de) Metal-Isolator-Metall-Kondensator
US6098282A (en) Laminar stackable circuit board structure with capacitor
US6216324B1 (en) Method for a thin film multilayer capacitor
US3423821A (en) Method of producing thin film integrated circuits
DE3874877T2 (de) Modulare hybride mikroelektronische struktur mit hoher integrationsdichte.
KR100754712B1 (ko) 전력 코어 장치 및 그 제조 방법
US20010011571A1 (en) Method for making high k dielectric material with low k dielectric sheathed signal vias
DE69034095T2 (de) Verfahren zur Herstellung einer mehrschichtigen hybriden Schaltung
DE10003264C2 (de) Dielektrische Keramikzusammensetzung und mehrschichtiges Keramiksubstrat
EP1518275B1 (de) Verfahren zur herstellung eines bauelements mit hochfrequenztauglicher leiteranorndnung und entsprechendes bauelement

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8330 Complete renunciation