JPH04225594A - 多層回路パッケージ及びその製造方法 - Google Patents
多層回路パッケージ及びその製造方法Info
- Publication number
- JPH04225594A JPH04225594A JP3055536A JP5553691A JPH04225594A JP H04225594 A JPH04225594 A JP H04225594A JP 3055536 A JP3055536 A JP 3055536A JP 5553691 A JP5553691 A JP 5553691A JP H04225594 A JPH04225594 A JP H04225594A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- electrode
- dielectric
- circuit package
- multilayer circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 40
- 239000010409 thin film Substances 0.000 claims abstract description 148
- 239000003990 capacitor Substances 0.000 claims abstract description 119
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 46
- 239000010949 copper Substances 0.000 claims description 41
- 239000004020 conductor Substances 0.000 claims description 36
- 229910052802 copper Inorganic materials 0.000 claims description 35
- 239000003989 dielectric material Substances 0.000 claims description 35
- 229910052751 metal Inorganic materials 0.000 claims description 35
- 239000002184 metal Substances 0.000 claims description 35
- 239000010408 film Substances 0.000 claims description 24
- 239000000919 ceramic Substances 0.000 claims description 19
- 238000004544 sputter deposition Methods 0.000 claims description 19
- 238000004519 manufacturing process Methods 0.000 claims description 15
- 239000000758 substrate Substances 0.000 claims description 13
- 229910002113 barium titanate Inorganic materials 0.000 claims description 9
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 8
- 238000005546 reactive sputtering Methods 0.000 claims description 7
- 229910052782 aluminium Inorganic materials 0.000 claims description 6
- FRWYFWZENXDZMU-UHFFFAOYSA-N 2-iodoquinoline Chemical compound C1=CC=CC2=NC(I)=CC=C21 FRWYFWZENXDZMU-UHFFFAOYSA-N 0.000 claims description 5
- LTPBRCUWZOMYOC-UHFFFAOYSA-N beryllium oxide Inorganic materials O=[Be] LTPBRCUWZOMYOC-UHFFFAOYSA-N 0.000 claims description 5
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 claims description 5
- 229910052709 silver Inorganic materials 0.000 claims description 5
- AOWKSNWVBZGMTJ-UHFFFAOYSA-N calcium titanate Chemical compound [Ca+2].[O-][Ti]([O-])=O AOWKSNWVBZGMTJ-UHFFFAOYSA-N 0.000 claims description 4
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 4
- 238000005304 joining Methods 0.000 claims 1
- 230000015572 biosynthetic process Effects 0.000 abstract description 8
- 239000000463 material Substances 0.000 description 9
- 238000004377 microelectronic Methods 0.000 description 9
- 229910052726 zirconium Inorganic materials 0.000 description 6
- 239000004809 Teflon Substances 0.000 description 5
- 229920006362 Teflon® Polymers 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 239000011889 copper foil Substances 0.000 description 5
- 238000000407 epitaxy Methods 0.000 description 5
- 229910052735 hafnium Inorganic materials 0.000 description 5
- 229910052750 molybdenum Inorganic materials 0.000 description 5
- 239000011347 resin Substances 0.000 description 5
- 229920005989 resin Polymers 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 229910052715 tantalum Inorganic materials 0.000 description 5
- 239000010936 titanium Substances 0.000 description 5
- 229910052719 titanium Inorganic materials 0.000 description 5
- 229910052721 tungsten Inorganic materials 0.000 description 5
- 229910052727 yttrium Inorganic materials 0.000 description 5
- 238000007743 anodising Methods 0.000 description 4
- 238000013461 design Methods 0.000 description 4
- 150000002739 metals Chemical class 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 239000000376 reactant Substances 0.000 description 4
- 238000005477 sputtering target Methods 0.000 description 4
- 239000004642 Polyimide Substances 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052787 antimony Inorganic materials 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 239000007772 electrode material Substances 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 238000003475 lamination Methods 0.000 description 3
- 229910052758 niobium Inorganic materials 0.000 description 3
- 239000002245 particle Substances 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 238000005245 sintering Methods 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- 239000013077 target material Substances 0.000 description 3
- 241000272470 Circus Species 0.000 description 2
- 229910052779 Neodymium Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 229920001940 conductive polymer Polymers 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000001914 filtration Methods 0.000 description 2
- 238000010304 firing Methods 0.000 description 2
- 239000011888 foil Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 230000010365 information processing Effects 0.000 description 2
- 229910010272 inorganic material Inorganic materials 0.000 description 2
- 239000011147 inorganic material Substances 0.000 description 2
- 238000010899 nucleation Methods 0.000 description 2
- 229920000620 organic polymer Polymers 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 238000001771 vacuum deposition Methods 0.000 description 2
- 206010001052 Acute respiratory distress syndrome Diseases 0.000 description 1
- OYPRJOBELJOOCE-UHFFFAOYSA-N Calcium Chemical compound [Ca] OYPRJOBELJOOCE-UHFFFAOYSA-N 0.000 description 1
- 101000582320 Homo sapiens Neurogenic differentiation factor 6 Proteins 0.000 description 1
- 102100030589 Neurogenic differentiation factor 6 Human genes 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 201000000028 adult respiratory distress syndrome Diseases 0.000 description 1
- 238000002048 anodisation reaction Methods 0.000 description 1
- 229910052790 beryllium Inorganic materials 0.000 description 1
- ATBAMAFKBVZNFJ-UHFFFAOYSA-N beryllium atom Chemical compound [Be] ATBAMAFKBVZNFJ-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000005219 brazing Methods 0.000 description 1
- 244000309464 bull Species 0.000 description 1
- 229910052791 calcium Inorganic materials 0.000 description 1
- 239000011575 calcium Substances 0.000 description 1
- 239000003985 ceramic capacitor Substances 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 239000004035 construction material Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005674 electromagnetic induction Effects 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 230000008570 general process Effects 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 239000011796 hollow space material Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 1
- 239000005022 packaging material Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 238000012216 screening Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000002002 slurry Substances 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 230000035882 stress Effects 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- 238000007736 thin film deposition technique Methods 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0137—Materials
- H05K2201/0175—Inorganic, non-metallic layer, e.g. resist or dielectric for printed capacitor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0137—Materials
- H05K2201/0179—Thin film deposited insulating layer, e.g. inorganic layer for printed capacitor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0302—Properties and characteristics in general
- H05K2201/0317—Thin film conductor layer; Thin film passive component
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/0355—Metal foils
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/0929—Conductive planes
- H05K2201/09309—Core having two or more power planes; Capacitive laminate of two power planes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
- Y10S257/916—Narrow band gap semiconductor material, <<1ev
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/43—Electric condenser making
- Y10T29/435—Solid dielectric type
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】この発明は、内部回路素子を持つ
カードやボードなどの多層回路パッケージに関し、特に
構造的に一体埋め込み型の薄膜コンデンサ手段を持つ多
層回路のカードやボードに関する。実施例では、多層セ
ラミック回路パッケージなどの多層回路パッケージある
いは、ポリイミドや、エポキシ含浸ガラス・クロスの多
層構造材を持つ多層回路パッケージに、少なくともパワ
ー・コア、グラウンド・コア、第１薄膜信号コア、第２
薄膜信号コア、及びそれらの間の薄膜誘電体が載置され
、第１及び第２の薄膜信号コアと誘電薄膜が薄膜コンデ
ンサを形成する。
カードやボードなどの多層回路パッケージに関し、特に
構造的に一体埋め込み型の薄膜コンデンサ手段を持つ多
層回路のカードやボードに関する。実施例では、多層セ
ラミック回路パッケージなどの多層回路パッケージある
いは、ポリイミドや、エポキシ含浸ガラス・クロスの多
層構造材を持つ多層回路パッケージに、少なくともパワ
ー・コア、グラウンド・コア、第１薄膜信号コア、第２
薄膜信号コア、及びそれらの間の薄膜誘電体が載置され
、第１及び第２の薄膜信号コアと誘電薄膜が薄膜コンデ
ンサを形成する。
【０００２】
【従来の技術】電子回路には、抵抗器、コンデンサ、コ
イル、ダイオード、トランジスタなど数千あるいは数百
万もの電子回路素子を収容できる。回路素子は各々相互
に接続して回路を形成し、個々の回路を相互に接続して
機能ユニットを構成しなければならない。電力や信号は
これらの相互接続によって供給される。各機能ユニット
は機械的に支持し構造的に保護する必要がある。電気回
路は、機能させるには電気エネルギを要し、機能を維持
するには熱エネルギの除去を要する。回路素子及び回路
の保護・収容・冷却・相互接続には、チップ、モジュー
ル、回路カード、回路ボードなどの超小型電子パッケー
ジが用いられる。
イル、ダイオード、トランジスタなど数千あるいは数百
万もの電子回路素子を収容できる。回路素子は各々相互
に接続して回路を形成し、個々の回路を相互に接続して
機能ユニットを構成しなければならない。電力や信号は
これらの相互接続によって供給される。各機能ユニット
は機械的に支持し構造的に保護する必要がある。電気回
路は、機能させるには電気エネルギを要し、機能を維持
するには熱エネルギの除去を要する。回路素子及び回路
の保護・収容・冷却・相互接続には、チップ、モジュー
ル、回路カード、回路ボードなどの超小型電子パッケー
ジが用いられる。
【０００３】集積回路内では、集積回路チップによって
、回路素子と回路素子、回路と回路の相互接続、放熱、
機械的保護が行われる。モジュール内に封止されたこの
チップは第１レベル・パッケージと呼ばれる。
、回路素子と回路素子、回路と回路の相互接続、放熱、
機械的保護が行われる。モジュール内に封止されたこの
チップは第１レベル・パッケージと呼ばれる。
【０００４】このほかパッケージ・レベルは少なくとも
１つある。この第２レベル・パッケージは回路カードで
ある。回路カードは少なくとも３つの機能に必要である
。第１に、所望の機能を実行するために必要な回路また
はビットの総カウントが第１レベル・パッケージすなわ
ちチップのカウントを超えるので、回路カードが用いら
れる。第２に、第２レベル・パッケージすなわち回路ボ
ードは、第１レベル・パッケージすなわちチップやモジ
ュールに簡単には組み込めない構成素子のためのサイト
を提供する。こうした構成素子には、コンデンサ、精密
抵抗器などがある。第３に、回路ボードは、他の回路素
子との間で信号を相互に接続する。
１つある。この第２レベル・パッケージは回路カードで
ある。回路カードは少なくとも３つの機能に必要である
。第１に、所望の機能を実行するために必要な回路また
はビットの総カウントが第１レベル・パッケージすなわ
ちチップのカウントを超えるので、回路カードが用いら
れる。第２に、第２レベル・パッケージすなわち回路ボ
ードは、第１レベル・パッケージすなわちチップやモジ
ュールに簡単には組み込めない構成素子のためのサイト
を提供する。こうした構成素子には、コンデンサ、精密
抵抗器などがある。第３に、回路ボードは、他の回路素
子との間で信号を相互に接続する。
【０００５】ほとんどのアプリケーションに第３レベル
・パッケージがある。これはボード・レベルのパッケー
ジである。ボードは、複数のカードをつなぐコネクタを
備える。
・パッケージがある。これはボード・レベルのパッケー
ジである。ボードは、複数のカードをつなぐコネクタを
備える。
【０００６】パッケージ設計すなわちカードやボードの
設計は、小さい面積での接続密度の増加に対応する必要
から進められている。高い接続密度に対応するために、
カードやボードは多層構造をとる。
設計は、小さい面積での接続密度の増加に対応する必要
から進められている。高い接続密度に対応するために、
カードやボードは多層構造をとる。
【０００７】カードやボードは、デジタルとアナログの
両回路に用いられているが、デジタル回路用途が最も多
い。デジタル回路では、第１の個別電圧値まわりの狭い
帯域は論理“０”に、第２の個別電圧値まわりのもう１
つの狭い帯域は論理“１”に対応する。こうした特性を
有する信号は“デジタル信号”である。デジタル情報処
理は、これらデジタル信号の転送、格納、及びアプリケ
ーションに依存する。
両回路に用いられているが、デジタル回路用途が最も多
い。デジタル回路では、第１の個別電圧値まわりの狭い
帯域は論理“０”に、第２の個別電圧値まわりのもう１
つの狭い帯域は論理“１”に対応する。こうした特性を
有する信号は“デジタル信号”である。デジタル情報処
理は、これらデジタル信号の転送、格納、及びアプリケ
ーションに依存する。
【０００８】デジタル情報処理では、信号は、あるバイ
ナリ・レベルから別のバイナリ・レベルに変化する。こ
の変化は、理想的には“ステップ機能”として転送され
る。しかしこの理想的なステップ機能は、抵抗、キャパ
シタンス、インダクタンス、パッケージ内の転送ライン
及び他の転送ラインの効果によって歪んでしまう。さら
にこのステップ機能は、理想的であるにしろ歪みがある
にしろ、また別の歪みとスプリアス信号すなわちノイズ
を、及び回路パッケージ内の他のライン上に誘起信号を
発生させる。したがってデジタル回路からノイズを取り
除くこと（フィルタリング）が必要がある。
ナリ・レベルから別のバイナリ・レベルに変化する。こ
の変化は、理想的には“ステップ機能”として転送され
る。しかしこの理想的なステップ機能は、抵抗、キャパ
シタンス、インダクタンス、パッケージ内の転送ライン
及び他の転送ラインの効果によって歪んでしまう。さら
にこのステップ機能は、理想的であるにしろ歪みがある
にしろ、また別の歪みとスプリアス信号すなわちノイズ
を、及び回路パッケージ内の他のライン上に誘起信号を
発生させる。したがってデジタル回路からノイズを取り
除くこと（フィルタリング）が必要がある。
【０００９】フィルタリングは、デジタル回路パッケー
ジでは、適当なＲＣ時定数及びバンド・パス特性を持つ
ＲＣフィルタ回路を内部に設け、それにより信号ライン
を、たとえばパワー・ライン、グラウンド・ラインその
他のラインと容量を介して結合または遮断することによ
って行える。
ジでは、適当なＲＣ時定数及びバンド・パス特性を持つ
ＲＣフィルタ回路を内部に設け、それにより信号ライン
を、たとえばパワー・ライン、グラウンド・ラインその
他のラインと容量を介して結合または遮断することによ
って行える。
【００１０】これらの目的を達成するためにキャパシタ
ンス／ＲＣ回路を内部に設ける試みについては周知のと
おりである。たとえばＫｅｖｉｎ Ｗ． Ｃｏｌｖｉｎ
による、ＨＩＧＨ ＣＡＰＡＣＩＴＡＮＣＥ ＦＬＥＸ
ＩＢＬＥ ＣＩＲＣＵＩＴについての米国特許出願書類
Ｈ４１６（１９８８年１月５日公開）は、個別セラミッ
ク・コンデンサを組み込んだ多層フレキシブル回路につ
いて説明している。同特許の回路パッケージでは、容量
素子が、フレキシブル基板とは異なる物質のチップまた
はウェハから成り、誘電定数が高く、各チップの対抗面
は導電膜を有する。
ンス／ＲＣ回路を内部に設ける試みについては周知のと
おりである。たとえばＫｅｖｉｎ Ｗ． Ｃｏｌｖｉｎ
による、ＨＩＧＨ ＣＡＰＡＣＩＴＡＮＣＥ ＦＬＥＸ
ＩＢＬＥ ＣＩＲＣＵＩＴについての米国特許出願書類
Ｈ４１６（１９８８年１月５日公開）は、個別セラミッ
ク・コンデンサを組み込んだ多層フレキシブル回路につ
いて説明している。同特許の回路パッケージでは、容量
素子が、フレキシブル基板とは異なる物質のチップまた
はウェハから成り、誘電定数が高く、各チップの対抗面
は導電膜を有する。
【００１１】Ｓｈｅｌｄｏｎ Ｈ． Ｂｕｔｔによる、
ＭＵＬＴＩＬＡＹＥＲ ＣＩＲＣＵＩＴＲＹ について
の米国特許出願第４６８２４１４号明細書は、１面が凹
部になった多層回路パッケージについて述べている。同
特許で説明されているように、第１の個別電子素子は凹
部内に配置され、第２の個別電子素子はパッケージ表面
に配置される。
ＭＵＬＴＩＬＡＹＥＲ ＣＩＲＣＵＩＴＲＹ について
の米国特許出願第４６８２４１４号明細書は、１面が凹
部になった多層回路パッケージについて述べている。同
特許で説明されているように、第１の個別電子素子は凹
部内に配置され、第２の個別電子素子はパッケージ表面
に配置される。
【００１２】Ｌｏｕｉｓ Ｅ． Ｇａｔｅｓらによる、
ＭＩＣＲＯＥＬＥＣＴＲＯＮＩＣ ＰＡＣＫＡＧＥ に
ついての米国特許第４７０５９１７号明細書は、チップ
と個別コンデンサを配置・接続できる凹部を設けるため
の開口を内部に持つ超小型電子パッケージを扱う。複数
のセラミック層から形成され、層の一部が内部に開口を
持つ超小型電子パッケージについて説明されている。内
部の開口は、パッケージ内で凹部を成し、これが個別素
子を担持する。この明細書で取り上げられている個別素
子にはコンデンサが含まれる。
ＭＩＣＲＯＥＬＥＣＴＲＯＮＩＣ ＰＡＣＫＡＧＥ に
ついての米国特許第４７０５９１７号明細書は、チップ
と個別コンデンサを配置・接続できる凹部を設けるため
の開口を内部に持つ超小型電子パッケージを扱う。複数
のセラミック層から形成され、層の一部が内部に開口を
持つ超小型電子パッケージについて説明されている。内
部の開口は、パッケージ内で凹部を成し、これが個別素
子を担持する。この明細書で取り上げられている個別素
子にはコンデンサが含まれる。
【００１３】Ｃａｎｄｉｃｅ Ｂｒｏｗｎによる、ＣＨ
ＩＰ ＯＮ ＢＯＡＲＤ ＰＡＣＫＡＧＥ ＦＯＲ Ｉ
ＮＴＥＧＲＡＴＥＤ ＣＩＲＣＵＩＴ ＤＥＶＩＣＥＳ
ＵＳＩＮＧ ＰＲＩＮＴＥＤ ＣＩＲＣＵＩＴ ＢＯ
ＡＲＤＳ ＡＮＤ ＭＥＡＮＳ ＦＯＲ ＣＯＮＶＥＹ
ＩＮＧ ＴＨＥ ＨＥＡＴ ＴＯ ＴＨＥ ＯＰＰＯＳ
ＩＴＥ ＳＩＤＥ ＯＦ ＴＨＥ ＰＡＣＫＡＧＥＦＲ
ＯＭ ＴＨＥ ＣＨＩＰ ＭＯＵＮＴＩＮＧ ＳＩＤＥ
ＴＯ ＰＥＲＭＩＴ ＴＨＥ ＨＥＡＴ ＴＯ ＤＩ
ＳＳＩＰＡＴＥ ＴＨＥＲＥＦＲＯＭについての米国特
許第４７２９０６１号明細書は、集積回路ダイスを装着
するために少なくとも１つのキャビティを内部に持つ回
路パッケージについて説明している。
ＩＰ ＯＮ ＢＯＡＲＤ ＰＡＣＫＡＧＥ ＦＯＲ Ｉ
ＮＴＥＧＲＡＴＥＤ ＣＩＲＣＵＩＴ ＤＥＶＩＣＥＳ
ＵＳＩＮＧ ＰＲＩＮＴＥＤ ＣＩＲＣＵＩＴ ＢＯ
ＡＲＤＳ ＡＮＤ ＭＥＡＮＳ ＦＯＲ ＣＯＮＶＥＹ
ＩＮＧ ＴＨＥ ＨＥＡＴ ＴＯ ＴＨＥ ＯＰＰＯＳ
ＩＴＥ ＳＩＤＥ ＯＦ ＴＨＥ ＰＡＣＫＡＧＥＦＲ
ＯＭ ＴＨＥ ＣＨＩＰ ＭＯＵＮＴＩＮＧ ＳＩＤＥ
ＴＯ ＰＥＲＭＩＴ ＴＨＥ ＨＥＡＴ ＴＯ ＤＩ
ＳＳＩＰＡＴＥ ＴＨＥＲＥＦＲＯＭについての米国特
許第４７２９０６１号明細書は、集積回路ダイスを装着
するために少なくとも１つのキャビティを内部に持つ回
路パッケージについて説明している。
【００１４】Ｈｉｒｏｓｉ Ｏｏｄａｉｒａらによる、
Ａ ＭＥＴＨＯＤＯＦ ＭＡＫＩＮＧ Ａ ＣＩＲＣＵ
ＩＴ ＢＯＡＲＤ ＡＮＤ Ａ ＣＩＲＣＵＩＴ ＢＯ
ＡＲＤ ＰＲＯＤＵＣＥＤ ＴＨＥＲＥＢＹについての
米国特許第４７５１１２６号明細書は、フレキシブル基
板が接合されたフレキシブル回路パッケージについて述
べている。コンデンサなどの個別回路素子は、フレキシ
ブル基板の塑性変形を利用することで、フレキシブル基
板相互間に埋め込めると説明している。
Ａ ＭＥＴＨＯＤＯＦ ＭＡＫＩＮＧ Ａ ＣＩＲＣＵ
ＩＴ ＢＯＡＲＤ ＡＮＤ Ａ ＣＩＲＣＵＩＴ ＢＯ
ＡＲＤ ＰＲＯＤＵＣＥＤ ＴＨＥＲＥＢＹについての
米国特許第４７５１１２６号明細書は、フレキシブル基
板が接合されたフレキシブル回路パッケージについて述
べている。コンデンサなどの個別回路素子は、フレキシ
ブル基板の塑性変形を利用することで、フレキシブル基
板相互間に埋め込めると説明している。
【００１５】Ｖｉｎｃｅｎｔ Ｊ． Ｂｌａｃｋらによ
る、ＦＬＥＸＩＢＬＥ ＦＩＬＭ ＣＨＩＰ ＣＡＲＲ
ＩＥＲ ＷＩＴＨ ＤＥＣＯＵＰＬＩＮＧＣＡＰＡＣＩ
ＴＯＲＳについての米国特許第４７４４００８号明細書
は、表面に少なくとも１つの個別遮断コンデンサを装着
して回路化したポリイミド薄膜チップ・キャリヤから形
成された超小型電子パッケージについて説明している。
る、ＦＬＥＸＩＢＬＥ ＦＩＬＭ ＣＨＩＰ ＣＡＲＲ
ＩＥＲ ＷＩＴＨ ＤＥＣＯＵＰＬＩＮＧＣＡＰＡＣＩ
ＴＯＲＳについての米国特許第４７４４００８号明細書
は、表面に少なくとも１つの個別遮断コンデンサを装着
して回路化したポリイミド薄膜チップ・キャリヤから形
成された超小型電子パッケージについて説明している。
【００１６】Ａｌａｉｎ ＣｌｅｉによるＰＲＯＣＥＳ
Ｓ ＦＯＲ ＰＲＯＤＵＣＩＮＧ ＨＹＢＲＩＤ ＣＩ
ＲＣＵＩＴＳ ＷＩＴＨ ＩＮＴＥＧＲＡＴＥＤＣＡＰ
ＡＣＩＴＯＲＳ ＡＮＤ ＲＥＳＩＳＴＯＲＳ ＡＮＤ
ＣＩＲＣＵＩＴＳ ＯＢＴＡＩＮＥＤ ＢＹ ＴＨＩ
Ｓ ＰＲＯＣＥＳＳについての米国特許第４４６０９３
８号明細書は、ハイブリッド回路構造すなわち回路パッ
ケージそのものではなく、タンタル、電極、タンタルの
自然酸化物の誘電体など、バルブ金属を持つ薄膜コンデ
ンサを加えた構造を取り上げている。自然酸化物はタン
タルの陽極酸化によって形成される。
Ｓ ＦＯＲ ＰＲＯＤＵＣＩＮＧ ＨＹＢＲＩＤ ＣＩ
ＲＣＵＩＴＳ ＷＩＴＨ ＩＮＴＥＧＲＡＴＥＤＣＡＰ
ＡＣＩＴＯＲＳ ＡＮＤ ＲＥＳＩＳＴＯＲＳ ＡＮＤ
ＣＩＲＣＵＩＴＳ ＯＢＴＡＩＮＥＤ ＢＹ ＴＨＩ
Ｓ ＰＲＯＣＥＳＳについての米国特許第４４６０９３
８号明細書は、ハイブリッド回路構造すなわち回路パッ
ケージそのものではなく、タンタル、電極、タンタルの
自然酸化物の誘電体など、バルブ金属を持つ薄膜コンデ
ンサを加えた構造を取り上げている。自然酸化物はタン
タルの陽極酸化によって形成される。
【００１７】Ｃｈｒｉｓｔｏｐｈｅｒ Ｈ． Ｂａｊｏ
ｒｅｋらによるＭＵＬＴＩＰＬＥ ＬＡＹＥＲ、ＣＥＲ
ＡＭＩＣ ＣＡＲＲＩＥＲ ＦＯＲＨＩＧＨ ＳＷＩＴ
ＣＨＩＮＧ ＳＰＥＥＤ ＶＬＳＩ ＣＨＩＰＳ につ
いての米国特許第４３２８５２０号明細書は、薄いコン
デンサ・シートをセラミック構造で積層した超小型電子
パッケージを扱う。コンデンサの電極板は配電導体（パ
ワー・プレーン）として使える。また電極板を、パワー
・プレインに至るかまたは貫通する導電バイアに接続す
ることもできる。容量素子は薄い金属シートと誘電物質
の積層である。この容量積層は、グリーン（未焼成）誘
電体のグリーン（未焼成）シートとその上の金属導体層
を、所定個数の層対が得られるまで連続して形成し、グ
リーン（未焼成）積層を焼成して容量積層を形成し、外
面を回路化することによって形成される。
ｒｅｋらによるＭＵＬＴＩＰＬＥ ＬＡＹＥＲ、ＣＥＲ
ＡＭＩＣ ＣＡＲＲＩＥＲ ＦＯＲＨＩＧＨ ＳＷＩＴ
ＣＨＩＮＧ ＳＰＥＥＤ ＶＬＳＩ ＣＨＩＰＳ につ
いての米国特許第４３２８５２０号明細書は、薄いコン
デンサ・シートをセラミック構造で積層した超小型電子
パッケージを扱う。コンデンサの電極板は配電導体（パ
ワー・プレーン）として使える。また電極板を、パワー
・プレインに至るかまたは貫通する導電バイアに接続す
ることもできる。容量素子は薄い金属シートと誘電物質
の積層である。この容量積層は、グリーン（未焼成）誘
電体のグリーン（未焼成）シートとその上の金属導体層
を、所定個数の層対が得られるまで連続して形成し、グ
リーン（未焼成）積層を焼成して容量積層を形成し、外
面を回路化することによって形成される。
【００１８】これに代わる、Ｂａｊｏｒｅｋらによる実
施例では、容量積層は、グリーン（未焼成）シートをメ
タライズし、メタライズされたグリーン（未焼成）シー
トの各々を焼結し、メタライズされ焼成された各積層を
、たとえばガラスやブレージング材と接合し、その上面
をメタライズすることによって形成される。
施例では、容量積層は、グリーン（未焼成）シートをメ
タライズし、メタライズされたグリーン（未焼成）シー
トの各々を焼結し、メタライズされ焼成された各積層を
、たとえばガラスやブレージング材と接合し、その上面
をメタライズすることによって形成される。
【００１９】Ｄａｖｉｄ Ａ． Ｔｈｏｍｐｓｏｎによ
るＣＨＩＰ ＰＡＣＫＡＧＥ ＷＩＴＨ ＨＩＧＨ Ｃ
ＡＰＡＣＩＴＡＮＣＥ、ＳＴＡＣＫＥＤ ＶＬＳＩ／Ｐ
ＯＷＥＲ ＳＨＥＥＴＳ ＥＸＴＥＮＤＩＮＧ ＴＨＲ
ＯＵＧＨ ＳＬＯＴＳ ＩＮ ＳＵＢＳＴＲＡＴＥ に
ついての米国特許第４２３７５２２号明細書は、バス・
ラインからチップへ給電する、容量を介して接合された
絶縁パワー・シートについて説明している。絶縁パワー
・シートは１０ミルの導体と０．５ミルの誘電層との厚
膜積層である。
るＣＨＩＰ ＰＡＣＫＡＧＥ ＷＩＴＨ ＨＩＧＨ Ｃ
ＡＰＡＣＩＴＡＮＣＥ、ＳＴＡＣＫＥＤ ＶＬＳＩ／Ｐ
ＯＷＥＲ ＳＨＥＥＴＳ ＥＸＴＥＮＤＩＮＧ ＴＨＲ
ＯＵＧＨ ＳＬＯＴＳ ＩＮ ＳＵＢＳＴＲＡＴＥ に
ついての米国特許第４２３７５２２号明細書は、バス・
ラインからチップへ給電する、容量を介して接合された
絶縁パワー・シートについて説明している。絶縁パワー
・シートは１０ミルの導体と０．５ミルの誘電層との厚
膜積層である。
【００２０】Ｗｏｌｆ−Ｄｉｅｔｅｒ Ｍｕｅｎｚによ
るＥＬＥＣＴＲＩＣ ＴＨＩＮ ＦＩＬＭ ＣＩＲＣＵ
ＩＴ ＡＮＤ ＭＥＴＨＯＤ ＦＯＲ ＩＴＳ ＭＡＮ
ＵＦＡＣＴＵＲＥ についての米国特許第３９４９２７
５号明細書は、対になった電極の間に誘電層を配した薄
膜コンデンサを持つ薄膜回路について述べている。誘電
層は、電極の形成に用いられる物質の自然酸化物である
。電極は、バルブ金属から、自然酸化物の誘電層は、電
極物質の表面の陽極酸化によって形成される。
るＥＬＥＣＴＲＩＣ ＴＨＩＮ ＦＩＬＭ ＣＩＲＣＵ
ＩＴ ＡＮＤ ＭＥＴＨＯＤ ＦＯＲ ＩＴＳ ＭＡＮ
ＵＦＡＣＴＵＲＥ についての米国特許第３９４９２７
５号明細書は、対になった電極の間に誘電層を配した薄
膜コンデンサを持つ薄膜回路について述べている。誘電
層は、電極の形成に用いられる物質の自然酸化物である
。電極は、バルブ金属から、自然酸化物の誘電層は、電
極物質の表面の陽極酸化によって形成される。
【００２１】Ｔａｋｅｏ ＮｉｓｈｉｍｕｒａによるＭ
ＥＴＨＯＤ ＯＦ ＰＲＯＤＵＣＩＮＧ ＴＨＩＮ Ｆ
ＩＬＭ ＩＮＴＥＧＲＡＴＥＤ ＣＩＲＣＵＩＴＳにつ
いての米国特許第３６９９０１１号明細書は、半導体の
直下に薄膜コンデンサを配置した薄膜回路を扱っている
。薄膜コンデンサでは、対になった電極に誘電層が挟ま
れており、誘電層は、電極の形成に用いられる物質の自
然酸化物である。電極は、バルブ金属などの酸化可能な
金属から形成され、自然酸化物の誘電層は、電極物質の
表面の陽極酸化によって形成される。
ＥＴＨＯＤ ＯＦ ＰＲＯＤＵＣＩＮＧ ＴＨＩＮ Ｆ
ＩＬＭ ＩＮＴＥＧＲＡＴＥＤ ＣＩＲＣＵＩＴＳにつ
いての米国特許第３６９９０１１号明細書は、半導体の
直下に薄膜コンデンサを配置した薄膜回路を扱っている
。薄膜コンデンサでは、対になった電極に誘電層が挟ま
れており、誘電層は、電極の形成に用いられる物質の自
然酸化物である。電極は、バルブ金属などの酸化可能な
金属から形成され、自然酸化物の誘電層は、電極物質の
表面の陽極酸化によって形成される。
【００２２】Ｗｉｌｌｉａｍ ＯｒｒによるＴＨＩＮ
ＦＩＬＭ ＤＩＳＴＲＩＢＵＴＥＤ ＲＣ ＳＴＲＵＣ
ＴＵＲＥ についての米国特許第３６６５３４６号明細
書（米国特許第３５４２６５４号明細書の一部）は、不
活性基板上に位置し、不活性基板、陽極酸化可能な抵抗
膜、陽極酸化可能な抵抗膜上に形成された誘電酸化物、
及び誘電膜の対抗面に形成された導電対電極から成る薄
膜ＲＣ回路素子について述べている。抵抗膜は、陽極酸
化によって誘電自然酸化物が容易に形成される高融点金
属である。
ＦＩＬＭ ＤＩＳＴＲＩＢＵＴＥＤ ＲＣ ＳＴＲＵＣ
ＴＵＲＥ についての米国特許第３６６５３４６号明細
書（米国特許第３５４２６５４号明細書の一部）は、不
活性基板上に位置し、不活性基板、陽極酸化可能な抵抗
膜、陽極酸化可能な抵抗膜上に形成された誘電酸化物、
及び誘電膜の対抗面に形成された導電対電極から成る薄
膜ＲＣ回路素子について述べている。抵抗膜は、陽極酸
化によって誘電自然酸化物が容易に形成される高融点金
属である。
【００２３】Ｄｕｄｌｅｙ Ａ． Ｃｈａｎｃｅらによ
るＣＨＩＰ ＣＡＲＲＩＥＲ ＦＯＲ ＬＡＲＧＥ Ｓ
ＣＡＬＥ ＩＮＴＥＧＲＡＴＥＤ ＣＩＲＣＵＩＴＳ
ＡＮＤ Ａ ＭＥＴＨＯＤ ＦＯＲ ＴＨＥ ＦＡＢＲ
ＩＣＡＴＩＯＮ ＯＦ ＴＨＥ ＣＡＲＲＩＥＲについ
ての欧州特許出願第００８３４０５号明細書（公開、米
国特許第４４５３１７６号明細書に対応）は、埋め込み
型コンデンサ構造を含むＬＳＩチップのキャリヤについ
て述べている。コンデンサを構成する方法は正確には説
明されていないが、コンデンサ構造の少なくとも１つの
電極層は、分割された複数の電極板から成る。電極板の
各セグメントは、各バイア・ラインを通して個別にアド
レスできる。バイア・ラインは、内部の電極セグメント
から、キャリヤのチップ装着面上の切断可能なリンクに
伸びる。 切断可能なリンクは各々、レーザなどで切断すれば、コ
ンデンサの欠陥セグメントを修復あるいは除去できる。
るＣＨＩＰ ＣＡＲＲＩＥＲ ＦＯＲ ＬＡＲＧＥ Ｓ
ＣＡＬＥ ＩＮＴＥＧＲＡＴＥＤ ＣＩＲＣＵＩＴＳ
ＡＮＤ Ａ ＭＥＴＨＯＤ ＦＯＲ ＴＨＥ ＦＡＢＲ
ＩＣＡＴＩＯＮ ＯＦ ＴＨＥ ＣＡＲＲＩＥＲについ
ての欧州特許出願第００８３４０５号明細書（公開、米
国特許第４４５３１７６号明細書に対応）は、埋め込み
型コンデンサ構造を含むＬＳＩチップのキャリヤについ
て述べている。コンデンサを構成する方法は正確には説
明されていないが、コンデンサ構造の少なくとも１つの
電極層は、分割された複数の電極板から成る。電極板の
各セグメントは、各バイア・ラインを通して個別にアド
レスできる。バイア・ラインは、内部の電極セグメント
から、キャリヤのチップ装着面上の切断可能なリンクに
伸びる。 切断可能なリンクは各々、レーザなどで切断すれば、コ
ンデンサの欠陥セグメントを修復あるいは除去できる。
【００２４】このほか埋め込み型コンデンサ構造を示し
た文献には次のものがある。
た文献には次のものがある。
【００２５】ａ．ＳＥＭＩＣＯＮＤＵＣＴＯＲ ＤＥＶ
ＩＣＥに関する特許出願第５９−２３３１０９号明細書
（１９８４年１１月７日出願、特開昭６１−１１２３６
９号として１９８６年５月３０日公開）は、チップ・キ
ャリヤの外面に被着したコンデンサについて述べている
。コンデンサはパシヴェイション層の上に被着され、（
ｉ）アルミニウムのグラウンド層、（ｉｉ）窒化シリコ
ン層に代表される誘電層、（ｉｉｉ）アルミニウムの電
源層、及び（ｉｖ）ＳｉＯ２絶縁層を含む。
ＩＣＥに関する特許出願第５９−２３３１０９号明細書
（１９８４年１１月７日出願、特開昭６１−１１２３６
９号として１９８６年５月３０日公開）は、チップ・キ
ャリヤの外面に被着したコンデンサについて述べている
。コンデンサはパシヴェイション層の上に被着され、（
ｉ）アルミニウムのグラウンド層、（ｉｉ）窒化シリコ
ン層に代表される誘電層、（ｉｉｉ）アルミニウムの電
源層、及び（ｉｖ）ＳｉＯ２絶縁層を含む。
【００２６】ｂ．ＰＬＵＧ−ＩＮ ＰＡＣＫＡＧＥ Ｗ
ＩＴＨ ＣＡＰＡＣＩＴＯＲに関する特許出願第５９−
１２７８６９号明細書（１９８４年６月２１日出願、特
開昭６１−６８４６号として１９８６年１月１３日公開
）は、電源をフィルタしてパッケージに装着されたチッ
プに供給するために内部に個別コンデンサ・チップを用
いることについて述べている。
ＩＴＨ ＣＡＰＡＣＩＴＯＲに関する特許出願第５９−
１２７８６９号明細書（１９８４年６月２１日出願、特
開昭６１−６８４６号として１９８６年１月１３日公開
）は、電源をフィルタしてパッケージに装着されたチッ
プに供給するために内部に個別コンデンサ・チップを用
いることについて述べている。
【００２７】ｃ．ＰＡＣＫＡＧＥ ＦＯＲ ＳＥＭＩＣ
ＯＮＤＵＣＴＯＲ ＤＥＶＩＣＥに関する特許出願第５
７−１９２９６３号明細書（１９８２年１１月１１日出
願、特開昭５９−８２７５３号として１９８４年５月１
２日公開） は、コンデンサを構造的、電気的に、埋め
込み型メモリ・チップとパッケージの接地面との間に配
置した超小型電子パッケージについて述べている。
ＯＮＤＵＣＴＯＲ ＤＥＶＩＣＥに関する特許出願第５
７−１９２９６３号明細書（１９８２年１１月１１日出
願、特開昭５９−８２７５３号として１９８４年５月１
２日公開） は、コンデンサを構造的、電気的に、埋め
込み型メモリ・チップとパッケージの接地面との間に配
置した超小型電子パッケージについて述べている。
【００２８】ｄ．ＳＥＭＩＣＯＮＤＵＣＴＯＲ ＩＮＴ
ＥＧＲＡＴＥＤ ＣＩＲＣＵＩＴ ＤＥＶＩＣＥ に関
する特許出願第５７−１６４４６０号明細書（１９８２
年９月２１日出願、特開昭５９−５４２５４号として１
９８４年３月２９日公開）は、樹脂を埋め込んだコンデ
ンサを構造上また電気的に、メモリ・チップとパッケー
ジの電源面との間に配置した超小型電子パッケージにつ
いて述べている。
ＥＧＲＡＴＥＤ ＣＩＲＣＵＩＴ ＤＥＶＩＣＥ に関
する特許出願第５７−１６４４６０号明細書（１９８２
年９月２１日出願、特開昭５９−５４２５４号として１
９８４年３月２９日公開）は、樹脂を埋め込んだコンデ
ンサを構造上また電気的に、メモリ・チップとパッケー
ジの電源面との間に配置した超小型電子パッケージにつ
いて述べている。
【００２９】ｅ．ＳＥＭＩＣＯＮＤＵＣＴＯＲ ＤＥＶ
ＩＣＥに関する特許出願第５７−１１５０４５号明細書
（１９８２年６月３０日出願、特開昭５９−５６５４号
として１９８４年１月１２日公開）は、フリップ・チッ
プ基板内またはフリップ・チップ表面に配置できるコン
デンサを取り上げている。コンデンサはチップ電源と並
列である。
ＩＣＥに関する特許出願第５７−１１５０４５号明細書
（１９８２年６月３０日出願、特開昭５９−５６５４号
として１９８４年１月１２日公開）は、フリップ・チッ
プ基板内またはフリップ・チップ表面に配置できるコン
デンサを取り上げている。コンデンサはチップ電源と並
列である。
【００３０】Ｊ．Ｍ． ＢｒｏｗｎｌｏｗによるＳＴＲ
ＥＳＳ ＡＶＯＩＤＡＮＣＥ ＩＮ ＣＯＦＩＲＥＤ
ＴＷＯ ＭＡＴＥＲＩＡＬ ＣＥＲＡＭＩＣＳ、ＩＢＭ
Ｔｅｃｈｎｉｃａｌ Ｄｉｓｃｌｏｓｕｒｅ Ｂｕｌ
ｌｅｔｉｎ、Ｖｏｌ． ２２、（９） （１９８０年２
月）、ｐｐ． ４２５６−４２５７は、パッケージの作
製に用いられる構造セラミック材と、比較的厚い内部コ
ンデンサに用いられる高キャパシタンス・セラミクスと
の間の熱膨張係数の違いによる問題を取り上げている。 構造セラミック層が焼結されてチタン酸基の高キャパシ
タンス誘電体になるときに生じる高応力とクラックの問
題に触れている。この問題に対して１つ解決法を提示し
ている。つまりコンデンサ（チタン酸基とその電極）は
最初、たとえば樹脂とセラミックのスラリから樹脂セラ
ミックを形成し、次に樹脂金属パターンを樹脂セラミッ
ク・シートに対してスクリーニングすることによって形
成される。コンデンサをモノリシック・パッケージ構造
から機械的に分離し、それによって熱応力を回避するた
めに、樹脂の含有量が多いペーストが用いられる。
ＥＳＳ ＡＶＯＩＤＡＮＣＥ ＩＮ ＣＯＦＩＲＥＤ
ＴＷＯ ＭＡＴＥＲＩＡＬ ＣＥＲＡＭＩＣＳ、ＩＢＭ
Ｔｅｃｈｎｉｃａｌ Ｄｉｓｃｌｏｓｕｒｅ Ｂｕｌ
ｌｅｔｉｎ、Ｖｏｌ． ２２、（９） （１９８０年２
月）、ｐｐ． ４２５６−４２５７は、パッケージの作
製に用いられる構造セラミック材と、比較的厚い内部コ
ンデンサに用いられる高キャパシタンス・セラミクスと
の間の熱膨張係数の違いによる問題を取り上げている。 構造セラミック層が焼結されてチタン酸基の高キャパシ
タンス誘電体になるときに生じる高応力とクラックの問
題に触れている。この問題に対して１つ解決法を提示し
ている。つまりコンデンサ（チタン酸基とその電極）は
最初、たとえば樹脂とセラミックのスラリから樹脂セラ
ミックを形成し、次に樹脂金属パターンを樹脂セラミッ
ク・シートに対してスクリーニングすることによって形
成される。コンデンサをモノリシック・パッケージ構造
から機械的に分離し、それによって熱応力を回避するた
めに、樹脂の含有量が多いペーストが用いられる。
【００３１】Ｒ．Ｏ． ＬｕｓｓｏｗによるＩＮＴＥＲ
ＮＡＬ ＣＡＰＡＣＩＴＯＲＳ ＡＮＤ ＲＥＳＩＳＴ
ＯＲＳ ＦＯＲ ＭＵＬＴＩＬＡＹＥＲ ＣＥＲＡＭＩ
Ｃ ＭＯＤＵＬＥＳ、ＩＢＭ Ｔｅｃｈｎｉｃａｌ Ｄ
ｉｓｃｌｏｓｕｒｅ Ｂｕｌｌｅｔｉｎ、Ｖｏｌ． ２
０、（９） （１９７８年２月）、ｐｐ． ３４３６−
３４３７ は、配置されたバイア内にグリーン（未焼成
）誘電ペーストを付着させ、グリーン（未焼成）パッケ
ージを焼成して容量素子を形成することによって、埋め
込み型内部コンデンサを形成することについて述べてい
る。
ＮＡＬ ＣＡＰＡＣＩＴＯＲＳ ＡＮＤ ＲＥＳＩＳＴ
ＯＲＳ ＦＯＲ ＭＵＬＴＩＬＡＹＥＲ ＣＥＲＡＭＩ
Ｃ ＭＯＤＵＬＥＳ、ＩＢＭ Ｔｅｃｈｎｉｃａｌ Ｄ
ｉｓｃｌｏｓｕｒｅ Ｂｕｌｌｅｔｉｎ、Ｖｏｌ． ２
０、（９） （１９７８年２月）、ｐｐ． ３４３６−
３４３７ は、配置されたバイア内にグリーン（未焼成
）誘電ペーストを付着させ、グリーン（未焼成）パッケ
ージを焼成して容量素子を形成することによって、埋め
込み型内部コンデンサを形成することについて述べてい
る。
【００３２】Ｃ．Ｈ． Ｂａｊｏｒｅｋ、Ｄ．Ａ． Ｃ
ｈａｎｃｅ、Ｃ．Ｗ． Ｈｏ、及びＥ．Ｅ． Ｓｈａｐ
ｉｒｏによるＩＮＴＥＧＲＡＴＥＤ、ＬＯＷ ＩＮＤＵ
ＣＴＡＮＣＥ、ＳＭＡＬＬ ＡＲＥＡ ＣＡＰＡＣＩＴ
ＯＲＳ ＦＯＲ ＶＬＳＩ ＳＥＭＩＣＯＮＤＵＣＴＯ
Ｒ ＰＡＣＫＡＧＥＳ、ＩＢＭ Ｔｅｃｈｎｉｃａｌ
Ｄｉｓｃｌｏｓｕｒｅ Ｂｕｌｌｅｔｉｎ、Ｖｏｌ．
２５、（２） （１９８２年７月）、ｐｐ． ８８３−
８８８ は、電子パッケージ用の低インダクタンス・パ
ラレル・プレート・コンデンサ構造について説明してい
る。パラレル・プレート・コンデンサは、同文献の図２
Ａ及び図２Ｄで多層セラミック・インタポーザの一部と
して、図２Ｂ及び図２Ｃでは半導体チップの直下のポケ
ット・パッケージ内にフラッシュ・マウントされるもの
として説明されている。
ｈａｎｃｅ、Ｃ．Ｗ． Ｈｏ、及びＥ．Ｅ． Ｓｈａｐ
ｉｒｏによるＩＮＴＥＧＲＡＴＥＤ、ＬＯＷ ＩＮＤＵ
ＣＴＡＮＣＥ、ＳＭＡＬＬ ＡＲＥＡ ＣＡＰＡＣＩＴ
ＯＲＳ ＦＯＲ ＶＬＳＩ ＳＥＭＩＣＯＮＤＵＣＴＯ
Ｒ ＰＡＣＫＡＧＥＳ、ＩＢＭ Ｔｅｃｈｎｉｃａｌ
Ｄｉｓｃｌｏｓｕｒｅ Ｂｕｌｌｅｔｉｎ、Ｖｏｌ．
２５、（２） （１９８２年７月）、ｐｐ． ８８３−
８８８ は、電子パッケージ用の低インダクタンス・パ
ラレル・プレート・コンデンサ構造について説明してい
る。パラレル・プレート・コンデンサは、同文献の図２
Ａ及び図２Ｄで多層セラミック・インタポーザの一部と
して、図２Ｂ及び図２Ｃでは半導体チップの直下のポケ
ット・パッケージ内にフラッシュ・マウントされるもの
として説明されている。
【００３３】従来の技術はこのように、超小型電子パッ
ケージにキャパシタンスを提供するために様々な方法及
び構造を提示している。これには、埋め込み型薄膜コン
デンサ、サーフェス・マウント型コンデンサ、サーフェ
ス・フィルム型コンデンサ、多様な凹部、インサート、
中空内の個別コンデンサが含まれる。個別コンデンサを
回路パッケージに装着するには別に作製ステップが必要
になる。また、個別コンデンサを使用すると、ＲＣ時定
数、バンド・パス幅、容量結合、及び容量遮断を指定す
る上でフレキシビリティがなくなる。
ケージにキャパシタンスを提供するために様々な方法及
び構造を提示している。これには、埋め込み型薄膜コン
デンサ、サーフェス・マウント型コンデンサ、サーフェ
ス・フィルム型コンデンサ、多様な凹部、インサート、
中空内の個別コンデンサが含まれる。個別コンデンサを
回路パッケージに装着するには別に作製ステップが必要
になる。また、個別コンデンサを使用すると、ＲＣ時定
数、バンド・パス幅、容量結合、及び容量遮断を指定す
る上でフレキシビリティがなくなる。
【００３４】厚膜作製方法すなわちグリーン（未焼成）
誘電体と金属導体のインタリーブ層を連続して積層・焼
結する方法は、すべての面で満足のいく解決法ではない
。多レベル・バイアが必要である。コンデンサ・パラメ
ータ、誘電体の厚み、及び電極領域を設計段階で制御す
るする方法は少ない。さらに、パッケージ内の厚膜ヘテ
ロ構造は、構造パッケージ材に熱膨張の不一致をもたら
す。
誘電体と金属導体のインタリーブ層を連続して積層・焼
結する方法は、すべての面で満足のいく解決法ではない
。多レベル・バイアが必要である。コンデンサ・パラメ
ータ、誘電体の厚み、及び電極領域を設計段階で制御す
るする方法は少ない。さらに、パッケージ内の厚膜ヘテ
ロ構造は、構造パッケージ材に熱膨張の不一致をもたら
す。
【００３５】したがって、パッケージの構造、熱、及び
電気的な整合性を維持しながらパッケージ・キャパシタ
ンスを具体的に指定できる、簡易なパッケージ作製方法
が必要なことは明らかである。
電気的な整合性を維持しながらパッケージ・キャパシタ
ンスを具体的に指定できる、簡易なパッケージ作製方法
が必要なことは明らかである。
【００３６】
【発明が解決しようとする課題】この発明の目的は、内
部キャパシタンス手段の作製を含めた簡易な電子パッケ
ージ作製方法を提供することにある。
部キャパシタンス手段の作製を含めた簡易な電子パッケ
ージ作製方法を提供することにある。
【００３７】この発明の目的には、論理回路のチップ及
びモジュールに使用できるパッケージ表面を拡大し、パ
ッケージ密度を上げるために、パッケージ表面から受動
素子を取り除くことも含まれる。
びモジュールに使用できるパッケージ表面を拡大し、パ
ッケージ密度を上げるために、パッケージ表面から受動
素子を取り除くことも含まれる。
【００３８】この発明の目的には、作製プロセスにおい
てパッケージ及び回路キャパシタンスについて具体的な
値を得ることも含まれる。
てパッケージ及び回路キャパシタンスについて具体的な
値を得ることも含まれる。
【００３９】この発明の目的には、電子パッケージの構
造、熱、及び電気的な整合性を維持しながら、内部キャ
パシタンスを確保することも含まれる。
造、熱、及び電気的な整合性を維持しながら、内部キャ
パシタンスを確保することも含まれる。
【００４０】この発明の目的には、電子パッケージに内
部キャパシタンス構造を薄膜によって形成する方法を提
供することも含まれる。
部キャパシタンス構造を薄膜によって形成する方法を提
供することも含まれる。
【００４１】この発明の目的には、薄膜内部コンデンサ
を持つ電子パッケージを提供することも含まれる。
を持つ電子パッケージを提供することも含まれる。
【００４２】この発明の目的には、コンデンサと能動素
子が、少数のバイア及びスルーホールを通して配線され
る部分などで配線ルートを簡略にした電子パッケージを
提供することも含まれる。
子が、少数のバイア及びスルーホールを通して配線され
る部分などで配線ルートを簡略にした電子パッケージを
提供することも含まれる。
【００４３】この発明の目的には、スルーホール及びハ
ンダ・ジョイントを少なくし、これに伴って、ドリル・
ユニット時間を短縮し、製品の歩留まりと信頼性を向上
したパッケージを提供することも含まれる。
ンダ・ジョイントを少なくし、これに伴って、ドリル・
ユニット時間を短縮し、製品の歩留まりと信頼性を向上
したパッケージを提供することも含まれる。
【００４４】この発明の目的には、コンデンサと能動素
子を近接させることでライン・ディレイを抑えることも
含まれる。
子を近接させることでライン・ディレイを抑えることも
含まれる。
【００４５】この発明の目的には、高導電率の電極を持
つ内部薄膜コンデンサを提供することも含まれる。
つ内部薄膜コンデンサを提供することも含まれる。
【００４６】この発明の目的には、高誘電定数の誘電体
を持つ内部薄膜コンデンサを提供することも含まれる。
を持つ内部薄膜コンデンサを提供することも含まれる。
【００４７】この発明の目的には、導電率の高いすなわ
ち高誘電係数の自然酸化物（Ｙ、Ｔｉ、Ｚｒ、Ｔａ、Ｈ
ｆ、Ｎｂ、Ｍｏ、Ｗなど）を容易に形成する金属よりも
導電率の高い電極と、これに挟まれた高誘電係数の薄膜
すなわち、これまでのＹ、Ｔｉ、Ｂｉ、Ｓｂ、Ｚｒ、Ｔ
ａ、Ｈｆ、Ｎｄ、Ｍｏ、及びＷの酸化物に見られる程度
の相対誘電定数を持つ誘電体とを組み合わせた電極を特
徴とする電子パッケージを提供することも含まれる。
ち高誘電係数の自然酸化物（Ｙ、Ｔｉ、Ｚｒ、Ｔａ、Ｈ
ｆ、Ｎｂ、Ｍｏ、Ｗなど）を容易に形成する金属よりも
導電率の高い電極と、これに挟まれた高誘電係数の薄膜
すなわち、これまでのＹ、Ｔｉ、Ｂｉ、Ｓｂ、Ｚｒ、Ｔ
ａ、Ｈｆ、Ｎｄ、Ｍｏ、及びＷの酸化物に見られる程度
の相対誘電定数を持つ誘電体とを組み合わせた電極を特
徴とする電子パッケージを提供することも含まれる。
【００４８】
【課題を解決するための手段】これらの目的は、ここで
述べる薄膜作製方法及びこの方法によって作製される多
層薄膜電子回路パッケージによって達成され、従来技術
の欠点が克服される。
述べる薄膜作製方法及びこの方法によって作製される多
層薄膜電子回路パッケージによって達成され、従来技術
の欠点が克服される。
【００４９】“薄膜電子回路パッケージ”は、内部薄膜
コンデンサを１つ以上含む電子回路パッケージをいう。 “内部コンデンサ”は、電子回路パッケージ内にあり、
少なくとも１つの電極面がバイアまたはスルーホールに
よってアクセス可能なコンデンサをいう。“薄膜コンデ
ンサ”は、コンデンサの電極の一方または両方が厚さ約
１００ミクロン未満、コンデンサの誘電層の厚みが約１
２ミクロン未満、及び誘電層が薄膜形成法によって形成
されるコンデンサをいう。“薄膜形成法”は、薄膜デバ
イスを作製する電子分野で用いられ、蒸着、化学的気相
成長（ＣＶＤ）、プラズマＣＶＤ、粒子ビーム・エピタ
キシ、スパッタリング、同時スパッタリング、反応性ス
パッタリングなどを含めたエピタキシャル成長法をいう
。こうしたエピタキシャル法は、自然酸化物誘電体を形
成する、下層の電極構造の酸化とは区別すべきものであ
る。
コンデンサを１つ以上含む電子回路パッケージをいう。 “内部コンデンサ”は、電子回路パッケージ内にあり、
少なくとも１つの電極面がバイアまたはスルーホールに
よってアクセス可能なコンデンサをいう。“薄膜コンデ
ンサ”は、コンデンサの電極の一方または両方が厚さ約
１００ミクロン未満、コンデンサの誘電層の厚みが約１
２ミクロン未満、及び誘電層が薄膜形成法によって形成
されるコンデンサをいう。“薄膜形成法”は、薄膜デバ
イスを作製する電子分野で用いられ、蒸着、化学的気相
成長（ＣＶＤ）、プラズマＣＶＤ、粒子ビーム・エピタ
キシ、スパッタリング、同時スパッタリング、反応性ス
パッタリングなどを含めたエピタキシャル成長法をいう
。こうしたエピタキシャル法は、自然酸化物誘電体を形
成する、下層の電極構造の酸化とは区別すべきものであ
る。
【００５０】グラウンド・プレーンまたはコアを含めて
、信号プレーン／コアまたはパワー・プレーン／コアと
しての第１導電プレーンは、この発明の実施例に従って
、コンデンサ電極として用いるために回路化される。 この後、誘電薄膜が、ＣＶＤ、粒子ビーム・エピタキシ
、スパッタリング、反応性スパッタリング、反応性同時
スパッタリングなどの薄膜形成方法によって形成される
。誘電薄膜の形成方法は、下層の電極物質の陽極酸化よ
りもエピタキシャル成長の方が望ましい。導電物質の薄
膜は、たとえばスパッタリングによる銅薄膜として誘電
薄膜の上に形成される。導電物質の薄膜は、マスクを通
してスパッタリングによってパターンを形成するか、フ
ォトリソグラフィやエッチングによってパターンを形成
してもよい。この後、誘電体、導体または両方の層を、
薄膜コンデンサの上に被着して、複合積層回路パッケー
ジを形成することもできる。コンデンサは、バイアまた
はスルーホールを通して配線されるのが通常である。
、信号プレーン／コアまたはパワー・プレーン／コアと
しての第１導電プレーンは、この発明の実施例に従って
、コンデンサ電極として用いるために回路化される。 この後、誘電薄膜が、ＣＶＤ、粒子ビーム・エピタキシ
、スパッタリング、反応性スパッタリング、反応性同時
スパッタリングなどの薄膜形成方法によって形成される
。誘電薄膜の形成方法は、下層の電極物質の陽極酸化よ
りもエピタキシャル成長の方が望ましい。導電物質の薄
膜は、たとえばスパッタリングによる銅薄膜として誘電
薄膜の上に形成される。導電物質の薄膜は、マスクを通
してスパッタリングによってパターンを形成するか、フ
ォトリソグラフィやエッチングによってパターンを形成
してもよい。この後、誘電体、導体または両方の層を、
薄膜コンデンサの上に被着して、複合積層回路パッケー
ジを形成することもできる。コンデンサは、バイアまた
はスルーホールを通して配線されるのが通常である。
【００５１】信号コアまたはプレーン、パワー・コア／
プレーン、グラウンド・コア／プレーンなどの導電素子
は、この発明に従って、金属導体かまたは導電ポリマか
ら形成できる。薄膜金属導体、厚膜金属導体、金属箔導
体などとして、金属導体から形成されるのが最も一般的
である。信号コア、グランド・コア、及びパワー・コア
としての導体が金属であれば、金属導体は、周期表のＡ
ｌ族及びＩＢ族（Ｃｕ、Ａｇ、Ａｕ）の金属から選択さ
れるのが最も一般的である。なかでも望ましいのはＣｕ
である。それはＣｕが、特にＴｉ、Ｔａ、Ｚｒ、Ｈｆ、
Ｗ、Ｍｏなど安定した自然酸化物を容易に形成する金属
と比べて導電率が高いことによる。一般に、金属導体の
厚みは約１００Åないし約１００ミクロンである。
プレーン、グラウンド・コア／プレーンなどの導電素子
は、この発明に従って、金属導体かまたは導電ポリマか
ら形成できる。薄膜金属導体、厚膜金属導体、金属箔導
体などとして、金属導体から形成されるのが最も一般的
である。信号コア、グランド・コア、及びパワー・コア
としての導体が金属であれば、金属導体は、周期表のＡ
ｌ族及びＩＢ族（Ｃｕ、Ａｇ、Ａｕ）の金属から選択さ
れるのが最も一般的である。なかでも望ましいのはＣｕ
である。それはＣｕが、特にＴｉ、Ｔａ、Ｚｒ、Ｈｆ、
Ｗ、Ｍｏなど安定した自然酸化物を容易に形成する金属
と比べて導電率が高いことによる。一般に、金属導体の
厚みは約１００Åないし約１００ミクロンである。
【００５２】誘電体は薄膜であり、厚みは次式によって
求められる。
求められる。
【００５３】
【数１】
【００５４】ここでＣは所望のキャパシタンス、εは誘
電薄膜の誘電率（イプシロン）、Ｓは２つの電極のオー
バレイ面積、ｄは２つの電極の間隔であり、誘電薄膜の
厚みにほぼ等しい。誘電物質の薄膜は約１００Åないし
１０ミクロンの厚みが望ましい。
電薄膜の誘電率（イプシロン）、Ｓは２つの電極のオー
バレイ面積、ｄは２つの電極の間隔であり、誘電薄膜の
厚みにほぼ等しい。誘電物質の薄膜は約１００Åないし
１０ミクロンの厚みが望ましい。
【００５５】誘電体の厚みｄは、キャパシタンスを正確
に制御するためには、同じく正確に制御しなければなら
ない。正確な厚み制御は、この発明に従って、制御可能
な薄膜形成法によって可能である。これは、下層のバル
ブ金属電極を陽極酸化して自然酸化物を形成するのとは
区別される誘電体の真空蒸着によって行える。たとえば
真空蒸着した誘電物質の薄膜は、反応性スパッタリング
による薄膜などでよい。
に制御するためには、同じく正確に制御しなければなら
ない。正確な厚み制御は、この発明に従って、制御可能
な薄膜形成法によって可能である。これは、下層のバル
ブ金属電極を陽極酸化して自然酸化物を形成するのとは
区別される誘電体の真空蒸着によって行える。たとえば
真空蒸着した誘電物質の薄膜は、反応性スパッタリング
による薄膜などでよい。
【００５６】コンデンサの誘電薄膜を形成するためには
各種の誘電物質を使用できる。たとえば無機物質のほか
、ポリイミドやポリフッ化炭素などの有機ポリマがある
。スパッタリング可能な誘電体の代表としてはセラミク
スが挙げられる。代表的なセラミクスは、カルシウム、
チタン、チタン酸バリウム、酸化アルミニウム、酸化ベ
リリウム、窒化アルミニウムの族から選択されたもので
ある。
各種の誘電物質を使用できる。たとえば無機物質のほか
、ポリイミドやポリフッ化炭素などの有機ポリマがある
。スパッタリング可能な誘電体の代表としてはセラミク
スが挙げられる。代表的なセラミクスは、カルシウム、
チタン、チタン酸バリウム、酸化アルミニウム、酸化ベ
リリウム、窒化アルミニウムの族から選択されたもので
ある。
【００５７】この発明の電子回路パッケージには、少な
くとも、パワー・コアまたはプレーン、グラウンド・コ
ア／プレーン、第１信号コア／プレーン、第２信号コア
／プレーン、及び上述のように作製された一体埋め込み
型薄膜コンデンサが含まれる。一体埋め込み型薄膜コン
デンサは、第１及び第２の信号コアを容量を介して接合
・遮断するように働く。第１信号コアは、構造上、少な
くとも１つの第１電極で終端する少なくとも１つの第１
ワイヤを、第２信号コアは、少なくとも１つの第２電極
で終端する少なくとも１つの第２ワイヤを含む。第１電
極の少なくとも一部は、第２電極の少なくとも一部を覆
い、誘電物質の薄膜によって第２電極から離隔される。 第１電極、第２電極、及び誘電物質の薄膜によって、一
体埋め込み型薄膜コンデンサが定義される。
くとも、パワー・コアまたはプレーン、グラウンド・コ
ア／プレーン、第１信号コア／プレーン、第２信号コア
／プレーン、及び上述のように作製された一体埋め込み
型薄膜コンデンサが含まれる。一体埋め込み型薄膜コン
デンサは、第１及び第２の信号コアを容量を介して接合
・遮断するように働く。第１信号コアは、構造上、少な
くとも１つの第１電極で終端する少なくとも１つの第１
ワイヤを、第２信号コアは、少なくとも１つの第２電極
で終端する少なくとも１つの第２ワイヤを含む。第１電
極の少なくとも一部は、第２電極の少なくとも一部を覆
い、誘電物質の薄膜によって第２電極から離隔される。 第１電極、第２電極、及び誘電物質の薄膜によって、一
体埋め込み型薄膜コンデンサが定義される。
【００５８】薄膜コンデンサと直列の信号コアの１つは
、この発明の実施例に従って地電位におかれる。また、
薄膜コンデンサと直列の信号コアの１つは、電源電位と
してもよい。
、この発明の実施例に従って地電位におかれる。また、
薄膜コンデンサと直列の信号コアの１つは、電源電位と
してもよい。
【００５９】上述の回路パッケージ（カードまたはボー
ド）の実施例に含まれる項目は次のとおりである。
ド）の実施例に含まれる項目は次のとおりである。
【００６０】（ａ）少なくとも１つの第１銅電極で終端
する少なくとも１つの第１薄膜銅ワイヤを含む第１信号
コア
する少なくとも１つの第１薄膜銅ワイヤを含む第１信号
コア
【００６１】（ｂ）少なくとも１つの第２電極で終端す
る少なくとも１つの第２薄膜銅ワイヤを含む第２信号コ
ア。第１銅電極の少なくとも一部は、第２銅電極の少な
くとも一部を覆い、このオーバレイは先に定義した表面
面積Ｓである。
る少なくとも１つの第２薄膜銅ワイヤを含む第２信号コ
ア。第１銅電極の少なくとも一部は、第２銅電極の少な
くとも一部を覆い、このオーバレイは先に定義した表面
面積Ｓである。
【００６２】（ｃ）第１銅電極と第２銅電極の間に位置
し、反応性スパッタリングによる誘電物質の薄膜。誘電
物質の厚さは先に定義した厚みｄである。
し、反応性スパッタリングによる誘電物質の薄膜。誘電
物質の厚さは先に定義した厚みｄである。
【００６３】第１電極、第２電極、及び誘電物質の薄膜
によって、多層回路カード内の一体埋め込み型薄膜コン
デンサが定義される。
によって、多層回路カード内の一体埋め込み型薄膜コン
デンサが定義される。
【００６４】この発明は、内部薄膜コンデンサを持つ電
子パッケージと、電子パッケージの構造、熱、及び電気
的な整合性を維持しながら、パッケージ・キャパシタン
スについて具体的な値を得る機能を有する、内部薄膜キ
ャパシタンス手段のための簡易な電子パッケージ作製方
法とを提供するものである。この発明の電子パッケージ
は、少数のバイアやスルーホールを介したコンデンサと
能動素子の配線など、配線ルートを簡略化したものであ
る。これにより、能動デバイスに使用できる表面領域が
増加して接続密度が高まるだけではなく、バイアやスル
ーホール及びハンダ・ジョイントが少なくて済み、これ
に伴って、ドリル・ユニット時間が短縮され、製品の歩
留まりと信頼性が向上するほか、薄膜コンデンサと能動
素子を近接させることでライン・ディレイも抑えられる
。
子パッケージと、電子パッケージの構造、熱、及び電気
的な整合性を維持しながら、パッケージ・キャパシタン
スについて具体的な値を得る機能を有する、内部薄膜キ
ャパシタンス手段のための簡易な電子パッケージ作製方
法とを提供するものである。この発明の電子パッケージ
は、少数のバイアやスルーホールを介したコンデンサと
能動素子の配線など、配線ルートを簡略化したものであ
る。これにより、能動デバイスに使用できる表面領域が
増加して接続密度が高まるだけではなく、バイアやスル
ーホール及びハンダ・ジョイントが少なくて済み、これ
に伴って、ドリル・ユニット時間が短縮され、製品の歩
留まりと信頼性が向上するほか、薄膜コンデンサと能動
素子を近接させることでライン・ディレイも抑えられる
。
【００６５】
【実施例】 この発明の実施例のフローチャートを図
１に示した。この発明の方法は、コンデンサ形成ステッ
プに、電子パッケージを作製する一般的なステップを取
り入れている。電子パッケージを作製する一般的なプロ
セスについては、たとえばＤｏｎａｌｄ Ｐ． Ｓｅｒ
ａｐｈｉｎ、Ｒｏｎａｌｄ Ｌａｓｋｙ、Ｃｈｅ−Ｙｏ
ＬｉによるＰｒｉｎｃｉｐｌｅｓ ｏｆ Ｅｌｅｃｔ
ｒｏｎｉｃ Ｐａｃｋａｇｉｎｇ、ＭｃＧｒａｗ−Ｈｉ
ｌｌ Ｂｏｏｋ Ｃｏｍｐａｎｙ、Ｎｅｗ Ｙｏｒｋ、
Ｎｅｗ Ｙｏｒｋ、（１９８８）、Ｒａｏ Ｒ． Ｔｕ
ｍｍａｌａ、Ｅｕｇｅｎｅ Ｊ． Ｒｙｍａｓｚｅｗｓ
ｋｉによるＭｉｃｒｏｅｌｅｃｔｒｏｎｉｃ Ｐａｃｋ
ａｇｉｎｇＨａｎｄｂｏｏｋ、Ｖａｎ Ｎｏｓｔｒａｎ
ｄ Ｒｅｉｎｈｏｌｄ、Ｎｅｗ Ｙｏｒｋ、Ｎｅｗ Ｙ
ｏｒｋ （１９８８） で説明されている。
１に示した。この発明の方法は、コンデンサ形成ステッ
プに、電子パッケージを作製する一般的なステップを取
り入れている。電子パッケージを作製する一般的なプロ
セスについては、たとえばＤｏｎａｌｄ Ｐ． Ｓｅｒ
ａｐｈｉｎ、Ｒｏｎａｌｄ Ｌａｓｋｙ、Ｃｈｅ−Ｙｏ
ＬｉによるＰｒｉｎｃｉｐｌｅｓ ｏｆ Ｅｌｅｃｔ
ｒｏｎｉｃ Ｐａｃｋａｇｉｎｇ、ＭｃＧｒａｗ−Ｈｉ
ｌｌ Ｂｏｏｋ Ｃｏｍｐａｎｙ、Ｎｅｗ Ｙｏｒｋ、
Ｎｅｗ Ｙｏｒｋ、（１９８８）、Ｒａｏ Ｒ． Ｔｕ
ｍｍａｌａ、Ｅｕｇｅｎｅ Ｊ． Ｒｙｍａｓｚｅｗｓ
ｋｉによるＭｉｃｒｏｅｌｅｃｔｒｏｎｉｃ Ｐａｃｋ
ａｇｉｎｇＨａｎｄｂｏｏｋ、Ｖａｎ Ｎｏｓｔｒａｎ
ｄ Ｒｅｉｎｈｏｌｄ、Ｎｅｗ Ｙｏｒｋ、Ｎｅｗ Ｙ
ｏｒｋ （１９８８） で説明されている。
【００６６】埋め込み型薄膜コンデンサを作製する第１
ステップは、第１導電プレーンの回路化である。回路化
ステップは図１のブロック１０に示した。第１導電プレ
ーンは、信号プレーンまたはコア、グラウンド・プレー
ン／コア、またはパワー・プレーン／コアである。回路
化された第１導電プレーン／コアの領域は、コンデンサ
の第１電極領域である。
ステップは、第１導電プレーンの回路化である。回路化
ステップは図１のブロック１０に示した。第１導電プレ
ーンは、信号プレーンまたはコア、グラウンド・プレー
ン／コア、またはパワー・プレーン／コアである。回路
化された第１導電プレーン／コアの領域は、コンデンサ
の第１電極領域である。
【００６７】次に、図２のブロック２０に示すとおり、
第１導電プレーンの上に誘電薄膜が形成される。この誘
電膜は、陽極酸化法とは区別される、薄膜エピタキシ法
によって形成される。誘電薄膜を形成する代表的なエピ
タキシ法には、蒸着、化学的気相成長（ＣＶＤ）、グロ
ー放電プラズマ蒸着、マイクロ波プラズマ蒸着などのプ
ラズマＣＶＤ、粒子ビーム・エピタキシ、及びスパッタ
リングがある。代表的なスパッタリング法には、ターゲ
ット物質の原子を基板に被着する簡易スパッタリング、
２つ以上のターゲットからのターゲット物質原子を基板
に同時にまたは連続して被着する同時スパッタリング、
スパッタリング時に存在する基板とガス成分の反応物を
被着する反応性スパッタリング、及びスパッタリング・
ターゲットの物質とガス成分の反応物を基板に被着する
反応性スパッタリングがある。
第１導電プレーンの上に誘電薄膜が形成される。この誘
電膜は、陽極酸化法とは区別される、薄膜エピタキシ法
によって形成される。誘電薄膜を形成する代表的なエピ
タキシ法には、蒸着、化学的気相成長（ＣＶＤ）、グロ
ー放電プラズマ蒸着、マイクロ波プラズマ蒸着などのプ
ラズマＣＶＤ、粒子ビーム・エピタキシ、及びスパッタ
リングがある。代表的なスパッタリング法には、ターゲ
ット物質の原子を基板に被着する簡易スパッタリング、
２つ以上のターゲットからのターゲット物質原子を基板
に同時にまたは連続して被着する同時スパッタリング、
スパッタリング時に存在する基板とガス成分の反応物を
被着する反応性スパッタリング、及びスパッタリング・
ターゲットの物質とガス成分の反応物を基板に被着する
反応性スパッタリングがある。
【００６８】この後、図１のブロック３０に示すように
、導電物質の第２薄膜が、誘電薄膜の上に形成される。 この第２導電膜は、スパッタリングによる銅の薄膜でよ
い。
、導電物質の第２薄膜が、誘電薄膜の上に形成される。 この第２導電膜は、スパッタリングによる銅の薄膜でよ
い。
【００６９】図１のブロック１０、３０に示す回路化ス
テップは様々な方法で行える。たとえば導電物質の薄膜
すなわち導電物質の第１及び第２の薄膜は、マスクを通
したスパッタリングによって回路化すなわちパターンを
形成できる。また、ウェット・エッチング、ドライ・エ
ッチングなど従来のフォトリソグラフィ及びエッチング
によって各層にパターンを形成してもよい。その後、誘
電体、導体、または両方の層を薄膜コンデンサの上に形
成すれば、複合積層回路パッケージが形成される。通常
、コンデンサは、上下の層のバイアまたはスルーホール
を介して配線される。
テップは様々な方法で行える。たとえば導電物質の薄膜
すなわち導電物質の第１及び第２の薄膜は、マスクを通
したスパッタリングによって回路化すなわちパターンを
形成できる。また、ウェット・エッチング、ドライ・エ
ッチングなど従来のフォトリソグラフィ及びエッチング
によって各層にパターンを形成してもよい。その後、誘
電体、導体、または両方の層を薄膜コンデンサの上に形
成すれば、複合積層回路パッケージが形成される。通常
、コンデンサは、上下の層のバイアまたはスルーホール
を介して配線される。
【００７０】この発明の方法及び装置は、銅導電コア及
びプレーンとあわせて説明しているが、導電素子が金属
導体または導電ポリマから形成できることは理解されよ
う。導電コア／プレーンは、薄膜金属導体、厚膜金属導
体、金属箔導体など、金属導体が最も一般的である。信
号コア、グラウンド・コア、パワー・コアとしての導体
が金属であれば、金属導体は、Ｃｕ、Ａｌ、Ａｇより成
る族から接続されるのが最も普通である。なかでも望ま
しいのはＣｕである。それはＣｕが、特に陽極酸化によ
って自然誘電酸化物すなわちバルブ金属が容易に形成さ
れる金属と比べて導電率が高いことによる。一般に、金
属導体は、厚み約１００ ないし約１００ミクロンの
薄膜金属導体である。
びプレーンとあわせて説明しているが、導電素子が金属
導体または導電ポリマから形成できることは理解されよ
う。導電コア／プレーンは、薄膜金属導体、厚膜金属導
体、金属箔導体など、金属導体が最も一般的である。信
号コア、グラウンド・コア、パワー・コアとしての導体
が金属であれば、金属導体は、Ｃｕ、Ａｌ、Ａｇより成
る族から接続されるのが最も普通である。なかでも望ま
しいのはＣｕである。それはＣｕが、特に陽極酸化によ
って自然誘電酸化物すなわちバルブ金属が容易に形成さ
れる金属と比べて導電率が高いことによる。一般に、金
属導体は、厚み約１００ ないし約１００ミクロンの
薄膜金属導体である。
【００７１】この発明の方法では、図１のブロック２０
の被着ステップで誘電薄膜の厚みを精密に制御できる。 誘電薄膜の設計厚みは次式で求められる。
の被着ステップで誘電薄膜の厚みを精密に制御できる。 誘電薄膜の設計厚みは次式で求められる。
【００７２】
【数２】
【００７３】ここでＣは所望キャパシタンス、εは、誘
電薄膜の誘電率（イプシロン）、Ｓは２つの電極のオー
バレイ面積、ｄは２つの電極の間隔であり、誘電薄膜の
厚みにほぼ等しい。作製時の間隔ｄの精密制御は、被着
プロセスの関数である。
電薄膜の誘電率（イプシロン）、Ｓは２つの電極のオー
バレイ面積、ｄは２つの電極の間隔であり、誘電薄膜の
厚みにほぼ等しい。作製時の間隔ｄの精密制御は、被着
プロセスの関数である。
【００７４】誘電体の厚みｄは、キャパシタンスを精密
に制御するためには、同じく精密に制御しなければなら
ない。精密な厚み制御は、この発明に従って、エピタキ
シャル薄膜形成法によって可能である。これは誘電体の
真空蒸着によって行える。たとえば真空蒸着した誘電物
質の薄膜は、反応性スパッタリングによる薄膜などでよ
い。その場合、スパッタ・レートは通常、約０．５ない
し４０Å毎秒のオーダであり、スパッタリングの時間と
電位を精密に制御できる。誘電物質の薄膜は、約１００
Åないし約１０ミクロンの厚みが望ましい。
に制御するためには、同じく精密に制御しなければなら
ない。精密な厚み制御は、この発明に従って、エピタキ
シャル薄膜形成法によって可能である。これは誘電体の
真空蒸着によって行える。たとえば真空蒸着した誘電物
質の薄膜は、反応性スパッタリングによる薄膜などでよ
い。その場合、スパッタ・レートは通常、約０．５ない
し４０Å毎秒のオーダであり、スパッタリングの時間と
電位を精密に制御できる。誘電物質の薄膜は、約１００
Åないし約１０ミクロンの厚みが望ましい。
【００７５】コンデンサ面積をコンデンサ電極の間隔で
割った商Ｓ／ｄは、電子パッケージの所望の回路特性に
よって求められ、具体的なコンデンサ面積値Ｓと電極間
隔ｄは、熱、機械系、配線性、及び加工性を考慮するこ
とによって求められる。コンデンサの形状はこの発明で
は重要でなく、通常は、ワイヤ間の電磁誘導、加工性、
バイアやスルーホールの位置などのファクタによって求
められ、たとえば円形、四角形、あるいはＳ字形なども
考えられる。
割った商Ｓ／ｄは、電子パッケージの所望の回路特性に
よって求められ、具体的なコンデンサ面積値Ｓと電極間
隔ｄは、熱、機械系、配線性、及び加工性を考慮するこ
とによって求められる。コンデンサの形状はこの発明で
は重要でなく、通常は、ワイヤ間の電磁誘導、加工性、
バイアやスルーホールの位置などのファクタによって求
められ、たとえば円形、四角形、あるいはＳ字形なども
考えられる。
【００７６】コンデンサの誘電薄膜を形成するためには
各種の誘電物質を使用できる。たとえば無機物質のほか
、ポリイミドやポリフッ化炭素などの有機ポリマがある
。スパッタリング可能な誘電体の代表としては、チタン
酸カルシウム、チタン酸バリウム、酸化アルミニウム、
酸化ベリリウム、窒化アルミニウムの族から選択された
ものがある。チタン酸カルシウムやチタン酸バリウムな
どの物質は通常、多成分スパッタリング・ターゲットか
らスパッタされるか、または酸素中で別々のターゲット
からの反応物が同時にスパッタされる。酸化ベリリウム
や窒化アルミニウムなどの物質は通常、多成分スパッタ
リング・ターゲットからスパッタされるか、または、た
とえば大気を含む酸素中ではベリリウムのスパッタリン
グ・ターゲットから、窒素を含むガス中ではアルミニウ
ムのスパッタリング・ターゲットからの反応物がスパッ
タされる。
各種の誘電物質を使用できる。たとえば無機物質のほか
、ポリイミドやポリフッ化炭素などの有機ポリマがある
。スパッタリング可能な誘電体の代表としては、チタン
酸カルシウム、チタン酸バリウム、酸化アルミニウム、
酸化ベリリウム、窒化アルミニウムの族から選択された
ものがある。チタン酸カルシウムやチタン酸バリウムな
どの物質は通常、多成分スパッタリング・ターゲットか
らスパッタされるか、または酸素中で別々のターゲット
からの反応物が同時にスパッタされる。酸化ベリリウム
や窒化アルミニウムなどの物質は通常、多成分スパッタ
リング・ターゲットからスパッタされるか、または、た
とえば大気を含む酸素中ではベリリウムのスパッタリン
グ・ターゲットから、窒素を含むガス中ではアルミニウ
ムのスパッタリング・ターゲットからの反応物がスパッ
タされる。
【００７７】誘電定数の大きい物質を、導電率の高い電
極にエピタキシャル成長させれば、Ｃｕ、Ａｇ、Ａｕ、
Ａｌの電極のように導電率の高い電極と、Ｙ、Ｔｉ、Ｂ
ｉ、Ｓｂ、Ｚｒ、Ｔａ、Ｈｆ、Ｎｂ、Ｍｏ、Ｗといった
酸化物などの誘電定数の大きい誘電体とのマッチングが
可能である。このような誘電薄膜のエピタキシャル成長
により、（１）導電率の高い、すなわち誘電定数の大き
い自然酸化物（Ｙ、Ｔｉ、Ｚｒ、Ｔａ、Ｈｆ、Ｎｂ、Ｍ
ｏ、Ｗなど）を容易に形成する金属よりも導電率の高い
電極とともに、（２）それに挟まれた誘電定数の大きい
薄膜すなわち、これまでＹ、Ｔｉ、Ｂｉ、Ｓｂ、Ｚｒ、
Ｔａ、Ｈｆ、Ｎｄ、Ｍｏ、及びＷの酸化物に見られる程
度の相対誘電定数を持つ誘電体を特徴とする、内部薄膜
コンデンサを含む電子パッケージを設計・作製できる。
極にエピタキシャル成長させれば、Ｃｕ、Ａｇ、Ａｕ、
Ａｌの電極のように導電率の高い電極と、Ｙ、Ｔｉ、Ｂ
ｉ、Ｓｂ、Ｚｒ、Ｔａ、Ｈｆ、Ｎｂ、Ｍｏ、Ｗといった
酸化物などの誘電定数の大きい誘電体とのマッチングが
可能である。このような誘電薄膜のエピタキシャル成長
により、（１）導電率の高い、すなわち誘電定数の大き
い自然酸化物（Ｙ、Ｔｉ、Ｚｒ、Ｔａ、Ｈｆ、Ｎｂ、Ｍ
ｏ、Ｗなど）を容易に形成する金属よりも導電率の高い
電極とともに、（２）それに挟まれた誘電定数の大きい
薄膜すなわち、これまでＹ、Ｔｉ、Ｂｉ、Ｓｂ、Ｚｒ、
Ｔａ、Ｈｆ、Ｎｄ、Ｍｏ、及びＷの酸化物に見られる程
度の相対誘電定数を持つ誘電体を特徴とする、内部薄膜
コンデンサを含む電子パッケージを設計・作製できる。
【００７８】この発明の電子回路パッケージ１０１、埋
め込み型薄膜コンデンサ１５１、付加コア２０１、２１
１、１チップ２３５を、図２の簡略化したファントム図
に示した。この電子回路パッケージには、少なくともパ
ワー・コアまたはプレーン１１１ａ、グラウンド・コア
／プレーン１１１ｂ、第１信号コア／プレーン１２１、
第２信号コア／プレーン１３１、及び一体埋め込み型薄
膜コンデンサ１４１が含まれる。薄膜コンデンサ１４１
は、上述のように作製される。一体埋め込み型薄膜コン
デンサ１４１は、たとえば第１（１２１）及び第２（１
３１）の信号コアを容量を介して接合または遮断する。 第１信号コア１２１は、構造的に、少なくとも１つの第
１電極１２５で終端する少なくとも１つの第１ワイヤ１
２３、第２信号コア１３１は、少なくとも１つの第２電
極１３５で終端する少なくとも１つの第２ワイヤ１３３
を含む。第１電極１２５の少なくとも一部は、第２電極
１３５の少なくとも一部を覆い、誘電物質の薄膜１５１
によって離隔される。
め込み型薄膜コンデンサ１５１、付加コア２０１、２１
１、１チップ２３５を、図２の簡略化したファントム図
に示した。この電子回路パッケージには、少なくともパ
ワー・コアまたはプレーン１１１ａ、グラウンド・コア
／プレーン１１１ｂ、第１信号コア／プレーン１２１、
第２信号コア／プレーン１３１、及び一体埋め込み型薄
膜コンデンサ１４１が含まれる。薄膜コンデンサ１４１
は、上述のように作製される。一体埋め込み型薄膜コン
デンサ１４１は、たとえば第１（１２１）及び第２（１
３１）の信号コアを容量を介して接合または遮断する。 第１信号コア１２１は、構造的に、少なくとも１つの第
１電極１２５で終端する少なくとも１つの第１ワイヤ１
２３、第２信号コア１３１は、少なくとも１つの第２電
極１３５で終端する少なくとも１つの第２ワイヤ１３３
を含む。第１電極１２５の少なくとも一部は、第２電極
１３５の少なくとも一部を覆い、誘電物質の薄膜１５１
によって離隔される。
【００７９】第１電極１２５、第２電極１３５、及び誘
電物質の薄膜１５１によって、この発明の一体埋め込み
型薄膜コンデンサ１４１が定義される。
電物質の薄膜１５１によって、この発明の一体埋め込み
型薄膜コンデンサ１４１が定義される。
【００８０】薄膜コンデンサ１４１と直列の信号コア１
２１または１３１の１つは、この発明の実施例に従って
地電位におかれる。また、薄膜コンデンサ１４１と直列
の信号コア１２１または１３１の１つを電源電位とする
ことも可能である。この発明の薄膜コンデンサ１４１は
、バイア２２１を介して回路パッケージの他のプレーン
と直列になっている。
２１または１３１の１つは、この発明の実施例に従って
地電位におかれる。また、薄膜コンデンサ１４１と直列
の信号コア１２１または１３１の１つを電源電位とする
ことも可能である。この発明の薄膜コンデンサ１４１は
、バイア２２１を介して回路パッケージの他のプレーン
と直列になっている。
【００８１】回路パッケージ１０１は、実施例としては
、先に述べたようにカードまたはボードとするのが望ま
しい。回路パッケージに含まれるのは次のとおりである
。
、先に述べたようにカードまたはボードとするのが望ま
しい。回路パッケージに含まれるのは次のとおりである
。
【００８２】（ａ）厚み約１２ないし約１００ミクロン
の銅ワイヤなど、少なくとも１つの第１薄膜銅ワイヤ１
２３を含み、厚みが同じく約１２ないし約１００ミクロ
ンの、少なくとも１つの第１銅電極１２５で終端する第
１信号コア１２１。
の銅ワイヤなど、少なくとも１つの第１薄膜銅ワイヤ１
２３を含み、厚みが同じく約１２ないし約１００ミクロ
ンの、少なくとも１つの第１銅電極１２５で終端する第
１信号コア１２１。
【００８３】（ｂ）厚み約１００Åないし約１００ミク
ロン、一般には約３ミクロンないし約１００ミクロンの
、少なくとも１つの第２薄膜銅ワイヤ１３３を含み、厚
みが同じく約１００ ないし約１００ミクロン、一般
には約３ミクロンないし約１００ミクロンの、少なくと
も１つの第２電極１３５で終端する第２信号コア１３１
。
ロン、一般には約３ミクロンないし約１００ミクロンの
、少なくとも１つの第２薄膜銅ワイヤ１３３を含み、厚
みが同じく約１００ ないし約１００ミクロン、一般
には約３ミクロンないし約１００ミクロンの、少なくと
も１つの第２電極１３５で終端する第２信号コア１３１
。
【００８４】第１銅電極１２５の少なくとも一部は、第
２銅電極１３５の少なくとも一部を覆い、このオーバレ
イは先に定義した表面面積Ｓである。
２銅電極１３５の少なくとも一部を覆い、このオーバレ
イは先に定義した表面面積Ｓである。
【００８５】ここで注意しておきたいが、第１電極１２
５または第２電極１３５の１つは、入力電位すなわちパ
ワー・プレーンまたは地電位すなわちグラウンド・プレ
ーンに配置できる。
５または第２電極１３５の１つは、入力電位すなわちパ
ワー・プレーンまたは地電位すなわちグラウンド・プレ
ーンに配置できる。
【００８６】（ｃ）第１銅電極１２５と第２銅電極１３
５との間の誘電物質の反応性スパッタリングによるエピ
タキシャル成長薄膜１５１。誘電薄膜１５１の厚みｄは
、物質の誘電定数、面積Ｓ、及びコンデンサ１４１の所
要キャパシタンスＣによって求められる。得られる誘電
体１５１の厚みは、先に定義したｄである。誘電薄膜１
５１の厚みｄは、一般には約１００Åないし１０ミクロ
ンである。
５との間の誘電物質の反応性スパッタリングによるエピ
タキシャル成長薄膜１５１。誘電薄膜１５１の厚みｄは
、物質の誘電定数、面積Ｓ、及びコンデンサ１４１の所
要キャパシタンスＣによって求められる。得られる誘電
体１５１の厚みは、先に定義したｄである。誘電薄膜１
５１の厚みｄは、一般には約１００Åないし１０ミクロ
ンである。
【００８７】第１電極１２５、第２電極１３５、及び誘
電物質の薄膜１５１によって、多層回路パッケージ１０
１内の一体埋め込み型薄膜コンデンサ１４１が定義され
る。
電物質の薄膜１５１によって、多層回路パッケージ１０
１内の一体埋め込み型薄膜コンデンサ１４１が定義され
る。
【００８８】この発明は、次の例を通してさらに理解し
やすくなろう。
やすくなろう。
【００８９】例電子パッケージのプロトタイプを作製し
た（図３）。信号／パワー・コア３０２ａは、１オンス
（３６ミクロン）の銅箔（プレーン）３１１ａと０．５
オンス（１８ミクロン）の銅箔（プレーン）３２５ｂを
テフロンの誘電層３０５ｂに積層して形成した。プレー
ン３１１ａとプレーン３２５ｂは、従来のプリント回路
基板フォトリソグラフィ手段によって回路化し、パワー
・プレーン３１１ａ及び信号／コンデンサ電極プレーン
３２５ｂを形成した。
た（図３）。信号／パワー・コア３０２ａは、１オンス
（３６ミクロン）の銅箔（プレーン）３１１ａと０．５
オンス（１８ミクロン）の銅箔（プレーン）３２５ｂを
テフロンの誘電層３０５ｂに積層して形成した。プレー
ン３１１ａとプレーン３２５ｂは、従来のプリント回路
基板フォトリソグラフィ手段によって回路化し、パワー
・プレーン３１１ａ及び信号／コンデンサ電極プレーン
３２５ｂを形成した。
【００９０】回路化に続き、第１信号／コンデンサ電極
（プレーン）３２５ｂの上にチタン酸バリウムＢａＴｉ
Ｏ３ の薄膜３５１ｂをスパッタした。この薄膜は厚さ
が約１０００Åであった。この後、誘電薄膜３５１ｂに
対する銅層（プレーン）３３５ｂのスパッタ・シーディ
ングに続いて、酸／銅メッキによって銅を総厚み０．５
オンス（１８ミクロン）まで追加被覆することによって
第２コンデンサ電極を形成した。第２コンデンサ電極プ
レーン３３５ｂは、パターン化して、スルーバイア３２
１ｂにつながるランドに伸びる第２電極を形成した。第
２信号プレーン（電極）３２５ｂ、誘電薄膜３５１ｂ、
及び第２コンデンサ電極プレーン３３５ｂによって第１
コンデンサが定義される。
（プレーン）３２５ｂの上にチタン酸バリウムＢａＴｉ
Ｏ３ の薄膜３５１ｂをスパッタした。この薄膜は厚さ
が約１０００Åであった。この後、誘電薄膜３５１ｂに
対する銅層（プレーン）３３５ｂのスパッタ・シーディ
ングに続いて、酸／銅メッキによって銅を総厚み０．５
オンス（１８ミクロン）まで追加被覆することによって
第２コンデンサ電極を形成した。第２コンデンサ電極プ
レーン３３５ｂは、パターン化して、スルーバイア３２
１ｂにつながるランドに伸びる第２電極を形成した。第
２信号プレーン（電極）３２５ｂ、誘電薄膜３５１ｂ、
及び第２コンデンサ電極プレーン３３５ｂによって第１
コンデンサが定義される。
【００９１】第２内部薄膜コンデンサは、電子回路パッ
ケージ３０１内に、第１コンデンサ層の形成に用いたも
のと同じ手段によって形成した。信号／パワー・コア３
０２ｂは、１オンス（約２８．４ｇ）の銅箔（プレーン
）３１１ｂと０．５オンス（約１４．２ｇ）の銅箔層（
プレーン）３３５ａをテフロンの誘電体３０５ｄに積層
して形成した。信号／パワー・コア３０２ｂは、回路化
して、第２パワー・プレーン３１１ｂと第１コンデンサ
電極を含む第２信号プレーン３３５ａを形成した。
ケージ３０１内に、第１コンデンサ層の形成に用いたも
のと同じ手段によって形成した。信号／パワー・コア３
０２ｂは、１オンス（約２８．４ｇ）の銅箔（プレーン
）３１１ｂと０．５オンス（約１４．２ｇ）の銅箔層（
プレーン）３３５ａをテフロンの誘電体３０５ｄに積層
して形成した。信号／パワー・コア３０２ｂは、回路化
して、第２パワー・プレーン３１１ｂと第１コンデンサ
電極を含む第２信号プレーン３３５ａを形成した。
【００９２】回路化の後、第２信号プレーン３３５ａの
上にチタン酸バリウムＢａＴｉＯ３ の薄膜３５１ａを
スパッタした。この薄膜３５１ａも約１０００Åの厚み
であった。この後、銅薄膜のスパッタ・シーディングと
総厚み１８ミクロンまでの電解銅メッキによって、第２
コンデンサ層の第２コンデンサ電極（プレーン）３２５
ａを形成した。プレーン３２５ａは、パターン化して第
２コンデンサ・プレーンの第２コンデンサ電極を形成し
た。第２信号プレーン／電極３３５ａ、誘電薄膜３５１
ａ、及び第２コンデンサ電極（プレーン）３２５ａによ
って、第２内部薄膜コンデンサが定義される。この第２
内部薄膜コンデンサは、図３のプレーンには示していな
いスルーバイアで終端する。
上にチタン酸バリウムＢａＴｉＯ３ の薄膜３５１ａを
スパッタした。この薄膜３５１ａも約１０００Åの厚み
であった。この後、銅薄膜のスパッタ・シーディングと
総厚み１８ミクロンまでの電解銅メッキによって、第２
コンデンサ層の第２コンデンサ電極（プレーン）３２５
ａを形成した。プレーン３２５ａは、パターン化して第
２コンデンサ・プレーンの第２コンデンサ電極を形成し
た。第２信号プレーン／電極３３５ａ、誘電薄膜３５１
ａ、及び第２コンデンサ電極（プレーン）３２５ａによ
って、第２内部薄膜コンデンサが定義される。この第２
内部薄膜コンデンサは、図３のプレーンには示していな
いスルーバイアで終端する。
【００９３】２つの内部コンデンサ層を持つ多層積層は
、構造全体を積層することによって完成させた。このシ
ーケンスをボトムアップ式に示すと、０．５オンス（１
８ミクロン）の銅箔（プレーン）３０３ｂ、テフロン誘
電層３０５ａ、第１パワー／信号／コンデンサコア３０
２ａ、第２テフロン誘電層３０５ｂ、及びトップの０．
５オンス（１８ミクロン）銅箔（プレーン）３０３ａで
ある。次にこの多層積層にスルーバイア３２１ａ、３２
１ｂを設けた。次に、積層の表面及びスルーバイア３２
１ａ、３２１ｂ内に電解メッキ銅を被着して、内部コン
デンサと積層表面を接続した。そして多層積層の外面を
パターン化して、第３信号／素子装着プレーン３０３ａ
及び第４信号／素子装着プレーン３０３ｂを形成した。
、構造全体を積層することによって完成させた。このシ
ーケンスをボトムアップ式に示すと、０．５オンス（１
８ミクロン）の銅箔（プレーン）３０３ｂ、テフロン誘
電層３０５ａ、第１パワー／信号／コンデンサコア３０
２ａ、第２テフロン誘電層３０５ｂ、及びトップの０．
５オンス（１８ミクロン）銅箔（プレーン）３０３ａで
ある。次にこの多層積層にスルーバイア３２１ａ、３２
１ｂを設けた。次に、積層の表面及びスルーバイア３２
１ａ、３２１ｂ内に電解メッキ銅を被着して、内部コン
デンサと積層表面を接続した。そして多層積層の外面を
パターン化して、第３信号／素子装着プレーン３０３ａ
及び第４信号／素子装着プレーン３０３ｂを形成した。
【００９４】この発明については、特定の実施例及び変
形例について説明しているが、これは、本発明の適用範
囲を制限するものではなく、特許請求の範囲にによって
のみ制限されるものである。
形例について説明しているが、これは、本発明の適用範
囲を制限するものではなく、特許請求の範囲にによって
のみ制限されるものである。
【００９５】
【発明の効果】本発明により、薄膜内部コンデンサを持
つ電子パッケージ及びその作製方法が得られる。
つ電子パッケージ及びその作製方法が得られる。
【図１】この発明の方法を簡略に示すフローチャートで
ある。
ある。
【図２】この発明の回路パッケージのファントム斜視図
である。
である。
【図３】「例」の説明どおりに作製され、この発明の埋
め込み型薄膜コンデンサを２個含む回路パッケージ断面
図である。
め込み型薄膜コンデンサを２個含む回路パッケージ断面
図である。
Claims (30)
- 【請求項１】第１信号コア、第２信号コア、及び該第１
及び第２の信号コアを容量を介して接合する一体埋め込
み型薄膜コンデンサ手段を含む、多層回路パッケージ。 - 【請求項２】請求項１に記載の多層回路パッケージであ
って、第１信号コアが、少なくとも１つの第１電極で終
端する少なくとも１つの第１ワイヤを含み、第２信号コ
アが、少なくとも１つの第２電極で終端する少なくとも
１つの第２ワイヤを含み、該第１電極の少なくとも一部
が、該第２電極の少なくとも一部を覆い、間に挟まれた
誘電物質の薄膜によって該第２電極から離隔されており
、該第１電極、該第２電極、及び該誘電物質膜によって
一体埋め込み型コンデンサが定義される、多層回路パッ
ケージ。 - 【請求項３】請求項２に記載の多層回路パッケージであ
って、第１信号コアが地電位にある、多層回路パッケー
ジ。 - 【請求項４】請求項２に記載の多層回路パッケージであ
って、第１及び第２の信号コアが金属導体を含む、多層
回路パッケージ。 - 【請求項５】請求項４に記載の多層回路パッケージであ
って、金属導体がＣｕ、Ａｌ、Ａｇより成る族から選択
された、多層回路パッケージ。 - 【請求項６】請求項５に記載の多層回路パッケージであ
って、金属導体がＣｕである、多層回路パッケージ。 - 【請求項７】請求項４に記載の多層回路パッケージであ
って、金属導体が約１００Åないし約１００ミクロンの
厚みである、多層回路パッケージ。 - 【請求項８】請求項２に記載の多層回路パッケージであ
って、誘電物質の薄膜がセラミック誘電体を含む、多層
回路パッケージ。 - 【請求項９】請求項８に記載の多層回路パッケージであ
って、セラミック誘電体の薄膜が、チタン酸カルシウム
、チタン酸バリウム、酸化アルミニウム、酸化ベリリウ
ム、及び窒化アルミニウムより成る族から接続されたセ
ラミック誘電体を含む、多層回路パッケージ。 - 【請求項１０】請求項２に記載の多層回路パッケージで
あって、誘電物質の薄膜がエピタキシャル薄膜である、
多層回路パッケージ。 - 【請求項１１】請求項１０に記載の多層回路パッケージ
であって、誘電物質の薄膜が真空蒸着薄膜である、多層
回路パッケージ。 - 【請求項１２】請求項１１に記載の多層回路パッケージ
であって、誘電物質の真空蒸着薄膜がスパッタ薄膜であ
る、多層回路パッケージ。 - 【請求項１３】請求項１２に記載の多層回路パッケージ
であって、誘電物質のスパッタ薄膜が反応性スパッタ薄
膜である、多層回路パッケージ。 - 【請求項１４】請求項２に記載の多層回路パッケージで
あって、誘電物質の薄膜が約１００Åないし約１０ミク
ロンの厚みである、多層回路パッケージ。 - 【請求項１５】（ａ）少なくとも１つの第１銅電極で終
端する少なくとも１つの第１薄膜銅ワイヤを含む第１信
号コアと、 （ｂ）少なくとも１つの第２銅電極で終端する少なくと
も１つの第２薄膜銅ワイヤを含み、上記第１銅電極の少
なくとも一部が該第２銅電極を覆う第２信号コアと、（
ｃ）上記第１銅電極と上記第２銅電極との間の誘電物質
のエピタキシャル薄膜とを含み、上記第１電極、上記第
２電極、及び上記誘電物質の薄膜によって、多層回路パ
ッケージ内の一体埋め込み型薄膜コンデンサが定義され
る、多層回路パッケージ。 - 【請求項１６】（ａ）少なくとも１つの第１銅電極で終
端する少なくとも１つの第１薄膜銅ワイヤを含む第１信
号コアと、 （ｂ）少なくとも１つの第２銅電極で終端する少なくと
も１つの第２薄膜銅ワイヤを含み、上記第１銅電極の少
なくとも一部が該第２銅電極を覆う第２信号コアと、（
ｃ）上記第１銅電極と上記第２銅電極との間のセラミッ
ク誘電物質のスパッタ薄膜とを含み、上記第１電極、上
記第２電極、及び上記誘電物質の薄膜によって、多層回
路パッケージ内の一体埋め込み型薄膜コンデンサが定義
される、多層回路パッケージ。 - 【請求項１７】第１信号コア、第２信号コア、及び該第
１及び第２の信号コアを容量を介して接合する一体埋め
込み型薄膜コンデンサ手段を含む多層回路パッケージの
作製方法であって、 （ａ）上記第１信号コアを誘電基板上で回路化するステ
ップと、 （ｂ）回路化された上記第１信号コアの上に誘電体薄膜
を形成するステップと、 （ｃ）上記誘電体薄膜の上で上記第２信号コアを回路化
するステップとを含む、多層回路パッケージ作製方法。 - 【請求項１８】請求項１７に記載の方法であって、第１
及び第２の信号コアを金属導体で形成するステップを含
む、多層回路パッケージ作製方法。 - 【請求項１９】請求項１８に記載の方法であって、第１
及び第２の信号コアを、Ｃｕ、Ａｌ、及びＡｇより成る
族から選択された金属導体で形成するステップを含む、
多層回路パッケージ作製方法。 - 【請求項２０】請求項１９に記載の方法であって、第１
及び第２の信号コアをＣｕで形成するステップを含む、
多層回路パッケージ作製方法。 - 【請求項２１】請求項１７に記載の方法であって、誘電
基板上に導体を被着した後、該誘電基板の領域を除去し
て該第１信号コアを回路化するステップを含む、多層回
路パッケージ作製方法。 - 【請求項２２】請求項１７に記載の方法であって、マス
ク手段を通して誘電基板上に導体を被嫡子、第１信号コ
アを形成・回路化するステップを含む、多層回路パッケ
ージ作製方法。 - 【請求項２３】請求項１７に記載の方法であって、第１
導体を厚さ約１００Åないし約１００ミクロンまで被着
するステップを含む、多層回路パッケージ作製方法。 - 【請求項２４】請求項１７に記載の方法であって、誘電
薄膜をエピタキシャル成長させるステップを含む、多層
回路パッケージ作製方法。 - 【請求項２５】請求項２４に記載の方法であって、誘電
薄膜を真空蒸着するステップを含む、多層回路パッケー
ジ作製方法。 - 【請求項２６】請求項２５に記載の方法であって、誘電
薄膜をスパッタリングによって形成するステップを含む
、多層回路パッケージ作製方法。 - 【請求項２７】請求項２６に記載の方法であって、誘電
薄膜を反応性スパッタリングによって形成するステップ
を含む、多層回路パッケージ作製方法。 - 【請求項２８】請求項１７に記載の方法であって、誘電
薄膜を厚さ約１００Åないし約１００ミクロンまで被着
するステップを含む、多層回路パッケージ作製方法。 - 【請求項２９】請求項１７に記載の方法であって、誘電
薄膜をスパッタリングによって形成するステップを含む
、多層回路パッケージ作製方法。 - 【請求項３０】請求項２９に記載の方法であって、セラ
ミック誘電薄膜をスパッタリングによって形成するステ
ップを含み、スパッタリングによって形成された該セラ
ミック誘電薄膜が、チタン酸カルシウム、チタン酸バリ
ウム、酸化アルミニウム、酸化ベリリウム、及び窒化ア
ルミニウムより成る族から選択されたセラミックである
、多層回路パッケージ作製方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/506,640 US5027253A (en) | 1990-04-09 | 1990-04-09 | Printed circuit boards and cards having buried thin film capacitors and processing techniques for fabricating said boards and cards |
| US506640 | 1990-04-09 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04225594A true JPH04225594A (ja) | 1992-08-14 |
| JPH0716099B2 JPH0716099B2 (ja) | 1995-02-22 |
Family
ID=24015411
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3055536A Expired - Lifetime JPH0716099B2 (ja) | 1990-04-09 | 1991-02-28 | 多層回路パッケージ及びその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5027253A (ja) |
| EP (1) | EP0451500B1 (ja) |
| JP (1) | JPH0716099B2 (ja) |
| DE (1) | DE69128208T2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06140737A (ja) * | 1992-10-29 | 1994-05-20 | Kyocera Corp | 回路基板 |
| JPH11260148A (ja) * | 1998-03-13 | 1999-09-24 | Hitachi Ltd | 薄膜誘電体とそれを用いた多層配線板とその製造方法 |
| JP2002535224A (ja) * | 1999-01-12 | 2002-10-22 | マイクロコーティング テクノロジーズ，インコーポレイティド | エピタキシャル薄膜 |
| US6939738B2 (en) | 2000-12-27 | 2005-09-06 | Matsushita Electric Industrial Co., Ltd. | Component built-in module and method for producing the same |
Families Citing this family (101)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5182425A (en) * | 1990-11-06 | 1993-01-26 | The Pillsbury Company | Thick metal microwave susceptor |
| US5177670A (en) * | 1991-02-08 | 1993-01-05 | Hitachi, Ltd. | Capacitor-carrying semiconductor module |
| US5205327A (en) * | 1991-05-15 | 1993-04-27 | Sulzer Brothers Limited | Electrostatic weft detector |
| US5162970A (en) * | 1992-01-27 | 1992-11-10 | American Technical Ceramics Corporation | Miniature monolithic ceramic coupler for electronic circuits |
| US5227951A (en) * | 1992-08-04 | 1993-07-13 | Murata Erie North America, Inc. | Composite multilayer capacitive device and method for fabricating the same |
| US5430605A (en) * | 1992-08-04 | 1995-07-04 | Murata Erie North America, Inc. | Composite multilayer capacitive device and method for fabricating the same |
| US5854534A (en) * | 1992-08-05 | 1998-12-29 | Fujitsu Limited | Controlled impedence interposer substrate |
| CN1051199C (zh) * | 1992-08-08 | 2000-04-05 | 哈德克桑塔克莱拉公司 | 具有内部电容器的印刷电路板 |
| GB9217436D0 (en) * | 1992-08-17 | 1992-09-30 | De Beers Ind Diamond | Diamond temperature sensor |
| US5404044A (en) * | 1992-09-29 | 1995-04-04 | International Business Machines Corporation | Parallel process interposer (PPI) |
| US5372859A (en) * | 1992-10-20 | 1994-12-13 | The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration | Enhanced fatigue and retention in ferroelectric thin film memory capacitors by post-top electrode anneal treatment |
| JP2948039B2 (ja) * | 1992-12-28 | 1999-09-13 | 株式会社日立製作所 | 回路基板 |
| US6728113B1 (en) * | 1993-06-24 | 2004-04-27 | Polychip, Inc. | Method and apparatus for non-conductively interconnecting integrated circuits |
| EP0713358A3 (en) * | 1994-11-21 | 1997-11-05 | International Business Machines Corporation | Circuit board |
| US5745333A (en) * | 1994-11-21 | 1998-04-28 | International Business Machines Corporation | Laminar stackable circuit board structure with capacitor |
| DE19609221C1 (de) * | 1996-03-09 | 1997-08-07 | Bosch Gmbh Robert | Verfahren zur Herstellung von keramischen Mehrschichtsubstraten |
| US5745334A (en) * | 1996-03-25 | 1998-04-28 | International Business Machines Corporation | Capacitor formed within printed circuit board |
| US6343001B1 (en) | 1996-06-12 | 2002-01-29 | International Business Machines Corporation | Multilayer capacitance structure and circuit board containing the same |
| US6739027B1 (en) | 1996-06-12 | 2004-05-25 | International Business Machines Corporation | Method for producing printed circuit board with embedded decoupling capacitance |
| US5796587A (en) * | 1996-06-12 | 1998-08-18 | International Business Machines Corporation | Printed circut board with embedded decoupling capacitance and method for producing same |
| US5912044A (en) * | 1997-01-10 | 1999-06-15 | International Business Machines Corporation | Method for forming thin film capacitors |
| US9054094B2 (en) | 1997-04-08 | 2015-06-09 | X2Y Attenuators, Llc | Energy conditioning circuit arrangement for integrated circuit |
| US7321485B2 (en) | 1997-04-08 | 2008-01-22 | X2Y Attenuators, Llc | Arrangement for energy conditioning |
| US7336468B2 (en) | 1997-04-08 | 2008-02-26 | X2Y Attenuators, Llc | Arrangement for energy conditioning |
| US6100787A (en) * | 1997-05-28 | 2000-08-08 | Motorola, Inc. | Multilayer ceramic package with low-variance embedded resistors |
| US6181567B1 (en) * | 1997-06-04 | 2001-01-30 | Ncr Corporation | Method and apparatus for securing an electronic package to a circuit board |
| SE511824C2 (sv) * | 1997-08-22 | 1999-12-06 | Ericsson Telefon Ab L M | Avkopplingskondensator samt chipsmodul |
| US6005197A (en) * | 1997-08-25 | 1999-12-21 | Lucent Technologies Inc. | Embedded thin film passive components |
| US6137671A (en) * | 1998-01-29 | 2000-10-24 | Energenius, Inc. | Embedded energy storage device |
| US6068782A (en) * | 1998-02-11 | 2000-05-30 | Ormet Corporation | Individual embedded capacitors for laminated printed circuit boards |
| US6137192A (en) * | 1998-05-15 | 2000-10-24 | Energenius, Inc. | Embedded backup energy storage unit |
| JP3206561B2 (ja) * | 1998-10-01 | 2001-09-10 | 日本電気株式会社 | 多層配線基板 |
| ATE521087T1 (de) * | 1998-10-02 | 2011-09-15 | Raytheon Co | Mehrchipmodule mit eingebetteten kondensatoren |
| US6207522B1 (en) * | 1998-11-23 | 2001-03-27 | Microcoating Technologies | Formation of thin film capacitors |
| US6433993B1 (en) * | 1998-11-23 | 2002-08-13 | Microcoating Technologies, Inc. | Formation of thin film capacitors |
| US7033637B1 (en) * | 1999-01-12 | 2006-04-25 | Microcoating Technologies, Inc. | Epitaxial thin films |
| US6274224B1 (en) | 1999-02-01 | 2001-08-14 | 3M Innovative Properties Company | Passive electrical article, circuit articles thereof, and circuit articles comprising a passive electrical article |
| EP1098368B1 (en) * | 1999-04-16 | 2011-12-21 | Panasonic Corporation | Module component and method of manufacturing the same |
| EP1139705B1 (en) | 1999-09-02 | 2006-11-22 | Ibiden Co., Ltd. | Printed wiring board and method of producing the same |
| KR20070101408A (ko) * | 1999-09-02 | 2007-10-16 | 이비덴 가부시키가이샤 | 프린트배선판 및 프린트배선판의 제조방법 |
| US6470545B1 (en) * | 1999-09-15 | 2002-10-29 | National Semiconductor Corporation | Method of making an embedded green multi-layer ceramic chip capacitor in a low-temperature co-fired ceramic (LTCC) substrate |
| US6252761B1 (en) * | 1999-09-15 | 2001-06-26 | National Semiconductor Corporation | Embedded multi-layer ceramic capacitor in a low-temperature con-fired ceramic (LTCC) substrate |
| US6212078B1 (en) * | 1999-10-27 | 2001-04-03 | Microcoating Technologies | Nanolaminated thin film circuitry materials |
| EP1100295B1 (en) | 1999-11-12 | 2012-03-28 | Panasonic Corporation | Capacitor-mounted metal foil and a method for producing the same, and a circuit board and a method for producing the same |
| US6370013B1 (en) * | 1999-11-30 | 2002-04-09 | Kyocera Corporation | Electric element incorporating wiring board |
| JP3585796B2 (ja) * | 1999-12-17 | 2004-11-04 | 新光電気工業株式会社 | 多層配線基板の製造方法、及び半導体装置 |
| US6650802B1 (en) * | 1999-12-22 | 2003-11-18 | Intel Corporation | Method and apparatus for switching an optical beam |
| US7064412B2 (en) | 2000-01-25 | 2006-06-20 | 3M Innovative Properties Company | Electronic package with integrated capacitor |
| US6346743B1 (en) * | 2000-06-30 | 2002-02-12 | Intel Corp. | Embedded capacitor assembly in a package |
| US6970362B1 (en) | 2000-07-31 | 2005-11-29 | Intel Corporation | Electronic assemblies and systems comprising interposer with embedded capacitors |
| US6459605B1 (en) * | 2000-08-11 | 2002-10-01 | American Superconductor Corp. | Low inductance transistor module with distributed bus |
| US6775150B1 (en) * | 2000-08-30 | 2004-08-10 | Intel Corporation | Electronic assembly comprising ceramic/organic hybrid substrate with embedded capacitors and methods of manufacture |
| US6370012B1 (en) | 2000-08-30 | 2002-04-09 | International Business Machines Corporation | Capacitor laminate for use in printed circuit board and as an interconnector |
| US6577490B2 (en) * | 2000-12-12 | 2003-06-10 | Ngk Spark Plug Co., Ltd. | Wiring board |
| JP2002252297A (ja) | 2001-02-23 | 2002-09-06 | Hitachi Ltd | 多層回路基板を用いた電子回路装置 |
| US6577492B2 (en) | 2001-07-10 | 2003-06-10 | 3M Innovative Properties Company | Capacitor having epoxy dielectric layer cured with aminophenylfluorenes |
| DE10153094A1 (de) * | 2001-10-30 | 2003-05-15 | Bodenseewerk Geraetetech | Optischer Sensor mit einem Sensorstrahlengang und einem parallel zu der optischen Achse des Sensorstrahlenganges emittierenden Laserstrahler |
| GB2385984B (en) | 2001-11-07 | 2006-06-28 | Micron Technology Inc | Semiconductor package assembly and method for electrically isolating modules |
| JP3817463B2 (ja) * | 2001-11-12 | 2006-09-06 | 新光電気工業株式会社 | 多層配線基板の製造方法 |
| US6844505B1 (en) * | 2002-11-04 | 2005-01-18 | Ncr Corporation | Reducing noise effects in circuit boards |
| US20040113127A1 (en) * | 2002-12-17 | 2004-06-17 | Min Gary Yonggang | Resistor compositions having a substantially neutral temperature coefficient of resistance and methods and compositions relating thereto |
| US20040231885A1 (en) * | 2003-03-07 | 2004-11-25 | Borland William J. | Printed wiring boards having capacitors and methods of making thereof |
| US6954558B2 (en) * | 2003-06-24 | 2005-10-11 | Intel Corporation | Method and apparatus for phase shifting an optical beam in an optical device |
| US7626828B1 (en) | 2003-07-30 | 2009-12-01 | Teradata Us, Inc. | Providing a resistive element between reference plane layers in a circuit board |
| US7220287B1 (en) * | 2003-09-03 | 2007-05-22 | Nortel Networks Limited | Method for tuning an embedded capacitor in a multilayer circuit board |
| US7100270B2 (en) * | 2003-09-25 | 2006-09-05 | Tong Hsing Electric Industries Ltd. | Method of fabricating a thin film integrated circuit with thick film resistors |
| US7056800B2 (en) * | 2003-12-15 | 2006-06-06 | Motorola, Inc. | Printed circuit embedded capacitors |
| TWI314745B (en) * | 2004-02-02 | 2009-09-11 | Ind Tech Res Inst | Method and apparatus of non-symmetrical electrode of build-in capacitor |
| US7057881B2 (en) | 2004-03-18 | 2006-06-06 | Nanosys, Inc | Nanofiber surface based capacitors |
| US7035487B2 (en) * | 2004-06-21 | 2006-04-25 | Intel Corporation | Phase shifting optical device with dopant barrier |
| US7425760B1 (en) | 2004-10-13 | 2008-09-16 | Sun Microsystems, Inc. | Multi-chip module structure with power delivery using flexible cables |
| KR100678083B1 (ko) * | 2004-11-11 | 2007-02-02 | 삼성전자주식회사 | 임베디드 캐패시터와 임베디드 캐패시터의 제작 방법 |
| US20060158828A1 (en) * | 2004-12-21 | 2006-07-20 | Amey Daniel I Jr | Power core devices and methods of making thereof |
| US20070177331A1 (en) * | 2005-01-10 | 2007-08-02 | Endicott Interconnect Technologies, Inc. | Non-flaking capacitor material, capacitive substrate having an internal capacitor therein including said non-flaking capacitor material, and method of making a capacitor member for use in a capacitive substrate |
| US8607445B1 (en) | 2005-01-10 | 2013-12-17 | Endicott Interconnect Technologies, Inc. | Substrate having internal capacitor and method of making same |
| JP2008537843A (ja) | 2005-03-01 | 2008-09-25 | エックストゥーワイ アテニュエイターズ，エルエルシー | 内部で重なり合った調整器 |
| US7138068B2 (en) * | 2005-03-21 | 2006-11-21 | Motorola, Inc. | Printed circuit patterned embedded capacitance layer |
| US20060286696A1 (en) * | 2005-06-21 | 2006-12-21 | Peiffer Joel S | Passive electrical article |
| US7280712B2 (en) * | 2005-08-04 | 2007-10-09 | Intel Corporation | Method and apparatus for phase shifiting an optical beam in an optical device |
| DE102006043032A1 (de) * | 2005-09-19 | 2007-04-12 | Industrial Technology Research Institute, Chutung | Eingebettete Kondensatorvorrichtung mit einer gemeinsamen Verbindungsfläche |
| WO2007034629A1 (ja) * | 2005-09-20 | 2007-03-29 | Murata Manufacturing Co., Ltd. | 部品内蔵モジュールの製造方法および部品内蔵モジュール |
| US7504706B2 (en) * | 2005-10-21 | 2009-03-17 | E. I. Du Pont De Nemours | Packaging having an array of embedded capacitors for power delivery and decoupling in the mid-frequency range and methods of forming thereof |
| US7701052B2 (en) * | 2005-10-21 | 2010-04-20 | E. I. Du Pont De Nemours And Company | Power core devices |
| CN101371353B (zh) * | 2006-01-25 | 2011-06-22 | 日本电气株式会社 | 电子装置封装体、模块以及电子装置 |
| US20070280309A1 (en) * | 2006-05-23 | 2007-12-06 | Ansheng Liu | Optical waveguide with single sided coplanar contact optical phase modulator |
| US7336501B2 (en) * | 2006-06-26 | 2008-02-26 | Ibiden Co., Ltd. | Wiring board with built-in capacitor |
| US7791896B1 (en) | 2007-06-20 | 2010-09-07 | Teradata Us, Inc. | Providing an embedded capacitor in a circuit board |
| EP2259666A4 (en) * | 2008-03-27 | 2011-09-07 | Ibiden Co Ltd | PRINTED CIRCUIT BOARD COMPRISING INTEGRATED ELECTRONIC COMPONENTS, AND METHOD FOR MANUFACTURING THE SAME |
| WO2009130737A1 (ja) * | 2008-04-21 | 2009-10-29 | 富士通株式会社 | 検査用基板、検査用基板の製造方法、及びその検査用基板を用いた検査方法 |
| US8830690B2 (en) * | 2008-09-25 | 2014-09-09 | International Business Machines Corporation | Minimizing plating stub reflections in a chip package using capacitance |
| JP5249080B2 (ja) * | 2009-02-19 | 2013-07-31 | セイコーインスツル株式会社 | 半導体装置 |
| US10176162B2 (en) * | 2009-02-27 | 2019-01-08 | Blackberry Limited | System and method for improved address entry |
| FR2963478B1 (fr) * | 2010-07-27 | 2013-06-28 | St Microelectronics Grenoble 2 | Dispositif semi-conducteur comprenant un composant passif de condensateurs et procede pour sa fabrication. |
| US9634823B1 (en) | 2015-10-13 | 2017-04-25 | Kumu Networks, Inc. | Systems for integrated self-interference cancellation |
| KR102075284B1 (ko) | 2015-12-16 | 2020-02-07 | 쿠무 네트웍스, 아이엔씨. | 시간 지연 필터 |
| US9979374B2 (en) | 2016-04-25 | 2018-05-22 | Kumu Networks, Inc. | Integrated delay modules |
| US10454444B2 (en) | 2016-04-25 | 2019-10-22 | Kumu Networks, Inc. | Integrated delay modules |
| US10103774B1 (en) | 2017-03-27 | 2018-10-16 | Kumu Networks, Inc. | Systems and methods for intelligently-tuned digital self-interference cancellation |
| DE102018201158A1 (de) | 2018-01-25 | 2019-07-25 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Verfahren zum bestücken einer leiterplatte |
| US10425115B2 (en) | 2018-02-27 | 2019-09-24 | Kumu Networks, Inc. | Systems and methods for configurable hybrid self-interference cancellation |
| US10868661B2 (en) | 2019-03-14 | 2020-12-15 | Kumu Networks, Inc. | Systems and methods for efficiently-transformed digital self-interference cancellation |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5222162U (ja) * | 1975-08-04 | 1977-02-16 | ||
| JPS5368870A (en) * | 1976-12-01 | 1978-06-19 | Oki Electric Ind Co Ltd | Multilayer board |
| JPS57124812A (en) * | 1980-12-18 | 1982-08-03 | Honeywell Inc | Multilayer solid state device |
| JPS6286793A (ja) * | 1985-10-11 | 1987-04-21 | 日本電気株式会社 | 電子部品の実装方法 |
| JPS62118560A (ja) * | 1985-10-24 | 1987-05-29 | ゼネラル・エレクトリツク・カンパニイ | アナログ集積回路装置に適した耐火金属コンデンサ構造 |
| JPS62171197A (ja) * | 1986-01-23 | 1987-07-28 | ニチコン株式会社 | 高密度混成集積回路の製造方法 |
Family Cites Families (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3326718A (en) * | 1963-12-30 | 1967-06-20 | Hughes Aircraft Co | Method for making an electrical capacitor |
| US3423821A (en) * | 1965-03-18 | 1969-01-28 | Hitachi Ltd | Method of producing thin film integrated circuits |
| US3665346A (en) * | 1966-09-16 | 1972-05-23 | Bell Telephone Labor Inc | Thin film distributed rc structure |
| US3624895A (en) * | 1968-01-11 | 1971-12-07 | Gen Motors Corp | Metal-insulator-semiconductor voltage variable capacitor with controlled resistivity dielectric |
| GB1424980A (en) * | 1973-06-20 | 1976-02-11 | Siemens Ag | Thin-film electrical circuits |
| US4342143A (en) * | 1974-02-04 | 1982-08-03 | Jennings Thomas A | Method of making multiple electrical components in integrated microminiature form |
| JPS55130198A (en) * | 1979-03-30 | 1980-10-08 | Hitachi Ltd | Hybrid integrated circuit board for tuner |
| US4237522A (en) * | 1979-06-29 | 1980-12-02 | International Business Machines Corporation | Chip package with high capacitance, stacked vlsi/power sheets extending through slots in substrate |
| FR2484704A1 (fr) * | 1980-06-11 | 1981-12-18 | Clei Alain | Procede de fabrication de circuits hybrides a condensateurs et resistances integres et circuits obtenus par ce procede |
| US4349862A (en) * | 1980-08-11 | 1982-09-14 | International Business Machines Corporation | Capacitive chip carrier and multilayer ceramic capacitors |
| FR2514562B1 (fr) * | 1981-10-09 | 1985-06-07 | Thomson Csf | Circuit hybride multicouche a condensateurs et liaisons internes |
| US4453176A (en) * | 1981-12-31 | 1984-06-05 | International Business Machines Corporation | LSI Chip carrier with buried repairable capacitor with low inductance leads |
| JPS595654A (ja) * | 1982-06-30 | 1984-01-12 | Mitsubishi Electric Corp | 半導体装置 |
| US4682414A (en) * | 1982-08-30 | 1987-07-28 | Olin Corporation | Multi-layer circuitry |
| JPS5954254A (ja) * | 1982-09-21 | 1984-03-29 | Nec Corp | 半導体集積回路装置 |
| JPS5982753A (ja) * | 1982-11-02 | 1984-05-12 | Matsushita Electronics Corp | 半導体装置用パツケ−ジ |
| US4453199A (en) * | 1983-06-17 | 1984-06-05 | Avx Corporation | Low cost thin film capacitor |
| JPS60137092A (ja) * | 1983-12-19 | 1985-07-20 | 株式会社東芝 | 回路基板の製造方法 |
| US4567542A (en) * | 1984-04-23 | 1986-01-28 | Nec Corporation | Multilayer ceramic substrate with interlayered capacitor |
| JPS616846A (ja) * | 1984-06-21 | 1986-01-13 | Nec Corp | コンデンサ付プラグインパツケ−ジ |
| JPS61112369A (ja) * | 1984-11-07 | 1986-05-30 | Hitachi Ltd | 半導体装置 |
| US4729061A (en) * | 1985-04-29 | 1988-03-01 | Advanced Micro Devices, Inc. | Chip on board package for integrated circuit devices using printed circuit boards and means for conveying the heat to the opposite side of the package from the chip mounting side to permit the heat to dissipate therefrom |
| US4705917A (en) * | 1985-08-27 | 1987-11-10 | Hughes Aircraft Company | Microelectronic package |
| US4744008A (en) * | 1986-11-18 | 1988-05-10 | International Business Machines Corporation | Flexible film chip carrier with decoupling capacitors |
| US4835656A (en) * | 1987-04-04 | 1989-05-30 | Mitsubishi Mining And Cement Co., Ltd. | Multi-layered ceramic capacitor |
| US4890192A (en) * | 1987-04-09 | 1989-12-26 | Microelectronics And Computer Technology Corporation | Thin film capacitor |
| US4858077A (en) * | 1987-11-25 | 1989-08-15 | Hitachi, Ltd. | Condenser-containing, ceramic multi-layer circuit board and semiconductor module and computer having the circuit board |
| FR2625042B1 (fr) * | 1987-12-22 | 1990-04-20 | Thomson Csf | Structure microelectronique hybride modulaire a haute densite d'integration |
| NL8800559A (nl) * | 1988-03-07 | 1989-10-02 | Philips Nv | Keramische meerlaagscondensator. |
| JPH0280397A (ja) * | 1988-09-12 | 1990-03-20 | Matsushita Electric Ind Co Ltd | 強誘電体薄膜 |
| JPH0298996A (ja) * | 1988-10-05 | 1990-04-11 | Mitsubishi Electric Corp | 多層基板 |
-
1990
- 1990-04-09 US US07/506,640 patent/US5027253A/en not_active Expired - Lifetime
-
1991
- 1991-02-28 JP JP3055536A patent/JPH0716099B2/ja not_active Expired - Lifetime
- 1991-03-05 EP EP91103285A patent/EP0451500B1/en not_active Expired - Lifetime
- 1991-03-05 DE DE69128208T patent/DE69128208T2/de not_active Expired - Lifetime
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5222162U (ja) * | 1975-08-04 | 1977-02-16 | ||
| JPS5368870A (en) * | 1976-12-01 | 1978-06-19 | Oki Electric Ind Co Ltd | Multilayer board |
| JPS57124812A (en) * | 1980-12-18 | 1982-08-03 | Honeywell Inc | Multilayer solid state device |
| JPS6286793A (ja) * | 1985-10-11 | 1987-04-21 | 日本電気株式会社 | 電子部品の実装方法 |
| JPS62118560A (ja) * | 1985-10-24 | 1987-05-29 | ゼネラル・エレクトリツク・カンパニイ | アナログ集積回路装置に適した耐火金属コンデンサ構造 |
| JPS62171197A (ja) * | 1986-01-23 | 1987-07-28 | ニチコン株式会社 | 高密度混成集積回路の製造方法 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06140737A (ja) * | 1992-10-29 | 1994-05-20 | Kyocera Corp | 回路基板 |
| JPH11260148A (ja) * | 1998-03-13 | 1999-09-24 | Hitachi Ltd | 薄膜誘電体とそれを用いた多層配線板とその製造方法 |
| JP2002535224A (ja) * | 1999-01-12 | 2002-10-22 | マイクロコーティング テクノロジーズ，インコーポレイティド | エピタキシャル薄膜 |
| JP2011044705A (ja) * | 1999-01-12 | 2011-03-03 | Ngimat Co | エピタキシャル薄膜 |
| US6939738B2 (en) | 2000-12-27 | 2005-09-06 | Matsushita Electric Industrial Co., Ltd. | Component built-in module and method for producing the same |
| US7198996B2 (en) | 2000-12-27 | 2007-04-03 | Matsushita Electric Industrial Co., Ltd. | Component built-in module and method for producing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0451500A3 (ja) | 1995-02-08 |
| DE69128208D1 (de) | 1998-01-02 |
| EP0451500A2 (en) | 1991-10-16 |
| EP0451500B1 (en) | 1997-11-19 |
| US5027253A (en) | 1991-06-25 |
| JPH0716099B2 (ja) | 1995-02-22 |
| DE69128208T2 (de) | 1998-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04225594A (ja) | 多層回路パッケージ及びその製造方法 | |
| US6477034B1 (en) | Interposer substrate with low inductance capacitive paths | |
| US6256850B1 (en) | Method for producing a circuit board with embedded decoupling capacitance | |
| US6184477B1 (en) | Multi-layer circuit substrate having orthogonal grid ground and power planes | |
| EP0042987B1 (en) | Electronic circuit chip carrier | |
| US6524352B2 (en) | Method of making a parallel capacitor laminate | |
| US5559363A (en) | Off-chip impedance matching utilizing a dielectric element and high density interconnect technology | |
| US6838377B2 (en) | High frequency circuit chip and method of producing the same | |
| US6757178B2 (en) | Electronic circuit equipment using multilayer circuit board | |
| KR100562812B1 (ko) | 커패시터를 갖는 인쇄 배선 기판 및 그 제조 방법 | |
| US6452776B1 (en) | Capacitor with defect isolation and bypass | |
| US4645552A (en) | Process for fabricating dimensionally stable interconnect boards | |
| US5840382A (en) | Electronic part with laminated substrates having different dielectric constants | |
| US7327582B2 (en) | Integrated thin film capacitor/inductor/interconnect system and method | |
| US20010011571A1 (en) | Method for making high k dielectric material with low k dielectric sheathed signal vias | |
| US6791403B1 (en) | Miniature RF stripline linear phase filters | |
| KR100649742B1 (ko) | 박막 커패시터가 내장된 인쇄회로기판 및 그 제조방법 | |
| KR20090057922A (ko) | 개선된 중간 주파수 디커플링 방법 | |
| KR20030043565A (ko) | 다층 회로기판이 내장된 전자회로장치의 제조방법 | |
| EP3893610A1 (en) | Circuit board | |
| WO2004036607A1 (ja) | 薄膜キャパシタとその製造方法 | |
| US7886436B2 (en) | Thin film capacitor-embedded printed circuit board and method of manufacturing the same | |
| US6739027B1 (en) | Method for producing printed circuit board with embedded decoupling capacitance | |
| EP1123565B1 (en) | Embedded capacitor multi-chip modules | |
| US20040028888A1 (en) | Three dimensional multilayer RF module having air cavities and method fabricating same |