JPS62118560A - アナログ集積回路装置に適した耐火金属コンデンサ構造 - Google Patents

アナログ集積回路装置に適した耐火金属コンデンサ構造

Info

Publication number
JPS62118560A
JPS62118560A JP61236392A JP23639286A JPS62118560A JP S62118560 A JPS62118560 A JP S62118560A JP 61236392 A JP61236392 A JP 61236392A JP 23639286 A JP23639286 A JP 23639286A JP S62118560 A JPS62118560 A JP S62118560A
Authority
JP
Japan
Prior art keywords
layer
refractory metal
capacitor structure
capacitor
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61236392A
Other languages
English (en)
Inventor
デール・マリウス・ブラウン
マンジン・ジェローム・キム
リチャード・ダッドレイ・ベーシュ
トマス・リー・ボゲルソング
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
General Electric Co
Original Assignee
General Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by General Electric Co filed Critical General Electric Co
Publication of JPS62118560A publication Critical patent/JPS62118560A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の背景 本発明は、一般にアナログ集積回路に使用されるような
コンデンサ構造に関する。更に詳細には、本発明は電気
的特性が正確に制御されたコンデンサを製造するように
中間層として耐火金属を使用することに関する。
アナログ集積回路は現在多くの用途に使用されている。
これらの用途はアナログ・ディジタル変換装置、デジイ
タル・アナログ変換装置、フィルタ、変調器、デコーダ
および他の同様な装置である。一般にＶＬＳＩ（大規模
集積回路）の設計パターンおよび規則と両立し得る小規
模な集積回路チップにこのようなアナログ回路を構成す
ることは勿論好ましいことである。一般に、このような
装置に誘導性回路素子を設けることは非常に困難である
ことがわかっているが、集積化された容量性素子を使用
することは必要であり好ましいことがわかっている。し
かしながら、このような素子の寸法は小さいので、素子
の特性を制御することは困難であった。現在、アナログ
集積回路装置は導電性コンデンサ「極板」の各々をポリ
シリコンで構成したコンデンサ構造を使用するか、また
は一方の極板をドープされたシリコンで構成し、かつ他
方の極板を金属で構成したコンデンサ構造を使用してい
る。これらのドープしたシリコンと金属の組合せを有す
る素子は電気的に隔離（アイソレーション）された構造
を形成していない。従って、これらはある回路用途にお
いて、特にアナログ用途において都合が悪い。また、こ
の形式の素子は大きな電圧係数を有する。」二連した画
形式の素子における別の問題は、電気回路のｒＱＪ値が
低いことである。これはシリコンまたはポリシリコンの
固有抵抗が金属に比較して約１００倍高いためである。
同様に、金属／ポリシリコンまたはドープしたシリコン
接点は金属／金属接点に比較してインピーダンスが約１
００倍高い。これらの素子に関連する更に別の大きな欠
点は、容量値が厚い中間レベルの誘電体中の酸化物切込
みまたはこの切込み内の第２の金属のパターン形成によ
って決定されることである。これらは厚い層のパターン
形成を必要としているので、再現性や容量値の精度が低
くなる。
発明の概要 本発明の好適な態様によれば、特に大規模アナログ集積
回路に有益なコンデン→ノ゛構造として耐火金属から成
る中間層を含む構造が提供される。耐火金属は平坦な誘
電体層の上に薄い層として配置される。この薄い耐火金
属層を使用することは本発明の実施に重要である。と云
うのは、その結果として何ら突起が形成されない滑らか
な表面を持つきめの細い熱的に安定な層が得られるから
である。層の厚さが薄いことにより、この中間金属層の
正確なパターン形成を行うことができる。更に、耐火金
属を使用することは、この月料の反射率か低く、このた
めフォトレジスト 露出の精度を改良できるので重要である。本発明の実施
において最も重要なことは、この耐火金属層がコンデン
サ構造４造の」二側極板を形成することである。しかし
ながら、耐火金属はコンデンサ構造の下側極板にも用い
てもよいことに注意されたい。
本発明によるコンデンサ構造は絶縁基板を有し、この基
板の」−に第１の導電層が配置されている。
誘電体層がこの第１の導電層の上に堆積されており、ま
た上述したように誘電体層の上には耐火金属層が配置さ
れている。絶縁層が耐火金属層の上に配置されており、
この絶縁層には耐火金属層に対する接続のための開口が
設けられている。この接続は絶縁層上に配置されて開口
を通って延在する相互接続用金属層または細長い導体に
より行なわれる。本発明においては、耐火金属として、
クロム、チタン、タングステン、モリブデン、ニッケル
およびこれらの合金（例えばニクロム）を用いることが
できる。
本発明の別の態様によれば、集積回路装置におけるコン
デンサ構造を正確に形成する方法が提供され、この方法
は一般に通常の集積回路製造方法と両立し得る一連の処
理工程を有する。具体的に云うと、第１の導電層を絶縁
基板上に配置し、次いで誘電体層をこの第１の導電層上
に配置する。
この誘電体層は第１の導電層上のその領域において実質
的に平坦な上面を有する。この平坦な上面の上に耐火金
属層を配置し、次いで、絶縁層を耐火金属層の上に配置
し、相互接続用導体を絶縁層中の開口を通って耐火金属
層に接続する。本発明においては、耐火金属層の堆積は
スパッタリング法、化学蒸着法（ＣＶＤ）または蒸着法
などの手段によって行なうことができる。更に、耐火金
属層は本発明のコンデンサ構造に加えて電気抵抗素子を
形成するように配置することもできる。この機能は追加
の金属層を設けることによって得られる。
従って、本発明の「１的は正確に制御し得る容量値を有
する、集積回路装置に使用されるコンデンサ構造を提供
することにある。
本発明の他の目的は、他の回路部品および回路アースか
ら電気的に隔離された集積回路用コンデンサ構造を提供
することにある。
また、本発明の目的は、電気的特性が正確に決定される
ように集積回路装置のコンデンサを製造する方法を提供
することにある。
本発明の更に他の目的は、直列接続された抵抗性および
容量性回路素子を形成できるように耐火金属要素を使用
したコンデンサ構造を提供し、導電性および抵抗性要素
を使用した別の回路層を提供することにある。
最後に、これに限定されるものではないが、本発明の目
的は薄く、反射率が低く、特定の制御された寸法に容易
にパターン形成できる集積回路コンデンサ構造を提供す
ることにある。
本発明の主題は本明細書の特許請求の範囲に記載されて
いる。しかしながら、本発明は構造および実施の方法に
ついて、その別の目的および利点と共に、添付の図面を
参照した次の説明からよりよく理解されよう。
発明の詳細な説明 第１Ａ乃至ＩＣ図は、大規模集積回路装置におけるコン
デンサ構造を形成するために従来使用されている一連の
製造工程を示すものである。具体的に説明すると、従来
のコンデンサ構造は下側にある絶縁層１０の上に形成さ
れる。典型的には、この絶縁層は酸化シリコンまたは窒
化シリコンあるいはこれらの組み合せのような中間レベ
ル（１ｎｔｅｒｌｅｖｅｌ）の誘電体材料で構成される
。金属の層３０が絶縁層１０の上に配置される。従来、
金属の層３０は典型的にはアルミニウムのような材料で
構成されていた。しかしながら、アルミニウムおよび類
似の材料の膨張温度係数はパラメータの制御について問
題を引き起こす。例えば、層３０にアルミニウムを使用
すると、種々の寸法および形状の隆起または突起が形成
されることがあり、このためアルミニウムを使用した素
子、特にコンデンサの電気的パラメータを正確に制御す
ることが困難になる。更に、アルミニウムのような材料
は９０％の高い反射率を有する。これはフォトレジスト
のパターン形成を所望のものより一層困難にしている。
第１Ａ図を再び参照すると、従来の処理においては金属
の層３０を完全に覆うように絶縁層１０の上に第２の絶
縁層２０が配置される。金属の層３０は最終的にはコン
デンサ構造の下側極板を形成する。勿論、絶縁層２０に
は開口３５が設けられる。しかしながら、絶縁層２０は
比較的厚いので、絶縁層２０の材料のエツチングは開口
を介して露出する層３０の面積を正確に制御するのに適
さない。この点に関連して、一般に、コンデンサの容量
は極板の面積に直接比例し、極板間の距離に反比例する
。この関係において、コンデンサ構造の導電素子（即ち
、極板）間の距離は誘電体の厚さと同じである。しかし
ながら、第１Ａ図から気が付く重要な点は、開口３５の
形状および深さでは正確に制御された面積を形成できな
いことである。
第１Ｂ図は、従来のコンデンサ構造の形成における次の
工程を示す。特に、第１Ｂ図は誘電体層が典型的には堆
積によって設けられることを示す。
誘電体層４０は開口３５を埋めるように配置されること
が理解されよう。その後、誘電体層４０の余分な領域が
典型的にはエツチングにより除去されて、第１Ｂ図に示
す構造になる。誘電体層４０はコンデンサ構造における
誘電体材料を構成し、この材料を選択することにより少
なくとも部分的にその結果形成される素子の容量が決定
されるということに注意されたい。しかしながら、また
開口３５の大きさおよび形状が少なくとも部分的に誘電
体材料の実際の形状、厚さおよび配置を定める一因とな
ることにも注意されたい。また、層３０の歪み（凸凹）
または突起がコンデンサ構造の正確な制御に悪影響を及
ぼずことに注意されたい。
第１Ｃ図に示すような従来のコンデンサ形成方法におい
ては、相互接続用金属層または条片５０を使用してコン
デンサ構造を完成している。更に具体的に云うと、この
コンデンサ構造は通常の導電層３０、誘電体層４０およ
び相互接続用金属層５０を有する。相互接続用金属層５
０は典型的には比較的厚いアルミニウム層で構成される
。この層は典型的には厚さが約５０００オングストロー
ムである。周知のように、厚い層を正確にパターン形成
することは困難である。ところで、第１Ｃ図から明らか
なように、開口３５の底部にある相互接続用金属層５０
のパターン形成によってコンデンサ構造の容量が決定さ
れることが理解されよう。これはコンデンサ構造の上側
極板の面積がこの厚い相互接続用金属層によって決定さ
れるためである。この相互接続用金属層はその厚さのた
めに正確なパターン形成が困難である。このように、集
積回路においてコンデンサ構造を形成する従来の方法は
、容量値が厚い中間レベルの誘電体（層２０）中の酸化
物切込みまたは小さな開口内における第２の（上側の）
金属層のパターン形成によって決定されるので困難であ
ることが理解されよう。これらの方法は厚い層のパター
ン形成を必要としているので、容量値の再現性または正
確さは高くない。層３０としてアルミニウムのような突
起を形成しやすい通常の金属を使用しているので、再現
性や正確さが更に悪くなる。更に、アルミニウムのよう
な金属は寸法的に不安定である傾向がある。
また、層３０は」二連したように金属で構成されるもの
として示したが、コンデンサ構造の下側極板として作用
する導電性材料として、ドープされたポリシリコンを使
用することも従来行なわれていることに注意されたい。
これは特に導電層３０がトランジスタのゲート電極に直
接接続したりまたは連結する機能をも有する場合に用い
られる。
また、図示の断面図には明示してないが、導電層３０が
実際には他の回路素子に接続されることにも注意された
い。
次に、本発明によるコンデンサ構造の形成について説明
する。このため、第２Ａ図乃至第２Ｇ図に本発明による
種々の工程を例示する。また、第２Ｇ図は本発明の方法
によって形成された構造をも示している。
本発明においては、第１の導電層１３０が絶縁基板また
は絶縁層１００１に配置される。典型的には、絶縁層１
００は集積回路内の酸化シリコン、窒化シリコンまたは
これらの組み合せから成る中間レベル（１ｎｔｅｒｌｏ
ｖｏｌ）の誘電体層で構成されるが、このような材料に
限定されるものではない。
例えば、絶縁層１００は酸化アルミニウムで構成しても
よい。次に、第２Ｂ図に示すように、誘電体層１４０が
導電層１３０１：に配置される。ここで、導電層１３０
は金属で構成することが好ましいが、ドープされたポリ
シリコンで構成することもできることに注意されたい。
誘電体層１４０は導電層１３０を覆うように配置される
。誘電体層１４０は導電層１３０を完全に覆うことが好
ましいが、これは本発明の実施にとって本質的なもので
あるとは思われない。次に、第２Ｃ図に示すように、第
２の金属層１５０が導電層１３０の上に重なるように配
置される。本発明の重要な点として、金属層１５０が耐
火金属で構成されることに注意されたい。このような耐
火金属としてはチタン、タングステン、モリブデン、ク
ロム、ニッケルおよびこれらの合金がある。耐火金属層
１５０はスパッタリング法、または化学蒸着法（ＣＶＤ
）、蒸着法などの方法により形成できる。このような形
成方法により薄い耐火金属層が堆積される。
このような金属が低い反射率を有し、かつ層の厚さを薄
く形成できることにより、パターン形成を正確に制御す
ることができる。このパターン形成の制御は本発明の構
造および方法における主要な利点を提供する。この結果
得られる構造は第２Ｃ図に特に示されている。耐火金属
層１５０は典型的には素子全体の上に材料を堆積し、次
いで所定のパターンに従って不必要な部分をエツチング
で取り除くことによって形成され得ることが、集積回路
技術に専門知識を有する者にとって容易に理解されよう
。本発明のコンデンサ構造の主要な特徴は第２Ｃ図に示
されている。具体的に云うと、２つの導電部ＩＩ’　（
１３０および１５０）とこれらの間の誘電体材料（１４
０）が存在することがわかる。しかしながら、これによ
り形成された素子の容量パラメータは耐火金属層１５０
を正確にパターン形成することによって正確に制御され
得ることがわかる。上述したように、この耐火金属層の
正確なパターン形成はその低い反射率および薄い構造に
よって高められる。また、別の方法として、耐火金属層
１５０はＣＶＤ法によって形成できることに注意された
い。
第２Ｄ図は誘電体層１４０を好ましくは適切な寸法にト
リミングして、この層が回路チップの離れた部分にまで
延在しないようにすることを示している。第２Ｅ図は、
その後、絶縁層１６０をチップの全表面上に配置し、特
に耐火金属層１５０を覆うように配置することを示して
いる。絶縁層１６０には第２Ｆ図に示すように開口１３
５が形成される。本発明の好適な構造を完成するために
、第２Ｇ図に示すように、相互接続用金属層１７０が堆
積され、コンデンサ構造と他の回路素子との間を接続す
るようにパターン形成される。こ＼で、第２Ｇ図から明
らかなように、比較的厚い相互接続用金属層１７０のパ
ターン形成が図示の構造の容量値に何ら重要な影響を与
えないということに注意されたい。容量値は耐火金属層
１５０のパターン形成を制御し、また付随的に誘電体層
１４０がほぼ平坦な上面を有するようにすることによっ
て正確に決定される。本発明の好適実施例においては、
表面の平坦さは導電層１３０に耐火金属を使用すること
によって促進される。
本発明の好適実施例においては、導電層１３０の厚さは
典型的には約５０００オングストロームであり、耐火金
属層１５０は典型的には厚さが約３０００オングストロ
ームより小さい薄い構造を有する。耐火金属層１５０の
厚さは特にコンデンサの寸法を制御するのに重要である
。アナログ回路の用途では容量の正確な制御が望ましい
ので、」二側の金属層の厚さが非常に薄いと所望の寸法
制御かできる。このための好ましい厚さは約２０００オ
ングストロームである。導↑［ｉ層１７０の厚さおよび
組成は本発明において重要なものではない。
しかしながら、その最も好ましい特性は絶縁層１６０中
の開口に入り込み、耐火金属層１５０と適度に良好な接
触を行なうことができることである。
本発明における誘７１１体層１４０は典型的には酸化シ
リコン、窒化シリコンまたはこれらの組み合せで構成さ
れる。更に、これらの材料から成る多重層を使用しても
よい。誘電体層自身は厚さが約３０００オングストロー
ムであることが好ましく、無線周波増強プラズマ堆積法
によって堆積することができる。
本発明の構造の別の利点は中間金属層（１５０）が耐火
金属から形成され、このような金属が典型的には平均的
な固有抵抗よりも高い固有抵抗を有していることである
。この高い固有抵抗の特性を利用して、第３図に示すよ
うに、耐火金属層１５０をパターン形成して正確に制御
された抵抗回路素子を形成することができる。この素子
は図示のように本発明のコンデンサ構造に直列に接続さ
れる。また更に、耐火金属層を使用することにより、同
じチップ層内に抵抗のような他の導電性構造を形成する
ことができることにも注意されたい。これらの他の導電
性構造は必ずしもコンデンサ構造に電気的に接続する必
要はない。
以上の説明から、本発明が集積回路装置に使用されるコ
ンデンサ構造を提供したことが理解されよう。この構造
の製造方法は従来の半導体製造方法に完全に従っている
。更に、本発明の方法は電気的パラメータが正確に制御
できるコンデンサ構造を形成することが理解されよう。
従って、本発明により、正確な単独のコンデンサ回路素
子を使用することが望ましいフィルタ、復調器、エンコ
ーダ、コンバータ等の装置用のアナログ回路チップを改
良することに有効である。また、本発明は正確に決定さ
れ得る電気的特性を有した低漏洩コンデンサ構造を形成
する手段を提供していることも明らかであろう。また、
本発明はコンデンサの上側極板として使用するためのニ
クロムのような高い固有抵抗を有する材料を利用して、
正確な抵抗をもこの回路レベルから形成することができ
るようにする。従って、本発明の目的の全てはここに開
示した方法および装置によって達成されることは明らか
である。
本発明は好適実施例に従って詳細に説明したが、本技術
分野に専門知識を有する者にとって多くの変更および変
形を行なうことができるものである。
従って、本発明の真の精神および範囲内に入るこのよう
な全ての変更および変形を特許請求の範囲によって包含
されるものである。
【図面の簡単な説明】
第１Ａ図乃至第１Ｃ図は集積回路用コンデンサ素子を製
造する従来の工程を示す断面図である。 第２Ａ図乃至第２Ｇ図は本発明によるコンデンサ回路素
子を製造する工程を示す断面図である。 ＋＋１ 第３図は所望の抵抗特性を得るように耐火金属を配置し
た本発明の一実施例を示す平面図である。 １００・・・絶縁基板（絶縁層）、１３０・・・第１の
導電層、１３５・・・開口、１４０・・・誘電体層、１
５０・・・耐火金属層、１６０・・・絶縁層、１７０・
・・相互接続用金属層。

Claims (1)

  1. 【特許請求の範囲】 １、アナログ集積回路装置に特に適したコンデンサ構造
    であって、 上側に第１の絶縁層が配置された基板と、 前記基板上の前記第１の絶縁層の上に配置された導電材
    料から成る第１の導電層と、 前記第１の導電層の上に堆積された誘電体層と、前記誘
    電体層の上に堆積された耐火金属層と、前記耐火金属層
    の上に配置され、該耐火金属層の少なくとも一部に隣接
    した開口を有する第２の絶縁層と、 前記第２の絶縁層の上に配置され、前記耐火金属と接触
    するように前記第２の絶縁層の前記開口を通って延在す
    る相互接続用金属層と、 を有するコンデンサ構造。 ２、特許請求の範囲第１項記載のコンデンサ構造におい
    て、前記誘電体層が前記第１の導電層の上の領域におい
    て実質的に平坦な上面を有するコンデンサ構造。 ３、特許請求の範囲第１項記載のコンデンサ構造におい
    て、前記相互接続用金属がアルミニウムであるコンデン
    サ構造。 ４、特許請求の範囲第１項記載のコンデンサ構造におい
    て、前記耐火金属がクロム、チタン、モリブデン、タン
    グステン、ニッケルおよびこれらの合金から成る群から
    選択された材料で構成されているコンデンサ構造。 ５、特許請求の範囲第１項記載のコンデンサ構造におい
    て、前記耐火金属層が化学蒸着によって形成されている
    コンデンサ構造。 ６、特許請求の範囲第１項記載のコンデンサ構造におい
    て、前記耐火金属層がスパッタリングによって形成され
    ているコンデンサ構造。 ７、特許請求の範囲第１項記載のコンデンサ構造におい
    て、前記耐火金属層が蒸着によって形成されているコン
    デンサ構造。 ８、特許請求の範囲第１項記載のコンデンサ構造におい
    て、前記耐火金属層の厚さが約３０００オングストロー
    ムより小さいコンデンサ構造。 ９、特許請求の範囲第１項記載のコンデンサ構造におい
    て、前記第１の導電層の厚さが約５０００オングストロ
    ームであるコンデンサ構造。 １０、特許請求の範囲第１項記載のコンデンサ構造にお
    いて、前記基板の前記第１の絶縁層が酸化シリコン、窒
    化シリコンおよびこれらの組み合せから成る群から選択
    された材料で構成されているコンデンサ構造。 １１、特許請求の範囲第１項記載のコンデンサ構造にお
    いて、前記誘電体層が酸化シリコン、窒化シリコン、こ
    れらの組み合せ、およびこれらの層から成る群から選択
    された材料で構成されているコンデンサ構造。 １２、特許請求の範囲第１項記載のコンデンサ構造にお
    いて、前記第２の絶縁層が酸化シリコン、窒化シリコン
    およびこれらの組み合せから成る群から選択された材料
    で構成されているコンデンサ構造。 １３、特許請求の範囲第１項記載のコンデンサ構造にお
    いて、前記耐火金属層が少なくとも１つの抵抗性回路素
    子を更に構成するようにパターン形成されているコンデ
    ンサ構造。 １４、集積回路内にコンデンサを正確に形成する方法に
    おいて、 上側に配置された第１の絶縁層を有する基板の上に第１
    の導電層を配置し、 前記第１の導電層の上の領域において実質的に平坦な上
    面を有するように誘電体層を前記第１の導電層の上に配
    置し、 前記誘電体層の上に耐火金属層を配置し、 前記耐火金属層をパターン形成し、 前記耐火金属層の上に第２の絶縁層を配置し、前記第２
    の絶縁層の中の開口を介して相互接続用導体を前記耐火
    金属層に接続する各工程を有するコンデンサ形成方法。 １５、特許請求の範囲第１４項記載のコンデンサ形成方
    法において、前記耐火金属がスパッタリングによって配
    置されるコンデンサ形成方法。 １６、特許請求の範囲第１４項記載のコンデンサ形成方
    法において、前記耐火金属が化学蒸着によって配置され
    るコンデンサ形成方法。 １７、特許請求の範囲第１４項記載のコンデンサ形成方
    法において、前記耐火金属が蒸着によって配置されるコ
    ンデンサ形成方法。 １８、特許請求の範囲第１４項記載のコンデンサ形成方
    法において、前記耐火金属は曲りくねったパターンに配
    置されるコンデンサ形成方法。 １９、特許請求の範囲第１４項記載のコンデンサ形成方
    法において、前記耐火金属層がクロム、チタン、タング
    ステン、モリブデン、ニッケルおよびこれらの合金から
    成る群から選択された材料で構成されるコンデンサ形成
    方法。
JP61236392A 1985-10-24 1986-10-06 アナログ集積回路装置に適した耐火金属コンデンサ構造 Pending JPS62118560A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/790,911 US4638400A (en) 1985-10-24 1985-10-24 Refractory metal capacitor structures, particularly for analog integrated circuit devices
US790911 1985-10-24

Publications (1)

Publication Number Publication Date
JPS62118560A true JPS62118560A (ja) 1987-05-29

Family

ID=25152098

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61236392A Pending JPS62118560A (ja) 1985-10-24 1986-10-06 アナログ集積回路装置に適した耐火金属コンデンサ構造

Country Status (4)

Country Link
US (1) US4638400A (ja)
JP (1) JPS62118560A (ja)
DE (1) DE3634412A1 (ja)
FR (1) FR2589275A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0294466A (ja) * 1988-09-16 1990-04-05 Samsung Electron Co Ltd ダブルキャパシターとその製造方法
JPH04225594A (ja) * 1990-04-09 1992-08-14 Internatl Business Mach Corp <Ibm> 多層回路パッケージ及びその製造方法
KR20180042448A (ko) * 2015-09-14 2018-04-25 퀄컴 인코포레이티드 Pog(passive-on-glass) 디바이스 및 방법

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4789760A (en) * 1985-04-30 1988-12-06 Advanced Micro Devices, Inc. Via in a planarized dielectric and process for producing same
US4971924A (en) * 1985-05-01 1990-11-20 Texas Instruments Incorporated Metal plate capacitor and method for making the same
US4821085A (en) * 1985-05-01 1989-04-11 Texas Instruments Incorporated VLSI local interconnect structure
EP0229850B1 (en) * 1985-07-16 1992-06-10 Nippon Telegraph and Telephone Corporation Connection terminals between substrates and method of producing the same
US4717680A (en) * 1985-10-16 1988-01-05 Harris Corporation Fabrication of vertical NPN and PNP bipolar transistors in monolithic substrate
US5108941A (en) * 1986-12-05 1992-04-28 Texas Instrument Incorporated Method of making metal-to-polysilicon capacitor
US4931144A (en) * 1987-07-31 1990-06-05 Texas Instruments Incorporated Self-aligned nonnested sloped via
US5185283A (en) * 1987-10-22 1993-02-09 Matsushita Electronics Corporation Method of making master slice type integrated circuit device
US4816616A (en) * 1987-12-10 1989-03-28 Microelectronics Center Of North Carolina Structure and method for isolated voltage referenced transmission lines of substrates with isolated reference planes
US5079670A (en) * 1988-05-03 1992-01-07 Texas Instruments Incorporated Metal plate capacitor and method for making the same
US5006480A (en) * 1988-08-08 1991-04-09 Hughes Aircraft Company Metal gate capacitor fabricated with a silicon gate MOS process
DE3840410A1 (de) * 1988-11-30 1990-05-31 Fraunhofer Ges Forschung Integrierbare kondensatorstruktur
US5061686A (en) * 1989-05-15 1991-10-29 Hewlett-Packard Company Superconducting power distribution structure for integrated circuits
KR0185375B1 (ko) * 1989-05-23 1999-03-20 엔. 라이스 머레트 분리 금속 플레이트 캐패시터 및 이의 제조 방법
US4975386A (en) * 1989-12-22 1990-12-04 Micro Power Systems, Inc. Process enhancement using molybdenum plugs in fabricating integrated circuits
JP2799028B2 (ja) * 1990-02-07 1998-09-17 株式会社東芝 キャパシタ―を備えた半導体装置
JPH04212426A (ja) * 1990-06-21 1992-08-04 Mitsubishi Electric Corp 半導体装置およびその製造方法
US5057447A (en) * 1990-07-09 1991-10-15 Texas Instruments Incorporated Silicide/metal floating gate process
JP3023853B2 (ja) * 1990-08-23 2000-03-21 富士通株式会社 半導体装置の製造方法
US5086370A (en) * 1990-08-24 1992-02-04 Analog Devices, Incorporated Integrated circuit chip formed with a capacitor having a low voltage coefficient, and method of making such capacitor
US5641703A (en) * 1991-07-25 1997-06-24 Massachusetts Institute Of Technology Voltage programmable links for integrated circuits
JP3025733B2 (ja) * 1993-07-22 2000-03-27 三洋電機株式会社 半導体集積回路装置
US5747375A (en) * 1993-07-22 1998-05-05 Sanyo Electric Co., Ltd. Method of manufacturing a semiconductor integrated circuit device
US5479316A (en) * 1993-08-24 1995-12-26 Analog Devices, Inc. Integrated circuit metal-oxide-metal capacitor and method of making same
JP3326267B2 (ja) * 1994-03-01 2002-09-17 三菱電機株式会社 半導体装置およびその製造方法
DE4429289A1 (de) * 1994-08-18 1996-02-22 Telefunken Microelectron Integrierte Schaltungsanordnung
KR100232160B1 (ko) * 1995-09-25 1999-12-01 김영환 반도체 장치의 커패시터 구조 및 그 제조방법
US5708559A (en) * 1995-10-27 1998-01-13 International Business Machines Corporation Precision analog metal-metal capacitor
US5872697A (en) * 1996-02-13 1999-02-16 International Business Machines Corporation Integrated circuit having integral decoupling capacitor
FR2766294B1 (fr) * 1997-07-18 2001-01-19 St Microelectronics Sa Procede de fabrication d'une capacite metal-metal au sein d'un circuit integre, et circuit integre correspondant
JPH11195711A (ja) 1997-10-27 1999-07-21 Seiko Epson Corp 半導体装置およびその製造方法
JPH11195753A (ja) * 1997-10-27 1999-07-21 Seiko Epson Corp 半導体装置およびその製造方法
US6140677A (en) * 1998-06-26 2000-10-31 Advanced Micro Devices, Inc. Semiconductor topography for a high speed MOSFET having an ultra narrow gate
US5985731A (en) * 1998-08-17 1999-11-16 Motorola, Inc. Method for forming a semiconductor device having a capacitor structure
US20010013660A1 (en) * 1999-01-04 2001-08-16 Peter Richard Duncombe Beol decoupling capacitor
US6198617B1 (en) * 1999-01-12 2001-03-06 United Microelectronics Corp. Multi-layer metal capacitor
US6984301B2 (en) * 2002-07-18 2006-01-10 Micron Technology, Inc. Methods of forming capacitor constructions
US7523549B1 (en) * 2005-04-15 2009-04-28 Magnecomp Corporation Dimensionally stabilized flexible circuit fabrication method and product

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3359467A (en) * 1965-02-04 1967-12-19 Texas Instruments Inc Resistors for integrated circuits
US3423821A (en) * 1965-03-18 1969-01-28 Hitachi Ltd Method of producing thin film integrated circuits
US3368116A (en) * 1966-01-18 1968-02-06 Allen Bradley Co Thin film circuitry with improved capacitor structure
GB1244013A (en) * 1967-10-13 1971-08-25 Gen Electric Fabrication of semiconductor devices
US3597834A (en) * 1968-02-14 1971-08-10 Texas Instruments Inc Method in forming electrically continuous circuit through insulating layer
DE1920684A1 (de) * 1969-04-23 1970-11-05 Siemens Ag Verfahren zum Herstellen von Aluminium-Aluminiumoxid-Metall-Kondensatoren in integrierten Schaltungen
US4075756A (en) * 1976-06-30 1978-02-28 International Business Machines Corporation Process for fabricating above and below ground plane wiring on one side of a supporting substrate and the resulting circuit configuration
JPS55138203A (en) * 1979-04-13 1980-10-28 Matsushita Electric Ind Co Ltd Thin film resistor element
JPS5780739A (en) * 1980-11-07 1982-05-20 Hitachi Ltd Semiconductor integrated circuit device and manufacture thereof
JPS6095961A (ja) * 1983-10-31 1985-05-29 Nec Corp 半導体集積回路装置
JPH067584B2 (ja) * 1984-04-05 1994-01-26 日本電気株式会社 半導体メモリ
JPS61174744A (ja) * 1985-01-30 1986-08-06 Nec Corp 集積回路装置およびその製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0294466A (ja) * 1988-09-16 1990-04-05 Samsung Electron Co Ltd ダブルキャパシターとその製造方法
JPH04225594A (ja) * 1990-04-09 1992-08-14 Internatl Business Mach Corp <Ibm> 多層回路パッケージ及びその製造方法
KR20180042448A (ko) * 2015-09-14 2018-04-25 퀄컴 인코포레이티드 Pog(passive-on-glass) 디바이스 및 방법
JP2018534763A (ja) * 2015-09-14 2018-11-22 クアルコム，インコーポレイテッド パッシブオンガラス（ｐｏｇ）デバイスおよび方法
JP2019083352A (ja) * 2015-09-14 2019-05-30 クアルコム，インコーポレイテッド パッシブオンガラス（ｐｏｇ）デバイスおよび方法
US10607980B2 (en) 2015-09-14 2020-03-31 Qualcomm Incorporated Passive-on-glass (POG) device and method

Also Published As

Publication number Publication date
DE3634412A1 (de) 1987-04-30
US4638400A (en) 1987-01-20
FR2589275A1 (fr) 1987-04-30

Similar Documents

Publication Publication Date Title
JPS62118560A (ja) アナログ集積回路装置に適した耐火金属コンデンサ構造
US6500724B1 (en) Method of making semiconductor device having passive elements including forming capacitor electrode and resistor from same layer of material
JP4386680B2 (ja) 半導体素子のためのキャパシタおよびその製造方法
US6259128B1 (en) Metal-insulator-metal capacitor for copper damascene process and method of forming the same
US7807540B2 (en) Back end thin film capacitor having plates at thin film resistor and first metallization layer levels
US3699011A (en) Method of producing thin film integrated circuits
US4731696A (en) Three plate integrated circuit capacitor
US5635421A (en) Method of making a precision capacitor array
US6069051A (en) Method of producing planar metal-to-metal capacitor for use in integrated circuits
KR20020018172A (ko) 금속-산화물-금속 커패시터의 조립 방법 및 그 결합 장치
US4872050A (en) Interconnection structure in semiconductor device and manufacturing method of the same
JPH07101730B2 (ja) 薄膜受動回路の製造方法とその方法によって製造される薄膜受動回路
US4628405A (en) Integrated circuit precision capacitor
KR20010034345A (ko) 향상된 큐팩터를 갖는 커패시터
US11848268B2 (en) Thin film resistor with punch-through vias
US6614114B2 (en) Conductive line formed on integrated circuits
GB2333894A (en) Method of fabricating capacitors in semiconductor devices
KR100435137B1 (ko) 두꺼운도체를갖는모노리식마이크로파집적회로를제조하는방법
KR0154804B1 (ko) 반도체장치 및 그 제조방법
JPH0595082A (ja) 半導体装置
KR100499395B1 (ko) 반도체 장치의 캐패시터 구조 및 그 제조방법
JPH03262118A (ja) 半導体装置およびその製造方法
KR20030000303A (ko) 반도체 소자의 캐패시터 및 그 제조방법
KR19980039374A (ko) 반도체 장치 및 그 제조 방법