JPH0298996A - 多層基板 - Google Patents
多層基板Info
- Publication number
- JPH0298996A JPH0298996A JP25113888A JP25113888A JPH0298996A JP H0298996 A JPH0298996 A JP H0298996A JP 25113888 A JP25113888 A JP 25113888A JP 25113888 A JP25113888 A JP 25113888A JP H0298996 A JPH0298996 A JP H0298996A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- thin film
- hole
- capacitor bank
- multilayer board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 22
- 239000003990 capacitor Substances 0.000 claims abstract description 29
- 239000010409 thin film Substances 0.000 claims abstract description 19
- 239000000463 material Substances 0.000 claims abstract description 13
- 238000004544 sputter deposition Methods 0.000 claims abstract description 3
- 239000000853 adhesive Substances 0.000 claims description 5
- 230000001070 adhesive effect Effects 0.000 claims description 5
- 238000007740 vapor deposition Methods 0.000 claims description 2
- 238000000151 deposition Methods 0.000 claims 1
- 239000003989 dielectric material Substances 0.000 claims 1
- 239000004020 conductor Substances 0.000 abstract 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 239000011889 copper foil Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明はｔ子制御アンテナの送受信回路Ｖｃｔ源及び
信号を供給し、また分配する多層基板に関するものであ
る。
信号を供給し、また分配する多層基板に関するものであ
る。
第２図は従来のコノテンサ装着多層基板の部分断面図で
あシ１図において、 （１１））、（ＩＣ）、（１ｄ
）はポリイミド等の基板材料、 （２１，（６１及び（
７）はそれぞれ上記基板材料（１（Ｌ）、（１ｂ）及び
（１Ｃ）の両側に貼着した銅箔にエツチングを施して形
成した信号層。
あシ１図において、 （１１））、（ＩＣ）、（１ｄ
）はポリイミド等の基板材料、 （２１，（６１及び（
７）はそれぞれ上記基板材料（１（Ｌ）、（１ｂ）及び
（１Ｃ）の両側に貼着した銅箔にエツチングを施して形
成した信号層。
電源層及び接地層１ （８１’）、（８り及び（８ｄ
）はそれぞしく１ｂ） ｔｅｌ、 （１１１８） １
７＋及び（１ｄＪ２１ｆｔ総合した基板。
）はそれぞしく１ｂ） ｔｅｌ、 （１１１８） １
７＋及び（１ｄＪ２１ｆｔ総合した基板。
（： ９ａ） 、（９ｂ）は基板（８ｂ）、（８す、（
８ｄ） を接着するためのプリプレグなどの接着シー
） 、 （１０ａ）、（１０ｂ）は基板Ｕｂ）、（８
Ｃ） 、（８ｄ） と接着シート（９ａ）、（９ｂ）
に孔を空けてメツキしたスルーホール、α２はハンダ、
（Ｉ３はり一ト線、α心はコンデンサ本体、住９は（Ｌ
３α４１を総合したコンデ／す、ａＤはこれらを総合し
た多層基板である。
８ｄ） を接着するためのプリプレグなどの接着シー
） 、 （１０ａ）、（１０ｂ）は基板Ｕｂ）、（８
Ｃ） 、（８ｄ） と接着シート（９ａ）、（９ｂ）
に孔を空けてメツキしたスルーホール、α２はハンダ、
（Ｉ３はり一ト線、α心はコンデンサ本体、住９は（Ｌ
３α４１を総合したコンデ／す、ａＤはこれらを総合し
た多層基板である。
上記多層基板ｒ１υは第３図に示すように、電源ケーブ
ル化及び接地ケーブル８９を介して電源αＧと接続され
、制御信号供給線ムを介して制御信号発生回路ａｎと接
続され、さらに電源＆！＠、接地線の及び信号ｎＱＡｔ
介してパルス負荷ＱＩｌと接続される。
ル化及び接地ケーブル８９を介して電源αＧと接続され
、制御信号供給線ムを介して制御信号発生回路ａｎと接
続され、さらに電源＆！＠、接地線の及び信号ｎＱＡｔ
介してパルス負荷ＱＩｌと接続される。
次に動作について説明する。制御信号発生回路αηで形
成されるパルス信号は制御信号供給線部を介して多層基
板αυに入力され、多層基板０υの信号層（２１ｔ−通
シ信号線Ｑ４によって複数個のパルス負荷ＱＩｌに供給
される。一方、′１！圧は電源ａＳによって所望の電圧
に設定され電源４−プルａε及び接地ケーブルσ９を介
して多層基板ａυに入力され、ｔｆｊ層（６）及び接地
層（７１を介して電源ａの及び接地線Ｏによってパルス
負荷−に供給される。ここで、パルス負荷ｆｆ１ｌｌは
入力されたパルス信号によって、電源線のと接地線■の
間に負荷を形成する場合と、形成しない場合とがあ夛、
負荷か電源線■と接地線のの間に形成される場合、一般
に電源ケーブルａ８のインダクタンスが電源層（６）及
び電源線＠に比べ非常に大きいため電圧が電源ケーブル
のインダクタンスにエフブロックされ負荷に所望の電圧
か瞬時に供給されない。ところで負荷と並列にコンデン
サ（１，９ｔｌ−ハ７ダα２及びｘ ／Ｌ／ −ホー／
Ｌ／ （１０ａ）、（１０ｂ）Ｉｃよって電源層（６）
及び接地Ｎ（７１に接続し、負荷が電源線のと接地線の
０間に形成されない時間全利用してエネルギーを電源層
（６）を通してコンデンサ任シに蓄え、負荷が電源ＩＩ
ｊ！四と接地線の０間に形成されると、コンデンサα９
はエネルギーを放電し、を源ケーブルαｅ及び電源層（
６Ｉでブロックされる分を負荷に供給する。
成されるパルス信号は制御信号供給線部を介して多層基
板αυに入力され、多層基板０υの信号層（２１ｔ−通
シ信号線Ｑ４によって複数個のパルス負荷ＱＩｌに供給
される。一方、′１！圧は電源ａＳによって所望の電圧
に設定され電源４−プルａε及び接地ケーブルσ９を介
して多層基板ａυに入力され、ｔｆｊ層（６）及び接地
層（７１を介して電源ａの及び接地線Ｏによってパルス
負荷−に供給される。ここで、パルス負荷ｆｆ１ｌｌは
入力されたパルス信号によって、電源線のと接地線■の
間に負荷を形成する場合と、形成しない場合とがあ夛、
負荷か電源線■と接地線のの間に形成される場合、一般
に電源ケーブルａ８のインダクタンスが電源層（６）及
び電源線＠に比べ非常に大きいため電圧が電源ケーブル
のインダクタンスにエフブロックされ負荷に所望の電圧
か瞬時に供給されない。ところで負荷と並列にコンデン
サ（１，９ｔｌ−ハ７ダα２及びｘ ／Ｌ／ −ホー／
Ｌ／ （１０ａ）、（１０ｂ）Ｉｃよって電源層（６）
及び接地Ｎ（７１に接続し、負荷が電源線のと接地線の
０間に形成されない時間全利用してエネルギーを電源層
（６）を通してコンデンサ任シに蓄え、負荷が電源ＩＩ
ｊ！四と接地線の０間に形成されると、コンデンサα９
はエネルギーを放電し、を源ケーブルαｅ及び電源層（
６Ｉでブロックされる分を負荷に供給する。
従来の多層基板は以上のように構成されているので、負
荷の消費電流が大きく電圧安定度が厳しい場合、コンデ
ンサの容量を太きくしなければならず、コンデンサα９
を複数個パルス負荷Ｑυと並列に多層基板に装着するこ
とが必要であり、多層基板が大きくなるなどの課題があ
った。またコンデンサα９は撮動等に弱く壊われやすい
ため多層基板の整備性が悪く、信頼性の点からみても不
利であつ九。
荷の消費電流が大きく電圧安定度が厳しい場合、コンデ
ンサの容量を太きくしなければならず、コンデンサα９
を複数個パルス負荷Ｑυと並列に多層基板に装着するこ
とが必要であり、多層基板が大きくなるなどの課題があ
った。またコンデンサα９は撮動等に弱く壊われやすい
ため多層基板の整備性が悪く、信頼性の点からみても不
利であつ九。
この発明は上記のような問題点を解消するためになされ
たもので、多層基板を大きくすることなく容−Ｍをかせ
ぐことを目的としている。又、この発明は同時に多層基
板の整備性、信頼性に向上させることも目的としている
。
たもので、多層基板を大きくすることなく容−Ｍをかせ
ぐことを目的としている。又、この発明は同時に多層基
板の整備性、信頼性に向上させることも目的としている
。
この発明に係る多層基板は、誘電体薄膜の両側に蒸着、
スパッタリングなどで導電性薄膜を被着し、これを複敷
個、誘電体薄膜を介して重ねたものをコンデンサバンク
とし、基板材料の一部を穿孔した孔に挿入するとともに
、を源層、接地層及びコンデンサバンクをスルーホール
により接続した構成としたものである。
スパッタリングなどで導電性薄膜を被着し、これを複敷
個、誘電体薄膜を介して重ねたものをコンデンサバンク
とし、基板材料の一部を穿孔した孔に挿入するとともに
、を源層、接地層及びコンデンサバンクをスルーホール
により接続した構成としたものである。
この発明における多層基板は、導電性薄膜及び誘電体薄
膜で構成されるコンデンサバンクが基板材料の一部に挿
入され、スルーホールにより電源層と接地層に接続され
ているので、多層基板の信号層の存在しない穴きスペー
スを効果的に利用できる。
膜で構成されるコンデンサバンクが基板材料の一部に挿
入され、スルーホールにより電源層と接地層に接続され
ているので、多層基板の信号層の存在しない穴きスペー
スを効果的に利用できる。
第１図はこ０発明の一実施例を示す多層基板の部分断面
図である。図において、（１す、（１”）、（１０，）
はポリイミド等の基板材料、（２）は基板材料（１りの
両ｆ＠に貼着した銅箔にエツチングを施して形成した信
号層、 （３ａ）、（３ｂ）は電極を形成するための
導電性薄膜、 １４１ｆｌ誘電体薄り、 ｆ５１ｉｊ
（５ａ）、（３ｂ）。
図である。図において、（１す、（１”）、（１０，）
はポリイミド等の基板材料、（２）は基板材料（１りの
両ｆ＠に貼着した銅箔にエツチングを施して形成した信
号層、 （３ａ）、（３ｂ）は電極を形成するための
導電性薄膜、 １４１ｆｌ誘電体薄り、 ｆ５１ｉｊ
（５ａ）、（３ｂ）。
（４）ヲ総したコンデンサバンク、 ｆ６１． （７１
はそれぞれ基板材料（１ｂ）、 （１０）の両側に貼着
しだ銅箔にエツチングを施して形成した電源層、接地層
、 （８ａ）。
はそれぞれ基板材料（１ｂ）、 （１０）の両側に貼着
しだ銅箔にエツチングを施して形成した電源層、接地層
、 （８ａ）。
（８ｂ）及び（８りはそれぞれ（１ａ）（２）（５１，
（１ｂ）（６１及び（１（Ｊ７１ｊ−総合した基板、（
９ａ）、（９ｂ）は基板（８ａ）（８”、ｌ、（８０を
接着するためのプリプレグなどの接着シート、 （１
０ａ、）は導電性薄膜（３ａ）と電源Ｎ（６）を接続す
るスルーホール、 （ｉｏｂ）は導電性薄膜（３ｂ）
と接地層（７１を接続するスルーホール、αＢはこれら
を総合した多層基板である。
（１ｂ）（６１及び（１（Ｊ７１ｊ−総合した基板、（
９ａ）、（９ｂ）は基板（８ａ）（８”、ｌ、（８０を
接着するためのプリプレグなどの接着シート、 （１
０ａ、）は導電性薄膜（３ａ）と電源Ｎ（６）を接続す
るスルーホール、 （ｉｏｂ）は導電性薄膜（３ｂ）
と接地層（７１を接続するスルーホール、αＢはこれら
を総合した多層基板である。
上記多層基板（１１１は第３図に示すように従来の多層
基板と同様、電源ケーブルαδ及び接地ケーブルα９を
介して電源ａＯと接続され、制御信号供給線りを介して
制御信号発生回路ａηで接続され、さらに電源線の、接
地線Ｏ及び信号線（至）を介してパルス負荷Ｃ！υと接
続される。
基板と同様、電源ケーブルαδ及び接地ケーブルα９を
介して電源ａＯと接続され、制御信号供給線りを介して
制御信号発生回路ａηで接続され、さらに電源線の、接
地線Ｏ及び信号線（至）を介してパルス負荷Ｃ！υと接
続される。
次に動作について説明する。制御信号発生回路０７）で
形成されるパルス信号は制御信号供給＃儀を介して多層
基板αυに入力され、多層基板αＤの信号層（２）全通
シ信号線＠によって複数個のパルス負荷Ｑυに供給され
る 一方、！圧は電源ａｅＫよシ所望の電圧に設定され
電源ケーブルαｇ及び接地ケーブルａ９を介して電源線
の及び接地線のによって複数個のパルス負荷ｃ！ｕｖｃ
供給される。ここでパルス負荷Ｃ２１１は入力されたパ
ルス信号によって電源線のと接地線のの間に負荷を形成
する場合と形成しない場合とがあシ、負荷が電源線器と
接地線のの間に形成されない時間を利用して、コンデン
サバンク（５）は電源Ｏｅより供給されるエネルギーを
電源層（６）と接続されているスルーホール（１０ａ）
を介して蓄え１次いで、負荷が電源＃！のと接地線のの
間に形成されると、コンデンサバンク（５）に蓄えられ
たエネルギーはスルーホール（１０ｂｉ通して電源層（
６）に放電され入力側の電源ケーブルＩＩＳ及び電源層
（６）のインダクタンス成分によってブロックされたエ
ネルギーを補充するように動作する。ここで接地層（７
）はスルーホール（１０ｂ、）を介してコンデンサバン
ク（５）の導電性薄膜（３ｂ）と接続されているため導
電性＃膜（３ｂ）を常に零電位にすると同時に。
形成されるパルス信号は制御信号供給＃儀を介して多層
基板αυに入力され、多層基板αＤの信号層（２）全通
シ信号線＠によって複数個のパルス負荷Ｑυに供給され
る 一方、！圧は電源ａｅＫよシ所望の電圧に設定され
電源ケーブルαｇ及び接地ケーブルａ９を介して電源線
の及び接地線のによって複数個のパルス負荷ｃ！ｕｖｃ
供給される。ここでパルス負荷Ｃ２１１は入力されたパ
ルス信号によって電源線のと接地線のの間に負荷を形成
する場合と形成しない場合とがあシ、負荷が電源線器と
接地線のの間に形成されない時間を利用して、コンデン
サバンク（５）は電源Ｏｅより供給されるエネルギーを
電源層（６）と接続されているスルーホール（１０ａ）
を介して蓄え１次いで、負荷が電源＃！のと接地線のの
間に形成されると、コンデンサバンク（５）に蓄えられ
たエネルギーはスルーホール（１０ｂｉ通して電源層（
６）に放電され入力側の電源ケーブルＩＩＳ及び電源層
（６）のインダクタンス成分によってブロックされたエ
ネルギーを補充するように動作する。ここで接地層（７
）はスルーホール（１０ｂ、）を介してコンデンサバン
ク（５）の導電性薄膜（３ｂ）と接続されているため導
電性＃膜（３ｂ）を常に零電位にすると同時に。
電源層（６）の電圧レベルを正確なものとしている。
なお、上記実施例では基板材料（１ａ）を部分的に穿孔
して孔にコンデンサバンク（５）を挿入したものを示し
たが、接着シー） （９ａ）、（９ｂ）の両方または一
方を部分的に穿孔した孔に挿入してもよい。
して孔にコンデンサバンク（５）を挿入したものを示し
たが、接着シー） （９ａ）、（９ｂ）の両方または一
方を部分的に穿孔した孔に挿入してもよい。
また、上記実施例ではコンデンサバンク（５）を電源層
（６）と接地層（７）に接続したが、信号層（２）と接
地層（７１に接続すれば、コンデンサの高周波に対する
容量性リアクタンスによって、信号層＋２１を伝搬する
信号と高周波ノイズを分離し、高周波ノイズのみを接地
層（７）に送るノイズフィルタとして動作させることが
できる。
（６）と接地層（７）に接続したが、信号層（２）と接
地層（７１に接続すれば、コンデンサの高周波に対する
容量性リアクタンスによって、信号層＋２１を伝搬する
信号と高周波ノイズを分離し、高周波ノイズのみを接地
層（７）に送るノイズフィルタとして動作させることが
できる。
以上のように、この発明によれば導電性薄膜及び誘電体
薄膜から成るコンデンサバンクを基板材料を部分的に穿
孔した孔に挿入し、スルーホールによって電源層、接地
層及びコンデンサバンクを接続した構成をしているので
、多層基板の寸法を大きくすることがな（容ｔをかせぐ
ことができ。
薄膜から成るコンデンサバンクを基板材料を部分的に穿
孔した孔に挿入し、スルーホールによって電源層、接地
層及びコンデンサバンクを接続した構成をしているので
、多層基板の寸法を大きくすることがな（容ｔをかせぐ
ことができ。
また、従来のようなコンデンサをハンダ付けする作業が
不必要になるため、多層基板の整備性及び信頼性向上の
効果がある。
不必要になるため、多層基板の整備性及び信頼性向上の
効果がある。
第１図はこの発明の一実施例による多層基板を示す部分
断面図、第２図は従来の多層基板を示す部分断面図、第
３図は第１図及び第２図に示す多ＲＡ基板を使用した構
成図である （１ａ）、（１ｂ）、（ｊす、（Ｉｄ）は基板材料、
（２１ｆ′ｉ信号層。 （３ａ）、（３ｂ）は導電性薄膜、（４１は誘電体薄膜
、（５）はコンデンサバンク、（６１は電源層、（７）
は接地ＮＩ。 （８ａ）、（８ｂ）、（８Ｃ’）、（８ｄ）は基板、
（９ＦＬ）、（９ｂ）は接着シート、 （１０ａ）
、（１０ｂ）はスルーホール、 ａｎ＃−を多層基板、
ａｚｆ′ｉハンダ、ｔ１３Ｆｉリード線、０４はコンデ
ンサ本体、ａテはコンデンサ、特は電源、 （１７１は
制御信号発生回路、ａ♂＃′ｉ電源ケーブル、α９は接
地ケーブル、０［１は制御信号供給線、 ｅｕはパルス
負荷、四は電源線、のは接地線、Ｃｌ４１は信号線。 なお１図中、同一符号は同一、又は相当部分を示す。 第１図 り一一一一一 Ｃ −＝−−Ｊ
断面図、第２図は従来の多層基板を示す部分断面図、第
３図は第１図及び第２図に示す多ＲＡ基板を使用した構
成図である （１ａ）、（１ｂ）、（ｊす、（Ｉｄ）は基板材料、
（２１ｆ′ｉ信号層。 （３ａ）、（３ｂ）は導電性薄膜、（４１は誘電体薄膜
、（５）はコンデンサバンク、（６１は電源層、（７）
は接地ＮＩ。 （８ａ）、（８ｂ）、（８Ｃ’）、（８ｄ）は基板、
（９ＦＬ）、（９ｂ）は接着シート、 （１０ａ）
、（１０ｂ）はスルーホール、 ａｎ＃−を多層基板、
ａｚｆ′ｉハンダ、ｔ１３Ｆｉリード線、０４はコンデ
ンサ本体、ａテはコンデンサ、特は電源、 （１７１は
制御信号発生回路、ａ♂＃′ｉ電源ケーブル、α９は接
地ケーブル、０［１は制御信号供給線、 ｅｕはパルス
負荷、四は電源線、のは接地線、Ｃｌ４１は信号線。 なお１図中、同一符号は同一、又は相当部分を示す。 第１図 り一一一一一 Ｃ −＝−−Ｊ
Claims (1)
- 基板材料上に形成される電源層，接地層及び信号層と
，上記基板材料を接着するためのプリプレグなどの接着
シートから成る多層基板において，上記基板材料を部分
的に穿孔した孔に，誘電体薄膜の両側に蒸着又はスパッ
タリングなどで導電性薄膜を被着して形成されるコンデ
ンサバンクを挿入し，更にスルーホールにより電源層及
び接地層とコンデンサバンクとを接続したことを特徴と
する多層基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25113888A JPH0298996A (ja) | 1988-10-05 | 1988-10-05 | 多層基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25113888A JPH0298996A (ja) | 1988-10-05 | 1988-10-05 | 多層基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0298996A true JPH0298996A (ja) | 1990-04-11 |
Family
ID=17218238
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25113888A Pending JPH0298996A (ja) | 1988-10-05 | 1988-10-05 | 多層基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0298996A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0451500A2 (en) * | 1990-04-09 | 1991-10-16 | International Business Machines Corporation | Printed circuit boards and cards having buried thin film capacitors and processing techniques for fabricating said boards and cards |
-
1988
- 1988-10-05 JP JP25113888A patent/JPH0298996A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0451500A2 (en) * | 1990-04-09 | 1991-10-16 | International Business Machines Corporation | Printed circuit boards and cards having buried thin film capacitors and processing techniques for fabricating said boards and cards |
| EP0451500A3 (ja) * | 1990-04-09 | 1995-02-08 | Ibm |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1186213B1 (en) | Method and apparatus for reducing electrical resonances and noise propagation in power distribution circuits employing plane conductors | |
| EP0873046A1 (en) | Printed wiring board device | |
| US3745430A (en) | Thick film feed-through capacitor | |
| JP2002252297A (ja) | 多層回路基板を用いた電子回路装置 | |
| US5657199A (en) | Close physical mounting of leaded amplifier/receivers to through holes in monolithic, buried-substrate, multiple capacitors simultaneous with electrical connection to dual capacitors otherwise transpiring, particularly for hearing aid filters | |
| JP2991136B2 (ja) | 多層プリント基板及びその製造方法 | |
| US6603202B2 (en) | Circuit board-providing article, circuit board, semiconductor device and process for the production of the same | |
| JPH0298996A (ja) | 多層基板 | |
| US20030089522A1 (en) | Low impedance / high density connectivity of surface mount components on a printed wiring board | |
| US6787902B1 (en) | Package structure with increased capacitance and method | |
| JPS60225449A (ja) | 半導体集積回路パツケ−ジ | |
| JP3646540B2 (ja) | ローパスフィルタ | |
| JPS595654A (ja) | 半導体装置 | |
| JP2001015885A (ja) | 高周波用電子回路及び高周波用電子回路へのチップ三端子コンデンサの実装構造 | |
| JP3573352B2 (ja) | 多層配線ｔａｂテープキャリア | |
| JP2000277657A (ja) | 多層配線基板 | |
| JP2002050877A (ja) | 多層配線基板 | |
| JPH03104293A (ja) | プリント基板 | |
| JP2003142786A (ja) | フレキシブルプリント配線基板 | |
| JP4360617B2 (ja) | 配線基板 | |
| JP2001339169A (ja) | 多層配線基板 | |
| JPH1051257A (ja) | Ｌｃローパスフィルタ | |
| JPH0878907A (ja) | 積層型誘電体フィルタ | |
| JPH04192904A (ja) | 高周波発振装置 | |
| CN116744535A (zh) | 一种印刷电路板及电子设备 |