JPH04192904A - 高周波発振装置 - Google Patents
高周波発振装置Info
- Publication number
- JPH04192904A JPH04192904A JP32857890A JP32857890A JPH04192904A JP H04192904 A JPH04192904 A JP H04192904A JP 32857890 A JP32857890 A JP 32857890A JP 32857890 A JP32857890 A JP 32857890A JP H04192904 A JPH04192904 A JP H04192904A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- layer
- oscillation
- oscillation element
- oscillator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000010355 oscillation Effects 0.000 claims abstract description 53
- 239000003990 capacitor Substances 0.000 claims abstract description 16
- 239000004020 conductor Substances 0.000 claims description 5
- 239000000758 substrate Substances 0.000 abstract description 38
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
Landscapes
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は自動車電話等に使用する高周波発振装置に関す
るものである。
るものである。
従来の技術
近年、高周波発振装置は機器の小型化のために多層基板
が多く利用されるようになってきた。
が多く利用されるようになってきた。
以下に従来の高周波発振装置について説明する。
第３図は従来の４層基板における高周波発振装置の発振
回路部の断層面を示すものである。第３図において、１
層目基板１と３層目基板３との間をシールドするための
２層目基板２（アース導体基板）と４層目基板４（アー
ス導体基板）との間に発振素子５を形成し、この発振素
子５の両端からスルホール１３により、１層目基板（部
品実装層）１に形成した配線パターンと接続されている
。上記の発振素子５と発振回路接続部９間に結合コンデ
ンサ８が接続され、発振素子５に並列に同調用コンデン
サ６と可変容量素子７が直列に接続され一端がショート
抵抗１１でアースに接続されている。この同調用コンデ
ンサ６と可変容量素子７の接続部は抵抗８を通して直列
に負荷用コイル１４が接続されている。
回路部の断層面を示すものである。第３図において、１
層目基板１と３層目基板３との間をシールドするための
２層目基板２（アース導体基板）と４層目基板４（アー
ス導体基板）との間に発振素子５を形成し、この発振素
子５の両端からスルホール１３により、１層目基板（部
品実装層）１に形成した配線パターンと接続されている
。上記の発振素子５と発振回路接続部９間に結合コンデ
ンサ８が接続され、発振素子５に並列に同調用コンデン
サ６と可変容量素子７が直列に接続され一端がショート
抵抗１１でアースに接続されている。この同調用コンデ
ンサ６と可変容量素子７の接続部は抵抗８を通して直列
に負荷用コイル１４が接続されている。
この負荷用コイル１４にバイパス用コンデンサ１２を介
してアース電極１６が接続されるとともに電圧供給電極
１５が接続されている。
してアース電極１６が接続されるとともに電圧供給電極
１５が接続されている。
発明が解決しようとする課題
しかしながら上記の従来の構成では、小型化のために２
層目基板２と４層目基板４間が狭くなり、発振素子５に
分布容量が生じるので、発振素子５自体のインピーダン
スが小さくなりＱが高く取れなくなるという問題点を有
していた。
層目基板２と４層目基板４間が狭くなり、発振素子５に
分布容量が生じるので、発振素子５自体のインピーダン
スが小さくなりＱが高く取れなくなるという問題点を有
していた。
この問題点より高周波回路において重要な特性の１つで
ある発振回路の出力電力（キャリヤー）に対して発振周
波数の近傍の雑音電力（ノイズ）の比Ｃ／Ｎ ＩＪ下Ｃ
／Ｎという〉が悪くなり、発振された信号に雑音の影響
を受は受信されないといった問題点があった。
ある発振回路の出力電力（キャリヤー）に対して発振周
波数の近傍の雑音電力（ノイズ）の比Ｃ／Ｎ ＩＪ下Ｃ
／Ｎという〉が悪くなり、発振された信号に雑音の影響
を受は受信されないといった問題点があった。
本発明は上記従来の課題を解決するもので、多層基板間
を薄くするとともにＣ／Ｎを向上することのできる高周
波発振装置を提供することを目的とする。
を薄くするとともにＣ／Ｎを向上することのできる高周
波発振装置を提供することを目的とする。
課題を解決するための手段
この課題を解決するために本発明の高周波発振装置は、
片面に全面にアース導体を形成した絶縁層の内部にマイ
クロストリップラインで構成した発振素子の一部を設け
、上記絶縁層の他面にコンデンサや可変容量素子を実装
する配線パターンを形成し、上記内部発振素子の一端と
スルホールにより接続された発振素子の残部を形成する
構成としたものである。
片面に全面にアース導体を形成した絶縁層の内部にマイ
クロストリップラインで構成した発振素子の一部を設け
、上記絶縁層の他面にコンデンサや可変容量素子を実装
する配線パターンを形成し、上記内部発振素子の一端と
スルホールにより接続された発振素子の残部を形成する
構成としたものである。
又、上記の発振素子の残部をシールドケースの影響を受
けないようにアース側に形成する構成としてものである
。
けないようにアース側に形成する構成としてものである
。
作用
この構成によって、２層目基板と４層目基板間に発振素
子の一部を設け、この内部の発振素子の一端とスルホー
ルにより接続された発振素子の残部を１層目基板に形成
することにより、発振素子のインピーダンスが大きくな
り発振素子自体のＱが高くなりＣ／Ｎが向上するととも
に、周波数調整が容易にすることができる。
子の一部を設け、この内部の発振素子の一端とスルホー
ルにより接続された発振素子の残部を１層目基板に形成
することにより、発振素子のインピーダンスが大きくな
り発振素子自体のＱが高くなりＣ／Ｎが向上するととも
に、周波数調整が容易にすることができる。
又、発振素子の残部をアース側に形成することにより、
シールドケースからの影響を少なくするこきもできる。
シールドケースからの影響を少なくするこきもできる。
実施例
以下本発明の一実施例について、図面を参照しながら説
明する。
明する。
第１図〜第２図は本発明の一実施例における高周波発振
装置の発振回路部の断層面を示すものである。
装置の発振回路部の断層面を示すものである。
（実施例１）
第１図においてアース基板としての２層目基板２と４層
目基板４間に発振素子５の一部を設け、この発振素子５
の一端とスルホール１３により接続された発振素子基板
としての３層目基板３に形成した発振素子５の残部を部
品実装基板である１層目基板１に形成されている。上記
の発振素子５と発振回路接続部９間に結合コンデンサ６
と可変容量素子７が直列に接続され一端がショート抵抗
１１でアースに接続されている。この同調用コンデンサ
６と可変容量素子７の接続部は抵抗１０を通して直列に
３層目基板３に形成した負荷用コイル１４が接続されて
いる。この負荷用コイル１４にバイパス用コンデンサ１
２を介してアース電極１６が接続されるとともに電圧供
給電極１５が接続されている。
目基板４間に発振素子５の一部を設け、この発振素子５
の一端とスルホール１３により接続された発振素子基板
としての３層目基板３に形成した発振素子５の残部を部
品実装基板である１層目基板１に形成されている。上記
の発振素子５と発振回路接続部９間に結合コンデンサ６
と可変容量素子７が直列に接続され一端がショート抵抗
１１でアースに接続されている。この同調用コンデンサ
６と可変容量素子７の接続部は抵抗１０を通して直列に
３層目基板３に形成した負荷用コイル１４が接続されて
いる。この負荷用コイル１４にバイパス用コンデンサ１
２を介してアース電極１６が接続されるとともに電圧供
給電極１５が接続されている。
上記のようにすることにより、多層化のために発振素子
５自体のインピーダンスが小さくなりＱが高く取れない
といった問題点を解決するとともに、基板間を薄く構成
することにより、Ｃ／Ｎの向上が図ることができる。
５自体のインピーダンスが小さくなりＱが高く取れない
といった問題点を解決するとともに、基板間を薄く構成
することにより、Ｃ／Ｎの向上が図ることができる。
（実施例２）
第２図において、第１図と異なるのは、１層目基板１に
発振素子５の残部をアース側に形成した点である。
発振素子５の残部をアース側に形成した点である。
上記のようにすることにより、シールドケースからの影
響によるＱの低下を防ぐことができる。
響によるＱの低下を防ぐことができる。
発明の効果
以上のように本発明は、２層目基板と４層目基板間に発
振素子の一部を設け、この内部発振素子の一端とスルホ
ールにより接続された発振素子の残部を１層目基板に形
成することにより、Ｃ／Ｎの向上を図ることができる優
れた高周波発振装置を実現できるものである。
振素子の一部を設け、この内部発振素子の一端とスルホ
ールにより接続された発振素子の残部を１層目基板に形
成することにより、Ｃ／Ｎの向上を図ることができる優
れた高周波発振装置を実現できるものである。
第１図、第２図は本発明の高周波発振装置の実施例にお
ける発振回路部の孫病図、第３図は従来の高周波発振装
置の発振回路部のｓ艦図である。 １・・・・・・１層目基板（部品実装基板）、２・・・
・・・２層目基板（アース基板）、３・・・・・・３層
目基板（発振素子基板）、４・・・・・・４層目基板（
アース基板）、５・・・・・・発振素子、６・・・・・
・同調用コンデンサ、７・・・・・・可変容量素子、８
・・・・・・結合コンデンサ、９・・・・・・発振回路
接続部、１０・・・・・・抵抗、１１・・・・・・ショ
ート抵抗、１２・・・・・・バイパス用コンデンサ、１
３・・・・・・スルホール、１４・・・・・・負荷用コ
イル、１５・・・・・・電圧供給電極、１６・・・・・
・アース電極。 代理人の氏名 弁理士小蝦治明 ほか２名第１図 ／／ ／：） ／ｂ 第２図 ｌ ／、） ／６ − 第３図
ける発振回路部の孫病図、第３図は従来の高周波発振装
置の発振回路部のｓ艦図である。 １・・・・・・１層目基板（部品実装基板）、２・・・
・・・２層目基板（アース基板）、３・・・・・・３層
目基板（発振素子基板）、４・・・・・・４層目基板（
アース基板）、５・・・・・・発振素子、６・・・・・
・同調用コンデンサ、７・・・・・・可変容量素子、８
・・・・・・結合コンデンサ、９・・・・・・発振回路
接続部、１０・・・・・・抵抗、１１・・・・・・ショ
ート抵抗、１２・・・・・・バイパス用コンデンサ、１
３・・・・・・スルホール、１４・・・・・・負荷用コ
イル、１５・・・・・・電圧供給電極、１６・・・・・
・アース電極。 代理人の氏名 弁理士小蝦治明 ほか２名第１図 ／／ ／：） ／ｂ 第２図 ｌ ／、） ／６ − 第３図
Claims (2)
- （１）片面の全面にアース導体を形成した絶縁層の内部
にマイクロストリップラインで構成した発振素子の一部
を設け、上記絶縁層の他面にコンデンサや可変容量素子
等を実装する配線パターンを形成し、上記内部発振素子
の一端とスルホールにより接続された発振素子の残部を
形成するとともに、上記絶縁層の内部に上記絶縁層内の
発振素子と増幅回路との間をシールドするためのアース
導体層を形成した高周波発振装置。 - （２）請求の範囲１の発振素子の残部をアース側に形成
した高周波発振装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32857890A JP3159445B2 (ja) | 1990-11-27 | 1990-11-27 | 高周波発振装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32857890A JP3159445B2 (ja) | 1990-11-27 | 1990-11-27 | 高周波発振装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04192904A true JPH04192904A (ja) | 1992-07-13 |
| JP3159445B2 JP3159445B2 (ja) | 2001-04-23 |
Family
ID=18211845
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32857890A Expired - Fee Related JP3159445B2 (ja) | 1990-11-27 | 1990-11-27 | 高周波発振装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3159445B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5475350A (en) * | 1992-09-29 | 1995-12-12 | Matsushita Electric Industrial Co., Ltd. | Frequency tunable resonator including a varactor |
| KR100309422B1 (ko) * | 1997-10-03 | 2001-11-15 | 가타오카 마사타카 | 발진기 |
-
1990
- 1990-11-27 JP JP32857890A patent/JP3159445B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5475350A (en) * | 1992-09-29 | 1995-12-12 | Matsushita Electric Industrial Co., Ltd. | Frequency tunable resonator including a varactor |
| KR100309422B1 (ko) * | 1997-10-03 | 2001-11-15 | 가타오카 마사타카 | 발진기 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3159445B2 (ja) | 2001-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6297965B1 (en) | Wiring arrangement including capacitors for suppressing electromagnetic wave radiation from a printed circuit board | |
| US20050179136A1 (en) | Multi-layer substrate module and wireless terminal device | |
| JP3471679B2 (ja) | プリント基板 | |
| US5363067A (en) | Microstrip assembly | |
| JP3407694B2 (ja) | 高周波多層回路部品 | |
| JPH04192904A (ja) | 高周波発振装置 | |
| JPH03201805A (ja) | 電圧制御発振器 | |
| US7142067B2 (en) | Voltage-controlled oscillator, composite module, and communication apparatus | |
| US7057114B2 (en) | Circuit board with added impedance | |
| JP3646540B2 (ja) | ローパスフィルタ | |
| JP3176859B2 (ja) | 誘電体フィルタ | |
| JP3473319B2 (ja) | 多層回路基板 | |
| JP2001024334A (ja) | 多層プリント回路基板 | |
| JPH03278701A (ja) | 高周波増幅器 | |
| JP2576687Y2 (ja) | 積層集積部品の実装構造 | |
| JP3100036B2 (ja) | 多層基板を用いたｖｃｏ等の高周波回路 | |
| JP2001060827A (ja) | マイクロストリップライン型電圧制御発振器 | |
| JPH06216614A (ja) | ストリップ線路の共振周波数調整方法 | |
| KR20010070486A (ko) | 전압제어발진기 | |
| JPH04213204A (ja) | 共振回路及び共振周波数調整方法 | |
| JPH1041745A (ja) | 電圧制御発振器 | |
| JPH0754875B2 (ja) | 高周波回路基板 | |
| JPH046252Y2 (ja) | ||
| JPH06268441A (ja) | 電圧制御高周波発振器 | |
| JPH02290307A (ja) | 高周波発振器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080216 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090216 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100216 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |