DE102006013210B3 - Halbleiterbauelement mit unterschiedlichen Gateoxiddicken und Herstellungsverfahren - Google Patents

Halbleiterbauelement mit unterschiedlichen Gateoxiddicken und Herstellungsverfahren Download PDF

Info

Publication number
DE102006013210B3
DE102006013210B3 DE200610013210 DE102006013210A DE102006013210B3 DE 102006013210 B3 DE102006013210 B3 DE 102006013210B3 DE 200610013210 DE200610013210 DE 200610013210 DE 102006013210 A DE102006013210 A DE 102006013210A DE 102006013210 B3 DE102006013210 B3 DE 102006013210B3
Authority
DE
Germany
Prior art keywords
oxide
gate oxide
gate
layer
gox2
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE200610013210
Other languages
English (en)
Inventor
Martin Dr. Knaipp
Georg RÖHRER
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams AG
Original Assignee
Austriamicrosystems AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Austriamicrosystems AG filed Critical Austriamicrosystems AG
Priority to DE200610013210 priority Critical patent/DE102006013210B3/de
Application granted granted Critical
Publication of DE102006013210B3 publication Critical patent/DE102006013210B3/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0922—Combination of complementary transistors having a different structure, e.g. stacked CMOS, high-voltage and low-voltage CMOS

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Zusätzlich zu unterschiedlich dicken thermisch gewachsenen Gateoxiden werden zwei Oxidschichten (4, 5) abgeschieden. Die erste abgeschiedene Oxidschicht (4) wird auf Anteilen einer ersten Leiterschicht (3), die für untere Kondensatorelektroden vorgesehen sind, bereichsweise entfernt. Nach dem Aufbringen einer zweiten Leiterschicht (6) werden so vier unterschiedliche Transistortypen und zwei unterschiedliche Kondensatorstrukturen hergestellt.

Description

  • Die vorliegende Erfindung betrifft Halbleiterbauelemente mit unterschiedlichen Gateoxiddicken, insbesondere integriert mit Kondensatorstrukturen, und zugehörige Herstellungsverfahren.
  • In der Halbleitertechnologie, insbesondere bei der Integration von Halbleiterbauelementen wie zum Beispiel Hochvoltbauelementen, sind Oxidschichten wichtig, die eine hohe Qualität aufweisen. Die Oxide werden unter anderem für elektrische Isolationen verwendet. Dazu gehören zum Beispiel Oxidgräben im Halbleitersubstrat zur elektrischen Trennung von Schaltungskomponenten, Gateoxide zwischen der Gateelektrode und dem Kanalbereich von Feldeffekttransistoren und dielektrische Schichten zwischen den Elektroden von Kondensatorstrukturen. Die Qualität der Oxidschichten spielt dabei eine wesentliche Rolle.
  • Ein durch Erhitzen des Bauelementes thermisch hergestelltes Oxid ist vorteilhaft, weil es den Einsatz höchster Feldstärken im späteren Betrieb des Bauelementes ermöglicht. Zur Herstellung eines solchen Oxids wird allerdings ein relativ hohes thermisches Budget benötigt. Deswegen werden thermische Oxidschichten größerer Dicke im Rahmen eines Standardherstellungsprozesses vermieden. Oxidschichten können jedoch auch durch Abscheiden des Oxids hergestellt werden. Damit erhält man aber Oxidschichten, die nur für geringere elektrische Feldstärken geeignet sind.
  • Für unterschiedliche Bauelementtypen, zum Beispiel unterschiedliche Transistortypen, die für verschiedene Bereiche der Betriebsspannungen ausgelegt sind, oder unterschiedliche Kondensatortypen, deren Flächenkapazitäten in verschiedenen Bereichen liegen, werden die Oxidschichten in unterschiedlicher Dicke hergestellt. Durch eine bereichsweise Maskierung der Substratoberfläche wird erreicht, dass das thermische Oxid bereichsweise unterschiedlich dick hergestellt wird. Es stehen somit verschiedene Oxiddicken für verschiedene Bauelementtypen zur Verfügung. Aufgrund des begrenzten thermischen Budgets ist dieser Herstellungsprozess jedoch auf wenige verschiedene Oxiddicken begrenzt.
  • In der US 2003/0038313 A1 ist ein Bauelement mit Transistoren mit unterschiedlich dicken Gateoxiden beschrieben. Zu den Zwischenisolationsschichten eines Speichertransistors ist angegeben, dass eine erste Siliziumoxidschicht durch thermische Oxidation und eine zweite Siliziumoxidschicht durch CVD hergestellt wird. Zusammen mit diesen Schichten können Gateoxide unterschiedlicher Dicken hergestellt werden. Es sind auch unterschiedliche Wertebereiche für die Dicken dieser Schichten angegeben.
  • In der US 2005/0142816 A1 ist ein Herstellungsverfahren für Gate-Isolationsschichten unterschiedlicher Dicken beschrieben. Bei diesem Verfahren werden vier unterschiedlich dicke Gate-Dielektrika hergestellt, wobei zunächst ein erstes und ein zweites Gateoxid unterschiedlicher Dicke erzeugt werden und anschließend jeweils auf einen Teilbereich des ersten und des zweiten Gateoxids eine weitere Isolationsschicht aufgebracht wird. Das Aufbringen von Gateleitern wird vor der Fertigstellung aller Gate-Isolationsschichten nicht vorgesehen. Zwei von den Gate-Isolationsschichten umfassen Oxidnitridschichten, die durch thermische Nitridation hergestellt werden.
  • Aufgabe der vorliegenden Erfindung ist es, anzugeben, wie eine größere Anzahl von Bauelementtypen mit jeweiligen unterschiedlichen Oxidschichten auf demselben Halbleiterchip einfach integriert werden kann. Außerdem sollen mit dem zugehörigen Herstellungsverfahren auch die Qualitätsanforderungen an die Oxidschichten erfüllt werden.
  • Diese Aufgabe wird mit dem Herstellungsverfahren mit den Merkmalen des Anspruches 1 beziehungsweise mit dem entsprechend herzustellenden Halbleiterbauelement mit den Merkmalen des Anspruches 6 gelöst. Ausgestaltungen ergeben sich aus den jeweiligen abhängigen Ansprüchen.
  • Bei dem Halbleiterbauelement sind zur Ausbildung unterschiedlicher Typen von Feldeffekttransistoren mindestens vier unterschiedlich dicke Gateoxide vorhanden. Auf den Gateoxiden ist jeweils ein elektrischer Leiter als Gate-Elektrode angeordnet. Die vier verschiedenen Schichtdicken der Gateoxide werden dadurch erreicht, dass zunächst zwei unterschiedlich dicke Gateoxide z. B. durch eine thermische Oxidation hergestellt werden. Danach wird eine weitere Oxidschicht abgeschieden, so dass insgesamt vier verschieden dicke Gateoxidschichten gebildet werden. Das wird erreicht, indem nach dem Herstellen der thermischen Gateoxide eine erste Leiterschicht, zum Beispiel elektrisch leitfähig dotiertes Polysilizium, aufgebracht und strukturiert wird, mit der die Gate-Elektroden der Transistortypen mit den ersten beiden Gateoxiddicken hergestellt werden. Dann wird die weitere Oxidschicht abgeschieden, wodurch die Dicken der Gateoxide unter den bereits hergestellten Gate-Elektroden nicht mehr verändert werden. In den Bereichen, in denen das thermische Oxid durch das abgeschiedene Oxid verstärkt worden ist, wird dann eine zweite Leiterschicht aufgebracht und strukturiert, mit der Gate-Elektroden weiterer Transistoren eines dritten und vierten Typs ausgebildet werden. Die zweite Leiterschicht kann zum Beispiel elektrisch leitfähig dotiertes Polysilizium sein.
  • Mit dem abgeschiedenen Oxid können auch Kondensatorstrukturen hergestellt werden. Dazu wird die erste Leiterschicht vorzugsweise auch zu unteren Kondensatorelektroden strukturiert. Darauf wird die abgeschiedene Oxidschicht aufgebracht, die als Kondensatordielektrikum vorgesehen ist. Aus der zweiten Leiterschicht werden dann die oberen Kondensatorelektroden strukturiert. Hierbei kann vorgesehen werden, Kondensatorstrukturen unterschiedlicher Kapazität dadurch auszubilden, dass das abgeschiedene Oxid von einem Teil der unteren Kondensatorelektroden entfernt wird. Es wird in diesem Fall dann noch eine weitere Oxidschicht abgeschieden, die die erste abgeschiedene Oxidschicht bei denjenigen Kondensatoren verstärkt, die noch über die erste abgeschiedene Oxidschicht verfügen, und in denjenigen Kondensatoren, bei denen die erste abgeschiedene Oxidschicht entfernt wurde, das gesamte Kondensatordielektrikum bildet. Das ergibt Kondensatortypen mit unterschiedlichen Dicken des Kondensatordielektrikums.
  • Mit zwei abgeschiedenen Oxidschichten kann die Gesamtdicke der hergestellten Gateoxide stärker verändert werden, als es mit nur einer abgeschiedenen Oxidschicht möglich ist, so dass auf diese Weise Transistoren eines fünften und sechsten Typs ausgebildet werden können, die sich von den Transistoren der bereits genannten dritten und vierten Typen durch dickere Gateoxide unterscheiden. Die Dicken der Gateoxide der Transistoren des fünften und sechsten Typs unterscheiden sich von den thermisch gewachsenen Gateoxiden, zumindest bis auf Herstellungstoleranzen, jeweils um die Summe der Dicken der beiden abgeschiedenen Oxidschichten, was wiederum der Dicke des dickeren Kondensatordielektrikums entspricht.
  • Es folgt eine genauere Beschreibung von Beispielen des Halbleiterbauelementes und eines Herstellungsverfahrens anhand der beigefügten Figuren.
  • Die 1 zeigt einen Querschnitt durch ein Zwischenprodukt eines Ausführungsbeispieles nach dem Aufbringen und Strukturieren einer ersten Leiterschicht und dem Abscheiden einer Oxidschicht.
  • Die 2 zeigt einen Querschnitt gemäß der 1 nach dem teilweisen Entfernen der abgeschiedenen Oxidschicht.
  • Die 3 zeigt einen Querschnitt gemäß der 2 nach dem Abscheiden und teilweisen Entfernen einer weiteren Oxidschicht.
  • Die 4 zeigt einen Querschnitt gemäß der 3 nach dem Strukturieren der weiteren abgeschiedenen Oxidschicht.
  • Die 5 zeigt einen Querschnitt gemäß der 4 nach dem Aufbringen und Strukturieren einer zweiten Leiterschicht.
  • Die 1 zeigt einen Ausschnitt aus einem Querschnitt durch ein Zwischenprodukt eines Ausführungsbeispiels mit einem Substrat 1, an dessen Oberseite bereichsweise ein Feldoxid 2 ausgebildet ist. Dazwischen befinden sich Schichten aus Oxid, die durch einen thermischen Prozess hergestellt sind. Für verschiedene Transistortypen sind Gateoxidschichten unterschiedlicher Dicke vorgesehen. Im linken Bereich der 1 ist ein erstes Gateoxid GOX1 dargestellt und im rechten Bereich der 1 ein dickeres zweites Gateoxid GOX2. Eine erste Leiterschicht 3 wurde aufgebracht und strukturiert, um Gate-Elektroden von Feldeffekttransistoren eines ersten und zweiten Typs auszubilden, die in dem Querschnitt der 1 jedoch nicht dargestellt sind. Diese Gate-Elektroden sind in einer an sich bekannten Weise auf dem ersten Gateoxid GOX1 beziehungsweise dem zweiten Gateoxid GOX2 angeordnet.
  • Bei dem in der 1 dargestellten Ausführungsbeispiel wurde die erste Leiterschicht 3 zusätzlich zu unteren Kondensatorelektroden strukturiert, die in dem gezeigten Beispiel auf dem Feldoxid 2 angeordnet sind. Es wird dann ganzflächig eine abgeschiedene Oxidschicht 4 aufgebracht, die auch die erste Leiterschicht 3 bedeckt. Wenn jetzt anschließend eine zweite Leiterschicht aufgebracht und strukturiert wird, können einerseits die oberen Kondensatorelektroden der Kondensatorstrukturen auf der abgeschiedenen Oxidschicht 4 ausgebildet werden und andererseits zwei weitere Transistortypen mit Gate-Elektroden auf den durch die abgeschiedene Oxidschicht 4 verstärkten thermischen Gateoxiden.
  • Die 2 zeigt in einem der 1 entsprechenden Querschnitt, dass die abgeschiedene Oxidschicht 4 zusammen mit dem thermischen Oxid zwei neue Gateoxide bildet, die gegenüber dem ersten Gateoxid GOX1 und dem zweiten Gateoxid GOX2 jeweils um die Dicke der abgeschiedenen Oxidschicht 4 verstärkt sind. Es sind auf diese Weise ein drittes Gateoxid GOX3 und ein viertes Gateoxid GOX4 ausgebildet. Unter den mit der ersten Leiterschicht bereits aufgebrachten Gate-Elektroden wird jedoch die Dicke des jeweiligen Gateoxids nicht mehr verändert. Wenn Gate-Elektroden auf dem dritten Gateoxid GOX3 und dem vierten Gateoxid GOX4 angeordnet werden, erhält man entsprechend den vier verschiedenen Gateoxiden vier verschiedene Transistortypen.
  • Die 2 zeigt außerdem an einem Beispiel, dass die abgeschiedene Oxidschicht 4 bereichsweise von der ersten Leiterschicht 3 entfernt werden kann, womit man in der Folge unterschiedliche Kondensatortypen herstellen kann. Auf der rechten Seite von 2 ist dargestellt, dass die abgeschiedene Oxidschicht 4 von der ersten Leiterschicht 3, die dort eine untere Kondensatorelektrode bildet, entfernt worden ist. Das geschieht weitgehend selektiv zu dem Material der ersten Leiterschicht 3, die zum Beispiel elektrisch leitfähig dotiertes Polysilizium sein kann und dabei allenfalls geringfügig abgetragen wird. Es wird hierbei eine Maske verwendet, die die abgeschiedene Oxidschicht 4 in den übrigen Bereichen bedeckt.
  • Der Querschnitt der 3 zeigt einen Querschnitt gemäß der 2 nach dem Aufbringen einer weiteren abgeschiedenen Oxidschicht 5. Die weitere abgeschiedene Oxidschicht 5 wird ganzflächig aufgebracht und verstärkt die bereits vorhandenen Oxidschichten. Auf der linken Seite von 3 ist erkennbar, dass das für die Kondensatorstruktur vorgesehene Kondensatordielektrikum an dieser Stelle jetzt aus der abgeschiedenen Oxidschicht 4 und der weiteren abgeschiedenen Oxidschicht 5 besteht, während auf der unteren Kondensatorelektrode auf der rechten Seite der 3 nur die weitere abgeschiedene Oxidschicht 5 vorhanden ist. Die Gateoxide im Bereich derjenigen Transistoren, die noch nicht mit Gate-Elektroden versehen worden sind, werden ebenfalls durch die weitere abgeschiedene Oxidschicht verstärkt.
  • Die 4 zeigt einen Querschnitt gemäß der 3 nach einer Strukturierung der weiteren abgeschiedenen Oxidschicht 5. Die weitere abgeschiedene Oxidschicht 5 ist jetzt von den Flanken der verbliebenen Anteile der ersten Leiterschicht 3 entfernt worden sowie gegebenenfalls von denjenigen Bereichen der Substratoberfläche, die nicht für Transistoren vorgesehen sind. Durch das Aufbringen der abgeschiedenen Oxidschicht 4 und der weiteren abgeschiedenen Oxidschicht 5 auf den thermisch hergestellten Gateoxiden GOX1 und GOX2 sind jetzt ein fünftes Gateoxid GOX5 und ein sechstes Gateoxid GOX6 gebildet worden. Das Abscheiden der weiteren Oxidschicht 5 ermöglicht es somit, die Gateoxide für weitere neue Transistortypen zu modifizieren.
  • Es kann dann gemäß dem Querschnitt der 5 eine zweite Leiterschicht 6 aufgebracht und strukturiert werden, die einerseits die Gate-Elektroden der Feldeffekttransistoren auf dem fünften Gateoxid GOX5 und dem sechsten Gateoxid GOX6 bildet und andererseits die oberen Kondensatorelektroden der Kondensatoren. Die Strukturierung der zweiten Leiterschicht 6 kann in einer an sich bekannten Weise mittels einer Maske geschehen. Wenn das Material der zweiten Leiterschicht 6 zum Beispiel elektrisch leitfähig dotiertes Polysilizium ist, lässt es sich im Wesentlichen selektiv bezüglich des Oxids entfernen. Im Bereich außerhalb der strukturierten Leiterschichten bleiben daher die Oxidschichten im Wesentlichen erhalten und werden allenfalls geringfügig abgetragen. Unterhalb der zweiten Leiterschicht 6 wird die Oxiddicke ebenfalls nicht verändert, so dass die Dicken der verschiedenen Gateoxide und der Kondensatordielektrika durch die ursprüngliche Dicke der thermisch hergestellten Gateoxide sowie die Dicken der abgeschiedenen Oxidschichten 4, 5 sehr genau eingestellt werden können. Die verstärkten Gateoxide sind insbesondere zur Ausbildung von Hochvolttransistoren geeignet.
  • Typische Schichtdicken sind für das thermisch hergestellte erste Gateoxid GOX1 etwa 10 nm und das thermisch hergestellte zweite Gateoxid GOX2 etwa 40 nm. Die erste abgeschiedene Oxidschicht 4 ist typisch zum Beispiel etwa 80 nm dick und die weitere abgeschiedene Oxidschicht 5 typisch zum Beispiel etwa 38 nm dick. Das fünfte Gateoxid GOX5 wird damit etwa 128 nm dick und das sechste Gateoxid GOX6 158 nm. Mit diesen Gateoxiddicken ergibt sich die Möglichkeit, Gatespannungen bis etwa 40 V beziehungsweise bis etwa 50 V vorzusehen. Die Verbindung der beiden abgeschiedenen Oxidschichten 4, 5 liefert ein Kondensatordielektrikum einer Dicke von etwa 118 nm, was für Spannungen am Kondensator von bis zu 40 V geeignet ist. Die Schichtdicken verschiedener Ausführungsbeispiele liegen vorzugsweise in den folgenden Bereichen: GOX1 von 5 nm bis 20 nm, GOX2 von 30 nm bis 50 nm, GOX5 von 100 nm bis 145 nm, GOX6 von 110 nm bis 190 nm.
  • Das bevorzugte Ausführungsbeispiel mit zwei abgeschiedenen Oxidschichten ergibt zwei neue Feldeffekttransistoren mit erhöhten Gateoxiddicken sowie eine neue Kondensatorstruktur mit erhöhter Betriebsspannung. Das bevorzugte Herstellungsverfahren, wie es anhand der Figuren beschrieben worden ist, lässt sich besonders einfach in bestehende Prozesse integrieren, da in vielen CMOS-Prozessen bereits ein abgeschiedenes Oxid, entsprechend der weiteren abgeschiedenen Oxidschicht 5, als Kapazitätsoxid verwendet wird. Mit diesem Dielektrikum werden typischerweise Niedervoltkapazitäten (Poly/Poly Cap) realisiert. Die Verbindung aus thermisch gewachsenem Oxid und abgeschiedenem Oxid ermöglicht eine hohe Oxidqualität bei gleichzeitig begrenztem thermischem Budget.
    • 1
    Substrat
    2
    Feldoxid
    3
    erste Leiterschicht
    4
    abgeschiedene Oxidschicht
    5
    weitere abgeschiedene Oxidschicht
    6
    zweite Leiterschicht
    GOX1
    erstes Gateoxid
    GOX2
    zweites Gateoxid
    GOX3
    drittes Gateoxid
    GOX4
    viertes Gateoxid
    GOX5
    fünftes Gateoxid, erstes weiteres Gateoxid
    GOX6
    sechstes Gateoxid, zweites weiteres Gateoxid

Claims (10)

  1. Verfahren zur Herstellung von Halbleiterbauelementen mit Feldeffekttransistoren mit unterschiedlichen Gateoxiddicken, bei dem auf einem Substrat (1) aus Halbleitermaterial bereichsweise ein erstes Gateoxid (GOX1) und ein zweites Gateoxid (GOX2), die unterschiedliche Dicken aufweisen, hergestellt werden, eine erste Leiterschicht (3) auf das erste und das zweite Gateoxid (GOX1, GOX2) aufgebracht und so zu Gate-Elektroden strukturiert wird, dass Bereiche des ersten und des zweiten Gateoxids (GOX1, GOX2) nicht von der ersten Leiterschicht (3) bedeckt sind, eine Oxidschicht (4) auf die nicht von der ersten Leiterschicht (3) bedeckten Bereiche des ersten und des zweiten Gateoxids (GOX1, GOX2) abgeschieden wird, so dass ein drittes Gateoxid (GOX3) und ein viertes Gateoxid (GOX4), die unterschiedliche Dicken aufweisen, hergestellt werden, und eine weitere Oxidschicht (5) abgeschieden wird, so dass ein erstes weiteres Gateoxid (GOX5) und ein zweites weiteres Gateoxid (GOX6), die unterschiedliche Dicken aufweisen, hergestellt werden.
  2. Verfahren nach Anspruch 1, bei dem mit der ersten Leiterschicht (3) auch Kondensatorelektroden ausgebildet werden, die Oxidschicht (4) auch auf den Kondensatorelektroden abgeschieden wird, die Oxidschicht (4) vor dem Abscheiden der weiteren Oxidschicht (5) von einem Teil der Kondensatorelektroden entfernt wird, die weitere Oxidschicht (5) auch auf den Kondensatorelektroden und den darauf verbleibenden Anteilen der Oxidschicht (4) abgeschieden wird und eine zweite Leiterschicht (6) auf die weitere Oxidschicht (5) aufgebracht und zu Gate-Elektroden und weiteren Kondensatorelektroden strukturiert wird.
  3. Verfahren nach Anspruch 1 oder 2, bei dem eine weitere Leiterschicht auf das dritte und das vierte Gateoxid (GOX3, GOX4) aufgebracht und so zu Gate-Elektroden strukturiert wird, dass Bereiche des dritten und des vierten Gateoxids (GOX3, GOX4) nicht von der weiteren Leiterschicht bedeckt sind, und die weitere Oxidschicht (5) auf die nicht von der weiteren Leiterschicht bedeckten Bereiche des dritten und des vierten Gateoxids (GOX3, GOX4) aufgebracht wird.
  4. Verfahren nach einem der Ansprüche 1 bis 3, bei dem vor dem Aufbringen der ersten Leiterschicht (3) an der betreffenden Oberseite des Substrates (1) bereichsweise Feldoxid (2) hergestellt wird und mindestens eine Kondensatorelektrode auf einem Feldoxid (2) angeordnet wird.
  5. Verfahren nach einem der Ansprüche 1 bis 4, bei dem das erste Gateoxid (GOX1) und das zweite Gateoxid (GOX2) durch einen thermischen Prozess hergestellt werden.
  6. Halbleiterbauelement mit Feldeffekttransistoren mit unterschiedlichen Gateoxiddicken, bei dem auf einem Substrat (1) aus Halbleitermaterial bereichsweise vier unterschiedlich dicke Gateoxide (GOX1, GOX2, GOX5, GOX6) ausgebildet sind, auf den Gateoxiden (GOX1, GOX2, GOX5, GOX6) jeweils elektrische Leiter als Gate-Elektroden angeordnet sind, mindestens zwei unterschiedliche Kondensatortypen vorhanden sind, die jeweils übereinander angeordnet eine strukturierte erste Leiterschicht (3), mindestens eine abgeschiedene Oxidschicht (4, 5) und eine strukturierte zweite Leiterschicht (6) umfassen und sich in den Dicken der jeweils zwischen den Leiterschichten (3, 6) vorhandenen Oxidschicht oder Oxidschichten (4, 5) unterscheiden, und von den unterschiedlich dicken Gateoxiden ein erstes Gateoxid (GOX1) und ein erstes weiteres Gateoxid (GOX5) dieselbe Differenz ihrer Dicken aufweisen wie ein zweites Gateoxid (GOX2) und ein zweites weiteres Gateoxid (GOX6) und diese Differenz der größten vorkommenden gesamten Dicke aller in einem Kondensatortyp zwischen den Leiterschichten (3, 6) vorhandenen Oxidschichten (4, 5) entspricht.
  7. Halbleiterbauelement nach Anspruch 6, bei dem das erste Gateoxid (GOX1) eine Dicke im Bereich von 5 nm bis 20 nm, das zweite Gateoxid (GOX2) eine Dicke im Bereich von 30 nm bis 50 nm, das erste weitere Gateoxid (GOX5) eine Dicke im Bereich von 100 nm bis 145 nm und das zweite weitere Gateoxid (GOX6) eine Dicke im Bereich von 110 nm bis 190 nm aufweist.
  8. Halbleiterbauelement nach Anspruch 6 oder 7, bei dem ein drittes Gateoxid (GOX3) und ein viertes Gateoxid (GOX4) vorhanden sind, das dritte Gateoxid (GOX3) eine Dicke aufweist, die sich sowohl von der Dicke des ersten Gateoxids (GOX1) als auch von der Dicke des ersten weiteren Gateoxids (GOX5) unterscheidet, das vierte Gateoxid (GOX4) eine Dicke aufweist, die sich sowohl von der Dicke des zweiten Gateoxids (GOX2) als auch von der Dicke des zweiten weiteren Gateoxids (GOX6) unterscheidet, und das erste Gateoxid (GOX1) und das dritte Gateoxid (GOX3) dieselbe Differenz ihrer Dicken aufweisen wie das zweite Gateoxid (GOX2) und das vierte Gateoxid (GOX4).
  9. Halbleiterbauelement nach Anspruch 8, bei dem das erste Gateoxid (GOX1) und das zweite Gateoxid (GOX2) thermisches Oxid sind und das dritte Gateoxid (GOX3), das vierte Gateoxid (GOX4), das erste weitere Gateoxid (GOX5) und das zweite weitere Gateoxid (GOX6) thermisches Oxid und abgeschiedenes Oxid umfassen.
  10. Halbleiterbauelement nach Anspruch 8 oder 9, bei dem auf dem dritten Gateoxid (GOX3) und dem vierten Gateoxid (GOX4) weitere Gate-Elektroden angeordnet sind.
DE200610013210 2006-03-22 2006-03-22 Halbleiterbauelement mit unterschiedlichen Gateoxiddicken und Herstellungsverfahren Expired - Fee Related DE102006013210B3 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE200610013210 DE102006013210B3 (de) 2006-03-22 2006-03-22 Halbleiterbauelement mit unterschiedlichen Gateoxiddicken und Herstellungsverfahren

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE200610013210 DE102006013210B3 (de) 2006-03-22 2006-03-22 Halbleiterbauelement mit unterschiedlichen Gateoxiddicken und Herstellungsverfahren

Publications (1)

Publication Number Publication Date
DE102006013210B3 true DE102006013210B3 (de) 2007-12-27

Family

ID=38721380

Family Applications (1)

Application Number Title Priority Date Filing Date
DE200610013210 Expired - Fee Related DE102006013210B3 (de) 2006-03-22 2006-03-22 Halbleiterbauelement mit unterschiedlichen Gateoxiddicken und Herstellungsverfahren

Country Status (1)

Country Link
DE (1) DE102006013210B3 (de)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1049173A1 (de) * 1999-04-28 2000-11-02 Fujitsu Limited Halbleiterbauelemente mit mehrfacher Energieversorgung und deren Herstellungsverfahren
US20030038313A1 (en) * 1999-09-17 2003-02-27 Tomoyuki Furuhata Semiconductor devices having a non-volatile memory transistor and methods for manufacturing the same
US20050142816A1 (en) * 2003-12-31 2005-06-30 Dongbuanam Semiconductor Inc. Forming method of gate insulating layer and nitrogen density measuring method thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1049173A1 (de) * 1999-04-28 2000-11-02 Fujitsu Limited Halbleiterbauelemente mit mehrfacher Energieversorgung und deren Herstellungsverfahren
US20030038313A1 (en) * 1999-09-17 2003-02-27 Tomoyuki Furuhata Semiconductor devices having a non-volatile memory transistor and methods for manufacturing the same
US20050142816A1 (en) * 2003-12-31 2005-06-30 Dongbuanam Semiconductor Inc. Forming method of gate insulating layer and nitrogen density measuring method thereof

Similar Documents

Publication Publication Date Title
DE2930630C2 (de) Halbleiterbauelement sowie Verfahren zu seiner Herstellung
DE19654738B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE69029618T2 (de) Verfahren zur Herstellung nichtflüchtiger Halbleiterspeicher
DE19727232C2 (de) Analoges integriertes Halbleiterbauelement und Verfahren zu dessen Herstellung
DE4332074C2 (de) Halbleiterspeichereinrichtung und Verfahren zu ihrer Herstellung
DE4126046C2 (de) Herstellungsverfahren für einen DRAM-Speicherzellenkondensator
DE69530716T2 (de) Beschleunigungssensor und Verfahren zu seiner Herstellung
DE4220497A1 (de) Halbleiterspeicherbauelement und verfahren zu dessen herstellung
DE4208537C2 (de) MOS-FET-Struktur und Verfahren zu deren Herstellung
DE3012363A1 (de) Mos-vorrichtung und verfahren zu deren herstellung.
DE19541496B4 (de) Verfahren zur Herstellung der Gateelektrode einer CMOS-Einrichtung
DE69627975T2 (de) MOS-Transistor und Verfahren zu seiner Herstellung
DE2817258A1 (de) Verfahren zur herstellung einer isolierschicht-feldeffekttransistorstruktur
DE10161285A1 (de) Integriertes Halbleiterprodukt mit Metall-Isolator-Metall-Kondensator
DE19501557A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
EP0093786A1 (de) Verfahren zum Herstellen einer planaren monolithisch integrierten Festkörperschaltung mit mindestens einem Isolierschicht-Feldeffekttransistor und mit mindestens einem Bipolartransistor
EP0129045B1 (de) Verfahren zum Herstellen eines integrierten Isolierschicht-Feldeffekttransistors mit zur Gateelektrode selbstausgerichteten Kontakten
DE1764513B1 (de) Feldeffekt halbleitersteuerelement
DE3131322A1 (de) Integrierte halbleiterschaltungsvorrichtung
DE69024234T2 (de) Kondensator für eine integrierte Schaltung
DE102005009019A1 (de) Feldeffekttransistor mit Gate-Spacerstruktur und niederohmiger Kanalankoppelung
DE69836947T2 (de) Verbindung zwischen MOS-Transistor und Kapazität
EP0026376A2 (de) Verfahren zur Herstellung von integrierten Halbleiterschaltungen, insbesondere CCD-Schaltungen mit selbstjustierten, nichtüberlappenden Poly-Silizium-Elektroden
DE4441901A1 (de) MOSFET auf SOI-Substrat
DE10111722A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee