DE10345394A1 - Verfahren zum Herstellen von Speicherzellen und Speicherzellenfeld - Google Patents

Verfahren zum Herstellen von Speicherzellen und Speicherzellenfeld Download PDF

Info

Publication number
DE10345394A1
DE10345394A1 DE10345394A DE10345394A DE10345394A1 DE 10345394 A1 DE10345394 A1 DE 10345394A1 DE 10345394 A DE10345394 A DE 10345394A DE 10345394 A DE10345394 A DE 10345394A DE 10345394 A1 DE10345394 A1 DE 10345394A1
Authority
DE
Germany
Prior art keywords
trench structure
deposited
ground
nanostructure
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10345394A
Other languages
English (en)
Other versions
DE10345394B4 (de
Inventor
Franz Kreupl
Martin Gutsche
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10345394A priority Critical patent/DE10345394B4/de
Priority to US10/952,371 priority patent/US7081383B2/en
Publication of DE10345394A1 publication Critical patent/DE10345394A1/de
Application granted granted Critical
Publication of DE10345394B4 publication Critical patent/DE10345394B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H10B12/0387—Making the trench
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3141—Deposition using atomic layer deposition techniques [ALD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31645—Deposition of Hafnium oxides, e.g. HfO2

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Die Erfindung schafft ein Verfahren zum Herstellen von Speicherzellen, bei dem ein elektrisch leitfähiges Substrat (101) bereitgestellt wird, eine Graben- (100a) oder Becherstruktur mit seitlichen Wänden (103a) und einem Boden (103b) im oder auf dem Substrat (101) ausgebildet wird, eine erste Isolationsschicht (102) an den seitlichen Wänden (103a) abgeschieden wird, ein Kondensatormaterial (104) auf dem Boden (103b) abgeschieden wird, eine Nanostruktur (105), ausgehend von und elektrisch verbunden mit dem auf dem Boden (103b) abgeschiedenen Katalysatormaterial (104), aufgewachsen wird, eine zweite Isolationsschicht (106) auf der Nanostruktur (105) und auf dem Boden (103b) abgeschieden wird und schließlich eine elektrisch leitfähige Schicht (107) als eine Gegenelektrode auf den ersten (102) und zweiten Isolationsschichten (106) abgeschieden wird.

Description

  • Die vorliegende Erfindung betrifft Speicherzellen, die in Speicherzellenfeldern integrierter Schaltungen eingesetzt werden, und betrifft insbesondere ein Verfahren zum Herstellen von Speicherzellen in elektrisch leitfähigen Substraten.
  • Genauer betrifft die Erfindung ein Verfahren zum Herstellen von Speicherzellen, bei dem ein elektrisch leitfähiges Substrat bereitgestellt wird, eine Grabenstruktur, die seitliche Wände und einen Boden aufweist, in das Substrat geätzt wird, eine Isolationsschicht an den seitlichen Wänden der Grabenstruktur abgeschieden wird und anschließend in der mit der Isolationsschicht beschichteten Grabenstruktur eine Gegenelektrode in Form einer elektrisch leitfähigen Schicht aufgebracht wird.
  • 4 zeigt eine Grafik, in welcher eine spezifische Kapazität, d.h. eine Kapazität pro Längeneinheit (Farad/μm) als Funktion eines Radienverhältnisses V eines Zylinderkondensators gegeben ist, wobei die Kapazität pro Längeneinheit in Zylinderachse dargestellt ist. Ein Radienverhältnis V beträgt hiermit: V = r1/r2 entsprechend 4(b) . 4(a) zeigt die entsprechenden Kapazitätsverläufe, d.h. einen ersten Kapazitätsverlauf 403 für ein Dielektrikum einer niedrigen Dielektrizitätszahl, beispielsweise k = 4 und einen zweiten Kapazitätsverlauf 404 für ein Dielektrikum einer hohen Kapazitätszahl, beispielsweise k = 11. Der Verlauf der spezifischen Kapazität 402 ist jeweils über dem Radienverhältnis V = r1/r2, das gemäß 4(b) definiert ist, aufgetragen. 4(b) stellt einen Querschnitt durch den Zylinder senkrecht zu seiner Achse dar.
  • Zum Einsatz derartiger kapazitiver Elemente als Speicherzellen in DRAMs (Dynamic random access memory, dynamischer Schreiblesespeicher) ist es erforderlich, dass eine Mindestkapazität zur Speicherung elektrischer Ladung bereitgestellt wird.
  • Es ist Durchschnittsfachleuten bekannt, dass die erforderliche Kapazität, um ein bei einem Auslesen der Speicherzelle messbares Signal zu erhalten, das über einem thermischen Rauschen liegt, je nach Ausführungsform des DRAMs mindestens 25 bis 35 fF (Femtofarad), d.h. 30 × 10–15 Farad betragen muss. Wie in 4(a) und (b) gezeigt, sind einer Erhöhung einer Kapazität durch eine Variation des Radienverhältnisses V Grenzen gesetzt. Das heißt, es ist nicht möglich, ein Radienverhältnis V in der Größenordnung von 1 zu erhalten, da eine Mindestdicke des den Kondensator ausbildenden Dielektrikums bereitgestellt werden muss.
  • Weiterhin ist es unzweckmäßig, in der Achse des Zylinderkondensators ausgedehnte Anordnungen bereitzustellen, um die Kapazität zu erhöhen. Sehr lange bzw. hohe Zylinderkondensatoren lassen sich aus fertigungstechnischen Gründen nur äußerst schwer oder mit äußerst kostenintensiven Herstellungsverfahren erzeugen. Da die kapazitiven Elemente, welche die Speicherzellen ausbilden, durch Ätzen von Gräben ("trenches") bzw. Bechern in ein Siliziumsubstrat bzw. durch eine Bereitstellung einer cup in einer Struktur oberhalb der Substratoberfläche in herkömmlicher Weise erzeugt werden, wurde mit herkömmlichen Verfahren versucht, derartige Gräben bzw. Becher immer tiefer zu ätzen bzw. zu strukturieren oder deren Seitenwände "aufzurauen", um größere Elektrodenoberflächen und damit höhere Kapazitäten der kapazitiven Elemente zu erreichen.
  • Da derartige kapazitive Elemente mit lithografischen Verfahren hergestellt werden, eignen sich herkömmliche Verfahren in unzweckmäßiger Weise nicht dazu, eine ausreichende Kapazitätserhöhung bereitzustellen.
    •
  • Es ist daher eine Aufgabe der vorliegenden Erfindung, ein Verfahren zum Herstellen von Speicherzellen, die aus kapazitiven Elementen ausgebildet sind, anzugeben, mit welchen Speicherzellen einer erhöhten Kapazität bei einer Beibehaltung standardisierter Lithografieprozesse geschaffen werden können.
  • Diese Aufgabe wird erfindungsgemäß durch eine Vorrichtung mit den Merkmalen des Anspruchs 1 gelöst.
  • Weitere Ausgestaltungen der Erfindung ergeben sich aus den Unteransprüchen.
  • Ein wesentlicher Gedanke der Erfindung besteht darin, die Kapazität von kapazitiven Elementen, die als Speicherzellen in Speicherzellenfeldern bereitgestellt werden, dadurch zu erhöhen, dass Oberflächen der in einer vorgegebenen Grabenstruktur ausgebildeten kapazitiven Elemente durch ein Einbringen von Nanostrukturen vergrößert werden. Hierbei ist es ein wesentlicher Vorteil des Verfahrens der vorliegenden Erfindung, dass standardisierte Lithografieprozesse zur Bereitstellung einer herkömmlichen Grabenstruktur verwendet werden, während sub-lithografische Merkmale in Form von Nanostrukturen, die als Nanoröhrchen und/oder Nanodrähte ausgebildet sein können, eingebracht werden.
  • Derartige Nanostrukturen vergrößern in vorteilhafter Weise eine Elektrodenoberfläche mindestens einer das kapazitive Element ausbildenden Elektrode derart, dass eine Gesamtkapazität des kapazitiven Elements und damit eine Speicherfähigkeit der Speicherzelle erhöht wird. In vorteilhafter Weise lassen sich derartige Nanostrukturen am Boden oder an seitlichen Flächen der herkömmlichen Grabenstruktur aufwachsen, womit ein erheblicher Kapazitätszuwachs erzielt wird. Das erfindungsgemäße Verfahren zum Herstellen von Speicherzellen weist im Wesentlichen die folgenden Schritte auf:
    • a) Bereitstellen eines elektrisch leitfähigen Substrats;
    • b) Ätzen einer Grabenstruktur, d.h. von "trenches", die seitliche Wände und einen Boden aufweisen, in das Substrat, bzw. oder Ausbilden einer Becherstruktur einer "cup"-Form aus Material, das auf dem Substrat aufgebracht wird;
    • c) Abscheiden einer ersten Isolationsschicht an den seitlichen Wänden der Grabenstruktur;
    • d) Abscheiden eines Katalysatormaterials auf dem Boden der Grabenstruktur derart, dass eine elektrische Verbindung zwischen dem elektrisch leitfähigen Substrat und dem Katalysatormaterial bereitgestellt wird;
    • e) Aufwachsen einer Nanostruktur ausgehend von dem und elektrisch verbunden mit dem auf dem Boden der Grabenstruktur abgeschiedenen Katalysatormaterial innerhalb der Grabenstruktur;
    • f) Abscheiden einer zweiten Isolationsschicht auf der in der Grabenstruktur aufgewachsenen Nanostruktur und auf dem Boden der Grabenstruktur; und
    • g) Abscheiden einer elektrisch leitfähigen Schicht auf den ersten und zweiten Isolationsschichten.
  • Gemäß einer bevorzugten Weiterbildung der vorliegenden Erfindung wird das elektrisch leitfähige Substrat bzw. eine Becherstruktur aus Silizium bereitgestellt. Weiterhin ist es möglich, Graben- oder Becherstrukturen mit metallischen Wänden auszubilden. Vorzugsweise wird die Grabenstruktur, die die seitlichen Wände und den Boden aufweist, in das Substrat mittels eines anisotropen Ätzprozesses geätzt. Die Becher struktur wird in zweckmäßiger Weise wird durch Hintereinanderschalten geeigneter Abscheide- und Ätzverfahren, wie sie dem Fachmann bekannt sind, hergestellt.
  • Gemäß einer weiteren bevorzugten Weiterbildung der vorliegenden Erfindung wird die Grabenstruktur, die die seitlichen Wänden und den Boden aufweist, in dem Substrat im Querschnitt im Wesentlichen rechteckförmig ausgebildet.
  • Gemäß noch einer weiteren bevorzugten Weiterbildung der vorliegenden Erfindung wird das Abscheiden der ersten Isolationsschicht nur an den seitlichen Wänden der Grabenstruktur und nicht an dem Boden der Grabenstruktur bereitgestellt, indem vorzugsweise eine Beschichtung der seitlichen Wände durch einen Verhungerungsprozess, z.B. durch eine nichtkonforme ALD-Abscheidung (ALD = atomic layer deposition, atomare Schichtdeposition) bereitgestellt wird.
  • Gemäß noch einer weiteren bevorzugten Weiterbildung der vorliegenden Erfindung wird eine Abscheidung des Katalysatormaterials auf dem Boden der Grabenstruktur durch eine Elektrodeposition oder durch einen Aufdampfprozess bereitgestellt.
  • Gemäß noch einer weiteren bevorzugten Weiterbildung der vorliegenden Erfindung wird die erste Isolationsschicht, die an den seitlichen Wänden der Grabenstruktur abgeschieden wird, als ein Dielektrikum mit einer hohen Dielektrizitätszahl ausgebildet. Das Dielektrikum ist vorzugsweise aus einem Siliziumdioxid (SiO2), SiN, Al2O3, Ta2O5, HfO2 oder anderen gängigen Hoch-k-Materialien (d.h. Materialien mit einer hohen Dielektrizitätszahl), ausgebildet, wobei beispielsweise SiO2 eine Dielektrizitätszahl von k = 4 und Al2O3 eine Dielektrizitätszahl von ungefähr k = 11 aufweist.
  • Gemäß noch einer weiteren bevorzugten Weiterbildung der vorliegenden Erfindung besteht das Katalysatormaterial, das auf dem Boden der Grabenstruktur abgeschieden wird, aus mindes tens einer Eisengruppe, vorzugsweise Fe, Ni oder Co, derart, dass die Nanostruktur als ein Kohlenstoffnanoröhrchen (CNT = Carbon Nano Tube) ausgebildet wird. Weiterhin ist eine Ausbildung einer Vielzahl von CNTs, die als Büschel aufwachsen, vorteilhaft.
  • Gemäß noch einer weiteren bevorzugten Weiterbildung der vorliegenden Erfindung wird das Katalysatormaterial, das auf dem Boden der Grabenstruktur abgeschieden wird, aus einem Silizid bildenden Material wie etwa Au, Pt oder Ti abgeschieden.
  • Vorzugsweise werden in dieser Ausführungsform als Nanostruktur Siliziumnanodrähte gebildet.
  • Gemäß noch einer weiteren bevorzugten Weiterbildung der vorliegenden Erfindung wächst die Nanostruktur aus dem von und elektrisch verbunden mit dem auf dem Boden der Grabenstruktur abgeschiedenen Katalysatormaterial innerhalb der Grabenstruktur mittig auf. Weiter ist es vorteilhaft, wenn die Nanostruktur aus dem von und elektrisch verbunden mit dem auf dem Boden der Grabenstruktur abgeschiedenen Katalysatormaterial innerhalb der Grabenstruktur dezentral und/oder an den mit der ersten Isolationsschicht beschichteten seitlichen Wänden der Grabenstruktur aufwächst. In den beiden oben genannten Fällen ist es vorteilhaft, dass eine Gesamtfläche des kapazitiven Elements erhöht wird.
  • Gemäß noch einer weiteren bevorzugten Weiterbildung der vorliegenden Erfindung wird die zweite Isolationsschicht, die auf der in der Grabenstruktur aufgewachsenen Nanostruktur und auf dem Boden der Grabenstruktur abgeschieden wird, als ein Dielektrikum mit einer hohen Dielektrizitätszahl ausgebildet.
  • Gemäß noch einer weiteren bevorzugten Weiterbildung der vorliegenden Erfindung werden die erste und/oder die zweite Isolationsschicht mittels einer atomaren Schichtdeposition, d.h. einem "Atomic layer deposition"-Abscheideprozess abgeschieden. Vorzugsweise werden mit einer derartigen atomaren Schichtdeposition äußerst dünne Schichten mit einer hohen Konformität erzielbar. In bevorzugter Weise werden die erste und/oder die zweite Isolationsschicht beispielsweise aus einem SiO2-Material, einem SiN-Material oder aus einem HfO2-Material bereitgestellt.
  • Gemäß noch einer weiteren bevorzugten Weiterbildung der vorliegenden Erfindung wird die elektrisch leitfähige Schicht, die auf den ersten und zweiten Isolationsschichten abgeschieden wird, und die als eine Gegenelektrode zu der mit dem elektrisch leitfähigen Substrat verbundenen Elektrode dient, aus einem Polysilizium-Material bereitgestellt. Es ist zweckmäßig, wenn die elektrisch leitfähige Schicht, die auf den ersten und zweiten Isolationsschichten abgeschieden wird, weiter der gesamte, nach einem Ausführen der obigen Schritte a) bis f) verbleibende Zwischenraum der Grabenstruktur ausgefüllt wird. Weiterhin kann eine Abscheidung eines Metalls als Gegenelektrode bereitgestellt werden, wobei wiederum das ALD-(ALD = atomic layer deposition, atomare Schichtdeposition) Verfahren bevorzugt wird.
  • In einem weiteren Aspekt umfasst die Erfindung eine Speicherzelle, die mit dem erfindungsgemäßen Verfahren hergestellt ist.
  • In einem noch weiteren Aspekt umfasst die vorliegende Erfindung ein Speicherzellenfeld, das aus mit dem erfindungsgemäßen Verfahren hergestellten Speicherzellen aufgebaut ist.
    •
  • Ausführungsbeispiele der Erfindung sind in den Zeichnungen dargestellt und in der nachfolgenden Beschreibung näher erläutert.
  • In den Zeichnungen zeigen:
  • 1 die ersten beiden Prozessschritte des erfindungsgemäßen Verfahrens zum Herstellen von Speicherzellen, wobei ein elektrisch leitfähiges Substrat bereitgestellt wird, eine Grabenstruktur geätzt wird und eine erste Isolationsschicht auf den seitlichen Wänden der Grabenstruktur abgeschieden wird;
  • 2 zwei weitere, auf die in 1 veranschaulichten Prozessschritte folgende Prozessschritte, bei welchen ein Katalysatormaterial abgeschieden wird und eine Nanostruktur innerhalb der Grabenstruktur aufwächst;
  • 3 zweite weitere, auf die in 2 gezeigten Prozessschritte folgende Prozessschritte, bei welchen eine zweite Isolationsschicht auf der Nanostruktur und dem Boden der Grabenstruktur abgeschieden wird und eine elektrisch leitfähige Schicht auf den ersten und zweiten Isolationsschichten abgeschieden wird; und
  • 4 eine Grafik, die Verläufe unterschiedlicher spezifischer Kapazitäten als Funktion eines Radienverhältnisses einer Zylinderkondensatoranordnung nach dem Stand der Technik veranschaulicht.
  • In den Figuren bezeichnen gleiche Bezugszeichen gleiche oder funktionsgleiche Komponenten oder Schritte.
  • Die 1 bis 3 zeigen das Verfahren zum Herstellen von Speicherzellen in sechs wesentlichen Schritte a) bis f). Ein wesentlicher Aspekt des erfindungsgemäßen Verfahrens ist eine Herstellung von Speicherzellen mit erhöhter Kapazität. Im Vergleich zu der unter Bezugnahme auf 4 gezeigten herkömmlichen Zylinderkondensatoranordnung sei darauf hingewiesen, dass bei einer 5 nm dicken Hafniumdioxidschicht (HfO2-Material) eine Kapazitätserhöhung durch das erfindungsgemäße Verfahren dann erreicht wird, wenn beispielsweise eine Nanostruktur von 20 nm Durchmesser in die Grabenstruktur einge bracht wird. In diesem Fall liegt die Kapazitätserhöhung bei ca. 10-16 fF (Femtofarad, 10–15 Farad), falls die Grabenstruktur (d.h. der "trench") ca. 8 μm tief ist.
  • Bei einer zunehmenden Miniaturisierung elektronischer Komponenten ist es wesentlich, die Kapazität der Speicherzellen, welche ein Speicherzellenfeld ausbilden, zu erhöhen. Standardisierte Lithografieverfahren werden derzeit auch für kleinste mikroelektronische Strukturen eingesetzt, wobei die Lithografie eine Grenze bei einer Verkleinerung der Strukturgröße setzt. Erfindungsgemäß wird bei dem Verfahren gemäß Anspruch 1 eine Technik eingesetzt, welche es gestattet, sub-lithografische Merkmale in die herkömmlichen Grabenstrukturen einzubringen. Sub-lithografische Merkmale, d.h. Merkmale, welche Strukturgrößen unterhalb der mit der standardisierten Lithografie erreichbaren Strukturgrößen aufweisen, lassen sich durch den Einsatz von Nanoröhrchen und/oder Nanodrähten erreichen. Im Folgenden wird das erfindungsgemäße Verfahren zum Herstellen von Speicherzellen unter Bezugnahme auf die Schritt a) bis f) der 1 bis 3 beschrieben werden.
  • 1(a) zeigt, dass in ein Substrat 101, welches vorzugsweise aus einem elektrisch leitfähigen Material, und in bevorzugte Weise aus einem Siliziummaterial bereitgestellt ist, eine Grabenstruktur 100a geätzt ist, die dann als Grundlage zur Ausbildung einer Speicherzelle 100 dient. Es sei darauf hingewiesen, dass, obwohl hier lediglich die Herstellung einer Speicherzelle veranschaulicht ist, eine große Anzahl von Speicherzellen parallel hergestellt werden kann. Die Grabenstruktur kann einen rechteckförmigen Querschnitt oder einen runden Querschnitt aufweisen.
  • Das erfindungsgemäße Verfahren ist nicht auf eine spezielle Querschnittsform der Grabenstruktur beschränkt. Wie in 1, Prozessschritt a) definiert, weist die Grabenstruktur 100a seitliche Wände 103a und einen Boden 103b auf, während die Grabenstruktur zu der Oberseite des Substrats 101 hin offen ist. Vorzugsweise wird die in 1, Prozessschritt a) gezeigte Grabenstruktur durch ein anisotropes Ätzen ausgebildet, derart, dass die seitlichen Wände 103a im Wesentlichen parallel zueinander sind.
  • Anschließend schreitet der Prozess zu einem Prozessschritt b) fort, der ebenfalls in 1 gezeigt ist. In dem Prozessschritt b) wird eine erste Isolationsschicht 102 auf die seitlichen Wände 103a der Grabenstruktur aufgebracht. Es sei darauf hingewiesen, dass, um eine spätere Kontaktierung des Siliziumsubstrats zu erreichen, der Boden 103b der Grabenstruktur 100a nicht mit der Isolationsschicht 102 beschichtet wird. Vorzugsweise, aber nicht ausschließlich, wird die Isolationsschicht 102 durch eine atomare Schichtdeposition, eine sogenannte "atomic layer deposition" aufgebracht. Auf diese Weise lassen sich sehr dünne Isolationsschichten erzeugen, die, wie obenstehend unter Bezugnahme auf 4 erläutert, zu hohen Einzelkapazitäten führen. Die erste Isolationsschicht 102 ist vorzugsweise als ein Dielektrikum mit einer hohen Dielektrizitätszahl k = 4 ... 60 ausgebildet.
  • 2 zeigt zwei weitere Prozessschritte, die auf die unter Bezugnahme auf 1 beschriebenen Prozessschritte folgen. Um erfindungsgemäß eine Nanostruktur aufwachsen zu können, ist ein Katalysatormaterial 104 erforderlich, das ein Aufwachsen von Nanostrukturen in der Form von Nanoröhrchen und/oder Nanodrähten katalysiert. In dem in 2 gezeigten Prozessschritt c) ist gezeigt, dass das Katalysatormaterial 104 beispielsweise mittels einer Elektrodeposition oder einem Aufdampfprozess auf dem Boden 103b der Grabenstruktur 100a aufgebracht worden ist. Es ist wesentlich, dass das Katalysatormaterial 104 eine elektrische Verbindung zu dem elektrisch leitfähigen Substrat 101 aufweist.
  • Dies wird dadurch ermöglicht, dass die in Prozessschritt b) (1) abgeschiedene erste Isolationsschicht 102 den Boden 103b der Grabenstruktur 100a nicht bedeckt, sondern bei spielsweise durch einen sogenannten Verhungerungsprozess nur an den seitlichen Wänden 103a abgeschieden wurde. Wird eine konforme Abscheidung der ersten Isolationsschicht 102 auf sämtlichen Innenflächen der Grabenstruktur 100a bereitgestellt, muss anschließend eine sogenannte "Spacer"-Ätzung, d.h. ein Abstand am Boden 103b der Grabenstruktur 100a muss freigeätzt werden, um, wie in 2c) gezeigt, das Katalysatormaterial 104 einzubringen.
  • Vorzugsweise, aber nicht ausschließlich, wird als das Kondensatormaterial 104 ein Material aus der Eisengruppe, wie beispielsweise Fe, Ni oder Co bereitgestellt, derart, dass aus diesem Material Kohlenstoffnanoröhrchen (CNT = Carbon Nano Tube) aufwachsen. Weiterhin ist möglich, als das Katalysatormaterial ein Silizid bildendes Material, wie beispielsweise Au, Pt oder Ti vorzusehen, aus welchem Silizium-Nanostrukturen, wie beispielsweise Si-Nanodrähte aufwachsen.
  • Beispielhaft ist in dem Prozessschritt d) der 2 gezeigt, wie eine derartige Nanostruktur 105 in dem Zentrum der Grabenstruktur 100a erhalten wurde.
  • Es sei darauf hingewiesen, dass die Nanostruktur 105 lediglich durch ein Einbringen des Katalysatormaterials 104 der Boden 103b der Grabenstruktur 100a erreicht wurde und durch den standardisierten Lithografieprozess nicht bereitgestellt werden kann. Die Auflösungsgrenzen des standardisierten Lithografieprozesses spiegeln sich in der Größe der Grabenstruktur 100a. Somit ist es durch das erfindungsgemäße Verfahren äußerst vorteilhaft, dass unter dem Einsatz eines standardisierten Lithografieverfahrens sub-lithografische Prozesse, wie beispielsweise eine Abscheidung von Nanostrukturen ermöglicht werden kann.
  • Die Nanostruktur 105, welche als ein Kohlenstoffnanoröhrchen oder als ein Siliziumnanodraht ausgebildet sein kann, stellt nun eine wesentliche Erhöhung der Elektrodenfläche bereit. Es sei darauf hingewiesen, dass der Prozessschritt d) der 2 nur beispielhaft ist, d.h., es ist möglich, mehrere unterschiedliche Nanostrukturen 105 in der Grabenstruktur 100a einzubringen. Diese Nanostrukturen müssen nicht exakt zentral in der Grabenstruktur 100a angeordnet sein, sondern können vielmehr auch an den Seitenwänden, auf der ersten Isolationsschicht 102, bereitgestellt werden. Durch die Nanostrukturen 105 ergibt sich eine wesentliche Erhöhung der Elektrodenfläche des die Speicherzelle ausbildenden kapazitiven Elements und somit eine erheblich vergrößerte Speicherfähigkeit (Ladungsspeicherfähigkeit).
  • Unter Bezugnahme auf 3 werden nun die beiden letzten Prozessschritte e) und f) zur Fertigstellung einer beispielhaften Speicherzelle erläutert, wobei die Prozessschritte der 3 auf die in 2 gezeigten Prozessschritte c) und d) folgen. Die durch die in der Grabenstruktur 100a bereitgestellte Nanostruktur 105 vergrößerte Elektrodenfläche muss nun ebenfalls, wie unter Prozessschritt b) (1) erläutert, mit einer Isolationsschicht versehen werden. Zu diesem Zweck wird eine zweite Isolationsschicht 106, vorzugsweise durch eine atomare Schichtdeposition (ALD, atomic layer deposition) angewandt, derart, dass die zweite Isolationsschicht 106 auf der in der Grabenstruktur 100a aufgewachsenen Nanostruktur 105 und auf dem Boden 103b der Grabenstruktur 100a abgeschieden wird. Vorzugsweise besteht die erste und/oder die zweite Isolationsschicht 102 bzw. 106 aus einem SiO2-Material und/oder einem HfO2-Material. Andere Materialien, die hierfür einsetzbar sind, umfassen SiO2, SiN, Ta2O5, Al2O3, HfO2, HfAlO(N) , HfSiO(N) , La2O3, LaAlO(N) etc..
  • Nach der in dem Prozessschritt e) (3) veranschaulichten Abscheidung der zweiten Isolationsschicht, die ebenfalls als ein Dielektrikum des kapazitiven Elements, das die Speicherzelle ausbildet, dient, wird in dem in 3 veranschaulichten Prozessschritt f) eine Gegenelektrode in der Form einer elektrisch leitfähigen Schicht 107 aufgebracht. Die elekt risch leitfähige Schicht 107 bedeckt die gesamte Fläche der ersten und zweiten Isolationsschicht 102 und 106. Weiterhin ist es möglich, dass das Material der elektrisch leitfähigen Schicht, vorzugsweise ein Polysilizium-Material oder ein Metall, den gesamten restlichen Zwischenraum der Grabenstruktur 100a ausfüllt.
  • Bei der in 4 dargestellten ersten und zweiten Kapazitätsverläufe 403 und 404 für unterschiedliche Dielektrika einer spezifischen Kapazität 402 über einem Radienverhältnis 401, das durch V = r1/r2 gegeben ist, sei auf die Beschreibungseinleitung verwiesen.
  • Obwohl die vorliegende Erfindung vorstehend anhand bevorzugter Ausführungsbeispiele beschrieben wurde, ist sie darauf nicht beschränkt, sondern auf vielfältige Weise modifizierbar.
  • Auch ist die Erfindung nicht auf die genannten Anwendungsmöglichkeiten beschränkt.
  • Bezugszeichenliste
  • In den Figuren bezeichnen gleiche Bezugszeichen gleiche oder funktionsgleiche Komponenten oder Schritte.
    • 100
    Speicherzelle
    100a
    Grabenstruktur
    101
    Substrat
    102
    Erste Isolationsschicht
    103a
    Seitliche Wände
    103b
    Boden
    104
    Katalysatormaterial
    105
    Nanostruktur
    106
    Zweite Isolationsschicht
    107
    Elektrisch leitfähige Schicht
    401
    Radienverhältnis, V
    402
    Spezifische Kapazität
    403
    Erster Kapazitätsverlauf
    404
    Zweiter Kapazitätsverlauf

Claims (21)

  1. Verfahren zum Herstellen von Speicherzellen (100), mit den folgenden Schritten: a) Bereitstellen eines elektrisch leitfähigen Substrats (101) ; b) Ätzen einer Grabenstruktur (100a), die seitliche Wände (103a) und einen Boden (103b) aufweist, in das Substrat (101) ; c) Abscheiden einer ersten Isolationsschicht (102) an den seitlichen Wänden (103a) der Grabenstruktur (100a); d) Abscheiden eines Katalysatormaterials (104) auf dem Boden (103b) der Grabenstruktur (100a) derart, dass eine elektrische Verbindung zwischen dem elektrisch leitfähigen Substrat (101) und dem Katalysatormaterial (104) bereitgestellt wird; e) Aufwachsen mindestens einer Nanostruktur (105) ausgehend von und elektrisch verbunden mit dem auf dem Boden (103b) der Grabenstruktur (100a) abgeschiedenen Katalysatormaterial (104) innerhalb der Grabenstruktur (100a); f) Abscheiden einer zweiten Isolationsschicht (106) auf der in der Grabenstruktur (100a) aufgewachsenen Nanostruktur (105) und auf dem Boden (103b) der Grabenstruktur (100a); und g) Abscheiden einer elektrisch leitfähigen Schicht (107) auf den ersten (102) und zweiten Isolationsschichten (106).
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass das elektrisch leitfähige Substrat (101) aus Silizium bereitgestellt wird.
  3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass das Ätzen der Grabenstruktur (100a), die die seitlichen Wände (103a) und den Boden (103b) aufweist, in das Substrat (101) mittels eines anisotropen Ätzprozesses bereitgestellt wird.
  4. Verfahren nach Anspruch 1 oder 3, dadurch gekennzeichnet, dass die Grabenstruktur (100a), die die seitlichen Wände (103a) und den Boden (103b) aufweist, in dem Substrat (101) im Querschnitt im wesentlichen rechteckförmig, rund oder elliptisch ausgelegt wird.
  5. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass das Abscheiden der ersten Isolationsschicht (102) nur an den seitlichen Wänden (103a) der Grabenstruktur (100a) und nicht an dem Boden (103b) der Grabenstruktur (100a) durch einen Verhungerungsprozess bereitgestellt wird.
  6. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass eine Abscheidung des Katalysatormaterials (104) auf dem Boden (103b) der Grabenstruktur (100a) durch eine Elektrodeposition bereitgestellt wird.
  7. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass eine Abscheidung des Katalysatormaterials (104) auf dem Boden (103b) der Grabenstruktur (100a) durch einen Aufdampfprozess bereitgestellt wird.
  8. Verfahren nach Anspruch 1 oder 5, dadurch gekennzeichnet, dass die erste Isolationsschicht (102), die an den seitlichen Wänden (103a) der Grabenstruktur (100a) abgeschieden wird, als ein Dielektrikum mit einer hohen Dielektrizitätszahl ausgebildet wird.
  9. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass das Katalysatormaterial (104), das auf dem Boden (103b) der Grabenstruktur (100a) abgeschieden wird, aus mindestens einer Eisengruppe (Fe, Ni, Co) besteht, derart, dass die Nanostruktur (105) als mindestens ein Kohlenstoffnanoröhrchen (CNT) ausgebildet wird.
  10. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass das Katalysatormaterial (104), das auf dem Boden (103b) der Grabenstruktur (100a) abgeschieden wird, ein silizidbildendes Material (Au, Pt, Ti) enthält, derart, dass die Nanostruktur (105) als mindestens ein Siliziumnanodraht ausgebildet wird.
  11. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Nanostruktur (105) ausgehend von und elektrisch verbunden mit dem auf dem Boden (103b) der Grabenstruktur (100a) abgeschiedenen Katalysatormaterial (104) innerhalb der Grabenstruktur (100a) mittig aufwächst.
  12. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Nanostruktur (105) ausgehend von und elektrisch verbunden mit dem auf dem Boden (103b) der Grabenstruktur (100a) abgeschiedenen Katalysatormaterial (104) innerhalb der Grabenstruktur (100a) dezentral und/oder an den mit der ersten Isolationsschicht (102) beschichteten seitlichen Wänden (103a) der Grabenstruktur (100a) aufwächst.
  13. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die zweite Isolationsschicht (106), die auf der in der Grabenstruktur (100a) aufgewachsenen Nanostruktur (105) und auf dem Boden (103b) der Grabenstruktur (100a) abgeschieden wird, als ein Dielektrikum mit einer hohen Dielektrizitätszahl ausgebildet wird.
  14. Verfahren nach Anspruch 1, 8 oder 13, dadurch gekennzeichnet, dass die erste (102) und/oder die zweite Isolationsschicht (106) mittels einer atomaren Schichtdeposition (ALD) abgeschieden werden.
  15. Verfahren nach Anspruch 1, 8 oder 13, dadurch gekennzeichnet, dass die erste (102) und/oder die zweite Isolationsschicht (106) aus mindestens einem Material aus der Gruppe SiO2, SiN, Ta2O5, Al2O3, HfO2, HfAlO(N), HfSiO(N), La2O3, LaAlO(N) bereitgestellt werden.
  16. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die elektrisch leitfähige Schicht (107), die auf den ersten (102) und zweiten Isolationsschichten (106) abgeschieden wird, aus einem Polysilizium-Material oder aus einem Metall bereitgestellt wird.
  17. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass durch die elektrisch leitfähige Schicht (107), die auf den ersten (102) und zweiten Isolationsschichten (106) abgeschieden wird, weiter der gesamte, nach einem Ausführen der Schritte a) bis f) verbleibende Zwischenraum in der Grabenstruktur (100a) ausgefüllt wird.
  18. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass der Schritt eines Ätzens (a) einer Grabenstruktur (100a), die seitliche Wände (103a) und einen Boden (103b) aufweist, in das Substrat (101) durch den Schritt eines Ausbildens einer Becher- oder Kronenstruktur aus Material, das auf dem Substrat (101) aufgebracht wird, ersetzt wird, wobei die Grabenstruktur (100a) in eine Becherstruktur übergeht.
  19. Verfahren nach Anspruch 18, dadurch gekennzeichnet, dass die Becher- oder Kronenstruktur aus Material, das auf dem Substrat (101) aufgebracht wird, mittels eines anisotropen Ätzprozesses bereitgestellt wird.
  20. Speicherzelle, hergestellt mit einem Verfahren nach einem oder mehreren der Ansprüche 1 bis 19.
  21. Speicherzellenfeld mit Speicherzellen, die mit einem Verfahren nach einem oder mehreren der Ansprüche 1 bis 19 hergestellt sind.
DE10345394A 2003-09-30 2003-09-30 Verfahren zum Herstellen von Speicherzellen Expired - Fee Related DE10345394B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10345394A DE10345394B4 (de) 2003-09-30 2003-09-30 Verfahren zum Herstellen von Speicherzellen
US10/952,371 US7081383B2 (en) 2003-09-30 2004-09-29 Method for fabricating memory cells and memory cell array

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10345394A DE10345394B4 (de) 2003-09-30 2003-09-30 Verfahren zum Herstellen von Speicherzellen

Publications (2)

Publication Number Publication Date
DE10345394A1 true DE10345394A1 (de) 2005-05-19
DE10345394B4 DE10345394B4 (de) 2006-10-05

Family

ID=34441808

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10345394A Expired - Fee Related DE10345394B4 (de) 2003-09-30 2003-09-30 Verfahren zum Herstellen von Speicherzellen

Country Status (2)

Country Link
US (1) US7081383B2 (de)
DE (1) DE10345394B4 (de)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10345394B4 (de) * 2003-09-30 2006-10-05 Infineon Technologies Ag Verfahren zum Herstellen von Speicherzellen
US7776307B2 (en) * 2004-09-16 2010-08-17 Etamota Corporation Concentric gate nanotube transistor devices
US7462890B1 (en) 2004-09-16 2008-12-09 Atomate Corporation Nanotube transistor integrated circuit layout
US7345296B2 (en) 2004-09-16 2008-03-18 Atomate Corporation Nanotube transistor and rectifying devices
US7943418B2 (en) * 2004-09-16 2011-05-17 Etamota Corporation Removing undesirable nanotubes during nanotube device fabrication
US20100065820A1 (en) * 2005-02-14 2010-03-18 Atomate Corporation Nanotube Device Having Nanotubes with Multiple Characteristics
US7608549B2 (en) * 2005-03-15 2009-10-27 Asm America, Inc. Method of forming non-conformal layers
KR100677771B1 (ko) * 2005-03-31 2007-02-02 주식회사 하이닉스반도체 무촉매층으로 성장시킨 나노튜브를 갖는 캐패시터 및 그의제조 방법
US7230286B2 (en) * 2005-05-23 2007-06-12 International Business Machines Corporation Vertical FET with nanowire channels and a silicided bottom contact
US7535014B2 (en) * 2006-06-09 2009-05-19 The United States Of America As Represented By The Secretary Of The Navy Integrally gated carbon nanotube field ionizer device and method of manufacture therefor
KR100749751B1 (ko) * 2006-08-02 2007-08-17 삼성전자주식회사 트랜지스터 및 그 제조 방법
KR100806129B1 (ko) * 2006-08-02 2008-02-22 삼성전자주식회사 탄소 나노 튜브의 형성 방법
US8168495B1 (en) 2006-12-29 2012-05-01 Etamota Corporation Carbon nanotube high frequency transistor technology
US8268720B2 (en) * 2007-04-30 2012-09-18 Hewlett-Packard Development Company, L.P. Method of positioning catalyst nanoparticle and nanowire-based device employing same
WO2009023304A2 (en) * 2007-05-02 2009-02-19 Atomate Corporation High density nanotube devices
US8245390B2 (en) * 2007-11-06 2012-08-21 Lockheed Martin Corporation Method of making a wiring board having an engineered metallization layer
WO2009088882A2 (en) * 2007-12-31 2009-07-16 Atomate Corporation Edge-contacted vertical carbon nanotube transistor
US7858506B2 (en) * 2008-06-18 2010-12-28 Micron Technology, Inc. Diodes, and methods of forming diodes
US9494615B2 (en) * 2008-11-24 2016-11-15 Massachusetts Institute Of Technology Method of making and assembling capsulated nanostructures
US9391023B2 (en) * 2014-02-14 2016-07-12 Taiwan Semiconductor Manufacturing Company Limited Method for producing salicide and a carbon nanotube metal contact
FR3023410A1 (fr) * 2014-07-02 2016-01-08 Aledia Dispositif optoelectronique a elements semiconducteurs et son procede de fabrication
US9349789B1 (en) 2014-12-09 2016-05-24 International Business Machines Corporation Coaxial carbon nanotube capacitor for eDRAM
CN117712101A (zh) * 2022-09-05 2024-03-15 长鑫存储技术有限公司 半导体结构及其制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10146888C1 (de) * 2001-09-24 2003-04-10 Infineon Technologies Ag Verfahren zum Ätzen einer Schicht in einem Graben und Verfahren zur Herstellung eines Grabenkondensators
US20030100189A1 (en) * 2001-11-28 2003-05-29 Chun-Tao Lee Method for increasing the capacity of an integrated circuit device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6159787A (en) * 1998-05-28 2000-12-12 International Business Machines Corporation Structures and processes for reduced topography trench capacitors
US6688119B2 (en) * 2000-12-22 2004-02-10 General Electric Company Methods and apparatus for increasing appliance measuring system accuracy
DE10161312A1 (de) * 2001-12-13 2003-07-10 Infineon Technologies Ag Verfahren zum Herstellen einer Schicht-Anordnung und Schicht-Anordnung
AU2003282558A1 (en) * 2002-10-11 2004-05-04 Massachusetts Institute Of Technology Nanopellets and method of making nanopellets
DE10345394B4 (de) * 2003-09-30 2006-10-05 Infineon Technologies Ag Verfahren zum Herstellen von Speicherzellen

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10146888C1 (de) * 2001-09-24 2003-04-10 Infineon Technologies Ag Verfahren zum Ätzen einer Schicht in einem Graben und Verfahren zur Herstellung eines Grabenkondensators
US20030100189A1 (en) * 2001-11-28 2003-05-29 Chun-Tao Lee Method for increasing the capacity of an integrated circuit device

Also Published As

Publication number Publication date
US7081383B2 (en) 2006-07-25
DE10345394B4 (de) 2006-10-05
US20050095780A1 (en) 2005-05-05

Similar Documents

Publication Publication Date Title
DE10345394B4 (de) Verfahren zum Herstellen von Speicherzellen
DE10344814B3 (de) Speichervorrichtung zur Speicherung elektrischer Ladung und Verfahren zu deren Herstellung
DE4402216C2 (de) Halbleiterbauelement mit Kondensatoren und zu seiner Herstellung geeignetes Verfahren
DE4323363B4 (de) Verfahren zur Herstellung eines Kondensators für ein Halbleiterspeicherbauelement
DE4412089A1 (de) Verfahren zur Herstellung eines Kondensators für ein hochintegriertes Halbleiterspeicherbauelement
DE4321638A1 (de) Halbleiterspeicherbauelement mit einem Kondensator und Verfahren zu seiner Herstellung
DE69733055T2 (de) Herstellungsverfahren für DRAM-Stapelkondensator
DE10308888B4 (de) Anordnung von Kondensatoren zur Erhöhung der Speicherkapazität in einem Halbleitersubstrat und Verfahren zur Herstellung einer Anordnung
DE4328510C2 (de) Verfahren zur Herstellung eines Halbleiterspeicherbauelementes mit einem Kondensator
DE102020125660B4 (de) Bosch-tiefenätzung mit hohem seitenverhältnis und halbleitervorrichtung
DE102007054077A1 (de) Verfahren zum Herstellen einer integrierten Schaltung und Anordnung mit einem Substrat
DE10324081B4 (de) Speichervorrichtung zur Speicherung elektrischer Ladung und Verfahren zur Herstellung derselben
DE10358299A1 (de) Kondensatorbauelement
WO1999025026A1 (de) Schaltungsstruktur mit mindestens einem kondensator und verfahren zu dessen herstellung
DE102004021401B4 (de) Herstellungsverfahren für ein Stapelkondensatorfeld
EP0954030A1 (de) Verfahren zur Herstellung eines Kondensators für eine Halbleiter-Speicheranordnung
DE4333989B4 (de) Verfahren zur Herstellung eines Kondensators in einem Halbleiterspeicherbauelement
DE19522370C2 (de) Verfahren zur Herstellung von Stapelkondensatoren von Halbleitervorrichtungen
DE10256713B4 (de) Verfahren zur Herstellung eines Speicherungsknotenpunktes eines gestapelten Kondensators
DE10161286A1 (de) Integriertes Halbleiterprodukt mit Metall-Isolator-Metall-Kondensator
DE4409718A1 (de) Kondensator für ein Halbleiterbauelement und Verfahren zu seiner Herstellung
WO2004102674A1 (de) Trench-speicherkondensator und verfahren zu dessen herstellung
EP0929103B1 (de) Verfahren zur Herstellung einer DRAM-Zellenanordnung
DE102007022748B4 (de) Verfahren zur Strukturierung eines Materials und strukturiertes Material
DE19823253C1 (de) Verfahren zur Herstellung der unteren Elektrode eines Kondensators

Legal Events

Date Code Title Description
ON Later submitted papers
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee