CN1118872C - 半导体器件及其制造方法 - Google Patents
半导体器件及其制造方法 Download PDFInfo
- Publication number
- CN1118872C CN1118872C CN98125110A CN98125110A CN1118872C CN 1118872 C CN1118872 C CN 1118872C CN 98125110 A CN98125110 A CN 98125110A CN 98125110 A CN98125110 A CN 98125110A CN 1118872 C CN1118872 C CN 1118872C
- Authority
- CN
- China
- Prior art keywords
- electrode
- polysilicon
- dielectric film
- capacitor
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 62
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 42
- 239000003990 capacitor Substances 0.000 claims abstract description 92
- 239000000758 substrate Substances 0.000 claims abstract description 38
- 230000000295 complement effect Effects 0.000 claims abstract description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 72
- 229920005591 polysilicon Polymers 0.000 claims description 72
- 239000010410 layer Substances 0.000 claims description 42
- 238000000034 method Methods 0.000 claims description 41
- 239000011229 interlayer Substances 0.000 claims description 18
- 238000005530 etching Methods 0.000 claims description 4
- 230000010354 integration Effects 0.000 abstract 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 30
- 235000012239 silicon dioxide Nutrition 0.000 description 15
- 239000000377 silicon dioxide Substances 0.000 description 15
- 229910052581 Si3N4 Inorganic materials 0.000 description 13
- 230000015572 biosynthetic process Effects 0.000 description 13
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 13
- 230000001133 acceleration Effects 0.000 description 9
- 238000005260 corrosion Methods 0.000 description 9
- 230000007797 corrosion Effects 0.000 description 9
- SYHGEUNFJIGTRX-UHFFFAOYSA-N methylenedioxypyrovalerone Chemical compound C=1C=C2OCOC2=CC=1C(=O)C(CCC)N1CCCC1 SYHGEUNFJIGTRX-UHFFFAOYSA-N 0.000 description 7
- 230000003647 oxidation Effects 0.000 description 7
- 238000007254 oxidation reaction Methods 0.000 description 7
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 6
- 229910052698 phosphorus Inorganic materials 0.000 description 6
- 239000011574 phosphorus Substances 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 239000004411 aluminium Substances 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 150000001398 aluminium Chemical class 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 108010063955 thrombin receptor peptide (42-47) Proteins 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8248—Combination of bipolar and field-effect technology
- H01L21/8249—Bipolar and MOS technology
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0688—Integrated circuits having a three-dimensional layout
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
制造一种半导体器件，其中电容器、双极晶体管和互补MOSFET位于一个半导体衬底，电容器由第一电极、通过绝缘膜11与第一电极隔开的第二电极13、通过另一绝缘膜14与第二电极隔开并连接到第一电极的第三电极15形成；在形成电容器内所有电极和它们之间绝缘膜的同时进行双极晶体管或MOSFET的其它制造步骤。该制造步骤能够制备如Bi-CMOS等的半导体器件，该器件能够大规模地集成，并具有大电容值并仅占据小面积的电容器。
Description
技术领域
本发明涉及具有电容、双极晶体管和互补金属-氧化物-半导体场效应晶体管(MOSFET)的半导体器件及其制造方法。
背景技术
近来，存在Bi-CMOSLSI需要增加较大电容值的需求，在Bi-CMOSLSI中具有大规模集成和低功耗的互补金属-氧化物-半导体(CMOS)以及具有快速性能的双极晶体管形成在同一半导体衬底上。
在日本专利申请特许公开No.22054/1989中，公开了一种在MOSFET和双极晶体管位于同一衬底上的半导体器件内制备电容器的方法。在该方法中，形成电容器一个电极的同时形成MOSFET的栅电极，电容器的绝缘膜形成之后，形成电容器的另一电极，同时形成双极晶体管的发射极电极。这里的器件具有电容器的绝缘膜由电容器的上和下电极夹在其中的结构。
然而，在该方法中形成的电容器占据了较大的面积，限制了LSI的大规模集成。
此外，在日本专利申请特许公开No.291262/1994中，公开了一种高精确度地将电容器制备到高精度Bi-CMOS中的方法，其中电容器的下电极形成在绝缘膜上，同时作为形成MOS栅电极的多晶硅，而电容器的另一电极作为形成基极或发射极的多晶硅。当然，该方法也存在电容器占据相当大面积的问题。
同时，在例如日本专利申请特许公开No.150955/1988中公开了一种能提供大电容值但不需要大面积的方法。在该方法中，如图19(a)所示，多晶硅层53作为中间层设置。该多晶硅层53和设置在覆盖硅衬底56的外延层57内的扩散区52以及夹在两者之间的二氧化硅膜51形成第一电容器。多晶硅层53和Al膜54以及夹在两者之间的二氧化硅膜58形成第二电容器。扩散区52和Al膜54借助穿过二氧化硅膜的接触相互连接。因此，如图19(b)所示，两个电容器并联地连接在与多晶硅层53接触的Al膜55和Al膜54之间，由此得到较大的电容值。
然而，二氧化硅膜58为称作层间绝缘膜的一部分，它的膜很厚，会产生不能得到需要的足够大电容值的问题。而且，多晶硅层部分的电阻变得较大，产生高频特性差的另一问题。
此外，在日本专利申请特许公开No.75021/1993中公开了形成在半导体衬底上的另一电容器结构，如图20(a)所示。在该结构中，在p型半导体衬底100上层叠有n型外延层102，在其上形成n+扩散层14。然后形成二氧化硅的介质层106，多晶硅的导电层108层叠在要形成电容器的区域内。接下来，形成多晶硅的介质层110，施加磷玻璃(PSG)层112之后，层叠铝的导电层114以连接电极A。铝的导电层114也通过接触孔连接n+扩散层，并随后连接到电极B。因此，具有介质层106的电容器C1和具有介质层110的电容器C2并联连接，由此它的电容值变为C1+C2，如图20(b)所示。
然而，在这些现有技术中根本没有描述将这种结构应用到Bi-CMOS中。因此，仍然没有实用的有效的制造方法。此外，由于多晶硅部分的电阻值变大，因此该结构产生高频特性差的问题。
发明内容
鉴于以上问题，本发明的一个目的是提供一种高效率并低成本地制造如Bi-CMOS等的半导体器件的方法，该器件能够大规模地集成，并具有大电容值并仅占据小面积的电容器。
本发明的另一目的是提供一种如Bi-CMOS等的半导体器件及其制造这种半导体器件的方法，该半导体器件的电容器结构具有大电容值和低电阻，但仅占据较小面积，并且能够大规模集成和快速响应，并具有良好的高频特性。
根据本发明的一个方案，提供一种制造半导体器件的第一个方法，其中电容器、双极晶体管和互补MOSFET位于一个半导体衬底上，电容包括第一电极、通过绝缘膜与第一电极隔开的第二电极、通过绝缘膜与第二电极隔开并连接到第一电极的第三电极；包括以下步骤：
形成第一电极，同时形成MOSFET的栅电极；
形成第一电极和第二电极之间的绝缘膜，同时形成一绝缘膜，当通过腐蚀形成基极电极形状时，该绝缘膜能防止MOSFET的源-漏区和双极晶体管的集电极产生区(bring-out region)被腐蚀的；
形成第二电极，同时形成双极晶体管的基极电极；
形成第二电极和第三电极之间的绝缘膜，同时形成双极晶体管的基极电极和发射极电极之间的绝缘膜；以及
形成第三电极，同时形成双极晶体管的发射极电极，
其中第一电极和第三电极借助在第二电极的中心附近开出的通孔结合在一起，同时开出这样一个开口，用于通过双极晶体管部分内的基极电极形成发射极电极；
在覆盖电容器的层间绝缘膜内形成环形电接触以便接触第二电极的环状面。
根据本发明的另一方案，提供一种制造半导体器件的方法，其中电容器、双极晶体管和互补MOSFET位于一个半导体衬底，电容包括第一电极、通过绝缘膜与第一电极隔开的第二电极、通过绝缘膜与第二电极隔开并连接到第一电极的第三电极、形成在半导体衬底内的第四电极；包括以下步骤：
形成第四电极，同时形成双极晶体管的集电极电极；
形成第一电极，同时形成MOSFET的栅电极；
形成第一电极和第二电极之间的绝缘膜，同时形成一绝缘膜，当通过腐蚀形成基极电极形状时，该绝缘膜能防止MOSFET的源-漏区和双极晶体管的集电极产生区被腐蚀的；
形成第二电极，同时形成双极晶体管的基极电极；
形成第二电极和第三电极之间的绝缘膜，同时形成双极晶体管的基极电极和发射极电极之间的绝缘膜；以及
形成第三电极，同时形成双极晶体管的发射极电极，
其中第一电极和第三电极借助在第二电极的中心附近开出的通孔结合在一起，同时开出这样一个开口，用于通过双极晶体管部分内的基极电极形成发射极电极；
在覆盖电容器的层间绝缘膜内形成环形电接触以便接触第二电极的环状面。
根据本发明的再一方案，提供一种由上述方法制造的半导体器件，在半导体衬底上具有电容器，电容器包括第一电极、由绝缘膜与第一电极隔开的第二电极、由绝缘膜与第二电极隔开并连接到第一电极的第三电极；其中
第一电极和第三电极借助在第二电极的中心附近开出的通孔结合在一起，以及在覆盖电容器层间绝缘膜内形成环形的电接触，所述电接触与第二电极的环状面接触。
根据本发明的又一方案，提供一种由上述方法制造的半导体器件，在半导体衬底上具有电容器，电容器包括第一电极、通过绝缘膜与第一电极隔开的第二电极、通过绝缘膜与第二电极隔开并连接到第一电极的第三电极、形成在半导体衬底内的第四电极，通过绝缘膜与第一电极隔开并连接到第二电极；其中
第一电极和第三电极借助在第二电极的中心附近开出的通孔结合在一起；以及
到衬底表面的第四电极的产生部分形成为环形；
在覆盖电容器的层间绝缘膜内形成环形电接触；以及
第二电极的环状面、到衬底表面的第四电极产生部分的环和电接触的环相互环绕。
附图说明
图1示出了根据本发明半导体器件的电容器部分的一个例子。
图1(a)：剖面图
图1(b)：平面图
图2示出了根据本发明半导体器件的电容器部分的另一个例子。
图2(a)：剖面图
图2(b)：平面图
图3到10为示出本发明的第一制造方法步骤的示意性剖面图。
图11到18为示出本发明的第二制造方法步骤的示意性剖面图。
图19示出了常规的电容器结构。
图20示出了另一常规的电容器结构。标号说明：
1...LOCOS氧化膜
2...N+掩埋层
3...P+掩埋层
4...外延层
5...P阱
6...N阱
7...N+—集电极产生区
8...栅多晶硅
9...栅氧化膜
10...侧壁氧化膜
11...二氧化硅膜
12...光刻胶
13...基极多晶硅
14...硅氮化物膜
15...发射极多晶硅
16...第一层间绝缘膜
17...第一层接触
18...第一层布线
19...第二层间绝缘膜
20...第二层接触
21...第二层布线
22...覆盖膜
30...硅衬底
32...电容器形成区
33...双极晶体管形成区
34...N-MOS形成区
35...P-MOS形成区
具体实施方式
在如上所述的本发明的第一个制造方法中，第一电极和第三电极分别形成在第二电极的之上和之下，将第二电极夹在其中，第一电极和第三电极相互连接。由此，可以得到具有大和精确电容值并仅占小面积的电容器。由于电容器中的所有电极和它们之间的绝缘膜使用与MOSFET或双极晶体管相同的材料同时形成并且成形，因此该制造方法不需额外的步骤。
图1示出了第一制造方法形成的半导体器件的电容器部分的一个例子。该电容器部分包括由栅多晶硅8形成的第一电极、由基极多晶硅13形成的第二电极、由发射极多晶硅15形成的第三电极、由第一电极和第二电极之间的二氧化硅膜11形成的绝缘膜、以及第二电极和第三电极之间由硅氮化物膜14形成的另一绝缘膜。
如该图所示，第一电极和第三电极优选借助第二电极中心附近开出的通孔结合在一起。此外，在覆盖该电容器的层间绝缘膜内形成的接触17a优选为环形，以便接触第二电极的环状面。与第二电极产生的这种环形接触形成了低电阻的电容器结构。
因此，具有这种环形接触结构的电容器的半导体器件可以得到小面积精确的大电容，此外它的电阻很低。这种半导体器件优选用于需要良好高频特性的集成电路中，例如压控震荡器(VCO)或A-D转换器等。
以上介绍的第一制造方法可以容易地用于制造具有图1所示电容器结构的半导体器件。即，借助在第二电极中心附近开出的通孔将第一电极和第三电极结合在一起，同时开出通过双极晶体管部分内的基极电极形成发射极电极的开口。在覆盖电容器的层间绝缘膜内形成环形电接触以便接触第二电极的环状面。
此外，在以上介绍的本发明的第二制造方法中，第一电极和第三电极分别形成在第二电极之上和之下，将第二电极夹在其中，在第一电极下形成第四电极。第一和第三电极相互连接，第二电极和第四电极相互连接。这样比第一制造方法制得的电容器结构具有更大的电容值。
和第一制造方法一样，由于电容器中的所有电极和它们之间的绝缘膜使用与MOSFET或双极晶体管相同的材料同时形成并且成形，因此该制造方法不需额外的步骤。
图2示出了第二制造方法形成的半导体器件的电容器部分的一个例子。该电容器部分包括由栅多晶硅8形成的第一电极、由基极多晶硅13形成的第二电极、由发射极多晶硅15形成的第三电极、由第一电极和第二电极之间的二氧化硅膜11形成的绝缘膜、以及第二电极和第三电极之间由硅氮化物14形成的另一绝缘膜。电容器还包括由n+掩埋层2b形成的第四电极，由栅氧化膜9形成的绝缘膜与第一电极隔开，并且该第四电极电连接到第二电极。
如该图所示，第一电极和第三电极借助在第二电极中心附近开出的通孔结合在一起。此外，到衬底表面的第四电极的产生部分7b形成为环形，在覆盖该电容器的的层间绝缘膜16内形成环形电接触17b，以此方式第二电极13的周围、到衬底表面的第四电极的产生部分7b的环以及电接触17b的另一环相互接触。
同时图2中第二电极13的周围、到衬底表面的第四电极的产生部分7b和接触17b相互接触，这三个中的一个可以变为中间媒介，与其它两个连接。例如，接触17b接触第二电极13的周围和到衬底表面的第四电极的产生部分7b，即使后两者根本不互相接触。
因此，具有第二电极和第四电极以环形接触的这种结构电容器的半导体器件可以到小面积的较大电容值，此外它的电阻很低。这种半导体器件优选用于需要特别大电容值的集成电路中，例如电源电路中的过滤器或内级耦连(inter-stage coupling)等。
本发明的第一制造方法可以容易地用于制造具有这种电容器结构的半导体器件。即，借助在第二电极中心附近开出的通孔将第一电极和第三电极结合在一起，同时开出通过双极晶体管部分内的基极电极形成发射极电极的开口。此后，到衬底表面的第四电极的产生部分形成环形，在覆盖电容器的层间绝缘膜内形成环形电接触以便接触，以此方式第二电极的环状面、到衬底表面的第四电极的产生部分的环形和电接触的另一环相互接触。第一实施例
参考附图，下面详细介绍本发明的第一制造方法。
首先，参考图3。在硅衬底30上，在预定为双极晶体管的形成区33的区域内，形成作为集电极电极的n+掩埋层2，在预定为n-MOS形成区34和电容器形成区32的区域内分别形成p+掩埋层3。接下来，在表面上生长厚度为1～2μm左右0.5～2Ω·cm电阻的外延层4。然后形成200～400nm厚将元件相互隔离的局部硅氧化(LOCOS)氧化膜1(场氧化膜)。此时，形成LOCOS氧化膜以覆盖电容器形成区32的整个表面。接下来，在p-MOS形成区34内形成n阱，接下来，在n-MOS形成区34内形成p阱5，由此完成图3的制造步骤。
通过1～5×1013cm-2的剂量500～800keV的加速能量的磷注入形成n阱，同时通过1～3×1013cm-2的剂量200～500keV加速能量的硼注入形成p阱。
接下来参考图4。通过热氧化形成5～20nm厚的栅氧化膜9，在衬底的整个表面上连续地淀积150～300nm的栅多晶硅8，通过干腐蚀除去它们以便留下MOS的栅部分和将变为电极的电容器形成区部分。之后，通过化学汽相淀积(CVD)法在整个表面上淀积二氧化硅膜，此后在整个表面上进行深腐蚀，在前一步骤留下的多晶硅侧面上形成侧壁氧化膜10。接下来，为了形成n+掩埋层2的接触，以50～100keV加速能量1～5×1016cm-2的剂量注入磷并形成n+集电极产生区7。通过该步骤，在电容器形成区内形成由栅多晶硅8制成的第一电极，如图4所示。
下面参考图5。通过热氧化或CVD法在整个表面上形成5～20nm厚的二氧化硅膜11，作为第一电极和第二电极之间的绝缘膜，覆盖电容器形成区内的栅多晶硅、n+集电极产生区7和MOS形成区，但留出双极形成区内基极部分作为未覆盖的窗口，以此方式形成光刻胶，由此完成图5的制造步骤。如后所述，当通过腐蚀基极多晶硅13和硅氮化物膜14将电容器形成区内的第二电极和双极晶体管区域内的基极电极成形时，二氧化硅膜11起防止MOSFET的源-漏区以及双极晶体管的集电极产生区被腐蚀掉的作用。
接下来参考图6。在图5的制造步骤之后，使用该光刻胶12通过腐蚀除去二氧化硅膜11的未覆盖部分。
接下来，通过CVD法在整个表面上形成100～500nm厚的基极多晶硅13。对于该基极多晶硅，通过离子注入在20～50keV的加速能量1～5×1015cm-2的剂量的条件下注入硼或BF2。随后，在整个表面上形成硅氮化物膜14，作为第二电极和第三电极之间的绝缘膜。此后，使用光刻胶腐蚀硅氮化物14和基极多晶硅13。该腐蚀导致在预定的位置内形成开口用于在双极晶体管形成区内形成发射极电极，同时在电容器形成区的基极多晶硅内形成通孔露出到表面的栅多晶硅。
然后，通过离子注入在50～100keV的加速能量1～5×1015cm-2的剂量的条件下首先在双极晶体管形成区内的外延层4注入磷形成集电极，随后，在10～40keV加速能量1～5×1013cm-2的剂量的条件下注入BF2形成基极。此外，为了形成选择性的离子注入集电极(SIC)，在200～400keV加速能量1～5×1012cm-2的剂量的条件下将磷选择性地注入到表面下的部分。
接下来，在整个表面上形成硅氮化物膜等的绝缘膜之后，进行深腐蚀在构图的基极多晶硅膜的侧面形成侧壁。这些侧壁起第二电极和第三电极之间绝缘膜的作用。
接下来，通过CVD法在整个表面上形成100～500nm厚的发射极多晶硅15。此时，以如磷、砷等的杂质的1×1018～1×1021cm-2的掺杂状态开始生长发射极多晶硅，或者，非掺杂地生长然后通过杂质离子注入到掺杂该剂量。随后进行适当时间的热处理，在双极晶体管区内外延层4的浅部分内形成发射极。此外，如图6所示，借助基极多晶硅内的通孔将电容器形成区内的栅多晶硅和发射极多晶硅结合在一起。
接下来，如图7所示，腐蚀发射极多晶硅15然后构图，由此将电容器形成区内的第三电极和双极晶体管形成区内的发射极形成预定的形状。
接下来，如图8所示，腐蚀基极多晶硅13和硅氮化物膜14形成电容器区内的第二电极和双极晶体管区内的基极电极的形状。此外，为了在n-MOS形成区内形成源-漏，在20～60keV的加速能量1～5×1015cm-2的剂量的条件下注入砷。对于p-MOS形成区内形成源-漏，在20～60keV的加速能量1～5×1015cm-2的剂量的条件下注入BF2，完成图8的制造步骤。
此后，如图9所示，在整个表面上形成第一层间绝缘膜16，在需要的位置制出孔并用多晶硅填充，由此形成第一层接触17。在电容器形成区内形成的第一层接触17a接触起电容器的第二电极作用的基极多晶硅13a。此时，特别优选第一层接触17a形成环形，如图1所示，以便接触由基极多晶硅13a制成的第二电极的环状面，由此这种布局可以减小基极多晶硅的电阻值。
接下来，如图10所示，用铝或类似物在第一层间绝缘膜16的表面上形成第一层布线18。随后，以类似方式，形成第二层间膜19和第二层接触20。在它的表面上，形成第二层布线21，最后形成覆盖膜22，由此完成Bi-CMOS的形成。第二实施例
参考附图，详细介绍本发明的第二个制造方法。
首先，和第一实施例一样，分别在硅衬底30的各预定区域内形成n+掩埋层2和p+掩埋层3。在表面上生长外延层4之后，形成LOCOS氧化膜1(场氧化膜)，此后通过离子注入形成n阱6和p阱5。此外，在该实施例中，n+掩埋层2b设置在电容器形成区32的下面，如图11所示。该n+掩埋层2b起电容器的第四电极的作用。考虑到电容器形成区32内的LOCOS氧化膜1，可以设定为图11中的标号1b，留出中心部分作为窗口。或者在电容器形成区内，根本不形成由数字1b代表的LOCOS氧化膜。
接下来，为了形成n+掩埋层2的接触，在与第一实施例类似的条件下形成n+集电极产生区7。此时，为了在电容器形成区32内产生n+掩埋层2b的接触，同样设置了n+集电极产生区7b。从上面可以看出，n+集电极产生区7b优选形成环形，如图2所示。以此方式，完成了形成图11所示结构的制造步骤。
接下来，与第一实施例完全相同的方式形成栅氧化膜9、栅多晶硅8和侧壁氧化膜10(图12的制造步骤)。在整个表面上形成二氧化硅膜11后，形成光刻胶12，在未覆盖的双极晶体管形成区内基极部分上留出窗口(图13的制造步骤)。
此后，以第一实施例相同的方式腐蚀二氧化硅膜11，此后依次淀积基极多晶硅13，通过离子注入掺杂，淀积硅氮化物膜14，通过腐蚀基极多晶硅13和硅氮化物14形成通孔，进行规定的离子注入并在通孔的侧面上形成侧壁，完成图14的制造步骤。
之后，以第一实施例相同的方式，将发射极多晶硅15形成硅氮化物膜14嵌入在电容器形成区内的电容的形状，形成双极晶体管形成区内发射极的形状，由此完成图15的制造步骤。
接下来，腐蚀基极多晶硅13和硅氮化物膜14，以便仅留在电容器形成区和双极晶体管形成区内，完成图16的制造步骤。
接下来，在整个表面上形成第一层间绝缘膜16，然后形成第一层接触17。此时，在电容器形成区内形成第一层接触17b，如图17所示，以便接触集电极产生区7b和基极多晶硅13。进行该步骤时，首先除去覆盖部分基极多晶硅13并连接到接触17b的那部分硅氮化物膜14，同时腐蚀通常用做第一绝缘膜16的二氧化硅膜。
从以上可以看出，特别优选将接触17b设置成环形，接触集电极产生区7b和基极多晶硅13，如图2所示。
随后，以第一实施例相同的方式，依次形成第一层布线18、第二层绝缘膜19、第二层接触20和第二层布线21，最后形成覆盖膜22。由此，完成图18所示的Bi-CMOS。
在以上介绍的第一和第二实施例中，电容器的第一电极和MOSFET的栅电极由多晶硅形成。然而，优选使用由钛、钴、钼、钨等硅化的多晶硅的多晶硅化物，是由于它可以进一步减少电容器的电阻值。
根据本发明的第一制造方法提供了具有大和精确电容值并仅占小面积的电容器。由于电容器中的所有电极和它们之间的绝缘膜使用与MOSFET或双极晶体管相同的材料同时形成并且成形，由此该制造方法不需额外的步骤。因此，如Bi-CMOS等能大规模集成的半导体器件能够高效率低成本地制成。
根据本发明的第二制造方法提供了具有大和精确电容值并仅占小面积的电容器。由于电容器中的所有电极和它们之间的绝缘膜使用与MOSFET或双极晶体管相同的材料形成并且同时成形，由此该制造方法同样不需额外的步骤。因此，如Bi-CMOS等能大规模集成的半导体器件能够高效率低成本地制成。
此外，根据本发明的半导体器件具有占有面积小、大电容值和低电阻并具有快速响应和优良高频特性的电容器结构。
Claims (12)
1.一种制造半导体器件的方法，该半导体器件具有位于一个半导体衬底上的电容器、双极晶体管和互补MOSFET；
电容包括第一电极、通过绝缘膜与第一电极隔开的第二电极、通过绝缘膜与第二电极隔开并连接到第一电极的第三电极；
该方法包括以下步骤：
形成第一电极，同时形成MOSFET的栅电极；
形成第一电极和第二电极之间的绝缘膜，同时形成一绝缘膜，当通过腐蚀形成基极电极形状时，该绝缘膜能防止MOSFET的源-漏区和双极晶体管的集电极产生区被腐蚀；
形成第二电极，同时形成双极晶体管的基极电极；
形成第二电极和第三电极之间的绝缘膜，同时形成双极晶体管的基极电极和发射极电极之间的绝缘膜；以及
形成第三电极，同时形成双极晶体管的发射极电极，
其中第一电极和第三电极借助在第二电极的中心附近开出的通孔结合在一起，同时开出这样一个开口，用于通过双极晶体管部分内的基极电极形成发射极电极；
在覆盖电容器的层间绝缘膜内形成环形电接触以便接触第二电极的环状面。
2.根据权利要求1的半导体器件的制造方法，其中第一电极、第二电极和第三电极由栅多晶硅、基极多晶硅和发射极多晶硅形成。
3.一种制造半导体器件的方法，该半导体器件具有位于一个半导体衬底上的电容器、双极晶体管和互补MOSFET；
电容包括第一电极、通过绝缘膜与第一电极隔开的第二电极、通过绝缘膜与第二电极隔开并连接到第一电极的第三电极、形成在半导体衬底内的第四电极；
该方法包括以下步骤：
形成第四电极，同时形成双极晶体管的集电极电极；
形成第一电极，同时形成MOSFET的栅电极；
形成第一电极和第二电极之间的绝缘膜，同时形成一绝缘膜，当通过腐蚀形成基极电极形状时，该绝缘膜能防止MOSFET的源-漏区和双极晶体管的集电极产生区被腐蚀；
形成第二电极，同时形成双极晶体管的基极电极；
形成第二电极和第三电极之间的绝缘膜，同时形成双极晶体管的基极电极和发射极电极之间的绝缘膜；以及
形成第三电极，同时形成双极晶体管的发射极电极，
第一电极和第三电极借助在第二电极的中心附近开出的通孔结合在一起；同时开出这样一开口，用于通过双极晶体管部分内的基极电极形成发射极电极；
在覆盖电容器的层间绝缘膜内形成环形的电接触，以便接触第二电极的环状面。
4.根据权利要求5的半导体器件的制造方法，其中
到衬底表面的第四电极的产生区形成为环形；以及
第二电极的环状面、到衬底表面的第四电极产生部分的环和电接触的环相互环绕。
5.根据权利要求3的半导体器件的制造方法，其中第一电极、第二电极和第三电极由栅多晶硅、基极多晶硅和发射极多晶硅形成，形成第四电极作为半导体衬底内的掩埋层。
6.根据权利要求4的半导体器件的制造方法，其中第一电极、第二电极和第三电极由栅多晶硅、基极多晶硅和发射极多晶硅形成，形成第四电极作为半导体衬底内的掩埋层。
7.一种由权利要求1所述方法制造的半导体器件，在半导体衬底上具有电容器，电容器包括第一电极、通过绝缘膜与第一电极隔开的第二电极、通过绝缘膜与第二电极隔开并连接到第一电极的第三电极；其特征在于
第一电极和第三电极借助在第二电极的中心附近开出的通孔结合在一起，以及在覆盖电容器的层间绝缘膜内形成环形的电接触，所述电接触与第二电极的环状面接触。
8.根据权利要求7的半导体器件，其中第一电极、第二电极和第三电极由栅多晶硅、基极多晶硅和发射极多晶硅形成。
9.根据权利要求7的半导体器件，其中第一电极由栅多晶硅化物形成，而第二电极和第三电极由基极多晶硅和发射极多晶硅形成。
10.一种由权利要求1所述方法制造的半导体器件，在半导体衬底上具有电容器，电容器包括第一电极、通过绝缘膜与第一电极隔开的第二电极、通过绝缘膜与第二电极隔开并连接到第一电极的第三电极、形成在半导体衬底内的第四电极，通过绝缘膜与第一电极隔开并连接到第二电极；其特征在于
第一电极和第三电极借助在第二电极的中心附近开出的通孔结合在一起；以及
到衬底表面的第四电极产生部分形成为环形；
在覆盖电容器的层间绝缘膜内形成环形的电接触；以及
第二电极的环状面、到衬底表面的第四电极产生部分的环和电接触的环相互环绕。
11.根据权利要求10的半导体器件，其中第一电极、第二电极和第三电极由栅多晶硅、基极多晶硅和发射极多晶硅形成，形成第四电极作为半导体衬底内的掩埋层。
12.根据权利要求10的半导体器件，其中第一电极由栅多晶硅化物形成，第二电极和第三电极由基极多晶硅和发射极多晶硅形成，形成第四电极作为半导体衬底内的掩埋层。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP321474/97 | 1997-11-21 | ||
| JP09321474A JP3104660B2 (ja) | 1997-11-21 | 1997-11-21 | 半導体装置およびその製造方法 |
| JP321474/1997 | 1997-11-21 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1218288A CN1218288A (zh) | 1999-06-02 |
| CN1118872C true CN1118872C (zh) | 2003-08-20 |
Family
ID=18132975
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN98125110A Expired - Fee Related CN1118872C (zh) | 1997-11-21 | 1998-11-20 | 半导体器件及其制造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US6204104B1 (zh) |
| EP (1) | EP0918356A1 (zh) |
| JP (1) | JP3104660B2 (zh) |
| KR (1) | KR100281863B1 (zh) |
| CN (1) | CN1118872C (zh) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002539609A (ja) * | 1999-03-10 | 2002-11-19 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | バイポーラトランジスタとコンデンサとを有する半導体装置を製造する方法 |
| US6885081B2 (en) | 2000-11-13 | 2005-04-26 | Sharp Kabushiki Kaisha | Semiconductor capacitor device having reduced voltage dependence |
| DE10200838A1 (de) * | 2002-01-11 | 2003-07-31 | Infineon Technologies Ag | Verfahren zum Herstellen eines Kondensators |
| JP2003224201A (ja) * | 2002-01-31 | 2003-08-08 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| US7498219B2 (en) * | 2003-04-15 | 2009-03-03 | Texas Instruments Incorporated | Methods for reducing capacitor dielectric absorption and voltage coefficient |
| JP4349131B2 (ja) * | 2004-01-09 | 2009-10-21 | ソニー株式会社 | バイポーラトランジスタの製造方法及び半導体装置の製造方法 |
| JP3991230B2 (ja) * | 2004-02-12 | 2007-10-17 | セイコーエプソン株式会社 | 強誘電体キャパシタ及びその形成方法、ならびに強誘電体メモリ |
| KR100695868B1 (ko) * | 2005-06-23 | 2007-03-19 | 삼성전자주식회사 | 소자 분리막과 그 제조 방법, 이를 갖는 반도체 장치 및 그제조 방법 |
| KR100731087B1 (ko) * | 2005-10-28 | 2007-06-22 | 동부일렉트로닉스 주식회사 | 바이씨모스 소자 및 그의 제조방법 |
| US7491632B2 (en) | 2005-11-10 | 2009-02-17 | International Business Machines Corporation | Buried subcollector for high frequency passive semiconductor devices |
| US8143644B2 (en) * | 2008-05-28 | 2012-03-27 | Taiwan Semiconductor Manufacturing Co., Ltd. | Bipolar device compatible with CMOS process technology |
| KR20100076256A (ko) * | 2008-12-26 | 2010-07-06 | 주식회사 동부하이텍 | Ｐｉｐ 커패시터의 제조 방법 |
| CN107352503A (zh) * | 2016-05-09 | 2017-11-17 | 江苏英特神斯科技有限公司 | 一种硅基绝缘层上多晶硅介质与玻璃的阳极键合方法及其应用 |
| CN111048662A (zh) * | 2019-12-26 | 2020-04-21 | 上海华虹宏力半导体制造有限公司 | 并联pps电容器的制作方法及并联pps电容器 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63150955A (ja) | 1986-12-15 | 1988-06-23 | Hitachi Medical Corp | Ｘ線ｃｔ装置用計測回路 |
| JPS6422054A (en) | 1987-07-17 | 1989-01-25 | Nec Corp | Manufacture of capacitor of semiconductor device |
| JPH0456264A (ja) | 1990-06-25 | 1992-02-24 | Matsushita Electron Corp | 半導体集積回路装置 |
| JP2627369B2 (ja) | 1991-05-27 | 1997-07-02 | 三洋電機株式会社 | 半導体集積回路 |
| JPH0575021A (ja) | 1991-09-13 | 1993-03-26 | Rohm Co Ltd | 半導体装置 |
| US5286991A (en) | 1992-08-26 | 1994-02-15 | Pioneer Semiconductor Corporation | Capacitor for a BiCMOS device |
| JPH06291262A (ja) | 1993-03-31 | 1994-10-18 | Sony Corp | 半導体装置の製造方法 |
| JPH0870105A (ja) * | 1994-08-30 | 1996-03-12 | Mitsubishi Electric Corp | 半導体記憶装置およびその製造方法 |
| JP2616569B2 (ja) | 1994-09-29 | 1997-06-04 | 日本電気株式会社 | 半導体集積回路装置の製造方法 |
| JP2776350B2 (ja) | 1995-12-18 | 1998-07-16 | 日本電気株式会社 | 半導体集積回路装置の製造方法 |
| JPH09275189A (ja) | 1996-04-04 | 1997-10-21 | Sony Corp | 半導体装置及びその製造方法 |
| JP3504077B2 (ja) * | 1996-09-13 | 2004-03-08 | 株式会社ルネサステクノロジ | Ｍｏｓ容量を含む半導体装置およびその製造方法 |
| JP3587004B2 (ja) * | 1996-11-05 | 2004-11-10 | ソニー株式会社 | 半導体メモリセルのキャパシタ構造及びその作製方法 |
-
1997
- 1997-11-21 JP JP09321474A patent/JP3104660B2/ja not_active Expired - Fee Related
-
1998
- 1998-11-18 US US09/195,433 patent/US6204104B1/en not_active Expired - Fee Related
- 1998-11-19 KR KR1019980049824A patent/KR100281863B1/ko not_active IP Right Cessation
- 1998-11-20 EP EP98122075A patent/EP0918356A1/en not_active Withdrawn
- 1998-11-20 CN CN98125110A patent/CN1118872C/zh not_active Expired - Fee Related
-
2001
- 2001-01-22 US US09/765,359 patent/US6307227B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP0918356A1 (en) | 1999-05-26 |
| CN1218288A (zh) | 1999-06-02 |
| KR19990045426A (ko) | 1999-06-25 |
| US20010007777A1 (en) | 2001-07-12 |
| KR100281863B1 (ko) | 2001-02-15 |
| US6307227B2 (en) | 2001-10-23 |
| US6204104B1 (en) | 2001-03-20 |
| JP3104660B2 (ja) | 2000-10-30 |
| JPH11163175A (ja) | 1999-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1118872C (zh) | 半导体器件及其制造方法 | |
| CN1135630C (zh) | 高压cmos结构的半导体器件及其制造方法 | |
| CN1175486C (zh) | 绝缘体基外延硅工艺中双重深度氧化层的结构和方法 | |
| CN1274018C (zh) | 半导体器件的制造方法 | |
| CN1280918C (zh) | 参考电压半导体 | |
| CN1706027A (zh) | 包含电容器的集成电路装置及制造方法 | |
| CN1581505A (zh) | 减少漏损的半导体二极管 | |
| CN1253946C (zh) | 半导体装置及其制造方法 | |
| CN1424761A (zh) | 半导体装置及其制造方法 | |
| CN1825566A (zh) | 半导体装置的制造方法 | |
| CN101076894A (zh) | 绝缘膜半导体装置及方法 | |
| CN101038874A (zh) | 形成硅氧化物膜的方法和制造电容器与半导体装置的方法 | |
| CN100341156C (zh) | 稳压元件及其制造方法 | |
| CN100341140C (zh) | 半导体器件及其制造方法 | |
| CN100352036C (zh) | 半导体器件及其制造方法 | |
| CN1213474C (zh) | 半导体集成电路装置的制造方法 | |
| CN1085893C (zh) | 半导体集成电路装置及其制造方法 | |
| CN1274022C (zh) | 应用于可变容量电容器和放大器的半导体器件 | |
| CN1227967A (zh) | 半导体器件及其制造方法 | |
| CN101034709A (zh) | 高耐压半导体集成电路装置、电介质分离型半导体装置 | |
| CN1595635A (zh) | 半导体装置及其制造方法 | |
| CN1532898A (zh) | 双极型晶体管的制造方法 | |
| CN1253945C (zh) | 半导体器件及其制造方法 | |
| CN1192045A (zh) | 半导体装置的制造方法和半导体装置 | |
| CN1889250A (zh) | 利用独立的源极形成的cmos图像传感器件和方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C19 | Lapse of patent right due to non-payment of the annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |