附图说明
图1是传统CMOS图像传感器的简化图;
图2是复位晶体管和光电二极管的传统的简化图;
图3是复位晶体管和光电二极管的另一个传统的简化图;
图4是根据本发明的一个实施例用于形成图像传感器的简化方法;
图5示出了根据本发明的一个实施例用于形成阱和氧化物的步骤;
图6示出了根据本发明的一个实施例用于形成多晶硅的沉积的步骤;
图7示出了根据本发明的一个实施例用于多晶硅的刻蚀的步骤;
图8示出了根据本发明的一个实施例用于光电二极管的阱的形成的步骤;
图9示出了根据本发明的一个实施例用于形成轻掺杂区和隔片的步骤;
图9(a)示出了根据本发明的另一个实施例用于形成轻掺杂区的步骤;
图10示出了根据本发明的一个实施例用于形成源区的步骤;
图10(a)示出了根据本发明的另一个实施例用于形成源区和隔片的步骤;
图11示出了根据本发明的一个实施例用于形成重掺杂区的步骤;
图11(a)示出了根据本发明的另一个实施例用于形成重掺杂区的步骤;
图12是根据本发明的一个实施例用于图像传感的简化的器件;
图12(a)是根据本发明的另一个实施例用于图像传感的简化的器件。
具体实施方式
本发明涉及集成电路及其用于半导体器件制造的处理。更具体地,本发明提供了利用独立的源极形成的方法和器件。本发明已经应用于CMOS图像传感,而这仅仅是示例性的。但是,应认识到本发明具有更宽的应用范围。
图4是根据本发明的一个实施例用于形成图像传感器的简化方法。方法400包括下面的步骤:
1.步骤410,用于形成晶体管阱和栅极氧化物;
2.步骤420,用于沉积多晶硅;
3.步骤430,用于刻蚀多晶硅;
4.步骤440,用于形成光电二极管阱;
5.步骤450,用于形成轻掺杂区和隔片;
6.步骤460,用于形成晶体管源区;
7.步骤470,用于形成重掺杂区。
上述次序的步骤提供了根据本发明的一个实施例的方法。在不偏离本申请的权利要求的范围的情况下,还可以提供其他可选的方法,其中加入了某些步骤、去掉了一个或多个步骤、或者以不同的次序提供一个或多个步骤。例如,可以提供附加的步骤,以形成源极跟随器、选择晶体管和偏压电阻器。此外,本发明的进一步的细节可以在本说明书全文并且更具体地在下文中找到。
在步骤410,形成晶体管阱和栅极氧化物层。图5示出了根据本发明的一个实施例用于形成阱和氧化物的步骤410。此图仅仅是示例,不应限制这里的发明的范围。本领域的普通技术人员将认识到很多变化、替代和修改。
如图5所示,n型阱510和p型阱520被形成在半导体衬底530中。
在一个实施例中,阱510和520至少部分地被浅沟槽隔离540限制。在另一个实施例中,以离子注入工艺和/或扩散工艺形成n型阱510和p型阱520。n型掺杂剂可以是砷和/或磷,而p型掺杂剂可以是硼。在另一个实施例中,n型阱510的深度为从0.5μm到1.0μm的范围,并且n型阱510的掺杂浓度为从5×1016cm-3到3×1017cm-3的范围。p型阱520的深度为从0.5μm到1.0μm的范围,且p型阱510的掺杂浓度为从5×1016cm-3到3×1017cm-3的范围。在另一个实施例中,半导体衬底530是硅衬底。
在图5中还示出,栅极氧化物层550被形成在半导体衬底530上。在一个实施例中,栅极氧化物层550包括氧化硅。栅极氧化物层550是生长或者沉积的。在另一个实施例中,氧化物层550厚度为从150埃到400埃的范围。
在步骤420,沉积多晶硅层。图6示出了根据本发明的一个实施例用于多晶硅的沉积的步骤420。此图仅仅是示例,不应限制这里的发明的范围。本领域的普通技术人员将认识到很多变化、替代和修改。如图6所示,多晶硅层610被沉积在栅极氧化物层550上。在一个实施例中,所述沉积包括化学气相沉积、低压化学气相沉积、等离子增强化学气相沉积和/或溅射沉积。在另一个实施例中,多晶硅层610的厚度为从1800埃到2200埃的范围。在另一个实施例中,多晶硅层610或者是n型掺杂的或者是p型掺杂的。掺杂剂的浓度可以为1×1018cm-3到4×1019cm-3的范围。
在步骤430,刻蚀多晶硅层610。图7示出了根据本发明的一个实施例用于多晶硅刻蚀的步骤430。此图仅仅是示例,不应限制这里的发明的范围。本领域的普通技术人员将认识到很多变化、替代和修改。如图7所示,多晶硅层610被选择性刻蚀,以形成多晶硅栅极710和720。该刻蚀工艺可以包括干法刻蚀和/或湿法刻蚀。在一个实施例中,多晶硅栅极710位于n型阱510上,而多晶硅栅极720位于p型阱520上。
在步骤440,形成光电二极管阱。图8示出了根据本发明的一个实施例用于光电二极管阱的形成的步骤440。此图仅仅是示例,不应限制这里的发明的范围。本领域的普通技术人员将认识到很多变化、替代和修改。如图8所示,光电二极管阱810被形成在半导体衬底530中。在一个实施例中,光电二极管阱810具有p型导电性。在另一个实施例中,由穿过栅极氧化物层550的离子注入工艺形成光电二极管阱810。例如,注入能量为从100KeV到250KeV的范围,并且剂量为从1012到1014cm-2的范围。作为另一个示例,在有阻挡层的情况下进行离子注入工艺。可以利用光掩模820,通过光刻工艺图案化阻挡层。如图8所示,阻挡层可以基本阻挡任何注入离子进入n型阱510和p型阱520。例如,阻挡层包括光刻胶。
在步骤450,形成轻掺杂区和隔片。图9示出了根据本发明的一个实施例用于形成轻掺杂区和隔片的步骤450。此图仅仅是示例,不应限制这里的发明的范围。本领域的普通技术人员将认识到很多变化、替代和修改。如图9所示,在栅区710的两侧形成轻掺杂区910和912,并且在栅区720的两侧形成轻掺杂区920和922。在一个实施例中,区910和912是p型的,而区920和922是n型的。区920通过浅沟槽隔离540与区912分隔。在另一个实施例中,轻掺杂区910或者912的深度为500埃到1500埃的范围,并且掺杂剂浓度为从1×1017cm-3到3×1018cm-3的范围。轻掺杂区920或者922的深度为500埃到1500埃的范围,并且掺杂剂浓度为从1×1017cm-3到3×1018cm-3的范围。在另一个实施例中,轻掺杂区910和912分别被用作轻掺杂的源区或者漏区。轻掺杂区920和922分别用作轻掺杂的漏区和轻掺杂的源区。在另一个实施例中,轻掺杂区910、912、920和922分别通过离子注入和/或扩散形成。还是如图9所示的,为栅区710形成隔片930和932,为栅区720形成隔片940和942。在一个实施例中,隔片930和932分别处在轻掺杂区910和912的至少一部分上。隔片940和942分别处在轻掺杂区920和922的至少一部分上。
在步骤460,形成源区。图10示出了根据本发明的一个实施例用于源区的形成的步骤460。此图仅仅是示例,不应限制这里的发明的范围。本领域的普通技术人员将认识到很多变化、替代和修改。如图10所示,源区1010被形成在半导体衬底530中。在一个实施例中,利用穿过栅极氧化物层550的离子注入工艺形成源区1010。例如,注入能量为从40KeV到80KeV的范围,并且剂量为从103到105cm-2的范围。作为另一个示例,在有阻挡层的情况下进行离子注入工艺。可以利用光掩模1020,通过光刻工艺图案化阻挡层。如图10所示,阻挡层、栅区720和隔片942可以基本阻挡任何注入离子进入轻掺杂区910、912和920以及轻掺杂区922的一部分中。例如,阻挡层包括光刻胶。
在步骤470,形成重掺杂区。图11示出了根据本发明的一个实施例用于形成重掺杂区的步骤470。此图仅仅是示例,不应限制这里的发明的范围。本领域的普通技术人员将认识到很多变化、替代和修改。如图11所示,重掺杂区1110和1112被形成在栅区710的两侧,而重掺杂区1120被形成在栅区720的仅仅一侧。在一个实施例中,区1110和1112是p型的,区1120是n型的。区1120与区1112通过浅沟槽隔离540分隔。在另一个实施例中,重掺杂区1110或者1112的深度为500埃到2000埃的范围,并且掺杂剂浓度为从1×1018cm-3到2×1019cm-3的范围。重掺杂区1120的深度为500埃到2000埃的范围,并且掺杂剂浓度为从1×1018cm-3到2×1019cm-3的范围。在另一个实施例中,重掺杂区1110和1112分别被用作重掺杂的源区或者漏区。重掺杂区1120用作重掺杂的漏区。在另一个实施例中,重掺杂区1110、1112和1120分别通过离子注入和/或扩散形成。
如上所述并在此进一步强调的,图4仅仅是示例,不应限制这里的发明的范围。本领域的普通技术人员将认识到很多变化、替代和修改。在另一个实施例中,方法400包括如下步骤:
1.步骤410,用于形成晶体管阱和栅极氧化物;
2.步骤420,用于沉积多晶硅;
3.步骤430,用于刻蚀多晶硅;
4.步骤440,用于形成光电二极管阱;
5.步骤455,用于形成轻掺杂区;
6.步骤465,用于形成晶体管源区和隔片;
7.步骤475,用于形成重掺杂区。
在步骤455,形成轻掺杂区。图9(a)示出了根据本发明的另一个实施例用于形成轻掺杂区的步骤455。此图仅仅是示例,不应限制这里的发明的范围。本领域的普通技术人员将认识到很多变化、替代和修改。如图9(a)所示,在栅区710的两侧形成轻掺杂区910和912,并且在栅区720的仅仅一侧形成轻掺杂区920。在一个实施例中,区910和912是p型的,而区920是n型的。区920通过浅沟槽隔离540与区912分隔。在另一个实施例中,轻掺杂区910或者912的深度为500埃到1500埃的范围,并且掺杂剂浓度为从1×1017cm-3到3×1018cm-3的范围。轻掺杂区920的深度为500埃到1500埃的范围,并且掺杂剂浓度为从1×1017cm-3到3×1018cm-3的范围。在另一个实施例中,轻掺杂区910和912分别被用作轻掺杂的源区或者漏区。轻掺杂区920用作轻掺杂的漏区。在另一个实施例中,轻掺杂区910、912和920分别通过离子注入和/或扩散形成。
在步骤465,形成源区和隔片。图10(a)示出了根据本发明的一个实施例用于源区和隔片的形成的步骤465。此图仅仅是示例,不应限制这里的发明的范围。本领域的普通技术人员将认识到很多变化、替代和修改。如图10(a)所示,源区1015被形成在半导体衬底530中。在一个实施例中,利用穿过栅极氧化物层550的离子注入工艺形成源区1015。例如,注入能量为从40KeV到80KeV的范围,并且剂量为从103到105cm-2的范围。作为另一个示例,在有阻挡层的情况下进行离子注入工艺。可以利用光掩模1020,通过光刻工艺图案化阻挡层。如图10(a)所示,阻挡层和栅区720可以基本阻挡任何注入离子进入轻掺杂区910、912和920中。例如,阻挡层包括光刻胶。在形成源区1015之后,为栅区710形成隔片930和932,为栅区720形成隔片940和942。在一个实施例中,隔片930和932分别处在轻掺杂区910和912的至少一部分上。隔片940和942分别处在轻掺杂区920的至少一部分上和源区1015上。
在步骤475,形成重掺杂区。图11(a)示出了根据本发明的另一个实施例用于形成重掺杂区的步骤475。此图仅仅是示例,不应限制这里的发明的范围。本领域的普通技术人员将认识到很多变化、替代和修改。如图11(a)所示,重掺杂区1110和1112被形成在栅区710的两侧,而重掺杂区1120被形成在栅区720的仅仅一侧。在一个实施例中,区1110和1112是p型的,区1120是n型的。区1120与区1112通过浅沟槽隔离540分隔。在另一个实施例中,重掺杂区1110或者1112的深度为500埃到2000埃的范围,并且掺杂剂浓度为从1×1018cm-3到2×1019cm-3的范围。重掺杂区1120的深度为500埃到2000埃的范围,并且掺杂剂浓度为从1×1018cm-3到2×1019cm-3的范围。在另一个实施例中,重掺杂区1110和1112分别被用作重掺杂的源区或者漏区。重掺杂区1120用作重掺杂的漏区。在另一个实施例中,重掺杂区1110、1112和1120分别通过离子注入和/或扩散形成。
图12是根据本发明的一个实施例的用于图像传感的简化器件。器件1200包括如下部件:
1.衬底1210;
2.晶体管阱1220和1222;
3.重掺杂区1230、1232和1234;
4.轻掺杂区1236、1237、1238和1239;
5.源区1240;
6.浅沟槽隔离1250、1252和1254;
7.栅极氧化物层1260;
8.栅区1270和1272;
9.隔片1280、1282、1284和1286;
10.光电二极管阱1290。
上述的一组部件提供了根据本发明的一个实施例的器件。在不偏离本申请的权利要求的范围的情况下,还可以提供其他可选的实施例,其中加入了某些部件、去掉了一个或多个部件、或者以不同的布置提供一个或多个部件。例如,还可以给器件1200提供源跟随器、选择晶体管和偏压电阻器。作为另一个实施例,根据至少包括制造工艺450、460和470的方法400制造器件1200。此外,本发明的进一步的细节可以在本说明书全文并且更具体地在下文中找到。
在一个实施例中,衬底1210是半导体衬底,例如硅衬底。晶体管阱1220和1222分别是n型和p型的。例如,n型阱1220的深度为从0.5μm到1.0μm的范围,并且n型阱1220的掺杂浓度为从5×1016cm-3到3×1017cm-3的范围。p型阱1222的深度为从0.5μm到1.0μm的范围,且p型阱1222的掺杂浓度为从5×1016cm-3到3×1017cm-3的范围。
重掺杂区1230和1232被形成在栅区1270的两侧,并且分别利用隔片1280和1282基本自对准。重掺杂区1234被形成在栅区1272的仅仅一侧,并且利用隔片1284基本自对准。在一个实施例中,区1230和1232是p型的,区1234是n型的。区1232与区1234通过浅沟槽隔离1252分隔。在另一个实施例中,重掺杂区1230或者1232的深度为500埃到2000埃的范围,并且掺杂剂浓度为从1×1018cm-3到2×1019cm-3的范围。重掺杂区1234的深度为500埃到2000埃的范围,并且掺杂剂浓度为从1×1018cm-3到2×1019cm-3的范围。
轻掺杂区1236和1238位于栅区1270的两侧,并且利用栅区1270基本自对准。轻掺杂区1239和1237位于栅区1272的两侧,并且利用栅区1272基本自对准。在一个实施例中,区1236和1238是p型的,而区1239和1237是n型的。区1238通过浅沟槽隔离1252与区1239分隔。在另一个实施例中,轻掺杂区1236或者1238的深度为500埃到1500埃的范围,并且掺杂剂浓度为从1×1017cm-3到3×1018cm-3的范围。轻掺杂区1239和1237的深度为500埃到1500埃的范围,并且掺杂剂浓度为从1×1017cm-3到3×1018cm-3的范围。
源区1240位于半导体衬底1210中。在一个实施例中,源区1240是n型的。源区1240的深度为从2000埃到3500埃的范围,掺杂剂浓度为从1×1018cm-3到1×1019cm-3的范围。在另一个实施例中,源区1240的深度不同于轻掺杂源区1237的深度和/或重掺杂源区1234的深度。在另一个实施例中,源区1240的深度大于轻掺杂源区1237的深度。在另一个实施例中,源区1240利用隔片1286基本自对准。
栅极氧化物层1260被形成在半导体衬底1210上。在一个实施例中,栅极氧化物层1260包括氧化硅。在另一个实施例中,氧化物层1260的厚度为从40埃到90埃的范围。栅区1270和1272位于栅极氧化物层1260上。在一个实施例中,栅区1270处在n型阱1220的上方,而栅区1272位于p型阱1222的上方。在另一个实施例中,栅区1270和1272中的每一个分别或者是n型掺杂的或者是p型掺杂的。掺杂剂浓度可以为从1×1018cm-3到2×1019cm-3的范围。在另一个实施例中,栅区1270或1272的厚度从1800埃到2200埃的范围。
隔片1280和1282紧邻栅区1270,而隔片1284和1286紧邻栅区1272。在一个实施例中,隔片1280和1282分别处在轻掺杂区1236和1238的至少一部分上。隔片1284和1286分别处在轻掺杂区1239和1237的至少一部分上。隔片1280、1282、1284或1286的厚度1288为从1200埃到1800埃的范围。在另一个实施例中,源区1240利用隔片1286基本自对准。
光电二极管阱1290位于栅极氧化物层1260之下并处在半导体衬底1210中。在一个实施例中,光电二极管阱1290具有p型导电性。在另一个实施例中,光电二极管阱的厚度为从3000埃到5000埃的范围。
图12(a)是根据本发明的另一个实施例的用于图像传感的简化器件。器件1250包括如下部件:
1.衬底1210;
2.晶体管阱1220和1222;
3.重掺杂区1230、1232和1234;
4.轻掺杂区1236、1238和1239;
5.源区1250;
6.浅沟槽隔离1250、1252和1254;
7.栅极氧化物层1260;
8.栅区1270和1272;
9.隔片1280、1282、1284和1286;
10.光电二极管阱1290。
上述的一组部件提供了根据本发明的一个实施例的器件。在不偏离本申请的权利要求的范围的情况下,还可以提供其他可选的实施例,其中加入了某些部件、去掉了一个或多个部件、或者以不同的布置提供一个或多个部件。例如,还可以给器件1250提供源跟随器、选择晶体管和偏压电阻器。作为另一个实施例,根据至少包括制造工艺455、465和475的方法400制造器件1250。此外,本发明的进一步的细节可以在本说明书全文并且更具体地在下文中找到。
在一个实施例中,衬底1210是半导体衬底,例如硅衬底。晶体管阱1220和1222分别是n型和p型的。例如,n型阱1220的深度为从0.5μm到1.0μm的范围,并且n型阱1220的掺杂浓度为从5×1016cm-3到3×1017cm-3的范围。p型阱1222的深度为从0.5μm到1.0μm的范围,且p型阱1222的掺杂浓度为从5×1016cm-3到3×1017cm-3的范围。
重掺杂区1230和1232被形成在栅区1270的两侧,并且分别利用隔片1280和1282基本自对准。重掺杂区1234被形成在栅区1272的仅仅一侧,并且利用隔片1284基本自对准。在一个实施例中,区1230和1232是p型的,区1234是n型的。区1232与区1234通过浅沟槽隔离1252分隔。在另一个实施例中,重掺杂区1230或者1232的深度为500埃到2000埃的范围,并且掺杂剂浓度为从1×1018cm-3到2×1019cm-3的范围。重掺杂区1234的深度为500埃到2000埃的范围,并且掺杂剂浓度为从1×1018cm-3到2×1019cm-3的范围。
轻掺杂区1236和1238位于栅区1270的两侧,并且利用栅区1270基本自对准。轻掺杂区1239位于栅区1272的仅仅一侧,并且利用栅区1272基本自对准。在一个实施例中,区1236和1238是p型的,而区1239是n型的。区1238通过浅沟槽隔离1252与区1239分隔。在另一个实施例中,轻掺杂区1236或者1238的深度为500埃到1500埃的范围,并且掺杂剂浓度为从1×1017cm-3到3×1018cm-3的范围。轻掺杂区1239的深度为500埃到1500埃的范围,并且掺杂剂浓度为从1×1017cm-3到3×1018cm-3的范围。
源区1250位于半导体衬底1210中。在一个实施例中,源区1250是n型的。源区1250的深度为从2000埃到3500埃的范围,掺杂剂浓度为从1×1018cm-3到1×1019cm-3的范围。在另一个实施例中,源区1250的深度不同于轻掺杂源区1239的深度和/或重掺杂源区1234的深度。在另一个实施例中,源区1250的深度大于轻掺杂源区1239的深度。在另一个实施例中,源区1250利用栅区1272基本自对准。
栅极氧化物层1260被形成在半导体衬底1210上。在一个实施例中,栅极氧化物层1260包括氧化硅。在另一个实施例中,氧化物层1260的厚度为从40埃到90埃的范围。栅区1270和1272位于栅极氧化物层1260上。在一个实施例中,栅区1270处在n型阱1220的上方,而栅区1272位于p型阱1222的上方。在另一个实施例中,栅区1270和1272中的每一个分别或者是n型掺杂的或者是p型掺杂的。掺杂剂浓度可以为从1×1018cm-3到2×1019cm-3的范围。在另一个实施例中,栅区1270或1272的厚度从1800埃到2200埃的范围。
隔片1280和1282紧邻栅区1270,而隔片1284和1286紧邻栅区1272。在一个实施例中,隔片1280和1282分别处在轻掺杂区1236和1238的至少一部分上。隔片1284和1286分别处在轻掺杂区1239的至少一部分和源区1250上。隔片1280、1282、1284或1286的厚度1288为从1200埃到1800埃的范围。
光电二极管阱1290位于栅极氧化物层1260之下并处在半导体衬底1210中。在一个实施例中,光电二极管阱1290具有p型导电性。在另一个实施例中,光电二极管阱的厚度为从3000埃到5000埃的范围。
还应理解,在此所描述的示例和实施例仅仅是出于说明的目的,本领域的技术人员将想到根据这些示例和实施例的各种修改和变化,并且这些修改和变化将被包括在本申请的精神和范围和所附权利要求的范围中。