CN1697192A - 固态成像装置 - Google Patents

固态成像装置 Download PDF

Info

Publication number
CN1697192A
CN1697192A CNA2005100095996A CN200510009599A CN1697192A CN 1697192 A CN1697192 A CN 1697192A CN A2005100095996 A CNA2005100095996 A CN A2005100095996A CN 200510009599 A CN200510009599 A CN 200510009599A CN 1697192 A CN1697192 A CN 1697192A
Authority
CN
China
Prior art keywords
photodiode
semiconductor substrate
image pickup
pickup device
solid state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005100095996A
Other languages
English (en)
Other versions
CN100426512C (zh
Inventor
长崎博记
田中晶二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1697192A publication Critical patent/CN1697192A/zh
Application granted granted Critical
Publication of CN100426512C publication Critical patent/CN100426512C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035272—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions characterised by at least one potential jump barrier or surface barrier

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

在半导体衬底(10)的主表面中形成光电二极管(20a、20b)。光电二极管(20a)包括P+型半导体层(22a)和电荷积累部分(21a)，光电二极管(20b)包括P+型半导体层(22b)和电荷积累部分(21b)。光电二极管(20a和20b)由具有STI结构的元件隔离部分(33a)分开。构成光电二极管(20a和20b)的电荷积累部分(21a和21b)的底部位于到半导体衬底(10)的主表面比到元件隔离部分(33a)的底部更深的位置上。这样，可以提供一种固态成像装置，其中可以防止色彩混合并且电荷积累部分的容量大，并且灵敏性和饱和特性优异。

Description

固态成像装置
发明背景
本发明涉及一种固态成像装置。更具体地说，本发明涉及一种其中通过STI(浅沟槽隔离)法隔离元件的固态成像装置。
背景技术的说明
近年来，采用放大型MOS传感器的固态成像装置作为固态成像装置已经引起人们的注意。这种固态成像装置利用晶体管放大在每个像素的光电二极管中检测的信号，并且以具有高灵敏度为特征。此外，随着近来的像素小型化，在该固态成像装置中使用通过STI法的元件隔离结构。STI法是如下方法：在半导体衬底的主表面中形成沟槽，在这个沟槽中填充如氧化物膜等绝缘膜，然后使表面平滑，从而形成元件隔离部分(element isolating portion)。在这种STI法中，沟槽的侧面可以相对于半导体衬底的主表面形成锐角，因此元件隔离部分的宽度可以比通过LOCOS(硅的局部氧化)法形成的元件隔离部分的宽度更窄。
下面将参照图8介绍常规固态成像装置的结构。图8是采用放大型MOS传感器的固态成像装置的剖面图，其中通过STI法隔离元件。
图8中所示的固态成像装置包括半导体衬底10、光电二极管20a和20b以及高电压晶体管70。半导体衬底10是用作用于形成固态成像装置的基座的衬底并由P型半导体层构成。光电二极管20a形成在半导体衬底10的主表面中并产生信号电荷，该信号电荷的电荷量对应于射到半导体衬底10的主表面上的入射光强度，并且积累产生的信号电荷。光电二极管20a包括在半导体衬底10的表面附近形成的表面层22a和在表面层22a下面形成的电荷积累部分23a。
表面层22a是P型杂质层，它的杂质浓度比半导体衬底10的浓度大。下面，这种大的P型杂质浓度由P+型表示，表面层22a被称作“P+型表面层22a”。P+型表面层22a是通过利用离子注入法在半导体衬底10的主表面中引入P型杂质来形成的。电荷积累部分23a是N型杂质层，并与P+型表面层22a形成PN结，因而电荷积累部分23a产生具有对应入射光强的电荷量的信号电荷，并积累产生的信号电荷。电荷积累部分23a是通过离子注入法向半导体衬底10的主表面引入N型杂质并热扩散引入的杂质而形成的。光电二极管20b具有与光电二极管20a相同的结构，因此省略其说明。
高电压晶体管70包括源扩散层40a、漏扩散层40b、栅极绝缘膜50和栅电极60。源扩散层40a和漏扩散层40b是通过利用离子注入法向半导体衬底10的主表面中引入N型杂质而形成的。栅极绝缘膜50由在源扩散层40a和漏扩散层40b之间的区域中、在半导体衬底10的表面上的氧化硅膜等形成。栅电极60由栅极绝缘膜50上的多晶硅膜等形成。
光电二极管20a和20b以及高电压晶体管70通过利用STI法形成的元件隔离部分33a和33b来隔离。具体地说，光电二极管20a、20b通过元件隔离部分33a隔离。光电二极管20b和高电压晶体管70通过元件隔离部分33b隔离。下面将详细介绍元件隔离部分33a和33b。
元件隔离部分33a包括沟槽30a、P+型内面层31a和绝缘膜32a。沟槽30a被称为“槽”，并通过选择地除去光电二极管20a和20b之间的半导体衬底10的主表面而形成。P+型内面层31a形成为覆盖沟槽30a的内面。绝缘膜32a形成为充满被P+型内面层31a覆盖的沟槽30a。绝缘膜32a被平滑化，以便其表面形成与半导体衬底10的主表面相同的平面。通过这种方式，形成元件隔离部分33a。下面将在这种方式中通过STI法形成的元件隔离部分称为“具有STI结构的元件隔离部分”。元件隔离部分33b的结构与元件隔离部分33a的结构相同，因此省略其说明。
对于如此构成的固态成像装置，需要尽可能地减少色彩混合的发生。色彩混合指的是这样一个现象，由通过光电二极管(例如光电二极管20b)的倾斜光在半导体衬底10的主表面上产生的信号电荷累积在与其相邻的另一个光电二极管(例如光电二极管20a)中作为信号电荷。因此，色彩混合不是由于垂直方向的入射光产生的，而是由于倾斜方向的入射光产生的，即入射到半导体衬底10的主表面上的光的倾斜光。
入射到半导体衬底10的主表面上的倾斜光当中，与半导体衬底10的主表面形成大角度的倾斜光的量大于与半导体衬底10的主表面形成小角度的倾斜光的量。大部分倾斜光到达半导体衬底10的深部分并产生信号电荷。因此，与在到主表面较浅的位置产生的信号电荷相比，色彩混合更通常由在半导体衬底10的厚度方向在到主表面较深的位置中产生的信号电荷引起的。
为防止色彩混合，在日本特许公开专利公报2003-142674等中，如图8所示，在到半导体衬底10的主表面较浅的位置中形成构成光电二极管20a和20b的电荷积累部分23a和23b。这种结构难以使在半导体衬底10的较深部分产生的信号电荷作为信号电荷积累在电荷积累部分23a和23b中，因而可以防止色彩混合的发生。
然而，在图8所示的常规固态成像装置中，电荷积累部分23a和23b的底部位于到半导体衬底10的主表面为较浅的位置上。更具体地说，电荷积累部分23a和23b的底部位于到半导体衬底10的主表面比到具有STI结构的元件隔离部分33a和33b的底部更浅的位置上。具有这种形状的电荷积累部分23a和23b的容量较小，并且可以积累的电荷量也很小，因而固态成像装置的灵敏特性很低，这是个问题。
发明内容
因此，本发明的目的是提供一种防止了色彩混合的具有优异灵敏度和饱和特性的固态成像装置。
本发明具有如下特征以实现上述目的。
本发明的固态成像装置旨在提供一种其中通过STI法隔离元件的固态成像装置，并且这种固态成像装置包括半导体衬底、多个光电二极管和具有STI结构的元件隔离部分。
在本发明的固态成像装置中，光电二极管的底部位于到半导体衬底的主表面比到元件隔离部分的底部更深的位置上。利用这种结构，增加了光电二极管的容量，因而增加了可以积累的电荷量，并且可以确保从直到半导体衬底的深位置的区域通过光电转换获得电子。因此，可以实现具有优异灵敏度和饱和特性的固态成像装置。而且，在具有这种结构的光电二极管中，如后面所述的，在相邻光电二极管之间产生电荷的分割线，因而在其间产生的信号电荷被引导到所希望的光电二极管或衬底的深部分，因此可以防止色彩混合。
光电二极管构成为使得在半导体衬底的深度方向的浓度分布的峰值位于到半导体衬底的主表面比到元件隔离部分的底部更深的位置上，从而构成光电二极管的杂质的峰值位置可以与元件隔离部分的浓度的峰值位置分离开。因而，可以抑制作为到光电二极管的泄漏电流的PN结的反向电流。
光电二极管的侧面可以与元件隔离部分的侧面接触。利用这种结构，元件隔离部分的侧面由透明氧化物膜形成，因而它们可以接收光，这进一步增加了光电二极管的光接收面积，因而提高了灵敏特性。而且，进一步增加了可以积累的电荷量，因而可以提高饱和特性。此外，还利用其中光电二极管与元件隔离部分的底面接触的结构，可以增加电荷积累部分的光接收面积，因而可以提高灵敏特性。
在其中光电二极管简单地与元件隔离部分接触的结构中，难以发生PN结的耗尽，因此漏电流可能增加，并且可能产生如白点或暗噪声等图像特性的退化。然而，在本发明的固态成像装置中，如上所述，光电二极管的底部位于到半导体衬底的主表面比元件隔离部分的底部更深的位置上，并且半导体衬底的深度方向的浓度分布峰值位于到半导体衬底的主表面比元件隔离部分的底部更深的位置上，因而可以防止漏电流的增加。这是因为当在元件隔离部分的周边的光电二极管的浓度减小时，很容易发生PN结的耗尽，因而在光电二极管和元件隔离部分下面的层中可以抑制漏电流。
在半导体衬底包括第一导电类型的半导体层和在第一导电类型的半导体层下面形成的第二导电类型的半导体层的结构中，在衬底的深部中产生的信号电荷可以扩散到衬底一侧，因而可以获得进一步防止色彩混合的显著效果。
此外，代替上述结构中的第二导电类型的半导体层，半导体衬底可进一步包括第一导电类型的半导体层，该第一导电类型的半导体层具有比在其上面形成的第一导电类型的半导体层的杂质浓度更大的杂质浓度。同样利用这种结构，在衬底深部产生的信号电荷可以扩散到衬底侧，因而可以获得进一步防止色彩混合的显著效果。
如上所述，根据本发明，通过提供光电二极管，其底部位于到半导体衬底的主表面比具有STI结构的元件隔离部分的底部更深的部分，可以增加可积累的信号电荷量，同时防止了色彩混合，因而可以实现具有良好灵敏度和饱和特性的固态成像装置。此外，通过形成与元件隔离部分的侧面或底面接触的光电二极管，可以增加光接收面积。在这种情况下，通过使光电二极管中的在半导体衬底的深度方向上的浓度分布峰值位于到半导体衬底主表面比元件隔离部分的底部更深的位置上，可以实现具有良好灵敏度、饱和特性和图像特性而没有白点和暗噪声的固态成像装置。
本发明的这些和其它目的、特征、方案和优点将从下面结合附图的本发明的详细说明中更清楚看到。
附图说明
图1是表示固态成像装置的结构的平面图；
图2是本发明第一实施例的固态成像装置的剖面图；
图3A-3C是表示本发明第一实施例的固态成像装置中的能量分布和产生的信号电荷的状态的示意图；
图4A-4F是表示本发明第一实施例的固态成像装置的制造工艺的示意图；
图5A和5B是表示本发明第二实施例的固态成像装置的剖面图以及表示能量分布和产生的信号电荷的状态的示意图；
图6A和6B是本发明第二实施例的固态成像装置的剖面图以及表示能量分布和产生的信号电荷的状态的示意图；
图7A和7B是根据本发明第二实施例的固态成像装置的剖面图以及表示能量分布和产生的信号电荷的状态的示意图；和
图8是表示常规半导体器件的结构的剖面图。
优选实施例的说明
第一实施例
图1是其中通过STI法隔离元件的固态成像装置的示意平面图。如图1所示的固态成像装置包括光电二极管20a和20b和高电压晶体管70，并且这些元件由元件隔离部分33a和33b隔离。高电压晶体管70包括栅电极60和61、源扩散层40a、漏扩散层40b和用于与上部导电层接触的接触部分101。元件隔离部分33a在光电二极管20a和光电二极管20b之间将二者分开，元件隔离部分33b在光电二极管20a和高电压晶体管70之间将二者分开。
图2是沿着图1所示的线W-X-Y-Z截取的固态成像装置的剖面图。本发明第一实施例的固态成像装置的结构将参照图2详细说明。图2所示的固态成像装置是采用放大型MOS传感器的固态成像装置并形成在半导体衬底10中。半导体衬底10是用作用于形成固态成像装置的基座的硅衬底并由P型半导体层构成。
光电二极管20a形成在半导体衬底10的主表面中并产生信号电荷，所述信号电荷具有对应射到半导体衬底10的主表面上的入射光强度的电荷量，并且光电二极管20a积累产生的信号电荷。光电二极管20a是掩埋型PNP光电二极管，它包括形成在半导体衬底10的表面附近的P+型表面层22a和形成在P+型表面层22a下面的电荷积累部分21a。
P+型表面层22a是如下形成的：利用离子注入法在半导体衬底10的主表面中引入P型杂质，以便具有比半导体衬底10的P型半导体层更大的杂质浓度。电荷积累部分21a是N型杂质层并与P+型表面层22a形成PN结，因而电荷积累部分21a产生具有对应入射光强度的电荷量的信号电荷，并积累产生的信号电荷。电荷积累部分21a是通过利用离子注入法向半导体衬底10的主表面中引入N型杂质并热扩散引入的杂质而形成的。光电二极管20b具有与光电二极管20a相同的结构，因而省略其说明。
高电压晶体管70包括源扩散层40a、漏扩散层40b、栅极绝缘膜50和栅电极60。源扩散层40a和漏扩散层40b是通过向半导体衬底10的主表面中引入N型杂质而形成的。栅极绝缘膜50由在半导体衬底10的表面上的源扩散层40a和漏扩散层40b之间的区域中的氧化硅膜等形成的。栅电极61由在栅极绝缘膜50上的多晶硅膜等形成的。
元件隔离部分33a是具有STI结构的元件隔离部分，并包括沟槽30a、P+型内面层31a和绝缘膜32a。沟槽30a被称为“槽”，并且通过选择地除去光电二极管20a和20b之间的半导体衬底10的主表面而形成。P+型内面层31a形成为覆盖沟槽30a的内面。绝缘膜32a形成为填充其内表面被P+型内面层31a覆盖的沟槽30a。绝缘膜32a被平滑化，因而其表面形成与半导体衬底10的主表面相同的平面。通过这种方式，形成元件隔离部分33a。元件隔离部分33b的结构与元件隔离部分33a的结构相同，因而省略其说明。
本例的固态成像装置不同于图8所示的常规固态成像装置的地方在于：光电二极管20a和20b的底部位于到衬底主表面比元件隔离部分33a和33b的底部更深的位置上。更具体地说，构成光电二极管20a和20b的电荷积累部分21a和21b的底部位于到衬底主表面比构成元件隔离部分33a和33b的沟槽30a和30b的底部更深的位置上。在本发明中，短语“光电二极管20a和20b的底部位于到衬底主表面比元件隔离部分33a和33b的底部更深的位置上”包括这样的情况，其中在衬底厚度方向上，光电二极管20a和20b的底部位于与元件隔离部分33a和33b的底部相同的位置上。利用这种结构，增加了光电二极管20a和20b的容量，因而增加了可以积累的电荷量，并且可以确保从直到半导体衬底10的深位置的区域通过光电转换获得电子。因此，可以实现具有比常规固态成像装置更好的灵敏度和饱和特性的固态成像装置。应该注意到，只要光电二极管20a和20b的底部位于到衬底主表面比元件隔离部分33a和33b的底部更深的位置上即可，没有对其极限进行限制。
在本例中，光电二极管20a和20b具有上述形状，使得不仅可以增加光电转换面积和电荷容量，而且可以防止色彩混合的发生。其原因将参照图3A和3B进行说明。图3A是表示图2中所示的固态成像装置的相关部分的示意图。图3B是用于表示沿着图3A中所示的线A-B截取的固态成像装置中的能量分布的示意图。
在固态成像装置中，通过以下事实产生色彩混合：由经过光电二极管(例如光电二极管20b)的倾斜光在半导体衬底10内部产生的信号电荷积累在与其相邻的另一光电二极管(例如光电二极管20a)中作为信号电荷。例如，在图3A中，由已经通过光电二极管20a的入射光(hv)90a产生的信号电荷12a进入构成光电二极管20b的电荷积累部分21b中，因而发生色彩混合。或者，由已经通过光电二极管20b的入射光(hv)90b产生的信号电荷12b进入构成光电二极管20a的电荷积累部分21a中，因而发生色彩混合。
然而，在本例的固态成像装置中，如上所述，电荷积累部分21a和21b的底部位于到衬底主表面较深的位置上。因此，如图3B所示，在相邻电荷积累部分21a和21b之间，即P型半导体层11a处，产生具有向上凸出的形状的能量分布峰值。这个能量分布峰值被称为“电荷分割线80”。形成这种电荷分割线80，因而由已经通过电荷积累部分21a的光产生的信号电荷12a被引导到电荷积累部分21a的一侧，如图3B中的箭头所示，而由已经通过电荷积累部分21b的光产生的信号电荷12b被引导到电荷积累部分21b的一侧。因而，信号电荷12a和12b分别被积累在电荷积累部分21a和21b中，在那里它们可以积累。因此，在本实施例的固态成像装置中，可以防止由于相邻光电二极管20a和20b之间产生的信号电荷引起的色彩混合。
此外，光电二极管20a和20b的侧面与元件隔离部分33a和33b的侧面接触。利用这种结构，光电二极管20a和20b的容量变得比常规电荷积累部分23a和23b的更大。而且，元件隔离部分33a和33b的侧面由透明氧化物膜形成，因而它们可以接收光，这增加了光电二极管20a和20b的光接收面积，从而进一步增加了光电二极管区域，导致进一步增加可以积累的电荷量。
此外，光电二极管20a和20b部分地与元件隔离部分33a和33b的底面接触。利用这种结构，可以增加光接收面积，并且可以使光电转换区域更深，因而提高了灵敏特性。
由于简单地使光电二极管20a和20b与元件隔离部分33a和33b接触使得难以产生PN结的耗尽，因而漏电流可能增加，并且可能发生如白点或暗噪声等图像特性的退化。因此，本发明的固态成像装置构成为使得在光电二极管20a和20b中的在半导体衬底深度方向的浓度分布峰值位于到半导体衬底10的主表面比元件隔离部分33a和33b的底部更深的位置上，因而可以防止漏电流的增加。
图3C表示光电二极管20a和20b的在衬底深度方向上的浓度分布。曲线A1表示P+型表面层22a和22b的浓度分布，曲线A2表示N型电荷积累部分21a和21b的浓度分布。虚线B表示元件隔离部分33a和33b的底部的位置。在这种情况下，当固态成像装置构成为使得由曲线A2所示的N型电荷积累部分21a和21b的浓度分布的峰值P1位于比虚线B所示的元件隔离部分33a和33b的底部更深的衬底部分中，因而可以防止漏电流的增加。这是因为通过减小元件隔离部分33a和33b的周边中的电荷积累部分21a和21b的浓度很容易产生PN结耗尽，因而也可以在光电二极管20a和20b和元件隔离部分33a和33b下面的层中抑制漏电流。
此外，具有这种浓度分布的光电二极管20a和20b可以保持电荷积累部分21a和21b的杂质浓度的峰值位置P1与元件隔离部分33a和33b的浓度的峰值位置分离开。因而，可以抑制作为到光电二极管20a和20b的漏电流的PN结的反向电流。
在如此构成的固态成像装置中，例如，沟槽30a和30b距离衬底表面的深度为大约0.3μm，电荷积累部分21a和21b距离衬底表面的深度为大约0.8μm，P+型表面层22a和22b距离衬底表面的深度为大约0.2μm，并且源扩散层40a和漏扩散层40b距离衬底表面的深度为大约0.1μm。
下面将参照图4介绍具有这种结构的固态成像装置的制造方法。图4A-4F是在制造图2所示的固态成像装置的每个阶段中的半导体衬底及其表面上方的剖面图。
图4A表示其中在半导体衬底10的主表面中形成电荷积累部分21a和21b的状态。为了获得这种状态下的衬底，首先，通过公知方法在P型半导体衬底10的主表面上提供抗蚀剂图形，该抗蚀剂图形具有形成在若干区域的开口，在所述区域中要形成电荷积累部分21a和21b。使用这个抗蚀剂图形作为掩模，利用作为N型杂质的具有高能量的砷(As)进行离子注入。更具体地说，在650Kev和1.8×1012/cm2条件下注入As离子。这样，在半导体衬底10的主表面中形成电荷积累部分21a和21b。电荷积累部分21a和21b到衬底表面的深度大约为0.8μm。
图4B示出了在电荷积累部分21a和21b中形成P+型表面层的状态。为了获得这个状态下的衬底，首先，通过公知方法在半导体衬底10的表面上提供抗蚀剂图形，该抗蚀剂图形具有开口，开口形成在要形成P+型表面层的区域中。使用这个抗蚀剂图形作为掩模，注入P型杂质(例如硼)离子。这样，在电荷积累部分21a和21b内部形成P+型表面层22a和22b。P+型表面层22a和22b到衬底表面的深度为大约0.2μm。
图4C示出在半导体衬底10的主表面中形成用于隔离元件的沟槽30a和30b的状态。这些沟槽30a和30b是通过在要形成元件隔离部分的区域中进行干刻蚀处理而形成的。沟槽30a和30b的深度大约为0.3μm。
图4D示出了形成元件隔离部分33a和33b的状态。为了形成这种元件隔离部分，首先，以低加速度向沟槽30a和30b的内部进行离子注入。更具体地说，以30Kev和3.2×1013/cm2注入硼(B)离子。这样，在沟槽30a和30b的内表面形成P+型内面膜31a和31b。接下来，用绝缘膜32a和32b如氧化物膜填充被内面膜31a和31b覆盖的沟槽30a和30b，并平滑化。这样，可以形成具有STI结构的元件隔离部分33a和33b。
图4E示出了在半导体衬底10上形成栅极绝缘膜50和栅电极60的状态。为了获得这个状态下的衬底，首先，通过热氧化或CVD(化学汽相淀积)法在半导体衬底10的表面上淀积厚度为9nm的氧化硅膜(SiO2膜)。然后，通过CVD法在SiO2膜上淀积厚度为160nm的多晶硅氧化膜。然后，对这些膜进行光刻和干刻蚀，因而形成所需图形，由此形成栅极绝缘膜50和栅电极60。
图4F示出了在半导体衬底10的主表面中形成源扩散层40a和漏扩散层40b的状态。为形成这种元件隔离部分，首先，使用栅电极60作掩模，在半导体衬底10的主表面中注入N型杂质离子。更具体地说，以50Kev和2.0×1015/cm2注入砷(As)离子。这样，在半导体衬底10的主表面中形成源扩散层40a和漏扩散层40b，并形成高电压MOS晶体管70。
第二实施例
在本实施例中，将介绍一种固态成像装置，它具有可以防止由于即使在衬底的深部产生的信号电荷而引起的色彩混合的结构。本实施例的固态成像装置具有与第一实施例的固态成像装置基本相同的结构，因而下面将只介绍其间的差别。
图5A是表示本发明第二实施例的固态成像装置的剖面结构的示意图。图5B是表示沿着图5A所示的固态成像装置中的线C-D的能量分布的示意图。在图5A中，半导体衬底10由位于表面上的P型半导体层11a、在该层下面形成的P+型半导体层11b以及位于底部的P型半导体层11c构成。在本例中，P+型半导体层11b形成在到衬底主表面比光电二极管20a和20b的底部更深的位置。
利用这种结构，沿着半导体衬底10的衬底深度方向的能量分布具有在衬底深度部分中的向上凸出的形状的能量峰值(M1)，如图5B所示。因此，例如，在图5A中，由已经通过光电二极管20b的入射光(hv)90c在衬底深度部分中产生的信号电荷12c被引导到P型半导体层11c的一侧(在箭头所示的方向)，如图5B所示。这样，通过构成一个固态成像装置，使得具有较大杂质浓度的半导体层11b进一步提供在其中形成光电二极管20a和20b的半导体层11a的下面，因而在衬底深部产生的信号电荷12c被引导到衬底更深的部分中，除了第一实施例的效果之外，还可以防止由于在衬底深部产生的信号电荷引起的色彩混合。
此外，为了使在衬底的深部产生的信号电荷按照更可靠的方式流向衬底一侧，半导体衬底10按照如图6A所示的方式构成。在图6A中，半导体衬底10由位于表面上的P型半导体层11a、在该层下面形成的P+型半导体层11b以及位于底部的N型半导体层11d构成。在本例中，P+型半导体层11b形成在到衬底主表面比光电二极管20a和20b的底部更深的位置。如此构成的半导体衬底10的典型的杂质浓度对于P型半导体层11a为大约1×1014/cm2到1×1015/cm2，对于P+型半导体层11b大约为1×1016/cm2到1×1017/cm2，对于N型半导体层11d大约为1×1014/cm2到1×1015/cm2。
图6B是表示沿着图6A中所示的固态成像装置中的线C-D的能量分布的示意图。如图6A所示，在其中具有低能量的N型半导体层11d设置为与P+型半导体层11b相邻的所述固态成像装置中，与具有向上凸出形状的能量峰值(M1)相邻地产生指向下侧的斜坡(M2)，如图6B所示。因此，例如，在图6A中，由已经通过电荷积累部分21b的光在衬底深部产生的信号电荷12c更容易被引导到由箭头所示的方向，即指向N型半导体层11d的一侧，如图6B所示。
此外，半导体衬底10可以使得P型半导体层11a直接形成在N型半导体层11d上，如图7A所示。N型半导体层11d形成在到衬底主表面比光电二极管20a和20b的底部更深的位置。利用这种结构，也可以获得与图6B所示相同的能量分布，如图7B所示。
如图6A和7A所示，为了在N型半导体层上形成P型半导体层，使用N型硅衬底，并多次将高能量注入到这个硅衬底中，从而形成深P型半导体层。例如，在图7A所示的半导体衬底10的情况下，通过五个阶段向N型硅衬底中注入P型杂质(例如硼)离子。这种情况下的离子注入是在400Kev下的1.0×1011/cm2、在800Kev下的1.0×1011/cm2、在1200Kev下的1.0×1011/cm2、在1600Kev下的1.0×1011/cm2以及在1800Kev下的2.0×1011/cm2。
在由被引作常规技术的日本特许公开专利公报2003-142674公开的固态成像装置中，N型杂质层包围具有STI结构的元件隔离区的周边，以抑制元件隔离区的周边部分中的漏电流。因此，作为构成固态成像装置的半导体衬底，只可以使用P型半导体衬底。然而，如前所述，本发明中，不仅可以适用于使用P型半导体衬底的固态成像装置，而是可以适用于使用N型半导体衬底的固态成像装置。
在上述实施例中，构成光电二极管20a和20b的电荷积累部分21a和21b与沟槽30a和30b的底部接触。然而，所述底部不是必须彼此接触。此外，在上述实施例中，电荷积累部分21a和21b的侧面与沟槽30a和30b的侧面接触。然而，所述侧面不是必须彼此接触。
此外，前面已经以MOS固态成像装置为例介绍了上述实施例的固态成像装置。然而，本发明可应用于CCD(电荷耦合器件)或CMOS传感器。
本发明的固态成像装置的特征在于提供高电荷积累量，并防止色彩混合，从而本发明可以优选用于具有通过STI法形成的元件隔离结构的MOS固态成像装置。更具体地说，部分每优选用于在具有照相机的移动电话、摄像机和数字静物照相机中使用的固态成像装置或者在印刷机等中使用的线传感器。
虽然已经详细介绍了本发明，但是前面的说明在所有方面都只是示意性的而非限制性的。应该理解在不脱离本发明的范围的情况下可以做各种其它修改和改变。

Claims (6)

1、一种固态成像装置，包括：
半导体衬底；
多个光电二极管，形成在该半导体衬底的主表面上，并产生和积累对应于入射光强度的信号电荷；和
元件隔离部分，该元件隔离部分是通过用绝缘膜填充在所述半导体衬底的主表面中形成的沟槽而形成的，用于分离相邻光电二极管，
其中所述光电二极管的底部位于到所述半导体衬底的主表面比所述元件隔离部分的底部更深的位置。
2、根据权利要求1所述的固态成像装置，其中所述光电二极管的在半导体衬底深度方向上的浓度分布峰值位于到所述半导体衬底的主表面比所述元件隔离部分的底部更深的位置。
3、根据权利要求2所述的固态成像装置，其中所述光电二极管的侧面与所述元件隔离部分的侧面接触。
4、根据权利要求2所述的固态成像装置，其中所述光电二极管与所述元件隔离部分的底部接触。
5、根据权利要求1所述的固态成像装置，其中所述半导体衬底包括：
用于形成所述光电二极管的第一导电类型的半导体层，和
在所述第一导电类型的半导体层下面形成的第二导电类型的半导体层。
6、根据权利要求1所述的固态成像装置，其中所述半导体衬底包括：
用于形成所述光电二极管的第一导电类型的半导体层，和
在所述半导体层下面形成并具有比所述半导体层更大的杂质浓度的第一导电类型的半导体层。
CNB2005100095996A 2004-05-13 2005-02-24 固态成像装置 Expired - Fee Related CN100426512C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004-143789 2004-05-13
JP2004143789A JP2005327858A (ja) 2004-05-13 2004-05-13 固体撮像装置
JP2004143789 2004-05-13

Publications (2)

Publication Number Publication Date
CN1697192A true CN1697192A (zh) 2005-11-16
CN100426512C CN100426512C (zh) 2008-10-15

Family

ID=35308609

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100095996A Expired - Fee Related CN100426512C (zh) 2004-05-13 2005-02-24 固态成像装置

Country Status (5)

Country Link
US (1) US20050253214A1 (zh)
JP (1) JP2005327858A (zh)
KR (1) KR100696995B1 (zh)
CN (1) CN100426512C (zh)
TW (1) TWI282619B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100477748C (zh) * 2006-03-29 2009-04-08 佳能株式会社 成像设备和用于该成像设备的方法
CN102201424B (zh) * 2007-10-03 2014-01-08 索尼株式会社 固态成像装置及其制造方法以及成像设备

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100748342B1 (ko) * 2005-09-14 2007-08-09 매그나칩 반도체 유한회사 씨모스 이미지 센서의 제조방법
JP2006222452A (ja) * 2006-04-24 2006-08-24 Matsushita Electric Ind Co Ltd 固体撮像装置
JP5328207B2 (ja) * 2008-04-01 2013-10-30 キヤノン株式会社 固体撮像装置
JP5564874B2 (ja) * 2009-09-25 2014-08-06 ソニー株式会社 固体撮像装置、及び電子機器
JP2011253963A (ja) * 2010-06-02 2011-12-15 Sony Corp 固体撮像素子の製造方法、固体撮像素子、撮像装置
JP5711323B2 (ja) * 2013-08-29 2015-04-30 ルネサスエレクトロニクス株式会社 固体撮像装置
US11289530B2 (en) 2020-01-21 2022-03-29 Omnivision Technologies, Inc. Shallow trench isolation (STI) structure for CMOS image sensor
US11282890B2 (en) * 2020-01-21 2022-03-22 Omnivision Technologies, Inc. Shallow trench isolation (STI) structure for suppressing dark current and method of forming

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4604296B2 (ja) * 1999-02-09 2011-01-05 ソニー株式会社 固体撮像装置及びその製造方法
TW494574B (en) * 1999-12-01 2002-07-11 Innotech Corp Solid state imaging device, method of manufacturing the same, and solid state imaging system
FR2820883B1 (fr) * 2001-02-12 2003-06-13 St Microelectronics Sa Photodiode a grande capacite
US6621064B2 (en) * 2001-05-03 2003-09-16 Texas Instruments Incorporated CMOS photodiode having reduced dark current and improved light sensitivity and responsivity
JP3530159B2 (ja) * 2001-08-22 2004-05-24 松下電器産業株式会社 固体撮像装置およびその製造方法
JP3976185B2 (ja) * 2001-10-31 2007-09-12 シャープ株式会社 受光素子、回路内蔵受光素子および光ピックアップ
JP2003142674A (ja) * 2001-11-07 2003-05-16 Toshiba Corp Ｍｏｓ型固体撮像装置
JP3723124B2 (ja) * 2001-12-14 2005-12-07 株式会社東芝 固体撮像装置
JP4284908B2 (ja) * 2001-12-25 2009-06-24 ソニー株式会社 Ｍｏｓ型固体撮像装置およびその製造方法
JP4122960B2 (ja) * 2002-12-16 2008-07-23 ソニー株式会社 固体撮像素子
US6949445B2 (en) * 2003-03-12 2005-09-27 Micron Technology, Inc. Method of forming angled implant for trench isolation
JP3878575B2 (ja) * 2003-04-28 2007-02-07 松下電器産業株式会社 固体撮像装置及びその駆動方法
JP2004335803A (ja) * 2003-05-08 2004-11-25 Fuji Photo Film Co Ltd Ｍｏｓ型固体撮像装置とその駆動方法
JP4484449B2 (ja) * 2003-05-08 2010-06-16 富士フイルム株式会社 固体撮像装置
JP2005026717A (ja) * 2004-10-04 2005-01-27 Sony Corp 固体撮像素子

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100477748C (zh) * 2006-03-29 2009-04-08 佳能株式会社 成像设备和用于该成像设备的方法
CN102201424B (zh) * 2007-10-03 2014-01-08 索尼株式会社 固态成像装置及其制造方法以及成像设备

Also Published As

Publication number Publication date
US20050253214A1 (en) 2005-11-17
CN100426512C (zh) 2008-10-15
TWI282619B (en) 2007-06-11
KR20050109050A (ko) 2005-11-17
TW200537683A (en) 2005-11-16
JP2005327858A (ja) 2005-11-24
KR100696995B1 (ko) 2007-03-20

Similar Documents

Publication Publication Date Title
CN1697192A (zh) 固态成像装置
KR101864481B1 (ko) 이미지 센서 및 이미지 센서의 형성 방법
US6787386B2 (en) Method of forming a photodiode for an image sensor
KR0168902B1 (ko) 고체 촬상장치
CN1875486A (zh) 具有钉扎浮置扩散二极管的图像传感器
US20050023553A1 (en) Angled pinned photodiode for high quantum efficiency and method of formation
CN1641883A (zh) 互补金属氧化物半导体图像传感器及其制造方法
US20060219867A1 (en) Solid-state image pickup device and method of manufacturing the same
US20040217390A1 (en) Solid-state imaging device and method for manufacturing the same
US20060226438A1 (en) Solid-state imaging device
US20080251822A1 (en) Amplification-type solid-state image sensing device
CN1812112A (zh) 具有非平面晶体管的固态图像传感器设备及其制造方法
CN1992224A (zh) 互补金属氧化物半导体图像传感器的制造方法
CN1941393A (zh) Cmos图像传感器及其制造方法
CN1820349A (zh) 具有垂直溢漏和短的微透镜到硅的距离的图像传感器
US20070246788A1 (en) N-well barrier pixels for improved protection of dark reference columns and rows from blooming and crosstalk
CN101043043A (zh) Cmos图像传感器及其制造方法
CN1819232A (zh) Cmos图像传感器及其制造方法
US20090166687A1 (en) Image Sensor and Method for Manufacturing the Same
CN1941389A (zh) Cmos图像传感器及其制造方法
CN1921131A (zh) Cmos图像传感器及其制造方法
KR100893054B1 (ko) 크로스토크를 방지할 수 있는 이미지센서 및 그 제조 방법
CN1877848A (zh) Cmos图像传感器及其制造方法
US20220077204A1 (en) Image sensor and method of fabricating the same
CN1992306A (zh) Cmos图像传感器及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20081015

Termination date: 20130224