CN1207587A - 半导体装置及其制造方法 - Google Patents
半导体装置及其制造方法 Download PDFInfo
- Publication number
- CN1207587A CN1207587A CN98103420A CN98103420A CN1207587A CN 1207587 A CN1207587 A CN 1207587A CN 98103420 A CN98103420 A CN 98103420A CN 98103420 A CN98103420 A CN 98103420A CN 1207587 A CN1207587 A CN 1207587A
- Authority
- CN
- China
- Prior art keywords
- film
- upper electrode
- titanium
- semiconductor device
- electric capacity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/7687—Thin films associated with contacts of capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
一种半导体装置及其制造方法是在半导体基片上形成由下部电极电容绝缘膜及上部电极组成的电容元件。在层间绝缘膜形成下部电极用接触窗及上部电极用接触窗。在上部电极接触窗的底面和壁面以及层间绝缘膜上的上部电极用的接触窗的周边缘部,形成由氮化钛组成的防止扩散用的导电膜。在含有下部电极用接触窗及上部接触窗的内部的层间绝缘膜上,形成由钛膜、第一氮化钛膜、铝膜及第二氮化钛膜组成的金属布线。
Description
本发明涉及半导体装置,尤其涉及具有由强电介质膜或高电介质膜等绝缘性金属氧化膜组成的电容绝缘膜的电容元件的半导体装置及其制造方法。
近年来,随着微计算机等高速发展及低耗电能的发展,家用电器更进一步高级化,而用于这方面的半导体装置的微细化正迅速发展。
随着半导体装置的微细化,由电器发生的电磁波杂音,即不需要的辐射成了重大的问题。作为降低该种不需要的辐射的手段之一,即将以强电介质膜或高电介质膜为电容绝缘膜使用的大容量电器元件装入半导体集成电路中的技术颇为世人所瞩目。
还有,随着动态RAM的高集成化的发展,作为电容绝缘膜不使用已有的硅氧化膜或氮化硅膜而使用高介质膜的技术正在进行广泛的研究。
再还有,以低工作电压且可高速写入及读出的非挥发性RAM实用化为目标,有关具有自发极化特性的强电介质膜的开发研究颇为盛行。尤其是,作为电容绝缘膜使用强电介质膜的强电介质存储器,可根据强电介质膜的自发极化状态是否反转,对强电介质存储器的数据线,利用出入电荷量不同的现象。
实现所述半导体装置的重要课题,是开发不使电容元件特性老化而可实现电容元件高集成化的技术。
以下参照图13,说明已有的半导体装置。
图13示出了已有半导体装置的剖面结构。如图13所示,在由硅组成的半导体基片1上,形成有由第一白金膜组成的下部电极2、由强电介质膜组成的电容绝缘膜3以及由第二白金膜组成的上部电极4;由这些下部电极2、电容绝缘膜3以及上部电极4构成电容元件。在含有电容元件的半导体基片1上,全面地堆积有由硅氧化膜或氮化硅膜组成的层间绝缘膜5,在该层间绝缘膜5上形成下部电极用接触窗6及上部电极用接触窗7。在含有下部电极用接触窗6及上部电极用接触窗7内部的层间绝缘膜5上,形成由钛膜8a、第一氮化钛膜8b、铝膜8c以及第二氮化钛膜8d组成的金属布线8。
以下参照图14(a)至(e),说明已有的半导体元件的制造方法。
首先,如图14(a)所示,在半导体基片1上全面地依次堆积第一白金膜2A、强电介质膜3A及第二白金膜4A之后,如图14(b)所示,将第二白金膜4A有选择地进行蚀刻,形成上部电极4。此后,为使强电介质膜3A的晶体结构恢复并稳定,在氧气氛下对强电介质膜3A进行热处理。
其次,如图14(c)所示,将强电介质膜3A及第一白金膜2A有选择地进行蚀刻,形成由强电介质膜3A组成的电容绝缘膜3以及由第一白金膜2A组成的下部电极2。此后,为恢复构成电容绝缘膜3的强电介质膜的晶体结构,并使其稳定,在氧气氛中对电容绝缘膜3进行热处理。
其次,如图14(d)所示,在半导体基片1上全面地堆积由硅氧化膜或氮化硅膜组成的层间绝缘膜5之后。在层间绝缘膜5形成下部电极用接触窗6及上部电极用接触窗7。此后,为使构成电容绝缘膜3的强电介质膜的晶体结构恢复并使其稳定,在氧气氛下对电容绝缘膜3进行热处理。
还有,在为恢复所述的强电介质膜的晶体结构而进行的热处理工序中,为防止下部电极2或上部电极4与电容绝缘膜3反应而使下部电极2或上部电极4发生氧化的事态,作为下部电极2或上部电极4,使用白金膜,这种膜在热处理时难于与构成电容绝缘膜3的强电介质膜3A反应,同时在高温下还具有耐氧化性能。
其次,如图14(e)所示,在含有下部电极用接触窗6及上部电极用接触窗7内部的半导体基片1上,全面地依次堆积钛膜8a、第一氮化钛膜8b、铝膜8c及第二氮化钛膜8d之后,利用光刻法制作布线的图案,形成由这些钛膜8a、第一氮化钛膜8b、铝膜8c及第二氮化钛膜8d组成的金属布线8。还有,钛膜8a成了提高与铝膜8c构成上部电极4的白金膜的附着性的附着层;第一氮化钛膜8b成了防止铝膜8c的铝向上部电极4扩散的阻挡层;第二氮化钛膜8d成了在利用光刻法制作布线图案时防止反射的膜。
其次,为进一步提高构成金属布线8的钛膜8a与层间绝缘膜5的附着性,对金属布线进行热处理。
但是,在为使强电介质膜晶体结构稳定而进行热处理的工序中,由于构成上部电极的白金膜成为柱形晶体结构,所以在为提高金属布线与层间绝缘膜的附着性能而进行的热处理工序中,构成金属布线的钛膜的钛原子通过构成上部电极的白金膜的柱形晶体的晶界而向电容绝缘膜中扩散。因此,构成电容绝缘膜的强电介质膜的组成发生变化,所以存在着电容元件的电特性老化的问题。
还有,上部电极不仅限于利用白金膜构成的场合,就是上部电极为铱膜、钌膜、铑膜或钯膜等场合通常也具有柱形晶体结构,因此,也存在着构成金属布线的钛膜的钛原子通过构成上部电极的柱形晶体的晶界向电容绝缘膜中扩散的问题。
鉴于上述情况,本发明的目的在于:在电容元件上设置的对具有钛膜的金属布线进行热处理的工序中,防止钛膜的钛原子通过构成电容元件的上部电极的金属晶体的晶界向电容绝缘膜中扩散。
为了达到上述目的,本发明的半导体装置包括:基片;在基片上设置的由电容下部电极、绝缘性金属氧化物膜组成的电容绝缘膜以及电容上部电极所组成的电容元件;在所述电容元件设置的、具有达到电容上部电极开口部的层间绝缘膜;在层间绝缘膜上通过开口部以与电容上部电极电连接的方式设置的、具有钛膜的金属布线;在电容上部电极与金属布线之间设置,防止构成金属布线钛膜的钛原子通过电容上部电极向电容绝缘膜扩散的具有导电性的防止扩散膜。
根据本发明的半导体装置,在电容上部电极与金属布线之间,设置防止构成金属布线钛膜的钛原子通过电容上部电极向电容绝缘膜扩散的防止扩散膜,因此在对金属布线的热处理工序中,钛膜的钛原子就不能通过构成电容上部电极的金属晶体的晶界向容量绝缘膜中扩散。
在本发明的半导体装置中,防止扩散膜为具有导电性的金属氮化膜或金属氧化膜,是理想的。
在本发明的半导体装置中,电容绝缘膜为强电介质膜或高电介质膜,是理想的。
在本发明的半导体装置中,钛膜为设置在金属布线下层、提高金属布线与上部电极附着性的附着层,防止扩散膜为氮化钛膜,是理想的。
在本发明的半导体装置中,电容上部电极具有带晶界的晶体结构,是理想的。
本发明中第一半导体装置的制造方法包括:在基片上形成由电容下部电极、绝缘性金属氧化物膜组成的电容绝缘膜及电容上部电极所组成的电容元件的形成工序;在电容元件上形成具有达到电容上部电极的接触窗的层间绝缘膜的形成上序;在含有接触窗的层间绝缘膜上全面地形成阻止钛原子通过的导电膜的形成工序;对于导电膜,在该导电膜中至少以位于接触窗内部的部分残留的形成制作布线图案,形成由导电膜所组成的防止扩散膜的形成工序;在层间绝缘膜上,以通过防止扩散膜使与电容上部电极电连接的方式,形成具有钛膜的金属布线的形成工序。
本发明中第二半导体装置的制造方法包括:在基片上依次堆积第一金属膜、绝缘性金属氧化物膜、第二金属膜以及阻止钛原子通过的导电膜的堆积工序;利用相同的蚀刻掩膜将第二二金属膜及导电膜制成图案,形成由第二金属膜组成的电容上部电极及由导电膜组成的防止扩散膜的形成工序;将绝缘性金属氧化膜图案化形成电容绝缘膜,同时将第一金属膜图案化制成电容下部电极的形成工序;在由电容下部电极、电容绝缘膜及电容上部电极组成的电容元件上,形成具有达到电容上部电极的接触窗的层间绝缘膜的形成工序;在层间绝缘膜上,以通过防止扩散膜并与电容上部电极电连接的方式,形成具有钛膜的金属布线的形成工序。
本发明中第三半导体装置的制造方法包括:在基片上形成电容下部电极及由绝缘性金属氧化物膜组成的电容绝缘膜的形成工序;在含有电容绝缘膜的基片上,堆积在形成电容上部电极区域具有开口部的层间绝缘膜的形成工序;在含有开口部的层间绝缘膜上,全面地依次形成金属膜电极及阻止钛原子通过的导电膜的堆积工序;在与导电膜上开口部相对应的部位,形成保护膜图案的成形工序;对金属膜及导电膜以保护膜图案作为掩膜进行干蚀刻,通过使位于金属膜及导电膜的开口部的部分残留,形成由金属膜组成的电容上部电极以及由导电膜组成的防止扩散膜的形成工序;在除去保护层图案之后,在层间绝缘膜上,以通过与电容上部电极电连接的方式,形成具有钛膜的金属布线的形成工序。
在第一至第三半导体装置的制造方法中,导电膜为具有导电性的金属氮化膜或金属氧化膜,是理想的。
在第一至第三半导体装置的制造方法中,电容绝缘膜为强电介质膜或高电介质膜,是理想的。
在第一至第三半导体装置的制造方法中,钛膜为金属布线的下层所设置的、提高金属布线与电容上部电极的附着性的附着层,而防止扩散膜为氮化钛膜,这是理想的。
在第一至第三半导体装置的制造方法中,电容上部电极具有带晶界的晶体结构,是理想的。
以下对附图作简单说明。
图1为本发明实施例1的半导体装置剖视图。
图2为本发明实施例2的半导体装置剖视图。
图3为本发明实施例2变形例的半导体装置剖视图。
图4为本发明实施例3的半导体装置剖视图。
图5为本发明实施例4的半导体装置剖视图。
图6(a)-(c)为表示本发明实施例1的半导体装置制造方法各工序的剖视图。
图7(a)-(c)为表示本发明实施例1的半导体装置制造方法各工序的剖视图。
图8(a)-(c)为表示本发明实施例2的半导体装置制造方法各工序的剖视图。
图9(a)-(c)为表示本发明实施例2的半导体装置制造方法各工序的剖视图。
图10(a)-(e)为表示本发明实施例3的半导体装置制造方法各工序的剖视图。
图11(a)-(c)为表示本发明实施例4的半导体装置制造方法各工序的剖视图。
图12(a)-(c)为表示本发明实施例4的半导体装置制造方法各工序的剖视图。
图13为已有的半导体装置剖视图。
图14(a)-(e)为表示已有的半导体装置制造方法各工序的剖视图。
以下对对符号作说明。
10-半导体基片;11-下部电极;11A-第一白金膜;12-电容绝缘膜;12A-强电介质膜;13-上部电极;13A-第二白金膜;14-层间绝缘膜;15-下部电极用接触窗;16-上部电极用接触窗;17-防止扩散用导电膜;17A-氮化钛膜;18-金属布线;18a-钛膜;18b-第一氮化钛膜;18c-铝膜;18d-第二氮化钛膜;19-保护膜图案;20-半导体基片;21-下部电极;21A-第一白金膜;22-电容绝缘膜;22A-强电介质膜;23-上部电极;23A-第二白金膜;24-层间绝缘膜;25-下层电极用接触窗;26-上层电极用接触窗;27-防止扩散用导电膜;27A-氮化钛膜;28-金属布线;28a-钛膜;28b-第一氮化钛膜;28c-铝膜;28d-第二氮化钛膜;29保护膜图案;30-半导体基片;31-下部电极;31A-第一白金膜;32-电容绝缘膜;32A-强电介质膜;33-上部电极;33A-第二白金膜;34-层间绝缘膜;35-下部电极用接触窗;36-上部电极用接触窗;37-防止扩散用导电膜;37A-氮化钛膜;38-金属布线;38a-钛膜;38b-第一氮化钛膜;38c-铝膜;38d-第二氮化钛膜;40-半导体基片;41-下部电极;41A-第一白金膜;42-电容绝缘膜;42A-强电介质膜;43-上部电极;43A-第二白金膜;44-层间绝缘膜;45-下部电极用接触窗;46-上部电极用接触窗;47-防止扩散用导电膜;47A-氮化钛膜;48-金属布线;48a-钛膜;48b-第一氮化钛膜;48c-铝膜;48d-第二氮化钛膜;49-第一保护膜图案;50-第二保护膜图案。
实施例1
以下参照图1,说明本发明实施例1半导体装置。
图1示出实施例1半导体装置的剖面结构。如图1所示,在由硅组成的半导体基片10上,依次形成由第一白金膜组成的下部电极11、由强电介质膜或高电介质膜等绝缘性金属氧化膜组成的电容绝缘膜12,以及由第二白金膜组成上部电极13。通过这些下部电极11、电容绝缘膜12以及上部电极13构成电容元件。在这种情况下,为了通过上部电极13的侧面而将与下部电极11电连接的金属布线引向上方,下部电极11比上部电极13大。
在含有电容元件的半导体10上,全面地堆积如由硅氧化膜所组成的层间绝缘膜14;在该层间绝缘膜14上,形成下部电极用接触窗15及上部电极用接触窗16。
作为实施例1的特征,在上部电极用接触窗16的底面及壁面,以及在层间绝缘膜14上的上部电极用接触窗16的周边部分,形成导电性金属氮化膜,如由氮化钛膜组成的防止扩散用导电膜17。
在含有下部电极用接触窗15及上部电极用接触窗16内部的层间绝缘膜14的上面,形成由钛膜18a、第一氮化钛膜18b、铝膜18c及第二氮化膜18d所组成的金属布线18。在这种情况下,一个金属布线18在下部电极用接触窗15的内部与下部电极11直接电连接,同时另一金属布线18在上部电极用接触16的内部通过防止扩散用导电膜17,与上部电极13电连接。
还有,钛膜18a成为提高层间绝缘膜14与金属布线18的附着性,同时提高铝膜18c与下部电极11或上部电极13的附着性的附着层;第一氧化膜18b成为防止铝膜18c的铝向上部电极13扩散的阻止层;第二氮化钛膜18d成为利用光刻法制成布线图案时的防止反射膜。
以下参照图6(a)至(c)及图7(a)至(c),说明本发明实施例1半导体装置的制造方法。
首先,如图6(a)所示,在半导体基片10上全面地依次堆积第一白金膜11A、强电介质膜12A及第二白金膜13A。
其次,如图6(b)所示,将第二白金膜13A有选择地进行蚀刻而形成上部电极13,然后有选择地蚀刻电介质膜12A及第一白金膜11A,形成由强电介质膜12A所组成的电容绝缘膜12,以及由第一白金膜11A所组成的下部电极11。在这种情况下,若用相同的掩膜蚀刻强电介质膜12A及第一白金膜11A,则可防止掩膜偏移,因而是理想的,但是对于强电介质膜12A及第一白金膜11A也可以用不同的掩膜分别进行蚀刻。此后,对于电容绝缘膜12,为形成将与下部电极电连接的金属布线引向上方的区域,在有选择地进行蚀刻之后,使构成电容绝缘膜12的强电介质膜的晶体结构恢复并稳定,因此要在氧气氛下对电容绝缘膜12进行热处理。
其次,如图6(c)所示,在半导体基片10上全面地堆积由硅氧化膜组成的层间绝缘膜14之后,对该层间绝缘膜14有选择地进行蚀刻,形成下部电极用接触窗15及上部电极用接触窗16。此后,为使构成电容绝缘膜12的强电介膜的晶体结构恢复并稳定,在氧气氛下对电容绝缘膜12进行热处理。
其次,如图7(a)所示,在含有下部电极用接触窗15及上部电极用接触窗16内部的半导体基片10上全面堆积氮化钛膜17A之后,在该氮化膜17A之上的上部电极用接触窗16及与其周缘部分相对应的位置上,形成保护膜图案19。
其次,如图7(b)所示,以保护膜图案19作为掩膜对氮化钛膜17A进行干蚀刻,形成由氮化钛膜17A所组成的、覆盖上部电极用接触窗16的底面与壁面的同时,覆盖层间绝缘膜14上面的上部电极用接触窗16的周缘部分的防止扩散用导电膜17。
其次,如图7(c)所示,在防止扩散用导电膜17及层间绝缘膜14上,依次堆积钛膜18a、第一氮化钛膜18b、铝膜18c以及第二氮化钛膜18d之后,利用光刻法制作布线图案,形成金属布线18。
其次,为更进一步提高构成金属布线18的钛膜18a与层间绝缘膜14的附着性,对金属布线18进行热处理。
若根据实施例1,则上部电极用接触窗16的底面及壁面以及层间绝缘膜14上面的上部电极用接触窗16的周边部分,由于被无晶界且晶体结构密实的氮化膜17A所组成的防止扩散用导电膜17所覆盖,所以构成金属布线18的钛膜18a的钛原子就不能通过防止扩散用的导电层17。因此,在对金属布线18的热处理工序中,可防止钛膜18a的钛原子通过构成上部电极13的金属晶体的晶界向电容绝缘膜12中扩散,从而根据实施例1即可实现具有高度可靠性电容元件的半导体装置。
还有,根据实施例1,则不仅上部电极用接触窗16的内部,就连层间绝缘膜14上面的上部电极用接触窗16的周边部分也都由防止扩散用导电层17所覆盖,因此将氮化钛膜17A作成布线图案的掩膜即使发生某些位置偏移,也可以通过防止扩散用导电膜17着实地覆盖上部电极用接触窗16的底面。
以下对实施例1半导体装置的评价进行说明。
表1示出实施例1半导体装置电容元件的特征与已有的半导体装置电容元件特性的比较结果。
表1
绝缘耐压(V) | 数据保持时间(年) | |
实施例1 | 40 | 10 |
已有的电容元件 | 20 | 1 |
由表1可看出,实施例1的电容元件的耐绝缘性能为40V,为已有的电容元件耐压性的二倍,而数据保持时间为十年,约为已有的电容元件的十倍。
实施例2
以下参照图2,说明本发明实施例2的半导体装置。
图2示出实施例2半导体装置的剖面结构。如图2所示,在由硅所组成的半导体基片20上,依次形成由第一白金膜所组成的下部电极21、由强电介质膜或高电介质膜等绝缘性金属氧化物膜所组成的电容绝缘膜22,以及由第二白金膜所组成的上部电极23,由这些下部电极21、电容绝缘膜22以及上部电板23构成电容元件。
在含有电容元件的半导体基片20上,全面地堆积由硅氧化膜组成的层间绝缘膜24;在该层间绝缘膜24上,形成下部电极用接触窗25及上部电极用接触窗26。
作为实施例2的特征,在上部电极用接触窗26的内部填充由氮化钛膜组成的防止扩散用导电膜27。
在含有下部电极用接触窗25内部的层间绝缘膜24上,形成由钛膜28a、第一氮化钛膜28b、铝膜28c及第二氮化钛膜28d组成的金属布线28。在这种情况下,一个金属布线28在下部电极用接触窗25的内部与下部电极21直接电连接,同时另一金属布线28在上部电极用接触窗26的上部通过防止扩散用导电膜27,与上述电极23电连接。也就是说,另一金属布线28不向上下方弯曲而与上部电极23电连接,因此另一金属布线28与上部电23的电连接是着实的。
以下参照图3,说明本发明实施例2变形例半导体装置。
图3示出实施例2变形例半导体装置剖面结构。以下只说明与实施例2的不同点。
作为实施例2变形例的特征,只在上部电极用接触窗26内部的下部分堆积由氮化钛膜组成的防止扩散用导电膜27。为此,由钛膜28a、第一氮化钛膜28b、铝膜28c以及第二氮化钛膜28d组成的金属布线28进入上部电极用接触窗26的内部。从而,一个金属布线28在下部电极用接触窗25的内部直接与下部电极21电连接,同时另一金属布线28在上部电极用接触窗26的内部通过防止扩散用导电膜27与上部电极23电连接。
以下参照图8(a)至(c)及图9(a)至(c),说明本发明实施例2的半导体制造方法。
首先,如图8(a)所示,在半导体基片20上,全面地依次堆积第一白金膜21A、强电介质膜22A以及第二白金膜23A。
其次,如图8(b)所示,在有选择地蚀刻第二白金膜23A并形成上部电极23之后,有选择地蚀刻强电介质膜22A及第一白金膜21A,形成由强电介质膜22A组成的电容绝缘膜22,及由第一白金膜21A组成的下部电极21。此后,对于电容绝缘膜22,为形成将与下部电极21电连接的金属布线引向上方的区域,在有选择地进行蚀刻之后,使构成电容绝缘膜22的强电介质膜的晶体结构恢复并稳定,在氧气氛下对电容绝缘膜22进行热处理。
其次,如图8(c)所示,在半导体基片20上全面地堆积由硅氧化膜组成的层间绝缘膜24之后,对该层间绝缘膜24有选择地进行蚀刻,形成下部电极用接触窗25及下部电极用接触窗26。此后,为使构成电容绝缘膜22的强电介质膜晶体结构恢复并稳定,在氧气氛下对电容绝缘膜22进行热处理。
其次,如图9(a)所示,在半导体基片20上全面地堆积氮化钛膜27A之后,在与该氮化膜27A上的上部电极用接触窗26相对应的位置上,形成保护膜图案29。
其次,如图9(b)所示,在对氮化钛膜27A将保护膜图案29作为掩膜进行干蚀刻之后,通过除去保护膜图案29,只在上部电极用接触窗26的内部,形成由氮化钛膜27A组成的防止扩散用导电膜27。
其次,如图9(c)所示,在防止扩散用导电膜27及层间绝缘膜24上形成由钛膜28a、第一氮化钛膜28b、铝膜28c及第二氮化钛膜28d组成的金属布线28之后,为进一步提高构成金属布线28的钛膜28a与层间绝缘膜24的附着性,对金属布线28进行热处理。
根据实施例2或其变形例,在上部电极用接触窗26的内部由于形成由不存在晶界而且晶体结构密实的氮化钛膜27A组成的防止扩散用的导电膜27,所以构成金属布线28的钛膜28a的钛原子不能通过防止扩散用导电膜27。因此,在对金属布线28的热处理工序中,可防止钛膜28a的钛原子通过构成上部电极23的金属晶体的晶界向电容绝缘膜22中扩散。从而,根据实施例2或其变形例,可实现具有高度可靠性电容元件的半导体装置。
还有,根据实施例2,由于在上部电极用接触窗26的内部填充防止扩散用导电膜27,所以金属布线28在上部电极用接触窗26的部分中不发生弯曲,从而金属布线28与上部电极23的接触良好。
以下对实施例2的半导体装置的评价进行说明。
表2示出实施例2半导体装置的电容元件特性与已有的半导体装置的电容元件特性的比较结果。
表2
绝缘耐压(V) | 数据保持时间(年) | |
实施例2 | 40 | 10 |
已有的电容元件 | 20 | 1 |
由表2可看出,实施例2的电容元件的耐绝缘性为40V,为已有的电容元件的耐压性的二倍,而数据保持时间为十年,约为已有的电容元件的十倍。
实施例3
以下参照图4,说明本发明实施例3半导体装置。
图4示出实施例3半导体装置的剖面结构。如图4所示,在由硅组成的半导体基板30上,依次形成由第一白金膜组成的下部电极31、和由强电介质膜或高电介质膜等绝缘性金属氧化物膜组成的电容绝缘膜32,以及由第二白金膜组成的上部电极33;由这些下部电极31、电容绝缘膜32以及上部电极33构成电容元件。
在含有电容元件的半导体基片30上,全面地堆积硅氧化膜或由硅氮化膜等组成的层间绝缘膜34,在该层间绝缘膜34上形成下部电极用接触窗35以及上部电极用接触窗36。
作为实施例3的特征,在上部电极33上形成与该上部电极33相同而具有平面形状的、由氮化钛膜组成的防止扩散用导电膜37。
在含有下部电极用接触窗35及上部电极用接触窗36内部的层间绝缘膜34上,形成由钛膜38a、第一氮化肽膜38b、铝膜38c以及第二氮化钛膜38d组成的金属布线38。在这种情况下,一个金属布线38在下部电极用接触窗35的内部直接与下部电极31电连接,同时另一金属布线38在上部电极用接触窗36的上部通过防止扩散用导电膜37,与上部电极33电连接。
以下参照图10(a)至(e),说明本发明实施例3半导体装置的制造方法。
首先,如图10(a)所示,在半导体基片30上,全面地依次堆积第一白金膜31、强电介质膜32A、第二白金膜33A及氮化钛膜37A。
其次,如图10(b)所示,在对氮化钛膜37A及第二白金膜33A使用相同的蚀刻掩膜制作布线图案,形成由氮化钛膜37A组成的防止扩散用导电膜37及由第二白金膜33A组成的上部电极33之后,为使强电介质膜32A的晶体结构恢复并稳定,在氧气氛下对该强电介质膜32A进行热处理。
如图10(c)所示,对强电介质膜32A及第一白金膜31A制作布线图案,形成由强电介质膜32A组成的电容绝缘膜32以及由第一白金膜31A组成的下部电极31之后,为形成将与下部电极31电连接的金属布线引向上方的区域,对电容绝缘膜32有选择地进行蚀刻。此后,为使构成电容绝缘膜32的强电介质膜的晶体结构恢复并稳定,在氧气氛下对电容绝缘膜32进行热处理。
其次,如图10(d)所示,在半导体基片30上,全面堆积由硅氧化膜组成的层间绝缘膜34之后,对该层间绝缘膜34有选择地进行蚀刻,形成下部电极用接触窗35及上部电极用接触窗36。此后,为使构成电容绝缘膜32的强电介质膜的晶体结构恢复并稳定,在氧气氛下对电容绝缘膜32进行热处理。
其次,如图10(e)所示,在防止扩散用导电膜37及间层绝缘膜34之上,形成由钛膜38a、第一氮化钛膜38b、铝膜38c及第二氮化钛膜38d组成的金属布线38之后,为进一步提高构成金属布线38的钛膜38a与层间绝缘膜34的附着性,对金属布线38进行热处理。
根据实施例3,由于在上部电极用接触窗36内部形成由不存在晶界而且晶体结构密实的氮化膜37A组成的防止扩散用导电膜37,所以构成金属布线38的钛膜38a的钛原子就不能通过防止扩散用导电膜37。因此,在对金属布线38的热处理工序中,就可防止钛膜38a的钛原子通过构成上部电极33的金属晶体的晶界向电容绝缘膜32中扩散,从而根据实施例3,即可实现具有高度可靠性的电容元件的半导体装置。
以下对实施例3半导体装置的评价进行说明。
表3示出实施例1半导体装置电容元件的特征与已有的半导体装置电容元件特性的比较结果。
表3
绝缘耐压(V) | 数据保持时间(年) | |
实施例3 | 40 | 10 |
已有的电容元件 | 20 | 1 |
由表3可看出,实施例3的电容元件的耐绝缘性为40V,为已有的电容元件的耐压性的二倍,而数据保持时间为十年,约为已有的电器元件的十倍。
实施例4
以下参照图5,说明本发明实施例4半导体装置。
图5示出实施例4半导体装置的剖面结构。如图5所示,在由硅组成的半导体基片40上,依次形成由第一白金膜组成的下部电极41、和由强电介质膜或高电介质膜等绝缘性金属氧化物膜组成的电容绝缘膜42以及由第二白金膜组成的上部电极43;这些下部电极41、电容绝缘膜42及上部电极43构成电容元件。
在含有电容元件的半导体基片40上,全面地堆积由硅氧化膜或硅氮化膜组成的层间绝缘膜44;在该层间绝缘膜44上形成下部电极用接触窗45及上部电极用接触窗46。
作为实施例4的特征,只在下部电极用接触窗45及上部电极用接触窗46内部的下部,堆积如由氮化钛膜组成的防止扩散用的导电膜47。
在含有下部电极用接触窗45及上部电极用接触窗46内部的层间绝缘膜44上,形成由钛膜48a、氮化钛膜48b、铝膜48c及第二氮化钛膜48d组成的金属布线48。在这种情况下,一个金属布线48在下部电极用接触窗45的内部直接地与下部电极41电连接,同时另一金属布线48在上部电极用接触窗46的内部通过防止扩散用导电膜47,与上部电极43电连接。
以下参照图11(a)至(c)及图12(a)至(c),说明本发明实施例4的半导体装置制造方法。
首先,如图11(a)所示,在半导体基片40上,全面地依次堆积第一白金膜41A及强电介质膜42A。
其次,如图11(b)所示,对强电介质膜42A及第一白金膜41A有选择地进行蚀刻,形成由强电介质膜42A组成的电容绝缘膜42,以及由第一白金膜41A组成的下部电极41之后,为形成将与下部电极41电连接的金属布线引向上方的区域,对电容绝缘膜42有选择地进行蚀刻。此后,为使构成电容绝缘膜42的强电介质膜的晶体结构恢复并稳定,在氧气氛下对电容绝缘膜42进行热处理。
其次,如图11(c)所示,在半导体基片40上,全面地积层间绝缘膜44之后,在该层间绝缘膜44上形成在下部电极用接触窗形成区域及上部电极用接触窗形成区域具有开口部的第一保护膜图案49。此后,以第一保护膜图案49作蚀刻掩膜,对层间绝缘膜44制作布线图案,在层间绝缘膜44上形成下部电极用接触窗45及上部电极用接触窗46。
其次,如图12(a)所示,在除去第一保护膜图案之后,在含有下部电极用接触窗45及上部电极用接触窗46内部全部区域,依次形成第二白金膜43A及氮化钛膜47A。此后,在与氮化钛膜47A上的上部电极用接触窗46相对应的部位,形成第二保护膜图案50。
其次,如图12(b)所示,以第二保护膜图案50作为掩膜对第二白金膜43A及氮化钛膜47A进行干蚀刻之后,通过除去第二保护膜图案50,在上部电极用接触窗46的内部形成由第二白金膜43A组成的上部电极43,同时形成由氮化钛膜47A组成的防止扩散用导电膜47。
其次,如图12(c)所示,在防止扩散用导电膜47及层间绝缘膜44上,形成由钛膜48a、第一氮化钛膜48b、铝膜48c及第二氮化钛膜48d组成的金属布线48之后,为进一步提高构成金属布线48的钛膜48a与层间绝缘膜44的附着性,对金属布线48进行热处理。
根据实施例4,由于在上部电极用接触窗46的内部,形成由不存在晶界且晶体结构密实的氮化钛膜47A组成的防止扩散用导电膜47,所以构成金属布线48的钛膜48a的钛原子不能通过防止扩散用导电膜47。因此,在对金属布线48的热处工序中,可防止钛膜48a的钛原子通过构成上部电极43的金属晶体的晶界向电容绝缘膜42中扩散。从而,根据实施例4,可实现具有高度可靠性电容元件的半导体装置。
以下对实施例4半导体装置的评价进行说明。
表4示出实施例4半导体装置电容元件的特征与已有的半导体装置电容元件特性的比较结果。
表4
绝缘耐压(V) | 数据保持时间(年) | |
实施例4 | 40 | 10 |
已有的电容元件 | 20 | 1 |
由表4可看出,实施例4电容元件耐绝缘性为40V,为已有的电容元件耐绝缘特性的二倍,而数据保持时间为十年,约为已有的电容元件的十倍。
还有,在实施例1至4中作为防止扩散用导电膜17、27、37、47,均使用了氮化钛膜,但是也可以不使用这种膜,而使用由钨、铱、钽、铑、钒、锆、铌及钯所组成一群元件中至少选择由一种元素组成的金属膜;也可以使用由钨、钽、锆、铌及钒组成的一群元素中至少选择一种元素的金属氮化膜;也可以使用由铱、铌、钯、锇及钌组成的一群元素中至少一种元素的金属氧化膜。这些金属膜、金属氮化膜及金属氧化膜,由于不存在晶界并且晶体结构密实,所以与氮化钛膜一样,能阻止构成金属布线18、28、38、48的钛膜的钛原子通过。
还有,作为防止扩散用导电膜17、27、37、47使用所述的金属氧化膜,则该金属氧化膜以氧化物的状态而具有导电性,所以为使构成电容绝缘膜12、22、32、42的强电介质膜的晶体结构恢复并稳定即使在氧气氛下进行热处理,也不损坏导电性。
还有,作为防止扩散用导电膜17、27、37、47,可以使用所述金属膜、金属氮化膜及金属氧化膜中至少由两膜组成的集成物。
实施例1至实施例4中,作为下部电极11、21、31、41或上部电极13、23、33、43,可不使用白金膜,而使用含有白金膜及氧化铱的多层膜。
在实施例3或实施例4中,也可以使薄膜的上部电极33、43及防止扩散用导电膜37、47相互多层集成。这样作,可以获得无热膨胀变形的稳定的上部电极。
在实施例1至实施例4中,作为构成电容绝缘膜12、22、32、42的强电介质膜,可以使用钛酸钡或钛酸铋酸铅等钙钛矿型强电介质膜或者SrBi2Ta2O9等铋层状钙钛矿型强电介质膜。
还有,作为电容绝缘膜12、22、32、42,使用强电介质膜以外的绝缘性金属氧化膜,如高电介质膜,则也可将电容元件应用于动态RAM。
在实施例1至实施例4,作为层间绝缘膜14、24、34、44,可不使用硅氧化膜,而使用氮化硅膜或氮化硅氧化膜。还有,作为半导体基片10、20、30、40,也可使用玻璃基片等绝缘性基片、导电性基片或晶体管等形成的半导体基片。
使用本发明可获得如下效果。
根据本发明的半导体装置,由于在电容上部电极与金属布线之间设有防止扩散膜,所以在对金属布线的热处理工序中,构成金属布线的钛膜的钛原子就不能通过构成电容上部电极的金属晶体的晶界向电容绝缘层中扩散,因此可获得具有高度可靠性电容元件的半导体装置。
在本发明的半导体装置中,防止扩散膜为具有导电性的金属氮化膜或金属氧化膜,由于导电性的金属氮化膜或金属氧化膜不存在晶界而且晶体结构密实,所以可着实地阻止钛原子通过。尤其,若防止扩散膜为导电性金属氧化膜,则该金属氧化膜以氧化物状态而具有导电性,因此即使在为恢复构成电容绝缘膜的强电介质膜晶体结构而在氧气氛中进行热处理,也无损导电性。
在本发明的半导体装置中,电容绝缘膜为强电介质膜,则可得到高度可靠性的非挥发性存储器;而电容绝缘膜为高电介质膜,则可得到高度可靠性动态存储器。
在本发明的半导体装置中,钛膜为提高金属布线与上部电极附着性的附着层,则可提高金属布线与上部电极的附着性。而防止扩散膜为氮化钛膜,则堆积防止扩散膜时不产生副产物,同时钛膜的钛向防止扩散膜中即使有少些的扩散,也并不使防止扩散膜的性质变化,因此电容元件特性稳定。
在本发明的半导体装置中,电容上部电极具有带晶界的晶体结构,钛原子很容易通过电容上部电极,但是由于防止扩散膜的作用,钛原子达到电容上部电极受阻,因而无法向电容绝缘膜扩散。
根据第一半导体装置的制造方法,在具有电容元件上所形成的接触窗的层间绝缘膜上,堆积阻止钛原子通过的导电膜之后,对导电膜制作布线图案,使位于导电膜的接触窗内部的部分残留,此后,形成具有钛膜的金属布线,因此,在电容元件的上部电极与金属布线之间,可着实地设置防止钛原子通过电容上部电极向电容绝缘膜扩散的防止扩散膜。
根据第二半导体装置的制造方法,在依次堆积的第一金属膜、绝缘性金属氧化物膜、第二金属膜以及阻止钛原子通过的导电性膜中,使第二金属膜及导电性膜图案化,形成电容上部电极及防止扩散膜之后,通过具有接触窗的层间绝缘膜,形成具有钛膜的金属布线,因此,在电容元件的上部电极与金属布线之间,可着实地设置防止钛原子通过电容上部电极向电容绝缘膜扩散的防止扩散膜。
根据第三半导体的制造方法,在形成电容绝缘膜上所形成的电容上部电极的区域具有开口部的层间绝缘膜上,依次堆积金属膜及阻止钛原子通过的导电膜之后,以与开口部相对应的位置所形成的保护膜图案作为掩膜,对金属膜及导电膜进行干蚀刻,形成了由金属膜组成的电容上部电极以及由导电膜组成的电容绝缘膜。此后,由于形成具有钛膜的金属布线,所以在电容元件上部电极与金属布线之间,可着实地设置防止钛原子通过电容上部电极向电容绝缘膜扩散的防止扩散膜。
因此,根据第一至第三半导体装置的制造方法,可着实地制造本发明的半导体装置。
Claims (12)
1.一种半导体装置,其特征包括基片;在所述基片上设置的由电容下部电极、绝缘性金属氧化物膜组成的电容绝缘膜及电容上部电极组成的电容元件;在所述电容元件上设置的、具有达到所述电容上部电极的开口部的层间绝缘膜;在所述层间绝缘膜上通过所述开口部以与所述电容上部电极电连接的方式所设置的、具有钛膜的金属布线;在所述电容上部电极与所述金属布线之间设置,防止构成所述金属布线钛膜的钛原子通过所述电容上部电极向所述电容绝缘膜扩散的具有导电性的防止扩散膜。
2.根据权利要求1所述的半导体装置,其特征是所述防止扩散膜为具有导电性的金属氮化膜或金属氧化膜。
3.根据权利要求1所述的半导体装置,其特征是所述电容绝缘膜为强电介质膜或高电介质膜。
4.根据权利要求1所述的半导体装置,其特征是所述钛膜为设置在所述金属布线的下层、提高所述金属布线与所述上部电极的附着性的附着层;所述的防止扩散膜为氮化钛膜。
5.根据权利要求1所述的半导体装置,其特征是所述电容上部电极具有带晶界的晶体结构。
6.一种半导体装置的制造方法,其特征是包括:在基片上形成由电容下部电极、绝缘性金属氧化物膜组成的电容绝缘膜及电容上部电极所组成的电容元件的形成工序;在所述电容元件上形成具有达到所述电容上部电极的接触窗的层间绝缘膜的形成工序;在含有所述接触窗的所述层间绝缘膜上,全面地堆积阻止钛原子通过的导电膜的堆积工序;对于所述的导电膜,在该导电膜中至少以位于所述接触窗内部的部分残留的形式制成布线图案,形成由所述导电膜所组成的防止扩散膜的形成工序;在所述层间绝缘膜上,以通过所述防止扩散膜使与所述电容上部电极电连接的方式,形成具有钛膜的金属布线的形成工序。
7.一种半导体装置的制造方法,其特征是包括:在基片上依次堆积第一金属膜、绝缘性金属氧化物膜、第二金属膜以及阻止钛原子通过的导电膜的堆积工序;利用相同的蚀刻掩膜将所述第二金属膜及导电膜制成布线图案,形成由所述第二金属膜组成的电容上部电极及由所述导电膜组成的防止扩散膜的形成工序;将所述绝缘性金属氧化膜图案化形成电容绝缘膜,同时将所述第一金属膜图案化形成电容下部电极的形成工序;在由所述电容绝缘膜及电容上部电极组成的电容元件上,形成具有达到所述电容上部电极的接触窗的层间绝缘膜的形成工序;在所述层间绝缘膜上,以通过防止所述扩散膜并与所述电容上部电极电连接的方式,形成具有钛膜的金属布线的形成工序。
8.一种半导体装置的制造方法,其特征是在基片上形成电容下部电极及由绝缘性金属氧化物膜组成的电容绝缘膜的形成工序;在含有所述电容绝缘膜上的所述基片上,堆积在形成电容上部电极区域具有开口部的层间绝缘膜的堆积工序;在含有所述开口部的所述层间绝缘膜上,全面地依次形成金属膜及阻止钛原子通过的导电膜的形成工序;在与所述导电膜上的所述开口部相对应的部位,形成保护膜图案的形成工序;对所述金属膜及导电膜以所述保护膜图案作为掩膜进行干蚀刻,通过使位于所述金属膜及导电膜的所述开口部的部分残留,形成由所述金属膜组成的所述电容上部电极以及由所述导电膜组成的防止扩散膜的形成工序;在除去所述保护层图案之后,在所述层间绝缘膜上,通过所述防止扩散膜,以与所述电容上部电极电连接的方式,形成具有钛膜的金属布线的形成工序。
9.根据权利要求6至8任一权利要求所述的半导体装置的制造方法,其特征是所述导电膜为具有导电性的金属氮化膜或金属氧化膜。
10.根据权利要求6至8任一权利要求所述的半导体装置的制造方法,其特征是所述电容绝缘膜为强电介质膜或高电介质膜。
11.根据权利要求6至8任一权利要求所述的半导体装置的制造方法,其特征是所述钛膜为在所述金属布线的下层设置的、提高所述金属布线与所述电容上部电极的附着性的附着层;所述防止扩散膜为氮化钛膜。
12.根据权利要求6至8任一权利要求所述的半导体装置的制造方法,其特征是所述电容上部电极具有带晶界的晶体结构。
Applications Claiming Priority (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP198119/97 | 1997-07-24 | ||
JP19811897 | 1997-07-24 | ||
JP198118/97 | 1997-07-24 | ||
JP198118/1997 | 1997-07-24 | ||
JP19811997 | 1997-07-24 | ||
JP198119/1997 | 1997-07-24 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1207587A true CN1207587A (zh) | 1999-02-10 |
CN1173403C CN1173403C (zh) | 2004-10-27 |
Family
ID=26510773
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB981034209A Expired - Fee Related CN1173403C (zh) | 1997-07-24 | 1998-07-24 | 半导体装置及其制造方法 |
Country Status (6)
Country | Link |
---|---|
US (3) | US6239462B1 (zh) |
EP (1) | EP0893832A3 (zh) |
KR (1) | KR100568385B1 (zh) |
CN (1) | CN1173403C (zh) |
SG (1) | SG74643A1 (zh) |
TW (1) | TW395037B (zh) |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6052271A (en) * | 1994-01-13 | 2000-04-18 | Rohm Co., Ltd. | Ferroelectric capacitor including an iridium oxide layer in the lower electrode |
JP3517876B2 (ja) * | 1998-10-14 | 2004-04-12 | セイコーエプソン株式会社 | 強誘電体薄膜素子の製造方法、インクジェット式記録ヘッド及びインクジェットプリンタ |
JP3217326B2 (ja) * | 1999-03-19 | 2001-10-09 | 富士通株式会社 | 電磁波シールド構造を有する強誘電体メモリ |
KR100349642B1 (ko) * | 1999-06-28 | 2002-08-22 | 주식회사 하이닉스반도체 | 강유전체 메모리 소자 및 그 제조 방법 |
KR100305680B1 (ko) * | 1999-08-26 | 2001-11-01 | 윤종용 | 반도체 집적회로의 커패시터 제조방법 |
KR100604662B1 (ko) * | 2000-06-30 | 2006-07-25 | 주식회사 하이닉스반도체 | 상부전극과 층간절연막 사이의 접착력을 향상시킬 수 있는반도체 메모리 소자 및 그 제조 방법 |
KR100599432B1 (ko) * | 2000-06-30 | 2006-07-14 | 주식회사 하이닉스반도체 | 강유전체 메모리 소자의 금속배선 형성 방법 |
JP4008651B2 (ja) * | 2000-10-31 | 2007-11-14 | 株式会社東芝 | 半導体装置とその製造方法 |
US6613641B1 (en) * | 2001-01-17 | 2003-09-02 | International Business Machines Corporation | Production of metal insulator metal (MIM) structures using anodizing process |
US6750113B2 (en) * | 2001-01-17 | 2004-06-15 | International Business Machines Corporation | Metal-insulator-metal capacitor in copper |
US20020138417A1 (en) * | 2001-03-20 | 2002-09-26 | David Lawrence | Risk management clearinghouse |
JP2003152165A (ja) * | 2001-11-15 | 2003-05-23 | Fujitsu Ltd | 半導体装置およびその製造方法 |
KR100533971B1 (ko) * | 2002-12-12 | 2005-12-07 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 제조방법 |
JP4049119B2 (ja) * | 2004-03-26 | 2008-02-20 | セイコーエプソン株式会社 | 強誘電体メモリ素子の製造方法 |
US20070075348A1 (en) * | 2005-09-30 | 2007-04-05 | Texas Instrument Incorporated | High density, high Q capacitor on top of a protective layer |
US20080137262A1 (en) * | 2006-12-12 | 2008-06-12 | Texas Instruments Inc. | Methods and systems for capacitors |
US8395196B2 (en) | 2010-11-16 | 2013-03-12 | International Business Machines Corporation | Hydrogen barrier liner for ferro-electric random access memory (FRAM) chip |
TWI536607B (zh) * | 2013-11-11 | 2016-06-01 | 隆達電子股份有限公司 | 一種電極結構 |
CN109216360B (zh) | 2017-07-07 | 2021-01-12 | 联华电子股份有限公司 | 半导体存储装置 |
US11532698B2 (en) | 2019-09-11 | 2022-12-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Diffusion barrier layer in top electrode to increase break down voltage |
Family Cites Families (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5005102A (en) * | 1989-06-20 | 1991-04-02 | Ramtron Corporation | Multilayer electrodes for integrated circuit capacitors |
NL9000602A (nl) * | 1990-03-16 | 1991-10-16 | Philips Nv | Werkwijze voor het vervaardigen van een halfgeleiderinrichting met geheugenelementen vormende condensatoren met een ferroelectrisch dielectricum. |
JP3185220B2 (ja) * | 1990-09-28 | 2001-07-09 | セイコーエプソン株式会社 | 半導体装置 |
EP0513894B1 (en) | 1991-05-08 | 1996-08-28 | Koninklijke Philips Electronics N.V. | Method of manufacturing a semiconductor device comprising a capacitor with a ferroelectric dielectric, and semiconductor device comprising such a capacitor |
EP0516031A1 (en) * | 1991-05-29 | 1992-12-02 | Ramtron International Corporation | Stacked ferroelectric memory cell and method |
EP0557937A1 (en) * | 1992-02-25 | 1993-09-01 | Ramtron International Corporation | Ozone gas processing for ferroelectric memory circuits |
US5216572A (en) * | 1992-03-19 | 1993-06-01 | Ramtron International Corporation | Structure and method for increasing the dielectric constant of integrated ferroelectric capacitors |
EP0574275B1 (en) * | 1992-06-12 | 1998-04-15 | Matsushita Electronics Corporation | Semiconductor device having capacitor |
JPH06120072A (ja) | 1992-10-02 | 1994-04-28 | Matsushita Electron Corp | 容量素子 |
JP2550852B2 (ja) | 1993-04-12 | 1996-11-06 | 日本電気株式会社 | 薄膜キャパシタの製造方法 |
JPH07111318A (ja) * | 1993-10-12 | 1995-04-25 | Olympus Optical Co Ltd | 強誘電体メモリ |
JP2875733B2 (ja) | 1994-02-15 | 1999-03-31 | 松下電子工業株式会社 | 半導体装置の製造方法 |
JP3045928B2 (ja) * | 1994-06-28 | 2000-05-29 | 松下電子工業株式会社 | 半導体装置およびその製造方法 |
US5566045A (en) * | 1994-08-01 | 1996-10-15 | Texas Instruments, Inc. | High-dielectric-constant material electrodes comprising thin platinum layers |
JPH0945877A (ja) | 1995-07-31 | 1997-02-14 | Matsushita Electron Corp | 容量素子の製造方法 |
JPH08236719A (ja) | 1995-03-01 | 1996-09-13 | Hitachi Ltd | 白金薄膜、半導体装置及びそれらの製造方法 |
JP2645811B2 (ja) | 1995-03-20 | 1997-08-25 | エルジイ・セミコン・カンパニイ・リミテッド | 拡散バリヤ機能を有する半導体素子の電極形成方法 |
JP2751864B2 (ja) | 1995-04-14 | 1998-05-18 | 日本電気株式会社 | 酸素拡散バリア性電極とその製造方法 |
JP3526651B2 (ja) | 1995-04-28 | 2004-05-17 | ローム株式会社 | 半導体装置および配線方法 |
US6022669A (en) * | 1995-05-02 | 2000-02-08 | Symetrix Corporation | Method of fabricating an integrated circuit using self-patterned thin films |
JP3274326B2 (ja) * | 1995-09-08 | 2002-04-15 | 株式会社東芝 | 半導体装置およびその製造方法 |
JP3417167B2 (ja) | 1995-09-29 | 2003-06-16 | ソニー株式会社 | 半導体メモリ素子のキャパシタ構造及びその形成方法 |
US6004839A (en) * | 1996-01-17 | 1999-12-21 | Nec Corporation | Semiconductor device with conductive plugs |
US5716875A (en) * | 1996-03-01 | 1998-02-10 | Motorola, Inc. | Method for making a ferroelectric device |
KR100234361B1 (ko) * | 1996-06-17 | 1999-12-15 | 윤종용 | 강유전체 캐패시터를 구비하는 반도체 메모리장치 및그제조방법 |
US5920453A (en) * | 1996-08-20 | 1999-07-06 | Ramtron International Corporation | Completely encapsulated top electrode of a ferroelectric capacitor |
EP0837504A3 (en) * | 1996-08-20 | 1999-01-07 | Ramtron International Corporation | Partially or completely encapsulated ferroelectric device |
JPH1079481A (ja) * | 1996-09-05 | 1998-03-24 | Mitsubishi Electric Corp | 導電層接続構造およびその製造方法 |
JP3319994B2 (ja) * | 1997-09-29 | 2002-09-03 | シャープ株式会社 | 半導体記憶素子 |
-
1998
- 1998-07-22 EP EP98113701A patent/EP0893832A3/en not_active Withdrawn
- 1998-07-22 SG SG1998002514A patent/SG74643A1/en unknown
- 1998-07-23 US US09/120,893 patent/US6239462B1/en not_active Expired - Lifetime
- 1998-07-24 CN CNB981034209A patent/CN1173403C/zh not_active Expired - Fee Related
- 1998-07-24 TW TW087112092A patent/TW395037B/zh not_active IP Right Cessation
- 1998-07-24 KR KR1019980029915A patent/KR100568385B1/ko not_active IP Right Cessation
-
2001
- 2001-03-05 US US09/797,987 patent/US6809000B2/en not_active Expired - Lifetime
-
2004
- 2004-09-28 US US10/950,532 patent/US20050045990A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
US20010020709A1 (en) | 2001-09-13 |
EP0893832A3 (en) | 1999-11-03 |
KR19990014173A (ko) | 1999-02-25 |
SG74643A1 (en) | 2000-08-22 |
US6239462B1 (en) | 2001-05-29 |
EP0893832A2 (en) | 1999-01-27 |
CN1173403C (zh) | 2004-10-27 |
US20050045990A1 (en) | 2005-03-03 |
US6809000B2 (en) | 2004-10-26 |
TW395037B (en) | 2000-06-21 |
KR100568385B1 (ko) | 2007-04-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1173403C (zh) | 半导体装置及其制造方法 | |
CN1165925C (zh) | 薄膜电容器及其制造方法 | |
CN1170316C (zh) | 半导体装置及其制造方法 | |
CN1107345C (zh) | 具有电容元件的半导体器件的制造方法 | |
CN1228850C (zh) | 半导体装置及其制造方法 | |
CN1290194C (zh) | 电容元件、半导体存储器及其制备方法 | |
CN1499633A (zh) | 半导体器件及其制造方法 | |
CN1162845A (zh) | 半导体集成电路装置及其制造方法 | |
CN1436364A (zh) | 形成方法以及包含钌和包含钨层的集成电路结构 | |
JP2003174146A (ja) | 強誘電体キャパシタおよびその製造方法 | |
CN1627522A (zh) | 半导体器件及其制造方法 | |
CN1264220C (zh) | 强电介质存储装置及其制造方法 | |
CN1808717A (zh) | 具有铁电电容器的半导体器件及其制造方法 | |
CN1467822A (zh) | 电容器的制造方法 | |
CN1155092C (zh) | 半导体装置及其制造方法 | |
CN1449044A (zh) | 半导体存储装置及其制造方法 | |
CN1236994A (zh) | 薄膜电容器及其制造方法 | |
CN1591876A (zh) | 半导体装置 | |
CN1881591A (zh) | 铁电存储器件及其制造方法 | |
CN101047183A (zh) | 半导体器件及其制造方法 | |
CN1269216C (zh) | 半导体存储器件及其制造方法 | |
CN1744320A (zh) | 半导体器件及其制造方法 | |
CN1225793C (zh) | 半导体装置及其制造方法 | |
CN1292931A (zh) | 铁电电容器与半导体器件 | |
CN1232294A (zh) | 具有改进的铁电电容特性的铁电存储器件 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20041027 Termination date: 20160724 |
|
CF01 | Termination of patent right due to non-payment of annual fee |