CN1236994A - 薄膜电容器及其制造方法 - Google Patents
薄膜电容器及其制造方法 Download PDFInfo
- Publication number
- CN1236994A CN1236994A CN99106100A CN99106100A CN1236994A CN 1236994 A CN1236994 A CN 1236994A CN 99106100 A CN99106100 A CN 99106100A CN 99106100 A CN99106100 A CN 99106100A CN 1236994 A CN1236994 A CN 1236994A
- Authority
- CN
- China
- Prior art keywords
- film
- electrode layer
- rete
- top electrode
- ground floor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 105
- 238000004519 manufacturing process Methods 0.000 title claims description 35
- 239000004020 conductor Substances 0.000 claims abstract description 48
- 238000001020 plasma etching Methods 0.000 claims abstract description 32
- 239000004065 semiconductor Substances 0.000 claims abstract description 17
- 238000000034 method Methods 0.000 claims description 86
- 238000012545 processing Methods 0.000 claims description 26
- 238000005304 joining Methods 0.000 claims description 22
- 230000015572 biosynthetic process Effects 0.000 claims description 16
- 238000012360 testing method Methods 0.000 claims description 13
- 238000005229 chemical vapour deposition Methods 0.000 claims description 11
- 230000033228 biological regulation Effects 0.000 claims description 9
- 239000000470 constituent Substances 0.000 claims 1
- 239000000758 substrate Substances 0.000 abstract description 7
- 239000010408 film Substances 0.000 abstract 4
- 239000010409 thin film Substances 0.000 abstract 2
- 239000003989 dielectric material Substances 0.000 abstract 1
- 238000007669 thermal treatment Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 105
- 229910052712 strontium Inorganic materials 0.000 description 20
- 229910052788 barium Inorganic materials 0.000 description 19
- 230000000694 effects Effects 0.000 description 9
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 5
- 238000005266 casting Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 239000001301 oxygen Substances 0.000 description 5
- 229910052760 oxygen Inorganic materials 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 238000011160 research Methods 0.000 description 5
- 229910052707 ruthenium Inorganic materials 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 229910052791 calcium Inorganic materials 0.000 description 4
- 229910052758 niobium Inorganic materials 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 229910052745 lead Inorganic materials 0.000 description 3
- VIKNJXKGJWUCNN-XGXHKTLJSA-N norethisterone Chemical compound O=C1CC[C@@H]2[C@H]3CC[C@](C)([C@](CC4)(O)C#C)[C@@H]4[C@@H]3CCC2=C1 VIKNJXKGJWUCNN-XGXHKTLJSA-N 0.000 description 3
- 229910052726 zirconium Inorganic materials 0.000 description 3
- 241000931526 Acer campestre Species 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 230000005284 excitation Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 229910052741 iridium Inorganic materials 0.000 description 2
- 229910052746 lanthanum Inorganic materials 0.000 description 2
- 229910052749 magnesium Inorganic materials 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 238000012797 qualification Methods 0.000 description 2
- 239000002994 raw material Substances 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- 229910052725 zinc Inorganic materials 0.000 description 2
- 229910013641 LiNbO 3 Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910002367 SrTiO Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000002520 cambial effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000004069 differentiation Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 229910052744 lithium Inorganic materials 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910052700 potassium Inorganic materials 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 229910052702 rhenium Inorganic materials 0.000 description 1
- 229910052701 rubidium Inorganic materials 0.000 description 1
- IGLNJRXAVVLDKE-UHFFFAOYSA-N rubidium atom Chemical compound [Rb] IGLNJRXAVVLDKE-UHFFFAOYSA-N 0.000 description 1
- 238000012216 screening Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/92—Capacitors having potential barriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
薄膜电容器1是至少在半导体基片101上按顺序形成下部电极层102、高介电常数氧化物膜层103、上部电极层105而构成的薄膜电容器,该上部电极层105由一种仅由可用反应性离子刻蚀加工的导电性材料形成的膜层104,或至少两种由可用反应性离子刻蚀加工的导电性材料分别形成层状的多层膜层107和108构成;经历350℃的热试验之后,对该薄膜电容器1施加OV到2V的驱动电压的薄膜电容器漏电电流密度为1×10－8A/cm2以下。
Description
本发明涉及薄膜电容器及其制造方法，特别是涉及半导体装置、集成电路用的薄膜电容器。
以往，随着以DRAM(动态随机存取存储器)为代表的半导体存储元件的集成度的提高，作为电容绝缘膜可分为氧化硅膜和氮化硅膜，正在积极研究以(Ba,Sr)TiO3为主的各种高介电常数氧化物。
在使用氧化物作为电容膜时，由于与高介电常数氧化物的界面的氧化等问题而不能使用原来所用的多晶硅电极，对于电极，正在积极进行Pt、Ru等金属电极和有导电性的金属氧化物、TiN之类的导电性氮化物的研究。
另一方面，在具有上部电极/高介电常数氧化物/下部电极结构的薄膜电容器中，原来进行了有关各层的各种研究，也提出了报告。几乎都是有关这种薄膜电容器的重要特性即电容特性和漏电特性的改善方法的报告。
例如：作为有关上部电极的现有技术，作了如下的报告。
即：作为现有技术，在JJAP(Japanese Journal of AppliedPhysics,vol.36,No.9B)5860～5865页中报导了具有Pt/(Ba,Sr)TiO3/Pt结构的薄膜电容器，在包含用RF磁控管溅散法形成(Ba,Sr)TiO3的工艺和用DC溅散法形成Pt构成的上下电极膜的工艺形成的薄膜电容器中，检查改变上部电极Pt的成膜条件时的漏电特性的变化，与溅散DC功率为0.5kW和1.0kW时比较，取0.2kW、加-1V电压时的漏电特性要好2～3个数量级。
其原因是上部电极表面的粗糙度降低了与上部电极的BST界面(与高介电常数氧化物膜层的界面)的肖特基位垒高度。
另外，原来，在相应的薄膜电容器中，多见有关高介电常数氧化物膜和相应的下部电极的结构的专利，而很少见到有关相应的薄膜电容器中的上部电极的专利。
其原因是由于高介电常数氧化物膜和相应的下部电极受以后的加工工序的影响强，所以进行的研究和开发就多，而有关上部电极，由于其用途主要是接地，所以就不太关心对上部电极的研究。
本申请的发明人知道对于有关薄膜电容器中的上部电极影响相应的薄膜电容器的特性的各种主要原因进行潜心研究的结果，并知道相应的高介电常数氧化物膜和相应的上部电极的界面状态对薄膜电容器的漏电特性、密着性等有强烈影响。
即：在上述的现有技术例中，把Ru用作相应的上部电极能够得到～10- 8A/cm2的良好的漏电特性。
但是，适用上述的现有技术例，来形成由Ru/(Ba,Sr)TiO3/Ru结构构成的薄膜电容器，并在氧气、氮气中在500℃的温度下，经受30分钟的温度试验，结果漏电特性恶化。
对其原因研究的结果表明，用TEM观察和局部EDX分析的结果知其原因是在Ru和(Ba,Sr)TiO3的界面上发生了Ru的氧化和Ru向(Ba,Sr)TiO3构成的高介电常数氧化物膜一侧的扩散。
也就是说，一般，在相应的上部电极形成之后，由于配线和保护膜形成时的热处理等的高温试验要经受350℃以上的加热处理，所以，在使用易氧化的金属或易扩散的金属作为相应的上部电极材料的情况下，就不可避免由于热处理引起漏电特性的恶化。
本发明是为改善有关薄膜电容器的漏电特性，在对相应的薄膜电容器的后加工工序中，必须不使薄膜电容器经受350℃以上的热试验，实验结果判明如果对相应薄膜电容器的热试验是350℃以下、使用上述那样的Ru或Ir等易氧化或易扩散的金属作为有关的上部电极材料并在降低成膜时功率的条件下成膜的话，就能够避免这种漏电特性的恶化。
另一方面，在现有技术中，通过降低执行DC溅散法时的功率，即慢慢地降低成膜速度来进行成膜处理，就能够把漏电特性改善大约2～3个数量级。在前述的JJAP(Japanese Journal of Applied Physics)5860页的表1中记载有在相关的条件下把成膜速率(膜形成的速度)减少到1/4，因此，会引起产量下降，降低生产性。
适用上述现有技术例来形成由Pt/(Ba,Sr)TiO3/Pt结构构成的薄膜电容器，对其附着性评价的结果可以确认，在DC溅散法中，随着功率的降低膜的附着力下降。
总之，附着性的降低会引起半导体装置中的可靠性和成品率的下降。
虽然本发明用Ru,RuO2,Ir,IrO2等进行了同样的研讨，在降低溅散功率时使漏电特性得到改善，但是，与使用Pt的情况一样，存在成膜速率低和附着性下降的问题。
在日本公开专利JP7-221197号公报中披露了把铷(Ru)作为下部电极的技术，但是，对上部电极的构成未见任何披露。
另外，在日本公开专利JP8-17806号公报中披露了有关具有Pt/(Ba,Sr)TiO3/Pt结构的薄膜电容器的制造方法，但是并未披露任何有关对于使用Pt作为上部电极的情况的相应的薄膜电容器的容量特性的恶劣影响的教导，也未见披露有关通过调整上部电极的结构来改善薄膜电容器特性的技术构思的任何教导。
因此，本发明的目的是提供一种改进上述现有技术的缺点而具有良好容量特性同时即使在实施350℃或低于350℃的温度试验之后也可以保持良好的漏电特性的使用高介电常数氧化物膜的薄膜电容器，还提供能提高有关薄膜电容器的产量同时由于附着性的改善又能提高成品率的薄膜电容器的制造方法。
为实现上述的目的，本发明采用下述的技术构成。
作为本发明的第一实施例，是一种至少在半导体基片上按顺序形成下部电极层、高介电常数氧化物膜层、上部电极层而构成的薄膜电容器；所述上部电极层是一种仅由可用反应性离子刻蚀加工的导电性材料形成的膜层，或是至少两种由可用反应性离子刻蚀加工的导电性材料形成分别层状的多层膜层；经历350℃的热试验之后，对该薄膜电容器施加0V到2V的驱动电压的薄膜电容器漏电电流密度为小于1×10-8A/cm2。作为本发明的第二实施例，是一种至少在半导体基片上按顺序形成下部电极层、高介电常数氧化物膜层、上部电极层而构成的薄膜电容器；所述上部电极层是由可用反应性离子刻蚀加工的导电性材料形成的膜层；所述上部电极层的与所述高介电常数氧化物膜层相接的第一层部分是在减慢了成膜速度的成膜环境下形成的膜层；所述第一层以外的上部电极的第二层部分是在加快了成膜速度的成膜环境下形成的膜层。
作为本发明的第三实施例，是一种由如下工序构成的薄膜电容器的制造方法，第一工序：在半导体基片上形成单层或多层下部电极层的膜；第二工序：形成高介电常数氧化物膜层的膜；第三工序：形成上部电极层的膜；所述第三工序由如下工序构成，即：第四工序：以较慢的成膜速度形成上部电极层中的与所述高介电常数氧化物膜层相接的第一层部分的膜；第五工序：以较快的成膜速度形成此外的所述上部电极的第二层部分的膜。
附图简要说明
图1是按照本发明的薄膜电容器的一个具体例的结构的断面图。
图2是本发明的薄膜电容器与现有技术的薄膜电容器的漏电特性的比较的图表。
图3是按照本发明的薄膜电容器的制作方法的一个具体例的流程图。
图4本发明中所使用的溅散装置的一个具体例的结构方框图。
按照本发明的薄膜电容器及其制造方法，由于采用上述的技术构成，例如：使用可由反应性离子刻蚀加工的导电性材料、在降低对溅散法中的靶所施加的电压功率的状态下即以减慢了的成膜速度形成与构成该薄膜电容器的高介电常数氧化物膜层相接的第一层部分的膜，把其膜厚作得较薄，然后用同样的或不同的可由反应性离子刻蚀加工的导电性材料、以加强对相应的靶所施加的电压功率而以加快了的成膜速度形成所述上部电极的其余的第二层部分的膜，从而能够缩短成膜时间，同时能够改善相应薄膜电容器的漏电特性并能够提高附着性。
在按照本发明的薄膜电容器中，由于使用低功率的成膜条件来形成接触高介电常数氧化物膜的第一层部分，所以在经受350℃或低于该温度的热试验后，能够防止高介电常数氧化物膜与上部电极的界面处的反应和(Ba,Sr)TiO3的损伤。
在本发明中，由于提高了第二层部分的电极层的成膜速度，所以，缩短了成膜时间，从而缩短了上部电极的形成时间，而能够使产量提高。
另外，在本发明中，由于在上部电极层上设置难以剥离的条件的电极层来抑制剥离，所以，能够提高成品率。
本发明使包含薄膜电容器的半导体装置的后序工序中的加热处理方法得以改善，在代替现有的热试验即高于350℃的低于350℃的情况下，本发明将能够实现制造相应的薄膜电容器时的有力的制造方法。
以下参照附图来详细说明按照本发明的薄膜电容器及其制造方法的一个具体例。
图1是表示按照本发明的薄膜电容器的一个具体例的结构概况的断面图。图中，薄膜电容器1是至少在半导体基片101上按顺序形成下部电极层102、高介电常数氧化物膜层103、上部电极层105而构成的薄膜电容器，该上部电极层105由一种仅由可用反应性离子刻蚀加工的导电性材料形成的膜层104，或至少两种由可用反应性离子刻蚀加工的导电性材料分别形成层状的多层膜层107和108构成；如图2所示，经历350℃的热试验之后，对该薄膜电容器1施加0V到2V的驱动电压的薄膜电容器漏电电流密度为1×10-8A/cm2以下。
按照本发明的薄膜电容器1是至少在半导体基片101上按顺序形成下部电极层102、高介电常数氧化物膜层103、上部电极层105而构成的薄膜电容器，该上部电极层105由可用反应性离子刻蚀加工的导电性材料形成的膜层104或膜层107和108构成；该上部电极层105的与相应高介电常数氧化物膜层103相接的第一层部分104(a)或107是在减慢了成膜速度的成膜环境下形成的膜层，其相应层部分104(a)或107以外的该上部电极的第二层部分104(b)或108是在加快了成膜速度的成膜环境下形成的膜层。
在本发明中，特别是在用单一成分构成的成膜材料形成相应的上部电极层的情况下，在其成膜过程中能够加快其成膜速度进行处理，因此，作为本发明的其他实施例，相应的上部电极层的至少与相应高介电常数氧化物膜层相接的第一层部分是由可用反应性离子刻蚀加工的导电性材料形成的膜层构成的膜层，该第一层部分是在减慢了成膜速度的成膜环境下形成的膜层，相应第一层部分以外的上部电极的第二层部分是在加快了成膜速度的成膜环境下形成的膜层；即使这样的薄膜电容器也是良好的。
本发明的薄膜电容器1中，所述可用反应性离子刻蚀加工的导电性材料是包含Ru,RuO2,Ir,IrO2中的任一种材料。
另一方面，本发明中的相应的上部电极层105的与相应高介电常数氧化物膜层103相接的第一层部分104(a)或107不特定使用把加在靶上的电功率为规定值以下的溅散法来形成，也可以根据情况使用从化学气相成长法(CVD)或蒸涂法中选择的一种方法，在这种情况下，相应的第二层部分104(b)或108最好也用比第一层部分104(a)或107的膜形成速度更快的成膜速度来形成。
而且，本发明中，相应的上部电极层105的与相应高介电常数氧化物膜层103相接的第一层部分104(a)或107最好是在溅散法中在施加于靶的电功率低于规定值的条件下把所述可用反应性离子刻蚀加工的导电性材料内选择出的一种导电材料形成膜的膜层；构成其外的所述上部电极层即第二层部分104(b)或108的部分最好是在施加于靶的电功率高于规定值的条件下把所述导电性材料形成膜的膜层。
虽然不特别限定施加于本发明中的相应靶上的规定值的电功率，但是有关与相应高介电常数氧化物膜层103相接的第一层部分104(a)或107的成膜条件，从本申请的发明人所进行的种种实验的结果判断，由后述的图2所述的对比曲线图可以知道用1.7W/cm2以上的施加在靶上的电功率进行实验的薄膜电容器的漏电流特性值，本发明的具体例所示的漏电流特性值曲线与现有技术例的漏电流特性值曲线显著不同，从相关的观察结果来看，最好采用1.7W/cm2的电功率作为规定值电功率。
作为本发明中的优选具体例，与相应高介电常数氧化物膜层103相接的第一层部分104(a)或107最好是在溅散法中施加于靶的电功率小于1.7W/cm2的条件下使可用反应性离子刻蚀加工的导电性材料中所选择的一种导电材料形成膜的膜层，而此外构成上部电极层105的第二层部分104(b)或108最好是在施加于靶的电功率大于1.7W/cm2的条件下使该导电材料形成膜的膜层。
在本发明中，对于所述上部电极层105，也可以使用同一的可用反应性离子刻蚀加工的导电性材料(例如仅使用Ru或Ir)形成层的整体，另外，在上部电极层105内，与高介电常数氧化物膜层103形成界面的第一层部分107和此外的第二层部分108也可以采用互不相同的导电性材料。
对于前者来说，由于在上部电极层105内，仅仅是与高介电常数氧化物膜层103形成界面的第一层部分104(a)的成膜速度不同于此外的第二层部分104(b)的成膜速度，所以虽然难以判别所述上部电极105形成两层，但是可以知道，其特性上是互不相同的。
当然，对于后者来说，很容易所述上部电极105形成两层判别。
在本发明的薄膜电容器1中，作为使用不同的成膜材料形成所述上部电极层105的情况下的更具体的例子，例如，对于所述上部电极层105，与相应高介电常数氧化物膜层103相接的第一层部分107是使用溅散法、在施加于靶的电功率小于1.7W/cm2的条件下使可用反应性离子刻蚀加工的导电性材料中所选择的一种导电材料即Ru形成膜的膜层，而此外构成上部电极层103的第二层部分108是使用溅散法、在施加于靶的电功率大于1.7W/cm2的条件下使可用反应性离子刻蚀加工的导电性材料中所选择的一种导电材料即Ir形成膜的膜层。
在按照本发明的薄膜电容器1中，构成上部电极层105的第一层部分104(a)或107的厚度对于构成该第一层部分更上层的第二层部分104(b)或108的厚度，最好设定前者为后者的大约十分之一。
以下参照图3的流程图来说明按照本发明的薄膜电容器的制造方法的具体例。
按照本发明的薄膜电容器的制造方法基本上包含三道工序，即：第一工序：在半导体基片101上形成单层或多层下部电极层102的膜；第二工序：形成高介电常数氧化物膜层103的膜；第三工序：形成上部电极层的膜105；所述第三工序由如下工序构成，即：第四工序：以较慢的成膜速度形成上部电极层105中的与所述高介电常数氧化物膜层103相接的第一层部分104(a)或107的膜；第五工序：以较快的成膜速度形成此外的所述上部电极的第二层部分104(b)或108的膜。
在所述薄膜电容器的制造方法中，也可以使用互不相同的成膜材料构成该上部电极层105的第一层部分107和第二层部分108，也可以使用同一成膜材料构成该上部电极层105的第一层部分104(a)和第二层部分104(b)。
作为按照本发明的薄膜电容器的制造方法的具体例，例如使用同一成膜材料构成所述上部电极层105的情况下，在包含第一工序：在半导体基片101上形成单层或多层下部电极层102的膜、第二工序：形成高介电常数氧化物膜层103的膜、第三工序：形成上部电极层105的膜等三道工序的薄膜电容器的制造方法中，还包含从该上部电极层105的与相应高介电常数氧化物膜层103相接的第一层部分104(a)开始进行成膜处理时以较慢的成膜速度形成与相应高介电常数氧化物膜层103相接的第一层部分104(a)的第四工序以及在结束所述第四工序后加快相应成膜速度来形成其余的层部分即第二层部分104(b)的第五工序。
在按照本发明的薄膜电容器的制造方法中，在所述上部电极层105之内，至少与相应高介电常数氧化物膜层103相接的第一层部分104(a)或107可以由从溅散法、或化学气相成长法(CVD法)或蒸涂法中选择的任一种方法来形成，即使在任何情况下，必须把对所述第一层部分104(a)或107的成膜速度设定为比上部电极层105的第二层部分104(b)或108的成膜速度更慢的成膜速度。
在按照本发明的薄膜电容器的制造方法中，在形成所述上部电极层105的方法是溅散法的情况下，在前述的第四工序中，对靶施加低于规定功率值(W/cm2)的功率来形成与相应高介电常数氧化物膜层103相接的第一层部分104(a)或107的膜之后，在前述的第五工序中，最好对靶施加高于规定功率值(W/cm2)的功率来形成第一层部分以外的所述上部电极层105的第二层部分104(b)或108的膜。
如上所述，作为应施加于靶的规定的电功率(W/cm2)最好采用例如1.7W/cm2，因此，在本发明中的薄膜电容器的制造方法的一个具体例中，在形成所述上部电极层105的方法是溅散法的情况下，所述方法由如下第四和第五道工序构成，即：第四工序：对靶施加低于1.7W/cm2的功率来形成与相应高介电常数氧化物膜层103相接的第一层部分104(a)或107，第五工序：对靶施加高于1.7W/cm2的功率来形成第一层部分以外的所述上部电极层105的第二层部分104(b)或108的膜。
虽然对本发明的与相应高介电常数氧化物膜层103相接的第一层部分104(a)或107的膜厚不出现特别限定，但是以小于10nm为好，最好是5nm。
另外，虽然对本发明的第二层部分104(b)或108膜厚也不出现特别限定，但是，如上所述，与所述第一层部分104(a)或107的层间关系最好是第二层部分104(b)或108膜厚为所述第一层部分104(a)或107的膜厚的大约10倍。
在按照本发明的薄膜电容器的制造方法中，所述上部电极层105是最好由至少一种可用反应性离子刻蚀加工的导电性材料形成的膜层；所述可用反应性离子刻蚀加工的导电性材料最好包含有从Ru,RuO2,Ir,IrO2等选择的至少一种。
形成本发明中的与相应高介电常数氧化物膜层103相接的第一层部分104的成膜材料最好是Ru；而形成该层部分104以外的所述上部电极105的层部分107的成膜材料最好是Ir。
以下参照附图来详细说明按照本发明的薄膜电容器的制造方法的更详细的具体例。
实施例1
对于图1的薄膜电容器1的断面图，在电阻率为0.1Ω·cm的n型硅基片101上，用DC溅散法形成RuO2构成的厚度为200nm的下部电极102。
在基片温度500℃、气压7m乇、等离子体激励微波功率500W的条件下，用以Ba(DPM)2、Sr(DPM)2、Ti(i-OC3H7)以及氧气为原料的电子回旋管谐振(ECR)-CVD法在该薄片上堆积30nm的高介电常数氧化物膜层(Ba,Sr)TiO3。
堆积该高介电常数氧化物膜层103即(Ba,Sr)TiO3之后，再在成膜温度25℃、气压4m乇、DC功率0.6W/cm2、成膜速率5.6nm/min的条件下，用DC溅散法堆积5nm的Ru，形成上部电极层105的接触该高介电常数氧化物膜103的第一层部分104(a)。
虽然对Ru的膜厚不特别限制，但是考虑到产量等，作得薄为好。
然后，在成膜温度25℃、气压4m乇、DC功率4.5W/cm2、成膜速率21nm/min的条件下，用DC溅散法在第一层部分104(a)上堆积50nm的Ru，形成上部电极层105的第二层部分104(b)或108。
总之，在本具体例中，用同一导电性材料在低速度下形成第一层部分104(a)膜，在形成过程中加快成膜速度形成其余的第二层部分104(b)。
最后，在氧气、氮气中，350℃的温度下对该薄膜电容器施以30分钟的温度试验。
按以上工序制作的薄膜电容器1，由于相应的上部电极层105内构成以外的上部电极的第二层部分104(b)的成膜速度比与相应高介电常数氧化物膜层103相接的第一层部分104(a)的成膜速度快，所以与仅以与相应高介电常数氧化物膜层103相接的第一层部分104(a)的成膜条件形成整个上部电极层105相比，能够缩短成膜时间，从而有利于产量的提高。
在本具体例中，用剥离试验可以确认能够抑制剥离。
使与相应高介电常数氧化物膜层103相接的第一层部分104(a)的膜厚从5nm变化到20nm，来评价附着性，该第一层部分104(a)的膜厚适度地薄，能提高附着性。
因此，希望第一层部分104(a)的膜厚小于10nm，最好在5nm附近。
另外，测定由上述的具体例所得到的按照本发明的薄膜电容器的漏电电流特性的结果，得到图2的实施例1所表示的曲线。
另一方面，考虑到产量问题，仅仅按照形成上述的第二层部分104(b)作为相应的上部电极105的单一层时的条件，而且采用施加于靶上的电功率值为1.7W/cm2，来形成薄膜电容器，对于这种薄膜电容器来说，测定经350℃热试验之后的漏电电流特性的结果，得到图2的现有技术例所表示的曲线。
对图2的两条曲线进行比较，按照本发明所得到的薄膜电容器比按照原来的方法所得到的薄膜电容器，可见其漏电特性大为改善。
总之，由图2所表明的那样，按照原来的方法得到的薄膜电容器在薄膜电容器的驱动电压超过1.5V时用漏电电流密度表示的漏电特性急剧恶化，但是，按照本发明所得到的薄膜电容器，驱动电压直到3V，其漏电电流密度都在1×10-8A/cm2以下，而且，显示出稳定性良好的低漏电电流特性。
因为减薄了相应的层部分104(a)的膜厚而使工序时间缩短，所以，对于产量来说，不成问题。
对采用蒸涂法和CVD法来使第一层部分104(a)成膜进行了评价，也能得到同样良好的漏电特性，附着性也高。
如上所述，按照本发明，能够以对于产量或成品率有利的条件来得到良好的电气特性。
特别是作为实施按照上述的本发明的薄膜电容器的溅散方法的溅散装置，并不作特别限定，能够采用原来一般使用的溅散装置。
图4表示能够用于本发明的溅散装置的结构概况，但是，本发明并不特定这样的溅散装置。
也就是说，在本发明中所使用的溅散装置20在真空容器2内设置有装载用来形成该薄膜电容器的被加工基片4的基片夹具3，同时，还设置有面对该基片夹具3的规定的间隔，保持规定的靶6的高频电极板5。
在该高频电极板5上，也可以同时保持不同的靶6，在把不同金属作靶的情况下，也可以设置多个不同的高频电极板5，分别保持规定的靶6。
另外，在该基片夹具3和高频电极板5之间，也可以设置合适的屏蔽装置7。
在真空容器2内设置有用来从外部把适宜的非活性气体送到该真空容器2内的非活性气体供给装置11以及把该真空容器2内维持在规定的真空状态的真空状态调整装置12。
适宜的高频电压源10把经适宜的功率控制装置9调整到规定功率的高频电压施加于设置在真空容器2内的相应的高频电极板5上。
因此，按照本具体例，就能够通过任意调整该功率控制装置9来实现应加于相应靶上的功率。
另外，可以通过适当设置的控制装置8调整作为电源供给装置的功率控制装置9或真空状态调整装置12来调节相应的溅散处理的时间或真空度等。
实施例2
在图1中，在电阻率为0.1Ω·cm的n型硅基片101上，用DC溅散法形成由RuO2构成的200nm厚度的下部电极层102。
采用以Ba(DPM)2、Sr(DPM)2、Ti(i-OC3H7)和氧气为原料的电子回旋管谐振(ECR)-CVD法，在基片温度500℃、气压7毫乇、等离子体激励微波功率500W的条件下，在该晶片上堆积厚30nm的(Ba,Sr)TiO3层作为高介电常数氧化物膜层103。
堆积该高介电常数氧化物膜层103即(Ba,Sr)TiO3层之后，用DC溅散法在成膜温度25℃、气压4毫乇、DC功率0.6W/cm2、成膜速率5.6nm/min的条件下，堆积5nm厚的Ru，由此形成接触上部电极层105的相应高介电常数氧化物膜层103的第一层部分107。
虽然对Ru的厚度不作特别限定，但是，考虑到产量问题，最好薄一些。
改变导电性材料，用溅散法在成膜温度25℃、气压4毫乇、DC功率5.2W/cm2、成膜速率25nm/min的条件下，在该第一电极部分层104上堆积50nm厚的Ir层，由此形成该上部电极的层部分108。
与实施例1一样，按照上述的工序制作的薄膜电容器显示良好的漏电特性(施加1V时的漏电电流密度小于1×10-8A/cm2)。
产量和成品率也得到同样的效果。
这样，即使把第二电极层108以及其更上层的电极层的材料适用不同于第一电极层107的导电性材料，也能够得到同样的效果。
在上述的各实施例中，描述了RuO2作为下部电极的例子，但是，只要在高介电常数氧化物形成过程的氧气气氛下不丧失导电性且不形成低介电常数层任何材料都可以。
例如，使用金属Ru、Ir、Re、Os、Rh或它们的氧化物、从硅化物中选择出的至少一种以上的材料或Pt、Au、Ag、Pd、Ni、Co中选择的至少一种以上的材料都有效。
另外，作为本发明中的具体例，在实施例中，描述了以单层的形式使用RuO2的例子，但是即使多层的下部电极结构也能够得到同样的效果。
在上述的全部具体例中，作为高介电常数氧化物使用(Ba,Sr)TiO3作为示例，把本发明的高介电常数氧化物用化学式ABO3来表示，包含Ba、Sr、Pb、Ca、La、Li、K中的至少一种以上作为A，包含Ti、Zr、Ta、Nb、Mg、Fe、Zn、W中的至少一种以上作为B，例如：SrTiO3、(Sr,Ca)TiO3、(Ba,Sr,Ca)TiO3、PbTiO3、Pb(Zr,Ti)O3、(Pb,La)(Zr,Ti)O3、Pb(Mg,Nb)O3、Pb(Mg,M)O3、Pb(Zn,Nb)O3LiTaO3、LiNbO3、KTaO3、KNbO3等；或者用化学式(Bi2O2)(Am-1BmO3m-1)(m=1.2.3.4.5)来表示，包含Ba、Sr、Pb、Ca、K、Bi中的一种以上作为A，包含Nb、Ta、Ti、W中的至少一种以上作为B，例如：Bi4Ti3O12、SrBi2Ta2O9、SrBi2Nb2O9；或者对于具有不同于上述化学式的化学组成的Ta2O5都能得到同样的效果。
在实施例中，对单层(Ba,Sr)TiO3进行了描述，但是，即使在2层以上的多层高介电常数氧化物层的情况下，也能得到同样的效果。
按照本发明的薄膜电容器，由于采用了上述那样的技术构成，所以，其第一效果是得到薄膜电容器的良好的电气特性。
其理由是低功率的成膜条件用于第一电极层用能够防止界面处的反应和(Ba,Sr)TiO3的损伤。
第二效果是能够缩短上部电极的形成时间，并能够提高产量。
其理由是提高了第二层的电极层的成膜速度，能够缩短成膜时间。
第三效果是通过抑制剥离能够提高成品率。
其理由是把难于剥离的条件的电极层设置在第二电极层上能够抑制剥离。
Claims (21)
1．一种至少在半导体基片上按顺序形成下部电极层、高介电常数氧化物膜层、上部电极层而构成的薄膜电容器；其特征在于所述上部电极层是一种仅由可用反应性离子刻蚀加工的导电性材料形成的膜层，或是至少两种由可用反应性离子刻蚀加工的导电性材料形成分别层状的多层膜层；经历350℃的热试验之后，对该薄膜电容器施加0V到2V的驱动电压的薄膜电容器漏电电流密度为小于1×10-8A/cm2。
2．一种至少在半导体基片上按顺序形成下部电极层、高介电常数氧化物膜层、上部电极层而构成的薄膜电容器；其特征在于所述上部电极层是由可用反应性离子刻蚀加工的导电性材料形成的膜层；所述上部电极层的与所述高介电常数氧化物膜层相接的第一层部分是在减慢了成膜速度的成膜环境下形成的膜层；所述第一层以外的上部电极的第二层部分是在加快了成膜速度的成膜环境下形成的膜层。
3．一种至少在半导体基片上按顺序形成下部电极层、高介电常数氧化物膜层、上部电极层而构成的薄膜电容器；其特征在于至少所述上部电极层的与所述高介电常数氧化物膜层相接的第一层部分由可用反应性离子刻蚀加工的导电性材料形成的膜层构成；所述第一层部分是在减慢了成膜速度的成膜环境下形成的膜层；所述第一层以外的上部电极的第二层部分是在加快了成膜速度的成膜环境下形成的膜层。
4．根据权利要求1至3任一项的薄膜电容器，其特征在于所述可用反应性离子刻蚀加工的导电性材料包含Ru,RuO2,Ir,IrO2中的任一种。
5．根据权利要求2至4任一项的薄膜电容器，其特征在于所述第一层部分由以Ru为主要成分的可用反应性离子刻蚀加工的导电性材料构成；所述第二层部分由以Ir为主要成分的可用反应性离子刻蚀加工的导电性材料构成。
6．根据权利要求1至5任一项的薄膜电容器，其特征在于所述上部电极层的与相应高介电常数氧化物膜层相接的第一层部分是由施加于靶的电功率低于规定值的溅散法、或化学气相成长法(CVD法)或蒸涂法中选择的任一种方法形成的膜层；所述第二层部分是以比所述第一层部分的成膜速度更快的成膜速度的成膜法形成的膜层。
7．根据权利要求1至6任一项的薄膜电容器，其特征在于所述上部电极层的与相应高介电常数氧化物膜层相接的第一层部分是在溅散法中在施加于靶的电功率低于规定值的条件下把所述可用反应性离子刻蚀加工的导电性材料内选择出的一种导电材料形成膜的膜层；构成其外的所述上部电极层即第二层部分的部分是在施加于靶的电功率高于规定值的条件下把所述导电性材料形成膜的膜层。
8．根据权利要求1至7任一项的薄膜电容器，其特征在于所述上部电极层的与相应高介电常数氧化物膜层相接的第一层部分是在溅散法中在施加于靶的电功率低于1.7W/cm2的条件下把所述可用反应性离子刻蚀加工的导电性材料内选择出的一种导电材料形成膜的膜层；构成其外的所述上部电极层即第二层部分的部分是在施加于靶的电功率高于1.7W/cm2的条件下把所述导电性材料形成膜的膜层。
9．根据权利要求8的薄膜电容器，其特征在于所述上部电极层的与相应高介电常数氧化物膜层相接的层部分是在溅散法中在施加于靶的电功率低于1.7W/cm2的条件下把所述可用反应性离子刻蚀加工的导电性材料的一种导电材料Ru形成膜的膜层；构成其外的所述上部电极层的层部分是在施加于靶的电功率高于1.7W/cm2的条件下把所述可用反应性离子刻蚀加工的导电性材料的一种导电材料Ir形成膜的膜层。
10．根据权利要求1至9任一项的薄膜电容器，其特征在于构成所述上部电极层的第一层部分的厚度被设定为构成比所述第一上部电极层更上层的第二层部分的厚度的大约十分之一。
11．一种薄膜电容器的制造方法包含：在半导体基片上形成单层或多层下部电极层的膜的第一工序；形成高介电常数氧化物膜层的膜的第二工序；形成上部电极层的膜的第三工序；其特征在于所述第三工序由如下工序构成，即：以较慢的成膜速度形成上部电极层中的与所述高介电常数氧化物膜层相接的第一层部分的膜的第四工序；以较快的成膜速度形成此外的所述上部电极的第二层部分的膜的第五工序。
12．根据权利要求11的薄膜电容器的制造方法其特征在于使用互不相同的成膜材料构成所述上部电极层的第一层部分和第二层部分。
13．根据权利要求11的薄膜电容器的制造方法，其特征在于使用同一成膜材料构成所述上部电极层的第一层部分和第二层部分。
14．根据权利要求11或13的薄膜电容器的制造方法，包含：在半导体基片上形成单层或多层下部电极层的膜的第一工序；形成高介电常数氧化物膜层的膜的第二工序；形成上部电极层的膜的第三工序；其特征在于从所述上部电极层中的与所述高介电常数氧化物膜层相接的第一层部分开始进行成膜处理时，由如下工序构成：以较慢的成膜速度形成规定厚度的所述与高介电常数氧化物膜层相接的第一层部分膜层的第四工序、在完成了该第四工序后以较快的成膜速度形成其余层部分膜层的第五工序。
15．根据权利要求11至14任一项的薄膜电容器制造方法，其特征在于用溅散法、或化学气相成长法(CVD法)或蒸涂法中选择的任一种方法形成所述上部电极层内的与相应高介电常数氧化物膜层相接的第一层部分。
16．根据权利要求15的薄膜电容器制造方法，其特征在于所述第一层部分的膜形成速度被设定为比形成其外的所述上部电极的第二层部分膜层的形成速度更慢的成膜速度。
17．根据权利要求11至16任一项的薄膜电容器制造方法，其特征在于，在形成所述上部电极层的方法是溅散法的情况下，由如下工序构成：对靶施加低于所述规定功率值(W/cm2)的功率来形成与所述高介电常数氧化物膜层相接的第一层部分的工序以及对靶施加高于所述规定功率值(W/cm2)的功率来形成该层部分以外的所述上部电极的第二层部分的工序。
18．根据权利要求17的薄膜电容器的制造方法，其特征在于，在形成所述上部电极层的方法是溅散法的情况下，由如下工序构成：对靶施加低于1.7W/cm2的功率来形成与所述高介电常数氧化物膜层相接的层部分的工序以及对靶施加高于1.7W/cm2的功率来形成该层部分以外的所述上部电极层部分的工序。
19．根据权利要求11至18任一项的薄膜电容器制造方法，其特征在于，所述上部电极层是由至少一种可用反应性离子刻蚀加工的导电性材料形成的膜层。
20．根据权利要求19的薄膜电容器制造方法，其特征在于，所述可用反应性离子刻蚀加工的导电性材料包含从Ru,RuO2,Ir,IrO2中选择出的至少一种。
21．根据权利要求11至20任一项的薄膜电容器制造方法，其特征在于，形成所述与高介电常数氧化物膜层相接的第一层部分的成膜材料是Ru；形成所述第一层部分以外的所述上部电极的第二层部分的成膜材料是Ir。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP43296/98 | 1998-02-25 | ||
| JP04329698A JP3183243B2 (ja) | 1998-02-25 | 1998-02-25 | 薄膜キャパシタ及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1236994A true CN1236994A (zh) | 1999-12-01 |
| CN1231973C CN1231973C (zh) | 2005-12-14 |
Family
ID=12659835
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB991061004A Expired - Fee Related CN1231973C (zh) | 1998-02-25 | 1999-02-25 | 薄膜电容器及其制造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US6291290B1 (zh) |
| JP (1) | JP3183243B2 (zh) |
| KR (1) | KR100353663B1 (zh) |
| CN (1) | CN1231973C (zh) |
| GB (1) | GB2334816B (zh) |
| TW (1) | TW408470B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1988083B (zh) * | 2005-12-20 | 2012-10-24 | 富士通株式会社 | 薄膜电容器及其制造方法、电子器件和电路板 |
| CN104332330A (zh) * | 2014-10-10 | 2015-02-04 | 中国电子科技集团公司第四十一研究所 | 一种介质层为阳极氧化膜的薄膜电容器的制造方法 |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6475854B2 (en) * | 1999-12-30 | 2002-11-05 | Applied Materials, Inc. | Method of forming metal electrodes |
| US6429127B1 (en) * | 2000-06-08 | 2002-08-06 | Micron Technology, Inc. | Methods for forming rough ruthenium-containing layers and structures/methods using same |
| KR100360413B1 (ko) | 2000-12-19 | 2002-11-13 | 삼성전자 주식회사 | 2단계 열처리에 의한 반도체 메모리 소자의 커패시터 제조방법 |
| US7378719B2 (en) * | 2000-12-20 | 2008-05-27 | Micron Technology, Inc. | Low leakage MIM capacitor |
| JP3661850B2 (ja) * | 2001-04-25 | 2005-06-22 | 富士通株式会社 | 半導体装置およびその製造方法 |
| DE10308888B4 (de) | 2003-02-28 | 2006-12-28 | Infineon Technologies Ag | Anordnung von Kondensatoren zur Erhöhung der Speicherkapazität in einem Halbleitersubstrat und Verfahren zur Herstellung einer Anordnung |
| JP2005093605A (ja) * | 2003-09-16 | 2005-04-07 | Toshiba Corp | 半導体装置およびその製造方法 |
| US20050149350A1 (en) * | 2003-12-24 | 2005-07-07 | Kerr Roger S. | Patient information management system and method |
| KR100601959B1 (ko) | 2004-07-28 | 2006-07-14 | 삼성전자주식회사 | Ｉｒ-Ｒｕ 합금 전극 및 이를 하부 전극으로 사용한강유전체 캐패시터 |
| US7818855B2 (en) * | 2006-11-10 | 2010-10-26 | E. I. Du Pont De Nemours And Company | Method of making thin-film capacitors on metal foil using thick top electrodes |
| JP5092461B2 (ja) | 2007-03-09 | 2012-12-05 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
| US8638210B2 (en) * | 2009-06-08 | 2014-01-28 | 2Gig Technologies, Inc. | Wireless takeover of wired alarm system components |
| JP5807944B2 (ja) * | 2010-06-22 | 2015-11-10 | ダブリュディ・メディア・シンガポール・プライベートリミテッド | 垂直磁気記録媒体の製造方法 |
| DE102010048620B4 (de) * | 2010-10-15 | 2013-03-28 | Epcos Ag | Elektrode, mikroakustisches Bauelement und Herstellungsverfahren für eine Elektrode |
| KR102253595B1 (ko) | 2015-01-06 | 2021-05-20 | 삼성전자주식회사 | 캐패시터를 포함하는 반도체 소자 및 그 제조방법 |
| KR102406971B1 (ko) | 2015-12-24 | 2022-06-10 | 삼성전자주식회사 | 커패시터를 포함하는 반도체 장치 및 이의 제조 방법 |
| JP6807251B2 (ja) * | 2017-03-02 | 2021-01-06 | 東京エレクトロン株式会社 | ルテニウム配線の製造方法 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5185689A (en) * | 1992-04-29 | 1993-02-09 | Motorola Inc. | Capacitor having a ruthenate electrode and method of formation |
| US5471364A (en) * | 1993-03-31 | 1995-11-28 | Texas Instruments Incorporated | Electrode interface for high-dielectric-constant materials |
| JP3320134B2 (ja) | 1993-04-06 | 2002-09-03 | 三菱電機株式会社 | 高誘電率キャパシタおよびその製法 |
| JPH0794600A (ja) * | 1993-06-29 | 1995-04-07 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JPH0793969A (ja) | 1993-09-22 | 1995-04-07 | Olympus Optical Co Ltd | 強誘電体容量素子 |
| US5566045A (en) * | 1994-08-01 | 1996-10-15 | Texas Instruments, Inc. | High-dielectric-constant material electrodes comprising thin platinum layers |
| KR0155785B1 (ko) * | 1994-12-15 | 1998-10-15 | 김광호 | 핀형 커패시터 및 그 제조방법 |
| JP3365150B2 (ja) | 1995-06-05 | 2003-01-08 | ソニー株式会社 | 半導体メモリ |
| JP3133922B2 (ja) * | 1995-06-09 | 2001-02-13 | シャープ株式会社 | 強誘電体薄膜被覆基板、その製造方法、及びキャパシタ構造素子 |
| JPH09116111A (ja) * | 1995-10-23 | 1997-05-02 | Olympus Optical Co Ltd | 半導体装置 |
| US5612560A (en) * | 1995-10-31 | 1997-03-18 | Northern Telecom Limited | Electrode structure for ferroelectric capacitors for integrated circuits |
| JPH09162372A (ja) | 1995-12-13 | 1997-06-20 | Ricoh Co Ltd | 電極材料及びこれを用いた容量素子 |
| JP3171110B2 (ja) * | 1996-06-19 | 2001-05-28 | ソニー株式会社 | 強誘電体キャパシタ構造の製造方法 |
| JPH1012751A (ja) * | 1996-06-27 | 1998-01-16 | Sharp Corp | 強誘電体記憶素子 |
| JP3542704B2 (ja) | 1997-10-24 | 2004-07-14 | シャープ株式会社 | 半導体メモリ素子 |
| JP3209175B2 (ja) * | 1998-02-23 | 2001-09-17 | 日本電気株式会社 | 薄膜キャパシタの製造方法 |
-
1998
- 1998-02-25 JP JP04329698A patent/JP3183243B2/ja not_active Expired - Fee Related
-
1999
- 1999-02-24 TW TW088102816A patent/TW408470B/zh not_active IP Right Cessation
- 1999-02-25 CN CNB991061004A patent/CN1231973C/zh not_active Expired - Fee Related
- 1999-02-25 GB GB9904402A patent/GB2334816B/en not_active Expired - Fee Related
- 1999-02-25 KR KR1019990006271A patent/KR100353663B1/ko not_active IP Right Cessation
- 1999-02-25 US US09/257,254 patent/US6291290B1/en not_active Expired - Lifetime
-
2001
- 2001-08-10 US US09/925,705 patent/US6380580B1/en not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1988083B (zh) * | 2005-12-20 | 2012-10-24 | 富士通株式会社 | 薄膜电容器及其制造方法、电子器件和电路板 |
| CN104332330A (zh) * | 2014-10-10 | 2015-02-04 | 中国电子科技集团公司第四十一研究所 | 一种介质层为阳极氧化膜的薄膜电容器的制造方法 |
| CN104332330B (zh) * | 2014-10-10 | 2017-09-05 | 中国电子科技集团公司第四十一研究所 | 一种介质层为阳极氧化膜的薄膜电容器的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6291290B1 (en) | 2001-09-18 |
| GB9904402D0 (en) | 1999-04-21 |
| US20020030218A1 (en) | 2002-03-14 |
| KR19990072931A (ko) | 1999-09-27 |
| GB2334816A (en) | 1999-09-01 |
| JP3183243B2 (ja) | 2001-07-09 |
| US6380580B1 (en) | 2002-04-30 |
| JPH11243181A (ja) | 1999-09-07 |
| KR100353663B1 (ko) | 2002-09-19 |
| TW408470B (en) | 2000-10-11 |
| GB2334816B (en) | 2003-01-22 |
| CN1231973C (zh) | 2005-12-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1231973C (zh) | 薄膜电容器及其制造方法 | |
| CN1165925C (zh) | 薄膜电容器及其制造方法 | |
| CN1270352C (zh) | 形成方法以及包含钌和包含钨层的集成电路结构 | |
| CN1191625C (zh) | 半导体存储器及其制造方法 | |
| CN1085411C (zh) | 电介质电容器及其制造方法 | |
| JP2003174146A (ja) | 強誘電体キャパシタおよびその製造方法 | |
| CN1790674A (zh) | 具有氧化锆的电容器及其制造方法 | |
| JP2000307071A (ja) | 半導体記憶装置およびその製造方法 | |
| CN1364313A (zh) | 制造超晶格材料的快速递变退火方法 | |
| CN1790569A (zh) | 电介质薄膜、薄膜电介质元件及其制造方法 | |
| CN1292931A (zh) | 铁电电容器与半导体器件 | |
| CN1744320A (zh) | 半导体器件及其制造方法 | |
| CN1232294A (zh) | 具有改进的铁电电容特性的铁电存储器件 | |
| CN1236987A (zh) | 制造铁电集成电路的方法 | |
| CN1225793C (zh) | 半导体装置及其制造方法 | |
| CN1249814C (zh) | 强电介质电容器及其制造方法以及半导体存储装置 | |
| US6495428B1 (en) | Method of making a capacitor with oxygenated metal electrodes and high dielectric constant materials | |
| JPH11297964A (ja) | 高誘電率の誘電膜を有する半導体装置のキャパシタ製造方法 | |
| CN1674286A (zh) | 铁电存储器元件及其制造方法 | |
| JPH09246490A (ja) | 半導体装置及びその製造方法 | |
| CN1311896A (zh) | 制造叠层超晶格材料和制造包括该材料的电子器件的低温处理方法 | |
| CN100352007C (zh) | 电极膜及其制造方法和强电介质存储器及半导体装置 | |
| JP2007277082A (ja) | ゾル−ゲル法による強誘電体膜の形成方法及びキャパシタの製造方法 | |
| CN1695247A (zh) | 铁电体电容器及其制造方法 | |
| JP4315676B2 (ja) | 半導体記憶装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20051214 Termination date: 20160225 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |