CN1881591A - 铁电存储器件及其制造方法 - Google Patents

铁电存储器件及其制造方法 Download PDF

Info

Publication number
CN1881591A
CN1881591A CNA2006100877610A CN200610087761A CN1881591A CN 1881591 A CN1881591 A CN 1881591A CN A2006100877610 A CNA2006100877610 A CN A2006100877610A CN 200610087761 A CN200610087761 A CN 200610087761A CN 1881591 A CN1881591 A CN 1881591A
Authority
CN
China
Prior art keywords
mentioned
hydrogen barrier
barrier film
film
dielectric film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006100877610A
Other languages
English (en)
Other versions
CN100580931C (zh
Inventor
林孝尚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Publication of CN1881591A publication Critical patent/CN1881591A/zh
Application granted granted Critical
Publication of CN100580931C publication Critical patent/CN100580931C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7687—Thin films associated with contacts of capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/57—Capacitors with a dielectric comprising a perovskite structure material comprising a barrier layer to prevent diffusion of hydrogen or oxygen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/40—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the peripheral circuit region

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供电特性好、性能高的铁电存储器件。具有半导体基板(11)、第1绝缘膜(30)、贯穿第1绝缘膜的多个第1及第2栓塞(34)及(36)、导电性氢阻挡膜(32)、铁电电容器结构体(40)、覆盖铁电电容器结构体的第1绝缘性氢阻挡膜(41)、第2绝缘膜(43)、在第2绝缘膜上延伸的局部布线(45)、覆盖局部布线的第2绝缘性氢阻挡膜(47)、第3绝缘膜(50)、贯穿第3绝缘膜并与导电性氢阻挡膜连接的第3栓塞(52)、在第3绝缘膜上延伸的第1布线层(54)。

Description

铁电存储器件及其制造方法
技术领域
本发明涉及具有存储单元的铁电存储器件及其制造方法，该存储单元是将二进制数据作为铁电层的极化状态来存储的。
背景技术
铁电存储器，例如有FeRAM(铁电随机存取存储器)。
铁电存储器的一例中，其结构为：与元件连接的W(钨)-栓塞(plug)通过局部布线与包含铁电层的电容器的上部电极连接(参考非专利文献1)。
还有一种结构为：与元件连接的W(钨)-栓塞直接和包含铁电层的电容器的下部电极连接(参考非专利文献2)。
FeRAM具有的铁电层，由SBT(SrBi2Ta2O9)这种氧化物材料构成。形成在该铁电层周围的如CVD膜中不可避免地混入水分(H2O)及该水分产生的氢(H2)或者形成埋入接触(contact)(栓塞)时产生的氢会引起该铁电层发生还原反应。此还原反应会引起铁电层的极化特性退化。
另外，在包含铁电层的电容器形成后，为了使铁电层的损害恢复，一般会在氧气环境下进行加热处理。这时，若露出栓塞表面，则氧气会氧化栓塞，可能会引起导通不良。
在已知的一种半导体器件的制造方法中，为了减轻因氢或水分通过接触(contact)(该接触到达铁电存储器的上部电极)而扩散所造成的铁电膜(层)的损伤，在上述接触(contact)形成后，形成导电性氢阻挡膜(参考专利文献1)。
另外，在已公开的一种半导体存储器件及其制造方法中，为了抑制和防止氢和还原性气体引起存储单元电容器特性退化，设置了覆盖存储单元电容器上面的第1氢阻挡膜及覆盖存储单元电容器下面的第2氢阻挡膜(参考专利文献2)。
还有一种结构：为了防止栓塞氧化引起的导通不良，通过与铁电电容元件的下部电极相同的工序形成的导体，使半导体器件的电容上布线与栓塞连接(参考专利文献3)。
[非专利文献1]IEDM Digest of Technical papers.1997，pp613-616(参照图1)
[非专利文献2]IEDM Digest of Technical papers.2002，pp539-542(参照图3)
[专利文献1]特开2002-252336号公报
[专利文献2]特开2003-68987号公报
[专利文献3]特开2001-250922号公报
发明内容
如上述专利文献1及2所示，即使形成了覆盖包含铁电层的电容器上面或下面的氢阻挡膜，例如氢可能通过与电容器上部电极连接的局部布线，到达铁电层，使铁电层退化。上述非专利文献1中所记述的具有局部布线的铁电存储器中，由于上述局部布线不能流通大电流，一般布线材料使用TiN(氮化钛)。
该TiN布线能够吸收并保持一定量的氢。但是，超出容许量后，吸收的氢会释放出来。即，例如，TiN布线有露在氢阻挡膜外的部分时，即使电容器上面及下面由氢阻挡膜覆盖，形成栓塞时不可避免地存在于电容器外的氢，会通过TiN布线传到铁电电容器上。结果，导致铁电层退化。
本发明是基于上述以往技术中的问题而实施的。即，本发明的目的在于，提供一种铁电存储器，其结构能够有效防止氢、水分、还原性气体等引起的铁电层退化和栓塞氧化引起的导通不良。
为了达到上述目的，本发明的铁电存储器件具有下述结构。
即，铁电存储器件具有半导体基板，该半导体基板具有存储单元阵列区域和逻辑电路区域。
铁电存储器件具有第1绝缘膜，该第1绝缘膜设置在存储单元阵列区域及逻辑电路区域上。
铁电存储器件具有在存储单元阵列区域上贯穿第1绝缘膜的多个第1栓塞和在逻辑电路区域上贯穿第1绝缘膜的多个第2栓塞。
铁电存储器件具有多个导电性氢阻挡膜，这些导电性氢阻挡膜在第1绝缘膜上分别覆盖多个第1栓塞的顶端。
铁电存储器件具有铁电电容器结构体，该铁电电容器结构体设置在存储单元阵列区域内的多个导电性氢阻挡膜的一部分上，由下部电极、铁电层及上部电极依次层叠而形成。
铁电存储器件具有第1绝缘性氢阻挡膜，该第1绝缘性氢阻挡膜设置在存储单元阵列区域的第1绝缘膜上，覆盖了铁电电容器结构体及导电性氢阻挡膜，具有露出上部电极一部分的第1开口部和露出导电性氢阻挡膜一部分的第2开口部。
铁电存储器件具有第2绝缘膜，该第2绝缘膜设置在第1绝缘性氢阻挡膜上，具有闭环状地露出第1绝缘性氢阻挡膜的端部而作为露出部、并与第1开口部连通的第3开口部及与第2开口部连通的第4开口部。
铁电存储器件具有多个局部布线，这些局部布线在第2绝缘膜上延伸，连接从第3开口部露出的上部电极和从第4开口部露出的导电性氢阻挡膜、上部电极之间以及导电性氢阻挡膜之间。
铁电存储器件具有第2绝缘性氢阻挡膜，该第2绝缘性氢阻挡膜覆盖露出部、多个局部布线、第2绝缘膜，设置在存储单元阵列区域上。
铁电存储器件具有第3绝缘膜，该第3绝缘膜覆盖第2绝缘性氢阻挡膜及逻辑电路区域。
铁电存储器件具有第3栓塞，该第3栓塞设置在逻辑电路区域上，贯穿第3绝缘膜，与第2栓塞电连接。
铁电存储器件具有第1布线层，该第1布线层在第3绝缘膜上延伸，包含与第3栓塞连接的多个布线部。
这里所说的逻辑电路，是例如进行与铁电存储单元相关的运算处理及动作控制的电路。逻辑电路包括控制铁电存储单元电动作的译码电路等。
本发明的铁电存储器件的制造方法，主要包括下述工序。
即，准备具有存储单元阵列区域和逻辑电路区域的半导体基板的工序，上述存储单元阵列区域中，多个存储单元元件设置为矩阵状，上述逻辑电路区域中设置有逻辑电路元件。
在存储单元阵列区域及逻辑电路区域上形成第1绝缘膜。在存储单元阵列区域上形成多个贯穿第1绝缘膜的第1栓塞，在逻辑电路区域上形成多个贯穿第1绝缘膜的第2栓塞。
在第1绝缘膜上形成分别覆盖第1栓塞顶端的导电性氢阻挡膜。
在多个导电性氢阻挡膜的一部分上形成铁电电容器结构体，该铁电电容器结构体由下部电极、铁电层及上部电极依次层叠而成。
在存储单元阵列区域的第1绝缘膜上形成第1绝缘性氢阻挡膜，该第1绝缘性氢阻挡膜覆盖铁电电容器结构体及导电性氢阻挡膜，具有露出上部电极的一部分的第1开口部和露出导电性氢阻挡膜一部分的第2开口部。
在第1绝缘性氢阻挡膜上形成第2绝缘膜，该第2绝缘膜具有闭环状地露出第1绝缘性氢阻挡膜端部而作为露出部的、与第1开口部连通的第3开口部以及与第2开口部连通的第4开口部。
在第2绝缘膜上形成多个局部布线，这些局部布线连接从第3开口部露出的上部电极和从第4开口部露出的导电性氢阻挡膜、上部电极之间以及导电性氢阻挡膜之间。
在存储单元阵列区域上形成覆盖露出部、多个局部布线、第2绝缘膜的第2绝缘性氢阻挡膜。
形成覆盖第2绝缘性氢阻挡膜及逻辑电路区域的第3绝缘膜。在逻辑电路区域上形成第3栓塞，该第3栓塞贯穿第3绝缘膜，与第2栓塞电连接。
在第3绝缘膜上形成第1布线层，该第1布线层具有与第3栓塞连接的多个布线部。
根据本发明的铁电存储器件的结构，局部布线的上方及下方分别存在氢阻挡膜，其端部互相连接，整体形成封闭的袋状，局部布线就密封在由这些氢阻挡膜隔开的区域内，即被囊封。因此，就不会发生下述情况，例如形成钨栓塞的制造工序引起器件内不可避免存在的氢由局部布线传到铁电层。即，不用担心铁电层会退化。因此，能够提供电特性不退化且具有铁电电容器的高性能铁电存储器件。
另外，在所有栓塞顶端设置导电性氢阻挡膜，能够防止制造工序引起的栓塞氧化。即，能够防止栓塞的导通不良。
根据本发明的铁电存储器件的制造方法，能够用简单的工序高效地制造上述结构的铁电存储器件。
另外，即使由导电性氢阻挡膜覆盖所有的栓塞，也不会增加工序，能够有效地制造铁电存储器件。
附图说明
图1是表示切断本发明的铁电存储器件的一部分的部分切口的示意图。
图2是表示切断变形例的铁电存储器件的一部分的部分切口的示意图。
图3的(A)图、(B)图及(C)图是用将晶片阶段的制造中的铁电存储器件切断后的切口来表示的大致制造工序图。
图4的(A)图及(B)图是继图3(C)后的制造工序图。
图5的(A)图及(B)图是继图4(B)后的制造工序图。
具体实施方式
下面使用附图来说明本发明的实施方式。图中，各结构成分是以能够理解本发明的程度概括性地表示的，而且下面列举的数值的条件等也只是简单地例示。
(第1实施方式)
<铁电存储器件的结构例>
下面，参照图1说明本发明的铁电存储器件的一个结构例。
图1是切断本发明的铁电存储器件一部分后显示的部分切口的示意图。
本发明的铁电存储器件100的特征在于具有后述的绝缘性氢阻挡膜。其他结构要素可以任意选择地使用以往公知的铁电存储器件的适当的结构要素。
如图1所示，铁电存储器件100具有半导体基板11。半导体基板11上分为存储单元阵列区域1和与之相邻的逻辑电路区域2。
这里所说的“区域”是指，包括设置在半导体基板11上的结构要素的三维区域。
存储单元阵列区域1上设置了存储单元元件10。另外，逻辑电路区域2上设置了逻辑电路20。这些存储单元元件10与逻辑电路元件20之间，由以往公知的元件隔离工序形成的元件隔离结构互相隔离，例如由LOCOS法形成的场氧化膜5。
存储单元阵列区域1与逻辑电路区域2相邻。具有后述铁电层及存储单元元件的存储单元，在存储单元阵列区域1上排列为矩阵状，但只图示说明了包含2个铁电层叠结构体(电容器)的区域。
存储单元元件10例如为开关晶体管等，具有以往公知的结构。例如，作为晶体管的结构要素，图示例中，只表示了存储单元元件扩散区域12，但存储单元元件10还有未图示的栅电极等。
存储单元元件扩散区域12是例如在以往公知的条件下，注入任意合适的离子的离子扩散区域。
逻辑电路区域2与存储单元阵列区域1相邻。逻辑电路区域2上形成逻辑电路元件20。
逻辑电路元件20与存储单元元件10一样，具有晶体管等元件。逻辑电路元件20与存储单元阵列连接，具有控制存储单元动作的译码电路等。
逻辑电路元件20，例如具有作为晶体管结构要素的逻辑电路元件扩散区域22、逻辑电路元件栅电极24。
逻辑电路元件扩散区域22是例如在以往公知的条件下，注入任意合适的离子的离子扩散区域。逻辑电路元件栅电极24是以往公知的如金属电极。
在设有存储单元元件10的存储单元阵列区域1及设有逻辑电路元件20的逻辑电路区域2上，设置了第1绝缘膜30。即，形成有存储单元元件10及逻辑电路元件20的基板11的整个上面设置了第1绝缘膜30。该第1绝缘膜30最好是如使用臭氧(O3)、以TEOS为材料、由等离子CVD法形成的硅氧化膜(以下也称为O3-TEOS膜)。
该第1绝缘膜30上设置了形成在存储单元阵列区域1上的第1接触孔34X和形成在逻辑电路区域2上的第2连接孔36X。第1接触孔34X从第1绝缘膜30的表面30a到存储单元元件10(存储单元元件扩散区域12)。第2接触孔36X从第1绝缘膜30的表面30a到逻辑电路元件20(逻辑电路元件扩散区域22、逻辑电路元件栅电极24)。
第1接触孔34X内，例如埋入钨(W)，作为第1栓塞34。
第2接触孔36X内也一样埋入导电性材料，作为第2栓塞36。
第1绝缘膜30上设置了导电性氢阻挡膜32。该导电性氢阻挡膜32最好是如氮化铝钛(TiAlN)膜。导电性氢阻挡膜32分别覆盖第1及第2栓塞34及36的顶端34a及36b，且形成到达第1绝缘膜30表面30a的多个图案。如后所述，若在第2栓塞36的顶端36a上也形成导电性氢阻挡膜32，就能够防止第2栓塞36氧化。因此，该区域的导电性氢阻挡膜32也被称为防氧化膜32′。
存储单元元件区域1内的多个导电性氢阻挡膜32上设置了铁电电容器结构体40。铁电电容器结构体40设置在多个导电性氢阻挡膜32的一部分上。图示的例子中，分别独立设置在3个第1栓塞34顶端34a上的导电性氢阻挡膜32中，除了位于中央的导电性氢阻挡膜32，两侧的导电性氢阻挡膜32上设置了铁电电容器结构体40。
铁电电容器结构体40具有以往公知的结构。即，铁电电容器结构体40有下部电极42、铁电层44及上部电极46依次层叠的结构。
下部电极42最好是层叠电极，例如在导电性氢阻挡膜32正上方设置铱(Ir)层，然后依次层叠氧化铱(IrO2)层、铂(Pt)层。铁电层44最好是如SBT(SrBi2Ta2O9)膜。上部电极46最好由铂(Pt)等形成。
设置了铁电电容器结构体40的导电性氢阻挡膜32是按照铁电电容器结构体40的平面轮廓、即下部电极42的平面形状形成的。
第1绝缘性氢阻挡膜41覆盖存储单元阵列区域1中的导电性氢阻挡膜32及电容器结构体40的露出面，并且跨过第1绝缘膜30的表面30a。第1绝缘性氢阻挡膜41最好是如氧化铝(矾土：Al2O3)膜。
第1绝缘性氢阻挡膜41整体覆盖存储单元阵列区域1上排列成矩阵状的多个铁电电容器结构体40。即，第1绝缘膜性氢阻挡膜41设置在整个存储单元阵列区域1上。
该第1绝缘性氢阻挡膜41及已经说明的导电性氢阻挡膜32，包围并密封铁电电容器结构体40。
第1绝缘性氢阻挡膜41上设置了第1开口部41a和第2开口部41b，第1开口部41a露出上部电极46的一部分，第2开口部41b露出没有设置铁电电容器结构体40的导电性氢阻挡膜32的一部分。
第1绝缘性氢阻挡膜41上设置了第2绝缘膜43。第2绝缘膜43例如是可以由以往公知的CVD法形成的硅氧化膜。第2绝缘膜43露出第1绝缘性氢阻挡膜41的端部41c。以下，也将端部41c称为露出部(41c)。由此，从第2绝缘膜43中露出的端部41c的形状是，沿着第1绝缘性氢阻挡膜41平面轮廓的边缘的闭环。
第2绝缘膜43上设置了与第1绝缘性氢阻挡膜41的第1开口部41a连通的第3开口部43a及与第2开口部41b连通的第4开口部43b。即，第3开口部43a到达上部电极46，第4开口部43b到达导电性氢阻挡膜32的上面32a。以下，第1开口部41a及第3开口部43a总称为第1存储单元接触孔48，第2开口部41b及第4开口部43b总称为第2存储单元接触孔49。
第2绝缘膜43上设置了含有多个布线部的局部布线45。局部布线45是只设置在存储单元阵列区域1内的布线层。该局部布线45最好是例如以氮化钛(TiN)作为材料的布线。
构成局部布线45的多个布线部电连接铁电电容器结构体40的上部电极46之间或上部电极46与导电性氢阻挡膜32即没有设置铁电电容器结构体40的第1栓塞34。图示的例子中，表示了将2个铁电电容器结构体40的上部电极46和位于他们之间的导电性氢阻挡膜32电连接的布线部。因此，局部布线45所包含的布线部的形状(布线图案)，可以是与所期望的连接关系对应的任意图案。
局部布线45的布线部以埋入上述第1存储单元接触孔48和第2存储单元接触孔49的方式延伸。由此，局部布线45将上部电极46之间或者上部电极46和导电性氢阻挡膜32电连接。
局部布线45上设置了覆盖局部布线45及第2绝缘膜43的第2绝缘性氢阻挡膜47，该局部布线45延伸在第2绝缘膜43上。第2绝缘性氢阻挡膜47设置在存储单元阵列区域1内，其端部47a与从第2绝缘膜43中露出的第1绝缘性氢阻挡膜41的端部41c一致。即，第2绝缘性氢阻挡膜47的端部47a与从第2绝缘膜43中露出的端部41c连接。
第2绝缘膜43及在其上面延伸的局部布线45，除去设置了第1及第2开口部41a及41b的部分，其他部分由第1及第2绝缘性氢阻挡膜41及47包围。另外，铁电电容器结构体40，除去设置了第1及第2开口部41a及41b的部分，其他部分由第1绝缘性氢阻挡膜41及导电性氢阻挡膜32包围。
这时，局部布线45及第2绝缘膜43的上面由第2绝缘性氢阻挡膜47完全覆盖，端部47a与第1绝缘性氢阻挡膜41的端部41c无缝地连接，导电性氢阻挡膜32将铁电电容器结构体40下面完全覆盖，而且其端部与第1绝缘性氢阻挡膜41无缝地连接。
结果，铁电电容器结构体40、第2绝缘膜43及局部布线45由导电性氢阻挡膜32、第1及第2绝缘性氢阻挡膜41及47这三个结构要素包围并密封。
因此，根据本结构，局部布线45没有与产生氢的膜(层)接触。即，局部布线45不会将氢传到与之连接的铁电电容器结构体40、特别是铁电层44上。
第3绝缘膜50覆盖了存储单元阵列区域1和逻辑电路区域2，该存储单元阵列区域1包含第1及第2绝缘性氢阻挡膜41及47，逻辑电路区域2包含设置在第1绝缘膜30上的导电性氢阻挡膜32、即防氧化膜32′。该第3绝缘膜50设置在存储单元阵列区域1和逻辑电路区域2上。第3绝缘膜50最好是如硅氧化膜。
该第3绝缘膜50上设置了第3接触孔52X。第3接触孔52X设置在逻辑电路区域2上。第3接触孔52X从第3绝缘膜50的表面50a到防氧化膜32′的上面32′a的一部分。
第3接触孔52X中埋入钨等导电性材料后形成第3栓塞52。第3栓塞52的顶端52a与第3绝缘膜50的表面50a在同一个面上。
第3栓塞52的顶端52a及第3绝缘膜50的表面50a上设置了第1布线层54。第1布线层54包含多个布线部54a，与第3栓塞52电连接。
第1布线层54最好是如铝(Al)、铜(Cu)等金属布线。
设成将第1布线层54作为第一层，且在第1布线层54的上面含有第2、第3布线层的多层布线结构。
例如，第4绝缘膜60覆盖第1布线层54，设置在第3绝缘膜50上。设置了从第4绝缘膜60表面到第1布线层54的通孔62X。通孔62X内埋入钨等导电性材料，作为第4栓塞62。第4栓塞62的顶端62a与第4绝缘膜60的表面在同一个面上。
顶端62a及第4绝缘膜60上设置了包含多个布线部的第2布线层64。即，第2布线层64通过第4栓塞62与下层的第1布线层54连接。
<变形例>
下面参照图2说明本发明的铁电存储器件的另一个结构例。
图2是将本发明的铁电存储器件(变形例)的一部分切断后显示的部分切口的示意图。
本例的铁电存储器件200的特征在于设置了第2防氧化膜42X。其他的结构要素实质上与图1的结构例一样。因此，在图2中用同一符号表示，省略详细说明。
第2防氧化膜42X设置在防氧化膜32′上。第2防氧化膜42X可以用与下部电极42相同的材料构成。
由上述结构，可以防止氢引起的铁电电容器结构体40的退化，能够有效防止第2栓塞36的氧化。
<铁电存储器件的制造方法>
下面参照图3、图4及图5说明上述铁电存储器件100的制造方法的例子。
本发明的制造方法的实施例的说明中，为了防止说明图的复杂化，在同时形成在1个晶片上的多个铁电存储器件中，与图1及图2一样，只对1个铁电存储器的一部分区域进行图示说明。
本发明的铁电存储器件中，与以往的铁电存储器件或铁电存储器同样的结构要素，其制造工序也可以一样。
图3(A)、(B)及(C)是用将晶片阶段的制造中的铁电存储器件切断后的切口来表示的大致制造工序图。
图4(A)及(B)是继图3(C)后的制造工序图。
图5(A)及(B)是继图4(B)后的制造工序图。
如图3(A)所示，首先，将存储单元阵列区域1和与之相邻的逻辑电路区域2作为1组，将半导体基板(晶片)11划分为矩阵状的多个组。
由以往公知的晶片工序，在半导体基板11的存储单元阵列区域1上设置存储单元元件10，同时，在逻辑电路区域2上，同样地设置逻辑电路元件20。
具体来说，例如由LOCOS法形成场氧化膜5，即元件分离结构。
接着，在存储单元阵列区域1上设置存储单元元件10，该存储单元元件10包含作为晶体管等结构要素的存储单元元件扩散区域12。另外，同时在逻辑电路区域2上同样地设置逻辑电路元件20。
然后，在包含存储单元阵列区域1及逻辑电路区域2的半导体基板11的整个上面形成第1绝缘膜30，上述存储单元阵列区域1和逻辑电路区域2分别设有存储单元元件10和逻辑电路元件20。
具体来说，第1绝缘膜30的成膜工序，可以使用臭氧(O3)，以TEOS为材料，由以往公知的等离子CVD法形成。
接着，在第1绝缘膜30上形成第1及第2接触孔34X及36X。这些接触孔可以由以往公知的光刻工序及刻蚀工序形成。
然后，用通常的方法在第1及第2接触孔34X及36X内埋入钨(W)等导电性材料，进行回刻工序，形成第1及第2栓塞34及36。
如图3(B)所示，在整个第1绝缘膜30上形成导电性氢阻挡膜32。该成膜工序可以由以往公知的溅射工序进行。该导电性氢阻挡膜32最好是如氮化铝钛(TiAlN)膜，其厚度最好是50nm左右。
接着，用通常的方法在存储单元阵列区域1内的导电性氢阻挡膜32上形成铁电电容器结构体40。
具体来说，使用已经进行说明的膜材料，依次层叠下部电极42、铁电层44及上部电极46。
如图3(C)所示，用通常的方法将导电性氢阻挡膜32形成图案。该图案形成为分别覆盖第1及第2栓塞34及36的顶端34a及36a，且延伸到第1绝缘膜30的表面30a的周围。这时，设置了铁电电容器结构体40的部分按照铁电电容器结构体40的下部电极42的平面轮廓形成图案。
由该工序，形成存储单元阵列区域1的导电性氢阻挡膜32及逻辑电路区域2的防氧化膜32′。
这里，进行恢复退火工序，目的是为了使铁电层44从退化中恢复过来。该工序是在如氧气氛下、800℃加热1分钟左右来进行。本发明的制造工序中，在进行该恢复退火工序时，没有露出第1及第2栓塞34及36的顶端34a及36a，由导电性氢阻挡膜32保护。因此，能够防止恢复退火工序引起的栓塞氧化。
另外，在整个第1绝缘膜30上设置的导电性氢阻挡膜32的图案形成工序之前，在第2栓塞36的上方(正上方)的导电性氢阻挡膜32的部分区域上，用与下部电极42的形成工序相同的工序，由与下部电极42相同的材料形成第2防氧化膜42X(参照图2)。
如图4(A)所示，形成第1绝缘性氢阻挡膜41。第1绝缘性氢阻挡膜41覆盖存储单元阵列区域1的导电性氢阻挡膜32及铁电电容器结构体40的露出面，并且延伸到该铁电电容器结构体40周围的第1绝缘膜30的表面30a上。第1绝缘性氢阻挡膜41最好是如厚度为50nm的氧化铝膜，用通常的方法，由以往公知的溅射法或者CVD法淀积形成。
整个铁电电容器结构体40被第1绝缘性氢阻挡膜41及导电性氢阻挡膜32覆盖并密封。
如图4(B)所示，形成第2绝缘膜43。该第2绝缘膜43形成在整个存储单元阵列区域1及逻辑电路区域2上。即，第2绝缘膜43将覆盖了铁电电容器结构体40的第1绝缘性氢阻挡膜41及逻辑电路区域2的防氧化膜32′覆盖。
第2绝缘膜43由通常的CVD法，用硅氧化膜淀积。
接着，用通常的光刻工序及刻蚀工序形成从第2绝缘膜43表面到达铁电电容器结构体40的第1及第2存储单元接触孔48及49(第1开口部41a及第2开口部41b、以及与之连通的第3开口部43a及第4开口部43b)。
如图5(A)所示，在第2绝缘膜43上形成包含多个布线部的局部布线45。局部布线45可以将氮化钛(TiN)作为原材料，淀积成200nm左右的厚度，由通常的光刻工序及刻蚀工序，形成任意的适宜的布线图案。
然后，由光刻工序及刻蚀工序除去第2绝缘膜43的一部分。具体来说，除去逻辑电路区域2内的部分第2绝缘膜43，直到露出防氧化膜32′(露出第1绝缘膜30的表面30a)。同时，除去存储单元阵列区域1内的部分第2绝缘膜43，直到露出第1绝缘性氢阻挡膜41的端部41c。这时，露出的端部41c的宽度最好是距离边缘150nm左右。露出的端部41c的平面形状是封闭的环状。
接着，形成第2绝缘性氢阻挡膜47。第2绝缘性氢阻挡膜47形成图案时，覆盖局部布线45和残留的第2绝缘膜43部分，并且其端部47a与从第2绝缘膜43中露出的第1绝缘性氢阻挡膜41端部41c一致。即，第2绝缘性氢阻挡膜47的端部47a与从第2绝缘膜43中露出的端部41c连接。
由此，局部布线45除了与上部电极46接触的区域以外，其他区域部分被第1绝缘性氢阻挡膜41、第2绝缘性氢阻挡膜47密封，而且与上部电极46接触的区域被覆盖铁电电容器结构体40的导电性氢阻挡膜32及第1绝缘性氢阻挡膜41密封。结果，局部布线45被这些导电性氢阻挡膜32、第1绝缘性氢阻挡膜41及第2绝缘性氢阻挡膜47密封，即被囊封，所以不会与产生氢的膜(层)接触。因此，制造工序中产生的氢不会由局部布线45传到与之连接的铁电电容器结构40、特别是铁电层44上。
第2绝缘性氢阻挡膜47最好是如厚度50nm左右的氧化铝膜，由通常的方法，用以往公知的溅射法或者CVD法淀积，用通常的光刻工序及刻蚀工序形成图案。
然后，形成第3绝缘膜50。第3绝缘膜50形成在存储单元阵列区域1和逻辑电路区域2上。第3绝缘膜50可以由通常的CVD法形成硅氧化膜，然后平坦化。
如图5(B)所示，在逻辑电路区域2的第3绝缘膜50上形成第3接触孔52X。该工序中，由通常的光刻工序及刻蚀工序，从第3绝缘膜50的表面50a开口到防氧化膜32′的表面32′a的一部分上。
接着，使用与第1及第2栓塞34及36同样的工序，在第3接触孔52X内埋入钨等导电性材料，作为第3栓塞52。
然后形成包含多个布线部54a的第1布线层54。第1布线层54最好使用如铝(Al)、铜(Cu)等金属材料，用以往公知的成膜工序——光刻工序及刻蚀工序，形成所期望的布线图案。
将该第1布线层54作为第1层，形成覆盖布线层的层间绝缘膜，在层间绝缘膜上形成通孔，在通孔中埋入与下层布线连接的栓塞，形成与栓塞连接又一布线层，重复上述工序，形成所期望的多层布线结构。
例如，在第3绝缘膜50上形成覆盖第1布线层54的第4绝缘膜60。第4绝缘膜60可以用与第3绝缘膜50同样的条件形成。形成从该第4绝缘膜60表面到第1布线层54的通孔62X。在通孔62X中埋入形成第4栓塞62。
在顶端62a及第4绝缘膜60上形成包含多个布线部的第2布线层64。第2布线层64的形成方法可以与第1布线层54一样。而且覆盖第2布线层64的第5绝缘膜70可以用与第3绝缘膜50相同的材料及工序形成。
然后，沿着未图示的划线，使用以往公知的划片器件来划片，使之分成小片。
由此，能够由1个晶片11制造出具有半导体芯片形态、具有相同结构的多个铁电存储器件100。

Claims (7)

1.一种铁电存储器件，其特征在于，具有：
半导体基板，该半导体基板具有存储单元阵列区域和逻辑电路区域；
第1绝缘膜，该第1绝缘膜设置在上述存储单元阵列区域及上述逻辑电路区域上；
多个第1栓塞，这些第1栓塞在上述存储单元阵列区域上贯穿上述第1绝缘膜；
多个第2栓塞，这些第2栓塞在上述逻辑电路区域上贯穿上述第1绝缘膜；
多个导电性氢阻挡膜，这些导电性氢阻挡膜在上述第1绝缘膜上分别覆盖多个上述第1栓塞的顶端；
铁电电容器结构体，该铁电电容器结构体设置在上述存储单元阵列区域内的多个上述导电性氢阻挡膜中的一部分上，由下部电极、铁电层及上部电极依次层叠而形成；
第1绝缘性氢阻挡膜，该第1绝缘性氢阻挡膜设置在上述存储单元阵列区域的上述第1绝缘膜上，覆盖了上述铁电电容器结构体及上述导电性氢阻挡膜，具有露出上述上部电极一部分的第1开口部和露出上述导电性氢阻挡膜一部分的第2开口部；
第2绝缘膜，该第2绝缘膜设置在上述第1绝缘性氢阻挡膜上，具有闭环状地露出上述第1绝缘性氢阻挡膜的端部而作为露出部、并与上述第1开口部连通的第3开口部及与上述第2开口部连通的第4开口部；
多个局部布线，这些局部布线在上述第2绝缘膜上延伸，连接从上述第3开口部露出的上述上部电极和从上述第4开口部露出的上述导电性氢阻挡膜、上述上部电极之间以及上述导电性氢阻挡膜之间；
第2绝缘性氢阻挡膜，该第2绝缘性氢阻挡膜覆盖上述露出部、多个上述局部布线、上述第2绝缘膜，设置在上述存储单元阵列区域上；
第3绝缘膜，该第3绝缘膜覆盖上述第2绝缘性氢阻挡膜及上述逻辑电路区域；
第3栓塞，该第3栓塞设置在上述逻辑电路区域上，贯穿上述第3绝缘膜，与上述第2栓塞电连接；
第1布线层，该第1布线层在上述第3绝缘膜上延伸，包含与上述第3栓塞连接的多个布线部。
2.根据权利要求1所述的铁电存储器件，其特征在于，上述导电性氢阻挡膜还覆盖上述第2栓塞的顶端。
3.根据权利要求1或2所述的铁电存储器件，其特征在于，上述导电性氢阻挡膜是氮化铝钛膜。
4.一种铁电存储器件的制造方法，其特征在于，具有：
准备具有存储单元阵列区域和逻辑电路区域的半导体基板的工序，上述存储单元阵列区域中，将多个存储单元元件设置为矩阵状，上述逻辑电路区域中设置有逻辑电路元件；
在上述存储单元阵列区域及上述逻辑电路区域上形成第1绝缘膜的工序；
在上述存储单元阵列区域上形成多个贯穿上述第1绝缘膜的第1栓塞并在上述逻辑电路区域上形成多个贯穿上述第1绝缘膜的第2栓塞的工序；
在上述第1绝缘膜上形成导电性氢阻挡膜的工序，该导电性氢阻挡膜分别覆盖上述第1栓塞的顶端；
在多个上述导电性氢阻挡膜的一部分上形成铁电电容器结构体的工序，该铁电电容器结构体由下部电极、铁电层及上部电极依次层叠而成；
在上述存储单元阵列区域的上述第1绝缘膜上形成第1绝缘性氢阻挡膜的工序，该第1绝缘性氢阻挡膜覆盖上述铁电电容器结构体及上述导电性氢阻挡膜；
在上述第1绝缘性氢阻挡膜上形成第2绝缘膜的工序，该第2绝缘膜闭环状地露出上述第1绝缘性氢阻挡膜端部而作为露出部；
形成第1存储单元接触孔和第2存储单元接触孔的工序，第1存储单元接触孔贯穿上述第1绝缘性氢阻挡膜及上述第2绝缘膜并露出上述上部电极的一部分，第2存储单元接触孔贯穿上述第1绝缘性氢阻挡膜及上述第2绝缘膜并露出上述导电性氢阻挡膜的一部分；
形成多个局部布线的工序，这些局部布线在上述第2绝缘膜上延伸，连接上述上部电极和上述导电性氢阻挡膜、上述上部电极之间以及上述导电性氢阻挡膜之间；
在上述存储单元阵列区域上形成第2绝缘性氢阻挡膜的工序，该第2绝缘性氢阻挡膜覆盖上述露出部、多个上述局部布线、以及上述第2绝缘膜；
形成覆盖上述第2绝缘性氢阻挡膜及上述逻辑电路区域的第3绝缘膜的工序；
在上述逻辑电路区域上形成第3栓塞的工序，该第3栓塞贯穿上述第3绝缘膜，与上述第2栓塞电连接；
形成第1布线层的工序，该第1布线层在上述第3绝缘膜上延伸，具有与上述第3栓塞连接的多个布线部。
5.根据权利要求4所述的铁电存储器件的制造方法，其特征在于，形成上述导电性氢阻挡膜的工序是形成还覆盖第2栓塞顶端的膜的工序。
6.根据权利要求5所述的铁电存储器件的制造方法，其特征在于，在形成上述铁电电容器结构体的工序中，形成上述下部电极的工序是在覆盖上述第2栓塞顶端的上述导电性氢阻挡膜上也形成膜的工序。
7.根据权利要求4～6中任一项所述的铁电存储器件的制造方法，其特征在于，形成上述导电性氢阻挡膜的工序是形成氮化铝钛膜的工序。
CN200610087761A 2005-05-31 2006-05-30 铁电存储器件及其制造方法 Expired - Fee Related CN100580931C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005158586 2005-05-31
JP2005158586A JP4756915B2 (ja) 2005-05-31 2005-05-31 強誘電体メモリ装置及びその製造方法

Publications (2)

Publication Number Publication Date
CN1881591A true CN1881591A (zh) 2006-12-20
CN100580931C CN100580931C (zh) 2010-01-13

Family

ID=37462256

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200610087761A Expired - Fee Related CN100580931C (zh) 2005-05-31 2006-05-30 铁电存储器件及其制造方法

Country Status (4)

Country Link
US (1) US7576377B2 (zh)
JP (1) JP4756915B2 (zh)
KR (1) KR101194616B1 (zh)
CN (1) CN100580931C (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112447745A (zh) * 2019-08-28 2021-03-05 铠侠股份有限公司 半导体存储装置
CN112542460A (zh) * 2019-09-20 2021-03-23 无锡拍字节科技有限公司 具有减少的边缘缺陷的铁电存储器件及其制造方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5035336B2 (ja) * 2007-03-20 2012-09-26 富士通セミコンダクター株式会社 半導体装置の製造方法
US8395196B2 (en) * 2010-11-16 2013-03-12 International Business Machines Corporation Hydrogen barrier liner for ferro-electric random access memory (FRAM) chip
US9111944B2 (en) * 2013-09-09 2015-08-18 Cypress Semiconductor Corporation Method of fabricating a ferroelectric capacitor
US10109350B2 (en) * 2016-07-29 2018-10-23 AP Memory Corp., USA Ferroelectric memory device
US10622070B2 (en) 2016-07-29 2020-04-14 AP Memory Corp, USA Ferroelectric memory device
EP3507804A4 (en) 2016-08-31 2020-07-15 Micron Technology, INC. FERROELECTRIC STORAGE CELLS
EP3507805A4 (en) 2016-08-31 2020-06-03 Micron Technology, Inc. DEVICES AND METHOD WITH FERROELECTRIC MEMORY AND FOR OPERATING FERROELECTRIC MEMORY
US10867675B2 (en) 2017-07-13 2020-12-15 Micron Technology, Inc. Apparatuses and methods for memory including ferroelectric memory cells and dielectric memory cells

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3542704B2 (ja) * 1997-10-24 2004-07-14 シャープ株式会社 半導体メモリ素子
JP3098474B2 (ja) 1997-10-31 2000-10-16 日本電気株式会社 半導体装置の製造方法
US6509601B1 (en) * 1998-07-31 2003-01-21 Samsung Electronics Co., Ltd. Semiconductor memory device having capacitor protection layer and method for manufacturing the same
US6249014B1 (en) * 1998-10-01 2001-06-19 Ramtron International Corporation Hydrogen barrier encapsulation techniques for the control of hydrogen induced degradation of ferroelectric capacitors in conjunction with multilevel metal processing for non-volatile integrated circuit memory devices
EP0996160A1 (en) * 1998-10-12 2000-04-26 STMicroelectronics S.r.l. Contact structure for a semiconductor device
US6611014B1 (en) * 1999-05-14 2003-08-26 Kabushiki Kaisha Toshiba Semiconductor device having ferroelectric capacitor and hydrogen barrier film and manufacturing method thereof
JP2001044375A (ja) * 1999-07-29 2001-02-16 Fujitsu Ltd 半導体装置およびその製造方法
US6534809B2 (en) * 1999-12-22 2003-03-18 Agilent Technologies, Inc. Hardmask designs for dry etching FeRAM capacitor stacks
DE10000005C1 (de) * 2000-01-03 2001-09-13 Infineon Technologies Ag Verfahren zur Herstellung eines ferroelektrischen Halbleiterspeichers
JP2001250922A (ja) 2000-03-08 2001-09-14 Nec Corp 半導体装置及びその製造方法
JP3644887B2 (ja) * 2000-04-11 2005-05-11 松下電器産業株式会社 半導体装置およびその製造方法
JP2001358311A (ja) * 2000-06-12 2001-12-26 Nec Corp 半導体装置およびその製造方法
KR100396879B1 (ko) * 2000-08-11 2003-09-02 삼성전자주식회사 동일 물질로 이루어진 이중막을 포함하는 다중막으로캡슐화된 캐패시터를 구비한 반도체 메모리 소자 및 그의제조 방법
JP4025829B2 (ja) * 2000-09-18 2007-12-26 富士通株式会社 半導体装置及びその製造方法
JP3768102B2 (ja) * 2001-01-05 2006-04-19 松下電器産業株式会社 半導体記憶装置及びその製造方法
KR100395766B1 (ko) * 2001-02-12 2003-08-25 삼성전자주식회사 강유전체 기억 소자 및 그 형성 방법
JP2002252336A (ja) 2001-02-26 2002-09-06 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
US6617626B2 (en) * 2001-02-28 2003-09-09 Fujitsu Limited Ferroelectric semiconductor memory device and a fabrication process thereof
KR100420117B1 (ko) * 2001-03-12 2004-03-02 삼성전자주식회사 수소 확산방지막을 포함하는 반도체 장치 및 그 제조 방법
JP3643091B2 (ja) * 2001-06-25 2005-04-27 松下電器産業株式会社 半導体記憶装置及びその製造方法
US6734477B2 (en) * 2001-08-08 2004-05-11 Agilent Technologies, Inc. Fabricating an embedded ferroelectric memory cell
JP2003068987A (ja) 2001-08-28 2003-03-07 Matsushita Electric Ind Co Ltd 半導体記憶装置およびその製造方法
JP4280006B2 (ja) 2001-08-28 2009-06-17 パナソニック株式会社 半導体装置
JP3962296B2 (ja) * 2001-09-27 2007-08-22 松下電器産業株式会社 強誘電体メモリ装置及びその製造方法
US6828161B2 (en) * 2001-12-31 2004-12-07 Texas Instruments Incorporated Method of forming an FeRAM having a multi-layer hard mask and patterning thereof
US20030143853A1 (en) * 2002-01-31 2003-07-31 Celii Francis G. FeRAM capacitor stack etch
JP3967143B2 (ja) * 2002-01-31 2007-08-29 松下電器産業株式会社 半導体装置及びその製造方法
JP2004079675A (ja) * 2002-08-13 2004-03-11 Fujitsu Ltd 半導体装置及びその製造方法
JP3621087B1 (ja) * 2002-11-13 2005-02-16 松下電器産業株式会社 半導体装置及びその製造方法
JP2004303995A (ja) * 2003-03-31 2004-10-28 Seiko Epson Corp 半導体装置の構造およびその製造方法
JP2004311470A (ja) * 2003-04-01 2004-11-04 Seiko Epson Corp 半導体装置の構造およびその製造方法
US6984857B2 (en) * 2003-07-16 2006-01-10 Texas Instruments Incorporated Hydrogen barrier for protecting ferroelectric capacitors in a semiconductor device and methods for fabricating the same
CN100452404C (zh) * 2004-02-19 2009-01-14 富士通微电子株式会社 半导体装置的制造方法
US6982448B2 (en) * 2004-03-18 2006-01-03 Texas Instruments Incorporated Ferroelectric capacitor hydrogen barriers and methods for fabricating the same
JP4800627B2 (ja) * 2004-03-24 2011-10-26 セイコーエプソン株式会社 強誘電体メモリ素子
JP2006019571A (ja) * 2004-07-02 2006-01-19 Toshiba Corp 半導体記憶装置及びその製造方法
JP4371005B2 (ja) * 2004-08-12 2009-11-25 セイコーエプソン株式会社 半導体装置の製造方法及び半導体装置
JP4042730B2 (ja) * 2004-09-02 2008-02-06 セイコーエプソン株式会社 強誘電体メモリおよびその製造方法
US20060073613A1 (en) * 2004-09-29 2006-04-06 Sanjeev Aggarwal Ferroelectric memory cells and methods for fabricating ferroelectric memory cells and ferroelectric capacitors thereof
US7180141B2 (en) * 2004-12-03 2007-02-20 Texas Instruments Incorporated Ferroelectric capacitor with parallel resistance for ferroelectric memory
JP4713286B2 (ja) * 2004-12-03 2011-06-29 富士通セミコンダクター株式会社 半導体装置及びその製造方法
JP4422644B2 (ja) * 2005-03-30 2010-02-24 富士通マイクロエレクトロニクス株式会社 半導体装置の製造方法
JP2006310497A (ja) * 2005-04-27 2006-11-09 Oki Electric Ind Co Ltd 半導体記憶装置及びその製造方法
JP2006310444A (ja) * 2005-04-27 2006-11-09 Oki Electric Ind Co Ltd 半導体記憶装置及びその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112447745A (zh) * 2019-08-28 2021-03-05 铠侠股份有限公司 半导体存储装置
CN112542460A (zh) * 2019-09-20 2021-03-23 无锡拍字节科技有限公司 具有减少的边缘缺陷的铁电存储器件及其制造方法
WO2021051751A1 (en) * 2019-09-20 2021-03-25 Wuxi Petabyte Technologies Co., Ltd. Ferroelectric memory devices with reduced edge defects and methods for forming the same
US11839087B2 (en) 2019-09-20 2023-12-05 Wuxi Petabyte Technologies Co., Ltd. Ferroelectric memory devices with reduced edge defects and methods for forming the same
CN112542460B (zh) * 2019-09-20 2024-05-14 无锡舜铭存储科技有限公司 具有减少的边缘缺陷的铁电存储器件及其制造方法

Also Published As

Publication number Publication date
US20060267057A1 (en) 2006-11-30
KR101194616B1 (ko) 2012-10-29
JP4756915B2 (ja) 2011-08-24
KR20060125555A (ko) 2006-12-06
US7576377B2 (en) 2009-08-18
JP2006339194A (ja) 2006-12-14
CN100580931C (zh) 2010-01-13

Similar Documents

Publication Publication Date Title
CN1881591A (zh) 铁电存储器件及其制造方法
CN1251316C (zh) 半导体器件及其制造方法
CN1158708C (zh) 半导体集成电路及其制造方法
CN1518112A (zh) 半导体器件及其制造方法
CN1173403C (zh) 半导体装置及其制造方法
CN1190263A (zh) 半导体器件及其制造方法
CN1202728A (zh) 一种半导体器件及制造该半导体器件的方法
CN1525570A (zh) 半导体器件及其制造方法
CN1647206A (zh) Mram制程中穿隧接合帽盖层、穿隧接合硬罩幕及穿隧接合堆栈种子层之材料组合
CN1162845A (zh) 半导体集成电路装置及其制造方法
CN1315747A (zh) 半导体装置
CN1240131C (zh) 半导体装置及其制造方法
CN1155092C (zh) 半导体装置及其制造方法
CN1945843A (zh) 半导体器件以及半导体器件的制造方法
CN1244155C (zh) 半导体器件及其制造方法
CN1832176A (zh) 半导体器件及其操作方法
CN1877842A (zh) 半导体器件及其制造方法
CN1409398A (zh) 强电介质记忆装置及其制造方法
CN1269216C (zh) 半导体存储器件及其制造方法
CN1225793C (zh) 半导体装置及其制造方法
CN1201393C (zh) 半导体装置及其制造方法
CN1841746A (zh) 半导体器件及其制造方法
CN1841647A (zh) 半导体器件及其制造方法
CN1139992C (zh) 具有硅化物层的半导体器件及其制造方法
CN1149672C (zh) 半导体装置及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: OKI SEMICONDUCTOR CO., LTD.

Free format text: FORMER OWNER: OKI ELECTRIC INDUSTRY CO., LTD.

Effective date: 20131210

C41 Transfer of patent application or patent right or utility model
C56 Change in the name or address of the patentee
CP01 Change in the name or title of a patent holder

Address after: Tokyo, Japan

Patentee after: LAPIS SEMICONDUCTOR Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: Oki Semiconductor Co.,Ltd.

CP02 Change in the address of a patent holder

Address after: yokohama

Patentee after: LAPIS SEMICONDUCTOR Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: LAPIS SEMICONDUCTOR Co.,Ltd.

TR01 Transfer of patent right

Effective date of registration: 20131210

Address after: Tokyo, Japan

Patentee after: Oki Semiconductor Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: Oki Electric Industry Co.,Ltd.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100113

Termination date: 20160530