CN1148806C - 电容器及其制造方法 - Google Patents
电容器及其制造方法 Download PDFInfo
- Publication number
- CN1148806C CN1148806C CNB981251374A CN98125137A CN1148806C CN 1148806 C CN1148806 C CN 1148806C CN B981251374 A CNB981251374 A CN B981251374A CN 98125137 A CN98125137 A CN 98125137A CN 1148806 C CN1148806 C CN 1148806C
- Authority
- CN
- China
- Prior art keywords
- barrier layer
- hydrogen barrier
- nonconductive
- substrate
- memory according
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 57
- 239000003990 capacitor Substances 0.000 title claims abstract description 52
- 230000004888 barrier function Effects 0.000 claims abstract description 198
- 239000001257 hydrogen Substances 0.000 claims abstract description 188
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 188
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 179
- 230000015654 memory Effects 0.000 claims abstract description 67
- 239000000758 substrate Substances 0.000 claims abstract description 67
- 238000010438 heat treatment Methods 0.000 claims abstract description 18
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 17
- 239000001301 oxygen Substances 0.000 claims abstract description 17
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 17
- 238000000034 method Methods 0.000 claims description 55
- 238000005530 etching Methods 0.000 claims description 47
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 28
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 24
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 24
- 229910052751 metal Inorganic materials 0.000 claims description 15
- 239000002184 metal Substances 0.000 claims description 15
- 150000004767 nitrides Chemical class 0.000 claims description 15
- 239000012298 atmosphere Substances 0.000 claims description 12
- 239000000126 substance Substances 0.000 claims description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 11
- 229910052710 silicon Inorganic materials 0.000 claims description 11
- 239000010703 silicon Substances 0.000 claims description 11
- 238000000151 deposition Methods 0.000 claims description 10
- 239000000203 mixture Substances 0.000 claims description 9
- 239000012299 nitrogen atmosphere Substances 0.000 claims description 7
- 239000010936 titanium Substances 0.000 claims description 7
- 229910052697 platinum Inorganic materials 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 229910044991 metal oxide Inorganic materials 0.000 abstract description 5
- 150000004706 metal oxides Chemical class 0.000 abstract description 5
- 230000002950 deficient Effects 0.000 description 15
- 239000000463 material Substances 0.000 description 14
- 238000006722 reduction reaction Methods 0.000 description 13
- 238000005229 chemical vapour deposition Methods 0.000 description 10
- 239000007789 gas Substances 0.000 description 10
- 238000005516 engineering process Methods 0.000 description 8
- 238000004544 sputter deposition Methods 0.000 description 6
- 230000010287 polarization Effects 0.000 description 5
- 238000005137 deposition process Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 239000005380 borophosphosilicate glass Substances 0.000 description 3
- 238000002425 crystallisation Methods 0.000 description 3
- 230000008025 crystallization Effects 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 235000019640 taste Nutrition 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910017083 AlN Inorganic materials 0.000 description 1
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 125000001309 chloro group Chemical group Cl* 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000000280 densification Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- -1 titanium nitrides Chemical class 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28568—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising transition metals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
在集成电路电容器的制造中，在基片上形成基底氢壁垒层，为非导电的或导电的。然后形成下部电极层和铁电/电介质层并选择地刻蚀。在电介质层上形成一非导电氢壁垒层并选择刻蚀。顺序淀积上部电极和导电氢壁垒层并选择刻蚀。非导电氢壁垒层覆盖除上部电极的一部分外的电容器，导电氢壁垒层覆盖无非导电氢壁垒层的部分。因此基底壁垒层、非导电氢壁垒层和导电氢壁垒层一起整体覆盖电容器。电介质层包括铁电或高介电系数的金属氧化物。
Description
技术领域
本发明涉及一种电容器及其制造方法，尤其是包括铁电物质的用于半导体存储器的电容器及其制造方法。
背景技术
包括半导体和铁电物质如Pb(Zr1-xTix)O3(后面称PZT)组成的存储器利用铁电物质中的剩余极化在存储器中存储“1”和“0”。加到铁电电容器的电压和极化强度间的关系由图16中的磁滞特性曲线表示。
例如，即使施加了正偏置电压且此后该偏置返回到0，极化也不会返回到0，而保持在剩余极化+Pr。相反，当负偏置被输入且此后该偏置返回到0，则得到剩余极化-Pr。这些状态被读出并视为“1”和“0”状态，通过读它们可以用于存储器。因为即使当电源断开时信息也可维持，所以为一非易失性存储器。重要的是铁电电容器和大规模集成电路形成在同一基片上以便二者在存储器中具有足够的表现。这种结构公布在日本未审定的专利申请平7-111318/1995中。图17为其结构剖面图。在图17中，标号21代表基底氧化膜层(BPSG)，标号23表示下电极(Pt)层，标号24表示PZT层，标号25表示氮化硅层，标号26表示上电极层，标号27表示氮化钛层，标号28表示电容覆盖(NSG)层，标号29表示Al布线层。
在具有这种结构的电容器中，包括下部电极23，电介质层24和上部电极层26的铁电电容器是完全被氮化硅层25和氮化钛层27所覆盖。虽然对于得到正常操作的铁电电容器来说氮化硅层25和氮化钛层27是不必要的，下面将描述形成它们的原因。
换句话说，在常规的LSI工艺中，形成AL布线之后，在400摄氏度的氢气份中进行热处理。执行这个热处理以减少MOS介面电平，它们是在制造LSI中的MOSFET的每一步骤中产生的，以及减少它们的变化，尤其是阀值的变化。为了改善形成在同一基片上的MOSFET的特性，在电容器形成之后必须在氢气份中进行热处理。然而，因为铁电材料通常是氧化体，例如PZT，所以在这种处理过程中产生还原的反应。
接下来，由于在氢气份中进行的热处理，在铁电物质中产生氧化缺陷。氧化缺陷引起铁电特性的损失和漏电流的增加。所以，热处理之后在铁电电容器中的电容量不足以满足需要。
因此，在铁电电容器中需要形成具有抗氢的壁垒特性的覆盖膜。这种膜可以使用氮化硅层25和氮化钛层27。通过这种结构，铁电电容器完全被这些膜覆盖，并且不会在氢热处理中损坏。
下面描述具有这种结构的电容器和制造其方法所存在的问题。通过这种结构，在铁电电容器形成之后，需要在整个表面上淀积氮化硅。考虑到膜的密度和覆盖步骤，淀积可以使用化学气相淀积(后面称CVD)方法进行。
通常，在形成电容器之后，由于还原工艺的多样化，在用于半导体存储器的铁电电容器中产生缺陷。为解决这个问题，有效的方法是形成具有抗氢的壁垒特性的覆盖膜，如氮化硅。然而，在膜的形成中也会产生缺陷，这是因为在氮化硅淀积中使用的气体中含有氢，如SiF4。SiH4(硅烷)和NH4通常是用于淀积氮化硅的气体。此外，为获得具有密集和好的膜质量的氮化硅，需要300摄氏度或更高的淀积温度。
所以，由于使用的气体中含有氢，在淀积时产生还原反应，造成铁电特性的缺陷。因此，尽管淀积之后壁垒特性有效地阻止了氢，因为发生还原反应，淀积自身产生缺陷。
上述的问题可以通过使用氮化钛得到解决，氮化钛是用溅射方法淀积为壁垒膜。然而，与氮化硅相反，氮化钛是导电的，所以它与布线材料接触，如Al布线图形。因此，它不可能覆盖整个电容。
所以，尽管此结构形成之后热处理不会产生任何缺陷，在制造过程中会出现缺陷。此外，制造过程相当复杂。
发明内容
本发明的目的是提供一种电容器的结构和其制造方法，其中电容器上的覆盖膜具有抗氢的壁垒特性，而不会造成铁电和电介质特性的缺陷
根据本发明，一种存储器，其中包括：一电容器，所述的电容器具有一下部电极、一电介质层和一上部电极，所述电介质层具有一电介质侧表面和一电介质上表面；一非导电氢壁垒层，除了在所述电介质上表面的部分之上的一区域之外，所述非导电氢壁垒层覆盖所述电介质侧表面和所述电介质上表面，其中所述上部电极位于所述电介质层之上并且充满了所述非导电氢壁垒层不存在的所述区域；一导电氢壁垒层，所述导电氢壁垒层覆盖所述上部电极。
本发明的另一方面提出了一种制造存储器的方法，其中包括步骤：淀积一下部电极；在所述下部电极上淀积一电介质层，所述电介质层具有一电介质上表面；选择刻蚀所述的下部电极和所述的电介质层以形成所述下部电极和所述介电质层的侧表面；在所述电介质上表面上和所述下部电极和所述电介质层的所述侧表面上淀积一非导电氢壁垒层；选择刻蚀所述的非导电氢壁垒层以在所述电介质上表面上形成不具有非导电氢壁垒层的一区域；在所述电介质上表面上淀积一上部电极以充满所述区域；在所述上部电极上淀积一导电氢壁垒层；以及选择刻蚀所述的上部电极和所述的导电氢壁垒层。
本发明的又一方面是一种制造存储器的方法，其中包括步骤：淀积一下部电极；在所述下部电极上淀积一电介质层，所述电介质层具有一电介质上表面；选择刻蚀所述的下部电极和所述的电介质层以形成所述下部电极和所述电介质层的侧表面；在所述电介质上表面上和所述下部电极和所述所述电介质层的所述侧表面上淀积一非导电氢壁垒层；选择刻蚀所述的非导电氢壁垒层以在所述电介质上表面上形成不具有非导电氢壁垒层的一区域；在所述电介质上表面上淀积一上部电极以填满所述区域；选择刻蚀所述的上部电极以形成上部电极侧表面并且暴露出所述的非导电氢壁垒层的一部分；在所述上部电极上和所述非导电氢壁垒层的所述一部分上淀积一导电氢壁垒层；以及选择刻蚀所述的导电氢壁垒层，使得所述导电氢壁垒层覆盖包括所述上部电极侧表面的所述上部电极。
此外，在本发明的电容生产方法中，下部电极层和电介质层是顺序地淀积的。在下部电极层和电介质层选择地刻蚀后，在上述结构上淀积非导电氢壁垒层。在电介质层上非导电氢壁垒层被选择刻蚀后，在400摄氏度或更高的温度下在氧中进行热处理。此后，连续地淀积上电极层和导电氢壁垒层，接着选择的刻蚀上电极层和导电氢壁垒层。在此实施例中，上电极层和导电氢壁垒层是自校准的。非导电氢壁垒层和导电氢壁垒层可以用化学汽相淀积法淀积。
根据本发明的制造电容的方法的另一实施例，下部电极层和电介质层是顺序地淀积在一基片上。在下部电极层和电介质层选择地刻蚀后，在上述结构上淀积非导电氢壁垒层。在电介质层上非导电氢壁垒层被选择刻蚀后，在400摄氏度或更高的温度下在氧气氛中进行热处理。此后，淀积一电极层并选择地刻蚀以形成上电极层，接着淀积导电氢壁垒层并对其进行选择的刻蚀。在此实施例中，上电极层和导电氢壁垒层被分别制作图形，从而不是相互自校准的。更确切地，导电氢壁垒层覆盖的不仅是上部电极。
在本发明的一实施例中，一基底的非导电氢壁垒位于其上形成电容的基片整个表面上的下部电极下面。在本发明的另一实施例中，基底的导电氢壁垒层位于下部电极层下面并与下部电极一起被刻蚀和制作图形。基底基片可以是硅基片。根据本发明，在基片上有一基底隔离膜。基底导电氢壁垒层和基底非导电氢壁垒层可以直接位于基片上或位于基片上的隔离膜上。集成电路也可以设在基片上。
当非导电氢壁垒层被刻蚀时，形成对应于上电极的一开口。在上部电极层和导电氢壁垒层的淀积之前，在氧中的热处理用于恢复已有技术中由还原反应造成的电介质层性能的缺陷。
此外，在上部电极层和导电氢壁垒层的淀积之后，穿过非导电氢壁垒层的开口完全被导电氢壁垒层覆盖。其次，上述的结构在形成电容之后具有抗氢过程的壁垒特性，所以在后续的还原处理过程中在电介质层中没有缺陷。
本发明的一特征是电介质层可以包括铁电材料或高电介质系数材料。铁电材料是铁电金属氧化物，如Pb(Zr，Ti)O3和SrBi2Ta2O9。高电介质系数材料是非铁电金属氧化物，如(Sr，Ba)TiO3。
非导电氢壁垒层可以包括氮化硅。发明的特征是氮化硅膜或其它非导电氢壁垒层可以是用化学气相淀积方法淀积。导电氢壁垒层通常包括金属氮化物。这些金属氮化物包括氮化钛和AlN。
导电氢壁垒层可以直接位于上电极上。还有，一缓冲膜可以位于上电极上，该缓冲膜上具有导电氢壁垒层。
在上电极和导电氢壁垒层制成预定的图形后，隔离电容覆盖层淀积在电容器上，通过刻蚀形成一接触孔，以及形成Al布线图形。电容覆盖层可以用化学气相淀积方法形成。
在隔离膜和布线层形成之后，通常在300摄氏度或更高的温度进行氢热处理。
因此，可以进行在氢中的热处理以改善MOSFET的特性。所以可以得到具有很好的性能和产量的存储器。
附图说明
图1是本发明第一实施例的电容器的剖面图；
图2是本发明第二实施例的电容器的剖面图；
图3是本发明第三实施例的电容器的剖面图；
图4-15是图1所示的本发明第一实施例的电容器的连续制造步骤的剖面图；
图16是一特性曲线图，其示出了对常规铁电电容施加一电压和在那时得到的极化之间的磁滞特性的例子。
具体实施方式
图17是常规电容的一实例的结构剖面图。
描述主要集中在包含有如PZT和SrBi2Ta2O9铁电氧化物的电容器。当电容器包含有非铁电电介质材料如(Sr，Ba)TiO3时，本发明的结构和方法也是有用的。由于所有的铁电氧化物也是电介质材料，所以术语“电介质”在此用作涉及铁电氧化物和非铁电氧化物二者。
这个描述也涉及最佳实施例，导电氢壁垒层包括氮化钛，而非导电氢壁垒层包括氮化硅。但是本发明的结构和方法也可用于其它材料的组合
应认识到图1-15画出的根据此发明的集成电路器件不意味着其是实际集成电路器件的任何特定部分的实际平面或剖面。在实际使用的器件中，这些层将不是常规的并且它们的厚度可以具有不同的比例。在真实器件中各个层经常是弯曲的并具有重叠的边沿。附图是作为理想情况下的表示，其用于尽可能清楚和完整的画出本发明的结构和方法。此外，附图仅表示无数可用本发明的方法制造的铁电器件中的一种。
这里方向术语，例如“之上”，“上部”和“在之上”，以及“之下”、“下部”和“基底”都是相对于硅基片102。例如，如果第二元件在第一元件之上，它的意思是它远离基片102；如果它是在另一元件之下，那么它比另一元件更靠近基片102。基片102的长尺寸定义了一个将认作“水平”平面的平面，与这个平面垂直的平面当做垂直平面。为覆盖一物体意味着在其之上并延伸在物体的整个宽幅度范围。尽管一些实施例中，在另一元件之上、以上、以下、或基底的元件也可以是与其它元件直接接触的，上述的术语中没有一个需要包括是对直接接触的限制。
为了能够清楚描述的缘故，在图中表示的本发明的不同实施例中，同样的标号表示相同的元件。
图1是本发明的第一实施例的电容器的剖面图。在图1中，标号1代表基底隔离膜(例如，硼硅酸磷玻璃，后面称BPSG)；标号2代表一基底第一导电氢壁垒层(例如，氮化钛)；标号3代表一下部电极层(例如，Pt)；标号4代表一介电层(例如，PZT)；标号5代表一非导电氢壁垒层(例如，氮化硅)；标号6代表一上部电极层(例如，Pt)；标号7代表一第二导电氢壁垒层(例如，氮化钛)；标号8代表一电容覆盖层(例如，NSG)；标号9代表一布线层(例如，Al)。
在根据图1所示的第一实施例的电容器结构中，包括形成在基底隔离模上的一下部电极层3、一电介质层4和一上部电极层6的铁电电容器是完全包围在非导电氢壁垒层5及第一和第二导电氢壁垒层2和7内。因此，即使在电容器形成之后进行热处理，也不会产生电容电特性的缺陷。
电介质层通常包括金属氧化物材料，如Pb(Zr1-xTix)O3，SrBi2Ta2O9(“SBT”)及(Ba1-xSrx)TiO39(“BST”)。上部电极层及下部电极层都包括诸如Pt、Ir、IrO2、Ru、及RuO2等材料。
导电氢壁垒层通常包括一金属氮化物，例如氮化钛或氮化铝(ALN)。非导电氢壁垒通常包括一物质如氮化硅。
电容器是直接形成在基片上，例如硅基片，或是在位于基片和电容之间的基底隔离膜上。集成电路可以形成在该基片上。
术语自校准用于涉及以这种方式形成并制作图形的一层或多层，它们自动地与一层或多层校准。例如，如果上部电极层6和第二导电氢壁垒层7以同样的光掩膜和刻蚀工艺制出图形，那么它们将是自校准。
虽然导电氢壁垒层如氮化钛是导电的，第一导电氢壁垒层2和第二导电氢壁垒层7是分别与下部电极3和上部电极6集成在一起并自校准的。所以，在图1的实施例中，导电氢壁垒层不与电容的电介质层4电接触。在上述结构中，电容器的下部是由基底或第一导电氢壁垒层2覆盖的，同时大部分侧表面和上表面是由非导电氢壁垒层5覆盖的。上表面无非导电氢壁垒层5的部分是由第二导电氢壁垒层7覆盖。
因此，电容器具有抗氢或抗还原气氛的壁垒。此外，第二导电氢壁垒层7可以直接或通过一缓冲层(未示出)形成在上部电极6之上。
图2是本发明的第二实施例的电容器的剖面图。在第二实施例中，基底或第一非导电氢壁垒层15形成在整个基底隔离膜1之上，取代了第一实施例的第一导电氢壁垒层2。在这个实施例中，电容器的下部是由第一非导电氢壁垒层15覆盖以获得与第一实施例相同的壁垒效果。
图3是本发明的第三实施例的电容器的剖面图。在第三实施例中，上部电极层6不是与第二导电氢壁垒层7自校准的。此外，在第三实施例中的第二导电氢壁垒层7形状上大于第一实施例的第二导电氢壁垒层7。
在第一和第二实施例中，从上部电极层6的侧面侵入的少许氢与铁电体或电介质物质以一还原反应方式反应，这是因为上部电极层6不起抗氢的壁垒作用。另一方面，在图3的结构中，与第一和第二实施例相比壁垒效果得到改善，这是因为上部电极层6的侧面也是由第二导电氢壁垒层7覆盖。
参照图4-15描述图1所示实施例的电容器的制造。一基底或第一导电氢壁垒层2、下部电极层3和电介质层4是顺序地淀积在一基片上(未示出)。在第一导电氢壁垒层2之后，下部电极层3和电介质层4是选择地刻蚀，在上结构上淀积非导电氢壁垒层5。在电介质层4上非导电氢壁垒层5被选择刻蚀后，在400摄氏度或更高的温度下进行热处理。在非导电氢壁垒层5被部分地从电介质层4上除去后，热处理是在氧气氛中进行的。此后，连续地淀积上电极层6和第二导电氢壁垒层7，并选择的刻蚀以形成上电极层6和第二导电氢壁垒层7。
在上电极层6和第二导电氢壁垒层7被制作图形后，在整个表面上形成一电容覆盖层(隔离膜)8。电容覆盖层8最好是用化学气相淀积法淀积。此外，在电容器上形成一布线层9之后，在氢气氛中进行热处理。在氢气氛中的热处理是在300摄氏度或更高的温度下进行的。
在图2所示的结构中，一基底或第一非导电氢壁垒层15形成以代替第一导电氢壁垒层2。非导电氢壁垒层5和15是用CVD方法淀积。
图4-15是本发明第一实施例的电容器的连续制造步骤的剖面图。
在图4所示的步骤中，一基底或第一导电氢壁垒层2、下部电极层3和电介质层4是顺序地淀积在一基底隔离膜上(图4中未示出)。在图5所示的步骤中，电介质层4，下部电极层3和第一导电氢壁垒层2是选择地刻蚀以形成下部电极图形。在图6所示的步骤中，电介质层4被选择刻蚀形成电容器图形。在图7所示的步骤中，非导电氢壁垒层5被淀积在整个表面上。此后，在图8所示的步骤中，部分非导电氢壁垒层5被选择刻蚀到电介质层4上和下部电极3。
接下来，在图9所示的步骤中，在氧气氛中进行热处理。因此，在非导电氢壁垒层5淀积期间由于还原反应产生的氧的缺陷得到补尝。在图10所示的步骤中，上部电极层6和第二导电氢壁垒层7顺序地淀积在整个表面上，并将选择地刻蚀以形成图11步骤所画出的形状。在这样一种结构中，第二导电氢壁垒层7位于非导电氢壁垒层5被刻蚀的一区域
其后，在图12所示的步骤中在整个表面上淀积电容覆盖层8。在图13所示的步骤中，电容覆盖层8被选择地刻蚀以形成接触孔。在图14所示的步骤中，在整个表面上淀积布线层9，并将在图15画出的步骤中选择地刻蚀。
根据本发明的电容器，在形成电容器之后，不存在由氢处理造成的缺陷。另外，没有由于在制造步骤中的还原造成缺陷的问题。
再参照图4-15，详细地描述制造根据第一实施例的结构的电容器的连续步骤。
在最佳实施例中，在图4的步骤中，基底或导电氢壁垒层2(氮化钛)、下部电极层3(Pt)和PZT电介质层4是顺序地淀积在基底隔离膜1(BPSG)上。这些层可以用溅射方法淀积。然而，PZT可以用一溶-凝方法形成。当氮化钛和Pt是在室温下淀积时，它们具有适合的特性。在另一方面，为具有好的铁电特性，需要PZT具有好的结晶度。为此，需要约600摄氏度的结晶温度。其它结晶的铁电和电介质材料在氧中也需要类似高的热处理温度。
此外，氮化钛可以用CVD方法淀积。氮化钛的膜厚是约100nm，而Pt和电介质的膜厚是200nm。在第二实施例的结构中，淀积膜厚约50nm的氮化硅的基底非导电氢壁垒层15，代替基底或第一导电氢壁垒层2。在此情况中，需要获得较好的膜质量的一淀积方法，例如CVD方法。
接下来，在图15画出的步骤中，选择地刻蚀电介质层4、下部电极层3和第一、基底导电氢壁垒层2以形成下部电极3的图形。这个工艺使用光刻胶作为掩膜通过反应的离子刻蚀执行。尽管在此情况中使用了氯基的气体，通过改变处理过程中气体的种类和组成可以获得很好的刻蚀形状。在第二实施例的情况中，不需要刻蚀基底非导电氢壁垒层15。
在图6画出的步骤中，电介质层选择地刻蚀以得到用于形成铁电电容器的图形。这个工艺是使用光刻胶掩膜和RIE进行的。接下来，在图7画出的步骤中，非导电氢壁垒层5被淀积在整个表面上达到约50nm的厚度。一等离子体CVD方法，例如其中使用SiH4和NH3作为反应气体，被用于淀积方法。在淀积期间通过设定温度到300摄氏度或更高，得到一具有壁垒特性的致密的氮化硅膜。然而，在此期间，如上所述的，由于氢包含在反应气体中所以产生还原反应。结果，在图6画出的步骤中制成图形的电介质层4被放入一种氧缺乏状态。在此情况中，铁电特性下降。接下来，在图8所示的步骤中，非导电氢壁垒层5被选择刻蚀。这可以使用光刻胶掩膜和RIE实现，RIE中CHF3或CF4用作气体。因此，对应于接触孔的刻蚀的部分到电介质层4上的上部电极层6并到下部电极层3的一部分。在此步骤中，在电介质层4产生还原反应，起因于氧缺乏，尤其是当使用CHF3时，这是因为在反应气体中含有氢。
然后，在图9所示的步骤中，在氧气氛中进行热处理。因此，在图7-8画出的步骤中氧的缺乏通过设定600摄氏度的温度得到补尝，这个温度是在电介质层4中金属氧化物PZT的结晶温度。
因此，采用这个工艺铁电(或高介电系数)特性被恢复。非导电氢壁垒层5用作抗氧以及氢的壁垒。由于在电介质层4上非导电氢壁垒层5是选择地刻蚀的，所以氧是足够地提供给电介质层4。如果根据本发明的开口不是形成在电介质层4上，那么由于氧不能足够地提供，特性将是不可恢复的。
接下来，在图10所示的步骤中，Pt的上部电极层6和氮化钛的第二导电氢壁垒层7顺序地淀积在整个表面上。这些层是使用前面所述的溅射法淀积的。膜厚分别是200nm和100nm左右。尽管氮化钛可以用如上所述的CVD方法淀积，最好是用溅射法，其不会产生由于还原反应造成的不足。
接着，选择地刻蚀这些层以形成图11步骤所画出的形状。这个工艺是使用RIE进行，其中氯基气体用作掩膜。在这个图形中，在图8画出的步骤形成的开口保持完全的覆盖。从而，在此结构中，在离开非导电氢壁垒层5被刻蚀处的部分第二导电氢壁垒层7被制作图形。
因此，电容器在所有方向上被非导电的氮化硅或导电的氮化钛覆盖，并且具有足够的抗氢的壁垒特性。
在如图3画出的制造第三实施例的结构的情况下，上部电极层6和第二导电氢壁垒层7不是顺序地淀积的。而是先淀积上部电极层6并制作图形，然后淀积第二导电氢壁垒层7用于制造图形。从而，第二导电氢壁垒层7可以宽于上部电极层6。
其后，在图12所示的步骤中在整个表面上淀积电容覆盖层8达到约400nm的厚度。在这一结构中，许多提供很好的覆盖的淀积方法可以被用作淀积方法，例如使用TEOS(四乙氧基甲硅烷)并不会引起还原的常压CVD方法，以及使用SiH4并且不产生还原的等离子体CVD方法。
接下来，在图13所示的步骤中，电容覆盖层8被选择地刻蚀以形成接触孔。在这个步骤中，具有CHF3和CF4的RIE用在图8画出的步骤中。即使使用CHF3，而氢造成的缺陷不会发生，这是由于氮化硅和氮化钛的覆盖。
在图14所示的步骤中，在整个表面上淀积布线层9。这一层是叠层结构，其有约500nm的AL、约100nm的氮化钛和50nm的Ti，并且是用溅射法淀积的。能够使用产生还原气氛的CVD方法用于淀积AL和氮化钛，这是因为抗还原气氛的壁垒存在。在此方式中，接触电阻降低，且存储器的产量提高，这是因为覆盖好于溅射方法。然后，在图15画出的步骤中选择地刻蚀这个结构。在此步骤中，使用了光刻胶掩膜和具有CI2的RIE。
用上面所述的步骤可以形成具有抗氢或还原气氛的壁垒特性的电容器。即使此后该电容器的热处理是在300摄氏度或更高的氢气氛中进行，也不会产生电容器特性的缺陷。所以，当MOSFET是形成在根据本发明的电容器所形成的同一基片上，电容器的特性可以得到改善。尤其是，使用该电容器的存储器的特性和产量可以提高。
在上面实施例中描述的铁电物质是PZT。然而，其它铁电物质材料也可以用在本发明中，例如SrBi2Ta2O9，或高介电系数材料，如(Ba1-xSrx)TiO3。
这里还设定Pt或Pt/Ti的叠层结构被用于上部电极层6和下部电极层3的材料。但是也可以使用其它可获得好的电容特性和使用得到相同效果的材料，如Ir，IrO2，Ru和RuO2。
根据本发明的电容器和其制造方法，如上所述，非导电氢壁垒层覆盖除了上部电极上一区域之外的电容器，同时导电氢壁垒层形成在非导电氢壁垒层没有覆盖的区域。然后，可以得到具有抗氢和或还原气氛壁垒结构的一电容器，此外，可以抑制制造过程中的缺陷。因此，半导体存储器的特性和产量可以改善。
已经描述了一种在集成电路中制造铁电和高介电系数器件的方法，其允许对氢暴露并仍产生具有好的电特性的铁电和电介质器件。应认识到在说明书和附图中所示的实施例仅是为了说明实例的目的，而不是对本发明的限制，对发明的限制将在所附的权利要求中描述。此外，显然本领域的熟练者可以作出对特定的实施作出改动，但都在本发明的原理之内。显然在某些例子中所述的步骤能够以不同的顺序完成；或者等效的结构、组成和工艺可以用所描述的各种结构、组成和工艺替代。因此，本发明是由所描述的制造工艺、电子器件和电子器件制造方法所存在和包含的每一个新特征和特征的新组合构成。
Claims (54)
1.一种存储器，其中包括：
一电容器，所述的电容器具有一下部电极、一电介质层和一上部电极，所述电介质层具有一电介质侧表面和一电介质上表面；
一非导电氢壁垒层，除了在所述电介质上表面的部分之上的一区域之外，所述非导电氢壁垒层覆盖所述电介质侧表面和所述电介质上表面，其中所述上部电极位于所述电介质层之上并且充满了所述非导电氢壁垒层不存在的所述区域；
一导电氢壁垒层，所述导电氢壁垒层覆盖所述上部电极。
2.根据权利要求1所述的存储器，其特征在于所述非导电氢壁垒层包括氮化硅。
3.根据权利要求1所述的存储器，其特征在于所述导电氢壁垒层包括金属氮化物。
4.根据权利要求3所述的存储器，其特征在于所述金属氮化物包括从氮化钛和AlN组成的组合中选择的一个。
5.根据权利要求1所述的存储器，其特征在于一基底导电氢壁垒层位于所述下部电极下面。
6.根据权利要求5所述的存储器，其特征在于所述基底导电氢壁垒层包括一金属氮化物。
7.根据权利要求6所述的存储器，其特征在于所述金属氮化物包括从氮化钛和AlN组成的组中选择的一个。
8.根据权利要求1所述的存储器，其特征在于一基底非导电氢壁垒层位于所述下部电极下面。
9.根据权利要求8所述的存储器，其特征在于所述基底非导电氢壁垒层包括氮化硅。
10.根据权利要求1所述的存储器，其特征在于所述导电氢壁垒层直接位于所述上部电极上。
11.根据权利要求1所述的存储器，其特征在于还包括：
位于所述的上部电极之上的一缓冲膜；
其中所述的导电氢壁垒层位于所述的缓冲膜之上。
12.根据权利要求1所述的存储器，其特征在于所述电介质层包括从由Pb(Zr1-xTix)O3，SrBi2Ta2O9和(Ba1-xSrx)TiO3组成的组中选出的一种。
13.根据权利要求1所述的存储器，其特征在于：
所述上部电极和所述下部电极中的每一个包括从Pt，lr，lrO2，Ru和RuO2组成的组中选出的一种。
14.根据权利要求5所述的存储器，其特征在于：
所述基底导电氢壁垒层直接形成于一硅基片上。
15.根据权利要求14所述的存储器，其特征在于：
在所述硅基片上形成一集成电路。
16.根据权利要求5所述的存储器，其特征在于：
一基底隔离膜形成于所述的硅基片上；及
所述基底导电氢壁垒层形成于所述基底隔离膜上。
17.根据权利要求16所述的存储器，其特征在于：
在所述硅基片上形成一集成电路。
18.根据权利要求8所述的存储器，其特征在于：
所述基底非导电氢壁垒层直接形成于一硅基片上。
19.根据权利要求18所述的存储器，其特征在于：
在所述硅基片上形成一集成电路。
20.根据权利要求8所述的存储器，其特征在于：
一基底隔离膜形成于一硅基片上；
所述基底非导电氢壁垒层形成于所述基底隔离膜上。
21.根据权利要求20所述的存储器，其特征在于：
在所述硅基片上形成一集成电路。
22.一种制造存储器的方法，其中包括步骤：
淀积一下部电极；
在所述下部电极上淀积一电介质层，所述电介质层具有一电介质上表面；
选择刻蚀所述的下部电极和所述的电介质层以形成所述下部电极和所述介电质层的侧表面；
在所述电介质上表面上和所述下部电极和所述电介质层的所述侧表面上淀积一非导电氢壁垒层；
选择刻蚀所述的非导电氢壁垒层以在所述电介质上表面上形成不具有非导电氢壁垒层的一区域；
在所述电介质上表面上淀积一上部电极以充满所述区域；
在所述上部电极上淀积一导电氢壁垒层；以及
选择刻蚀所述的上部电极和所述的导电氢壁垒层。
23.根据权利要求22所述的制造存储器的方法，其特征在于：
在所述的下部电极形成之前所述的基底导电氢壁垒层形成于一基底基片上。
24.根据权利要求23所述的制造存储器的方法，其特征在于：
所述基底导电氢壁垒层包括一金属氮化物。
25.根据权利要求24所述的制造存储器的方法，其特征在于：所述金属氮化物包括从氮化钛和AlN组成的组中选择的一种。
26.根据权利要求22所述的制造存储器的方法，其特征在于：在形成所述的下部电极之前，一基底非导电氢壁垒层形成在一基底基片上。
27.根据权利要求26所述的制造存储器的方法，其特征在于：所述基底非导电氢壁垒层包括氮化硅。
28.根据利要求26所述的制造存储器的方法，其特征在于：所述基底非导电氢壁垒层是用化学气相淀积方法淀积的。
29.根据权利要求22所述的制造存储器的方法，其特征在于：所述导电氢壁垒层包括金属氮化物。
30.根据权利要求29所述的制造存储器的方法，其特征在于：所述金属氮化物包括从氮化钛和AlN组成的组中选择的一种。
31.根据权利要求22所述的制造存储器的方法，其特征在于：在所述选择刻蚀所述非导电氢壁垒层的步骤之后，在氧气氛中进行热处理。
32.根据权利要求22所述的制造存储器的方法，其特征在于：
用所述选择刻蚀所述的上部电极和所述的导电氢壁垒层的步骤形成一表面；并还包括一步骤：
在所述的表面上形成一电容覆盖层。
33.根据权利要求22所述的制造存储器的方法，其特征在于：
所述形成一电容覆盖层的步骤是使用化学气相淀积方法生成的。
34.根据权利要求22所述的制造存储器的方法，其特征在于：
在所述选择刻蚀所述的非导电氢壁垒层的步骤之后，并还包括在400摄氏度或更高温度进行热处理的步骤。
35.根据权利要求22所述的制造存储器的方法，其特征在于还包括步骤：
在所述淀积导电氢壁垒层的步骤之后，在氢气氛中进行热处理。
36.根据权利要求35所述的制造存储器的方法，其特征在于：
在氢气氛中的所述进行热处理的步骤是在300摄氏度或更高的温度下进行的。
37.一种制造存储器的方法，其中包括步骤：
淀积一下部电极；
在所述下部电极上淀积一电介质层，所述电介质层具有一电介质上表面；
选择刻蚀所述的下部电极和所述的电介质层以形成所述下部电极和所述电介质层的侧表面；
在所述电介质上表面上和所述下部电极和所述所述电介质层的所述侧表面上淀积一非导电氢壁垒层；
选择刻蚀所述的非导电氢壁垒层以在所述电介质上表面上形成不具有非导电氢壁垒层的一区域；
在所述电介质上表面上淀积一上部电极以填满所述区域；
选择刻蚀所述的上部电极以形成上部电极侧表面并且暴露出所述的非导电氢壁垒层的一部分；
在所述上部电极上和所述非导电氢壁垒层的所述一部分上淀积一导电氢壁垒层；以及
选择刻蚀所述的导电氢壁垒层，使得所述导电氢壁垒层覆盖包括所述上部电极侧表面的所述上部电极。
38.根据权利要求37所述的制造存储器的方法，其特征在于：在形成所述的下部电极之前，一基底导电氢壁垒层形成在一基底基片上。
39.根据利要求38所述的制造存储器的方法，其特征在于：所述基底导电氢壁垒层包括金属氮化物。
40.根据权利要求39所述的制造存储器的方法，其特征在于：所述金属氮化物包括从氮化钛和AlN组成的组中选择的一种。
41.根据权利要求37所述的制造存储器的方法，其特征在于：
在所述的下部电极形成之前一基底非导电氢壁垒层形成于一基底基片上。
42.根据权利要求41所述的制造存储器的方法，其特征在于：所述基底非导电氢壁垒层包括氮化硅。
43.根据利要求41所述的制造存储器的方法，其特征在于：所述基底非导电氢壁垒层是用化学气相淀积方法淀积的。
44.根据权利要求37所述的制造存储器的方法，其特征在于：所述非导电氢壁垒层包括氮化硅。
45.根据利要求37所述的制造存储器的方法，其特征在于：所述非导电氢壁垒层是用化学气相淀积方法淀积的。
46.根据权利要求37所述的制造存储器的方法，其特征在于：所述导电氢壁垒层包括金属氮化物。
47.根据权利要求46所述的制造存储器的方法，其特征在于：所述金属氮化物包括从氮化钛和AlN组成的组中选择的一种。
48.根据权利要求37所述的制造存储器的方法，其特征在于：
在所述选择刻蚀所述的非导电氢壁垒层的步骤之后，并还包括在400摄氏度或更高温度进行热处理的步骤。
49.根据权利要求48所述的制造存储器的方法，其特征在于：所述热处理是在氧气氛中进行。
50.根据权利要求37所述的制造存储器的方法，其特征在于：
用所述选择刻蚀所述的上部电极和所述的导电氢壁垒层的步骤形成一表面；并还包括一步骤：
在所述的表面上形成一电容覆盖层。
51.根据权利要求50所述的制造存储器的方法，其特征在于：
所述形成一电容覆盖层的步骤是使用化学气相淀积方法处理的。
52.根据权利要求35所述的制造存储器的方法，其特征在于还包括步骤：
在所述淀积导电氢壁垒层的步骤之后，在氢气氛中进行热处理。
53.根据权利要求52所述的制造存储器的方法，其特征在于：
在氢气氛中的所述进行热处理的步骤是在300摄氏度或更高的温度下进行的。
54.根据权利要求37所述的制造存储器的方法，其特征在于：在所述选择刻蚀所述非导电氢壁垒层的步骤之后，在氧气氛中进行热处理。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP324033/1997 | 1997-11-26 | ||
| JP32403397A JP3212930B2 (ja) | 1997-11-26 | 1997-11-26 | 容量及びその製造方法 |
| JP324033/97 | 1997-11-26 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1218293A CN1218293A (zh) | 1999-06-02 |
| CN1148806C true CN1148806C (zh) | 2004-05-05 |
Family
ID=18161412
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB981251374A Expired - Fee Related CN1148806C (zh) | 1997-11-26 | 1998-11-26 | 电容器及其制造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US6180971B1 (zh) |
| EP (1) | EP0920061A3 (zh) |
| JP (1) | JP3212930B2 (zh) |
| KR (1) | KR100323268B1 (zh) |
| CN (1) | CN1148806C (zh) |
Families Citing this family (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6190963B1 (en) * | 1999-05-21 | 2001-02-20 | Sharp Laboratories Of America, Inc. | Composite iridium-metal-oxygen barrier structure with refractory metal companion barrier and method for same |
| KR100308131B1 (ko) * | 1999-10-01 | 2001-11-02 | 김영환 | 반도체 소자의 커패시터 제조 방법 |
| US6720096B1 (en) | 1999-11-17 | 2004-04-13 | Sanyo Electric Co., Ltd. | Dielectric element |
| JP3276351B2 (ja) * | 1999-12-13 | 2002-04-22 | 松下電器産業株式会社 | 半導体装置の製造方法 |
| KR100362189B1 (ko) * | 1999-12-30 | 2002-11-23 | 주식회사 하이닉스반도체 | 수소 확산을 방지할 수 있는 산화막 및 티타늄막 이중층을구비하는 반도체 메모리 소자 및 그 제조 방법 |
| DE10000005C1 (de) | 2000-01-03 | 2001-09-13 | Infineon Technologies Ag | Verfahren zur Herstellung eines ferroelektrischen Halbleiterspeichers |
| JP2002151657A (ja) | 2000-11-08 | 2002-05-24 | Sanyo Electric Co Ltd | 誘電体素子およびその製造方法 |
| US6624501B2 (en) * | 2001-01-26 | 2003-09-23 | Fujitsu Limited | Capacitor and semiconductor device |
| JP2002231903A (ja) * | 2001-02-06 | 2002-08-16 | Sanyo Electric Co Ltd | 誘電体素子およびその製造方法 |
| KR100420117B1 (ko) * | 2001-03-12 | 2004-03-02 | 삼성전자주식회사 | 수소 확산방지막을 포함하는 반도체 장치 및 그 제조 방법 |
| CN1294673C (zh) * | 2001-04-11 | 2007-01-10 | 基奥赛拉无线公司 | 可调谐多路复用器 |
| JP2002324893A (ja) * | 2001-04-25 | 2002-11-08 | Sharp Corp | 半導体記憶装置及びその製造方法 |
| US6730951B2 (en) * | 2001-06-25 | 2004-05-04 | Matsushita Electric Industrial Co., Ltd. | Capacitor, semiconductor memory device, and method for manufacturing the same |
| JP3466174B2 (ja) * | 2001-09-27 | 2003-11-10 | 沖電気工業株式会社 | 半導体装置およびその製造方法 |
| EP1298730A3 (en) | 2001-09-27 | 2007-12-26 | Matsushita Electric Industrial Co., Ltd. | Ferroelectric memory and method for fabricating the same |
| US7075134B2 (en) * | 2001-11-29 | 2006-07-11 | Symetrix Corporation | Ferroelectric and high dielectric constant integrated circuit capacitors with three-dimensional orientation for high-density memories, and method of making the same |
| US20030224536A1 (en) * | 2002-06-04 | 2003-12-04 | Andreas Hilliger | Contact formation |
| DE10303316A1 (de) * | 2003-01-28 | 2004-08-12 | Forschungszentrum Jülich GmbH | Schneller remanenter Speicher |
| JP4997757B2 (ja) * | 2005-12-20 | 2012-08-08 | 富士通株式会社 | 薄膜キャパシタ及びその製造方法、電子装置並びに回路基板 |
| US20070190670A1 (en) * | 2006-02-10 | 2007-08-16 | Forest Carl A | Method of making ferroelectric and dielectric layered superlattice materials and memories utilizing same |
| US7728372B2 (en) | 2006-05-10 | 2010-06-01 | International Business Machines Corporation | Method and structure for creation of a metal insulator metal capacitor |
| JP2009130207A (ja) * | 2007-11-26 | 2009-06-11 | Nec Electronics Corp | 半導体装置および半導体装置の製造方法 |
| US20110079878A1 (en) * | 2009-10-07 | 2011-04-07 | Texas Instruments Incorporated | Ferroelectric capacitor encapsulated with a hydrogen barrier |
| CN103250251A (zh) * | 2010-12-09 | 2013-08-14 | 德克萨斯仪器股份有限公司 | 使用氢阻挡层包封的铁电电容器 |
| JP2012138595A (ja) * | 2012-02-16 | 2012-07-19 | Fujitsu Ltd | 薄膜キャパシタ及びその製造方法、電子装置並びに回路基板 |
| CN103219318B (zh) * | 2013-04-12 | 2015-07-08 | 中国电子科技集团公司第十三研究所 | 一种耐高温的微波内匹配晶体管用mim电容及其制造方法 |
| US9876018B2 (en) | 2015-12-03 | 2018-01-23 | Micron Technology, Inc. | Ferroelectric capacitor, ferroelectric field effect transistor, and method used in forming an electronic component comprising conductive material and ferroelectric material |
| KR20220167017A (ko) | 2021-06-11 | 2022-12-20 | 주성엔지니어링(주) | 배리어층의 형성 방법 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02183569A (ja) | 1989-01-10 | 1990-07-18 | Seiko Epson Corp | 強誘電体記憶装置 |
| JP3131982B2 (ja) | 1990-08-21 | 2001-02-05 | セイコーエプソン株式会社 | 半導体装置、半導体メモリ及び半導体装置の製造方法 |
| US5406447A (en) | 1992-01-06 | 1995-04-11 | Nec Corporation | Capacitor used in an integrated circuit and comprising opposing electrodes having barrier metal films in contact with a dielectric film |
| US5407855A (en) * | 1993-06-07 | 1995-04-18 | Motorola, Inc. | Process for forming a semiconductor device having a reducing/oxidizing conductive material |
| JPH07111318A (ja) * | 1993-10-12 | 1995-04-25 | Olympus Optical Co Ltd | 強誘電体メモリ |
| US5822175A (en) * | 1995-04-13 | 1998-10-13 | Matsushita Electronics Corporation | Encapsulated capacitor structure having a dielectric interlayer |
| JP3417167B2 (ja) | 1995-09-29 | 2003-06-16 | ソニー株式会社 | 半導体メモリ素子のキャパシタ構造及びその形成方法 |
| US5798903A (en) * | 1995-12-26 | 1998-08-25 | Bell Communications Research, Inc. | Electrode structure for ferroelectric capacitor integrated on silicon |
| US6004839A (en) * | 1996-01-17 | 1999-12-21 | Nec Corporation | Semiconductor device with conductive plugs |
| US6027947A (en) * | 1996-08-20 | 2000-02-22 | Ramtron International Corporation | Partially or completely encapsulated top electrode of a ferroelectric capacitor |
| JP3028080B2 (ja) * | 1997-06-18 | 2000-04-04 | 日本電気株式会社 | 半導体装置の構造およびその製造方法 |
| JP3098474B2 (ja) | 1997-10-31 | 2000-10-16 | 日本電気株式会社 | 半導体装置の製造方法 |
-
1997
- 1997-11-26 JP JP32403397A patent/JP3212930B2/ja not_active Expired - Fee Related
-
1998
- 1998-11-23 US US09/197,919 patent/US6180971B1/en not_active Expired - Lifetime
- 1998-11-25 EP EP98122398A patent/EP0920061A3/en not_active Withdrawn
- 1998-11-25 KR KR1019980050746A patent/KR100323268B1/ko not_active IP Right Cessation
- 1998-11-26 CN CNB981251374A patent/CN1148806C/zh not_active Expired - Fee Related
-
2000
- 2000-10-17 US US09/690,492 patent/US6455327B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6180971B1 (en) | 2001-01-30 |
| EP0920061A2 (en) | 1999-06-02 |
| JPH11163288A (ja) | 1999-06-18 |
| KR19990045573A (ko) | 1999-06-25 |
| JP3212930B2 (ja) | 2001-09-25 |
| US6455327B1 (en) | 2002-09-24 |
| KR100323268B1 (ko) | 2002-03-08 |
| CN1218293A (zh) | 1999-06-02 |
| EP0920061A3 (en) | 1999-11-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1148806C (zh) | 电容器及其制造方法 | |
| CN1204625C (zh) | 铁电电容器和半导体器件 | |
| CN1169193C (zh) | 工序被破坏的铁电膜的电压循环恢复 | |
| US6781184B2 (en) | Barrier layers for protecting metal oxides from hydrogen degradation | |
| JP2003174146A (ja) | 強誘電体キャパシタおよびその製造方法 | |
| CN1618123A (zh) | 用于集成电路应用的镧系分层超晶格材料 | |
| CN1207786C (zh) | 半导体存储装置及其制造方法 | |
| CN1744320A (zh) | 半导体器件及其制造方法 | |
| CN1234137A (zh) | 氧化物电介质元件的制造方法、采用该元件的存储器及半导体装置 | |
| CN1917148A (zh) | 半导体器件及其制造方法、以及薄膜器件 | |
| CN1292931A (zh) | 铁电电容器与半导体器件 | |
| CN1711624A (zh) | 制造半导体器件的方法 | |
| US20080123243A1 (en) | Ferroelectric capacitor | |
| CN1674286A (zh) | 铁电存储器元件及其制造方法 | |
| CN1149663C (zh) | 制造无势垒半导体存储器装置的方法 | |
| US6483691B1 (en) | Capacitor and method for manufacturing the same | |
| CN1244730A (zh) | 半导体器件及其制造方法 | |
| US20020109231A1 (en) | Composite structure of storage node and method of fabrication thereof | |
| CN1918704A (zh) | 半导体装置及其制造方法 | |
| US20050093042A1 (en) | Semiconductor device and method of manufacturing the same | |
| CN1270383C (zh) | 半导体存储设备及其制造方法 | |
| JP2005086085A (ja) | 半導体装置及びその製造方法 | |
| CN1477698A (zh) | 包含铁电电容器的半导体器件及其制造方法 | |
| US20030098466A1 (en) | Capacitor element, method for manufacturing the same, semiconductor device and method for manufacturing the same | |
| CN1099702C (zh) | 半导体器件的生产方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20040505 Termination date: 20171126 |