JP2000208719A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP2000208719A
JP2000208719A JP11010719A JP1071999A JP2000208719A JP 2000208719 A JP2000208719 A JP 2000208719A JP 11010719 A JP11010719 A JP 11010719A JP 1071999 A JP1071999 A JP 1071999A JP 2000208719 A JP2000208719 A JP 2000208719A
Authority
JP
Japan
Prior art keywords
lower electrode
film
polycrystalline silicon
electrode
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11010719A
Other languages
English (en)
Inventor
Kazunobu Kuwazawa
和伸 桑沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP11010719A priority Critical patent/JP2000208719A/ja
Priority to US09/487,914 priority patent/US6476436B1/en
Publication of JP2000208719A publication Critical patent/JP2000208719A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0805—Capacitors only

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 設計上の変更ではなくプロセス上の変更によ
り容量値を変更できる容量部を備えた半導体装置及びそ
の製造方法を提供する。 【解決手段】 本発明は、シリコン基板１の上に第1及
び第２の容量部１１，１３を備えた半導体装置である。
この半導体装置は、上記第１の容量部１１は、不純物が
導入された多結晶シリコン膜からなる第１の下部電極３
と、該第１の下部電極３上に形成された第１のＯＮＯ膜
４と、該第１のＯＮＯ膜４上に形成された第１の上部電
極５と、を具備し、上記第２の容量部１３は、上記多結
晶シリコン膜中の不純物濃度と異なる濃度の不純物が導
入された多結晶シリコン膜からなる第２の下部電極７
と、該第２の下部電極７上に形成された第２のＯＮＯ膜
８と、該第２のＯＮＯ膜８上に形成された第２の上部電
極９と、を具備するものである。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、容量部を備えた半
導体装置及びその製造方法に関する。特には、設計上の
変更ではなくプロセス上の変更により容量値を変更でき
る容量部を備えた半導体装置及びその製造方法に関す
る。
【０００２】
【従来の技術】従来の半導体装置は、同一のチップ内に
異なる容量を備えた２つの容量部を形成する場合、２つ
の容量部においてそれぞれの容量電極の面積を変えるこ
とによって該２つの容量部を形成していた。
【０００３】すなわち、シリコン基板上に第１の絶縁膜
を形成し、この第１の絶縁膜上に多結晶シリコン膜を堆
積する。次に、この多結晶シリコン膜上にレジスト膜を
設け、このレジスト膜をマスクとして該多結晶シリコン
膜をエッチングすることにより、該第１の絶縁膜上に多
結晶シリコン膜からなる第１及び第２の下部電極が形成
される。この際、第１及び第２の下部電極それぞれの容
量電極となる部分の面積は異なるものとする。
【０００４】この後、第１及び第２の下部電極に所定の
ドーズ量で不純物をイオン注入する。これにより、第１
及び第２の下部電極はともに同一濃度の不純物が導入さ
れる。次に、第１及び第２の下部電極上に第２の絶縁膜
（誘電体膜）を形成し、この第２の絶縁膜上に多結晶シ
リコン膜を堆積する。この後、この多結晶シリコン膜上
にレジスト膜を設け、このレジスト膜をマスクとして該
多結晶シリコン膜をエッチングすることにより、第１の
下部電極上に第２の絶縁膜を介して該多結晶シリコン膜
からなる第１の上部電極が形成され、第２の下部電極上
に第２の絶縁膜を介して該多結晶シリコン膜からなる第
２の上部電極が形成される。このようにして同一のチッ
プ内に異なる容量を備えた２つの容量部を有する半導体
装置を形成していた。
【０００５】
【発明が解決しようとする課題】ところで、上記従来の
半導体装置では、形成する容量に応じて下部電極の面積
を変えることにより、異なる容量を備えた２つの容量部
を同一チップ内に形成している。このため、２つの容量
部のうち少なくとも一方の容量値を変更する場合は、そ
の変更する容量部の下部電極の面積を変える必要があ
る。そのためには、下部電極をパターニングする際に用
いるフォトマスクを再設計し、再製作しなければならな
い。従って、容量値を変更するには多大なコストがかか
ることとなる。
【０００６】本発明は上記のような事情を考慮してなさ
れたものであり、その目的は、設計上の変更ではなくプ
ロセス上の変更により容量値を変更できる容量部を備え
た半導体装置及びその製造方法を提供することにある。
【０００７】
【課題を解決するための手段】上記課題を解決するた
め、本発明に係る半導体装置は、半導体基板の上に第1
及び第２の容量部を備えた半導体装置であって、上記第
１の容量部は、不純物が導入された多結晶シリコン膜か
らなる第１の下部電極と、該第１の下部電極上に形成さ
れた第１の絶縁膜と、該第１の絶縁膜上に形成された第
１の上部電極と、を具備し、上記第２の容量部は、上記
多結晶シリコン膜中の不純物濃度と異なる濃度の不純物
が導入された多結晶シリコン膜からなる第２の下部電極
と、該第２の下部電極上に形成された第２の絶縁膜と、
該第２の絶縁膜上に形成された第２の上部電極と、を具
備することを特徴とする。
【０００８】上記半導体装置では、第１の下部電極に導
入される不純物量と第２の下部電極に導入される不純物
量を異なるものとすることにより、両容量部の容量値を
異なるものとすることができる。従って、従来の半導体
装置では、容量部の容量値を変えるためには下部電極と
上部電極の重なり合う部分の面積を変更する必要があっ
たが、本実施の形態では、両電極の面積を変更しなくて
も下部電極に導入する不純物量を変更することにより、
容量部の容量値を変更することができる。
【０００９】また、上記半導体装置においては、設計上
の簡便性の観点から、上記第１の下部電極上面の面積
が、上記第２の下部電極上面の面積と同一であることが
好ましい。また、上記第１の下部電極は第１のドーズ量
でイオン注入することにより不純物が導入され、上記第
２の下部電極は第２のドーズ量でイオン注入することに
より不純物が導入されることが好ましい。また、絶縁耐
圧・高容量化、膜質の安定性の観点から、上記第１の絶
縁膜及び上記第２の絶縁膜の少なくとも一方が、ＯＮＯ
膜からなることが好ましい。なお、ＯＮＯ膜は、酸化膜
と窒化膜と酸化膜が積層された構造の膜である。また、
上記第１及び第２の上部電極は、多結晶シリコン膜から
なることが好ましい。
【００１０】本発明に係る半導体装置の製造方法は、多
結晶シリコン膜からなる第１の下部電極、第１の絶縁膜
及び第１の上部電極を有する第１の容量部と、多結晶シ
リコン膜からなる第２の下部電極、第２の絶縁膜及び第
２の上部電極を有する第２の容量部と、を備えた半導体
装置の製造方法であって、上記第１の下部電極となる多
結晶シリコン膜が第１の濃度となるように不純物を導入
する工程と、上記第２の下部電極となる多結晶シリコン
膜が第２の濃度となるように不純物を導入する工程と、
該第１の下部電極上に上記第１の絶縁膜を形成し、該第
２の下部電極上に上記第２の絶縁膜を形成する工程と、
該第１の絶縁膜上に第１の上部電極を形成し、該第２の
絶縁膜上に第２の上部電極を形成する工程と、を具備す
ることを特徴とする。また、上記第１の下部電極上面の
面積が、上記第２の下部電極上面の面積と同一であるこ
とが好ましい。
【００１１】
【発明の実施の形態】以下、図面を参照して本発明の一
実施の形態について説明する。
【００１２】図１は、本発明の実施の形態による半導体
装置を示す断面図である。
【００１３】まず、シリコン基板１上に第１及び第２の
ＬＯＣＯＳ酸化膜２ａ，２ｂを形成する。第１及び第２
のＬＯＣＯＳ酸化膜２ａ，２ｂは、シリコン基板１上に
ＬＯＣＯＳ酸化膜形成領域が開口されたシリコン窒化膜
（図示せず）を形成し、このシリコン窒化膜をマスクと
してシリコン基板１を熱酸化することにより形成される
ものである。
【００１４】次に、第１及び第２のＬＯＣＯＳ酸化膜２
ａ，２ｂ、シリコン基板１の上にＣＶＤ（Chemical Vap
or Deposition）法により厚さ１７００オングストロー
ム程度の多結晶シリコン膜を堆積する。この後、この多
結晶シリコン膜上にレジスト（図示せず）を塗布し、こ
のレジストをフォトマスクを用いて露光し、現像する。
次に、このレジスト膜をマスクとして該多結晶シリコン
膜をエッチングすることにより、第１及び第２のＬＯＣ
ＯＳ酸化膜２ａ，２ｂそれぞれの上に多結晶シリコン膜
からなる第１及び第２の下部電極３，７が形成される。
第１及び第２の下部電極３，７の上面は、ともに縦３２
０μｍ、横３２０μｍの大きさである。
【００１５】この後、第１の下部電極３に例えばドーズ
量４．５×１０15／ｃｍ2で不純物として例えばＰをイ
オン注入する。この際の加速電圧は３５ＫｅＶとする。
次に、第２の下部電極７に例えばドーズ量８×１０15／
ｃｍ2で不純物として例えばＰをイオン注入する。この
際の加速電圧は３５ＫｅＶとする。
【００１６】次に、第１及び第２の下部電極３，７それ
ぞれの上に第１及び第２のＯＮＯ膜４，８を形成する。
即ち、第１及び第２の下部電極３，７それぞれの上に熱
酸化による第１及び第２のＳｉＯ2膜４ａ，８ａを形成
した後、第１及び第２のＳｉＯ2膜４ａ，８ａそれぞれ
の上に第１及び第２のＳｉ3Ｎ4膜４ｂ，８ｂを形成し、
第１及び第２のＳｉ3Ｎ4膜４ｂ，８ｂそれぞれの上にさ
らに第３及び第４のＳｉＯ2膜４ｃ，８ｃを形成する。
このようにして誘電体膜としてのＯＮＯ膜４，８が形成
される。
【００１７】この後、第１及び第２のＯＮＯ膜４，８を
含む全面上にＣＶＤ法により多結晶シリコン膜を堆積す
る。この後、この多結晶シリコン膜上にレジスト（図示
せず）を塗布し、このレジストをフォトマスクを用いて
露光し、現像する。次に、このレジスト膜をマスクとし
て該多結晶シリコン膜をエッチングすることにより、第
１の下部電極３上に第１のＯＮＯ膜４を介して第１の上
部電極５が形成され、第２の下部電極７上に第２のＯＮ
Ｏ膜８を介して第２の上部電極９が形成される。
【００１８】このようにして、シリコン基板１上には、
第１の下部電極３、誘電体膜としての第１のＯＮＯ膜４
及び第１の上部電極５を備えた第１の容量部１１と、第
２の下部電極７、誘電体膜としての第２のＯＮＯ膜８及
び第２の上部電極９を備えた第２の容量部１３が形成さ
れる。
【００１９】尚、本実施の形態では、第１及び第２の上
部電極５，９と第１及び第２の下部電極３，７との間の
誘電体膜としてＯＮＯ膜４，８を形成しているが、この
誘電体膜としてシリコン酸化膜を形成することも可能で
ある。この場合は、第１及び第２の下部電極３，７の上
に熱酸化によりシリコン酸化膜を形成し、この熱酸化の
条件は、温度が７５０℃、酸化時間が４５分、圧力が１
atm、雰囲気が３０％ウエット雰囲気とする。
【００２０】また、本実施の形態では、第１及び第２の
下部電極に不純物をイオン注入により導入しているが、
第１及び第２の下部電極に例えばＰＯＣｌ3雰囲気の熱
拡散等の他の方法により不純物を導入することも可能で
ある。
【００２１】上記実施の形態によれば、第１の下部電極
３に導入される不純物のイオン注入量と第２の下部電極
７に導入される不純物のイオン注入量を異なるものとす
ることにより、両下部電極３，７の上面が同一面積であ
っても、両容量部１１，１３の容量値を異なるものとす
ることができる。従って、従来の半導体装置では、容量
部の容量値を変えるためには下部電極の大きさを変更す
る必要があったが、本実施の形態では、下部電極の大き
さを変更しなくても下部電極に導入する不純物のイオン
注入量を変更することにより、容量部の容量値を変更す
ることができる。つまり、従来の半導体装置のようにフ
ォトマスクを再製作するという設計上の変更をしなくて
も、イオン注入量を変更するというプロセス上の変更に
より、容量部の容量値を変更することができる。このた
め、容量値を変更する際、フォトマスクを再製作する必
要がないので、容量値の変更のコストを低減することが
できる。
【００２２】図２は、下部電極に導入される不純物のイ
オン注入量（ドーズ量）とそれにより形成される容量値
との関係を示すグラフである。
【００２３】図中の参照符号２１の実験結果は、厚さ１
２００オングストロームの多結晶シリコン膜からなる下
部電極を用い、その上面が縦３２０μｍ、横３２０μｍ
の大きさであり、この下部電極にＰを３５ＫｅＶの加速
電圧でイオン注入した後、この下部電極上に７５０℃で
熱酸化によるシリコン酸化膜及び１５０オングストロー
ムのシリコン窒化膜、更に７５０℃の熱酸化によるシリ
コン酸化膜からなるＯＮＯ膜を形成し、このシリコン酸
化膜上に多結晶シリコン膜からなる上部電極を形成する
ことにより製作した容量部について、ドーズ量と容量値
との関係を示すものである。
【００２４】また、参照符号２３の実験結果は、厚さ１
７００オングストロームの多結晶シリコン膜からなる下
部電極を用い、その上面が縦３２０μｍ、横３２０μｍ
の大きさであり、この下部電極にＰを３５ＫｅＶの加速
電圧でイオン注入した後、この下部電極上に１０００℃
で熱酸化によるシリコン酸化膜及び１５０オングストロ
ームのシリコン窒化膜、更に７５０℃の熱酸化によるシ
リコン酸化膜からなるＯＮＯ膜を形成し、このシリコン
酸化膜上に多結晶シリコン膜からなる上部電極を形成す
ることにより製作した容量部について、ドーズ量と容量
値との関係を示すものである。
【００２５】図２の実験結果によれば、同一面積の下部
電極に導入する不純物イオンのドーズ量を多くすると、
容量部の容量値を小さくすることができ、逆に、ドーズ
量を少なくすると、容量部の容量値を大きくすることが
できるといえる。このことは、本実施の形態による作用
効果を裏付けるものである。
【００２６】また、本発明は上記実施の形態に限定され
ず、種々変更して実施することが可能である。例えば、
本実施の形態では、上部電極５，９を多結晶シリコン膜
により形成しているが、上部電極を金属材料により形成
することも可能である。
【００２７】また、本実施の形態では、下部電極３，７
に不純物としてＰを導入しているが、下部電極３，７に
Ａｓ、Ｂなどの他の不純物を導入することも可能であ
る。
【００２８】
【発明の効果】以上説明したように本発明によれば、第
１の下部電極に導入される不純物量と第２の下部電極に
導入される不純物量を異なるものとしている。したがっ
て、設計上の変更ではなくプロセス上の変更により容量
値を変更できる容量部を備えた半導体装置及びその製造
方法を提供することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態による半導体装置を模式的
に示す断面図である。
【図２】下部電極に導入される不純物注入量とそれによ
り形成される容量値との関係を示すグラフである。
【符号の説明】
１ シリコン基板 ２ａ 第１のＬＯ
ＣＯＳ酸化膜 ２ｂ 第２のＬＯＣＯＳ酸化膜 ３ 第１の下部電
極 ４ 第１のＯＮＯ膜 ４ａ 第１のＳｉ
Ｏ2膜 ４ｂ 第１のＳｉ3Ｎ4膜 ４ｃ 第３のＳｉ
Ｏ2膜 ５ 第１の上部電極 ７ 第２の下部電
極 ８ 第２のＯＮＯ膜 ８ａ 第２のＳｉ
Ｏ2膜 ８ｂ 第２のＳｉ3Ｎ4膜 ８ｃ 第４のＳｉ
Ｏ2膜 ９ 第２の上部電極 １１ 第１の容量部 １３ 第２の容量部

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板の上に第1及び第２の容量部
    を備えた半導体装置であって、 上記第１の容量部は、不純物が導入された多結晶シリコ
    ン膜からなる第１の下部電極と、該第１の下部電極上に
    形成された第１の絶縁膜と、該第１の絶縁膜上に形成さ
    れた第１の上部電極と、を具備し、 上記第２の容量部は、上記多結晶シリコン膜中の不純物
    濃度と異なる濃度の不純物が導入された多結晶シリコン
    膜からなる第２の下部電極と、該第２の下部電極上に形
    成された第２の絶縁膜と、該第２の絶縁膜上に形成され
    た第２の上部電極と、を具備することを特徴とする半導
    体装置。
  2. 【請求項２】 上記第１の下部電極上面の面積が、上記
    第２の下部電極上面の面積と同一であることを特徴とす
    る請求項１記載の半導体装置。
  3. 【請求項３】 上記第１の下部電極は第１のドーズ量で
    イオン注入することにより不純物が導入され、上記第２
    の下部電極は第２のドーズ量でイオン注入することによ
    り不純物が導入されることを特徴とする請求項１又は２
    記載の半導体装置。
  4. 【請求項４】 上記第１の絶縁膜及び上記第２の絶縁膜
    の少なくとも一方が、ＯＮＯ膜からなることを特徴とす
    る請求項１〜３のうちいずれか１項記載の半導体装置。
  5. 【請求項５】 上記第１及び第２の上部電極は、多結晶
    シリコン膜からなることをことを特徴とする請求項１〜
    ４のうちいずれか１項記載の半導体装置。
  6. 【請求項６】 多結晶シリコン膜からなる第１の下部電
    極、第１の絶縁膜及び第１の上部電極を有する第１の容
    量部と、多結晶シリコン膜からなる第２の下部電極、第
    ２の絶縁膜及び第２の上部電極を有する第２の容量部
    と、を備えた半導体装置の製造方法であって、 上記第１の下部電極となる多結晶シリコン膜が第１の濃
    度となるように不純物を導入する工程と、 上記第２の下部電極となる多結晶シリコン膜が第２の濃
    度となるように不純物を導入する工程と、 該第１の下部電極上に上記第１の絶縁膜を形成し、該第
    ２の下部電極上に上記第２の絶縁膜を形成する工程と、 該第１の絶縁膜上に第１の上部電極を形成し、該第２の
    絶縁膜上に第２の上部電極を形成する工程と、 を具備することを特徴とする半導体装置の製造方法。
  7. 【請求項７】 上記第１の下部電極上面の面積が、上記
    第２の下部電極上面の面積と同一であることを特徴とす
    る請求項６記載の半導体装置の製造方法。
JP11010719A 1999-01-19 1999-01-19 半導体装置及びその製造方法 Pending JP2000208719A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP11010719A JP2000208719A (ja) 1999-01-19 1999-01-19 半導体装置及びその製造方法
US09/487,914 US6476436B1 (en) 1999-01-19 2000-01-19 Semiconductor device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11010719A JP2000208719A (ja) 1999-01-19 1999-01-19 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2000208719A true JP2000208719A (ja) 2000-07-28

Family

ID=11758110

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11010719A Pending JP2000208719A (ja) 1999-01-19 1999-01-19 半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US6476436B1 (ja)
JP (1) JP2000208719A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6777776B2 (en) 2002-10-28 2004-08-17 Kabushiki Kaisha Toshiba Semiconductor device that includes a plurality of capacitors having different capacities
EP1485954A2 (en) * 2002-03-07 2004-12-15 Philips Intellectual Property & Standards GmbH Monolithic integrated soi circuit with capacitor

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6885081B2 (en) * 2000-11-13 2005-04-26 Sharp Kabushiki Kaisha Semiconductor capacitor device having reduced voltage dependence
KR20100079081A (ko) * 2008-12-30 2010-07-08 주식회사 동부하이텍 엠아이엠 커패시터 및 그의 제조 방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5208597A (en) * 1988-10-13 1993-05-04 Crystal Semiconductor Compensated capacitors for switched capacitor input of an analog-to-digital converter
US5045966A (en) * 1990-09-17 1991-09-03 Micrel Semiconductor Method for forming capacitor using FET process and structure formed by same
TW375772B (en) * 1998-01-09 1999-12-01 United Microelectronics Corp Field implant method

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1485954A2 (en) * 2002-03-07 2004-12-15 Philips Intellectual Property & Standards GmbH Monolithic integrated soi circuit with capacitor
US6777776B2 (en) 2002-10-28 2004-08-17 Kabushiki Kaisha Toshiba Semiconductor device that includes a plurality of capacitors having different capacities
US7253075B2 (en) 2002-10-28 2007-08-07 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same

Also Published As

Publication number Publication date
US6476436B1 (en) 2002-11-05

Similar Documents

Publication Publication Date Title
US6124160A (en) Semiconductor device and method for manufacturing the same
JPH11289006A (ja) 集積回路にトレンチアイソレ―ションを形成する方法
JPH06326273A (ja) 半導体記憶装置
JP2000208719A (ja) 半導体装置及びその製造方法
JPH0629463A (ja) 半導体素子の製造方法
JPH06163819A (ja) 半導体装置のキャパシタ構造
JP2721157B2 (ja) 半導体装置
JPH10308448A (ja) 半導体デバイスの隔離膜及びその形成方法
JPH07263573A (ja) 半導体装置及びその製造方法
JPH06350079A (ja) 半導体装置の製造方法
JP3189320B2 (ja) 半導体装置の製造方法
JP3669200B2 (ja) 半導体装置の製造方法
KR100940112B1 (ko) 반도체소자의 아날로그 커패시터 제조방법
JPH03257873A (ja) 不揮発性半導体記憶装置及びその製造方法
JPH0252859B2 (ja)
TW410469B (en) Manufacturing method for bottom electrode of stack capacitors
JP2003133432A (ja) 半導体装置及び半導体装置の製造方法
JP2000183284A (ja) キャパシタ及びその製造方法
JPH02106934A (ja) 容量絶縁膜の形成方法
JP2000101083A (ja) 半導体基板上に半導体デバイスを形成する方法及びトランジスタ
JPH04326762A (ja) 半導体装置の製造方法
KR20000045273A (ko) 캐패시터 제조방법
JPH05110103A (ja) 半導体装置
JPH07307396A (ja) 大容量キャパシタの製造方法
JPH05102417A (ja) 半導体装置およびその製造方法