CN1337740A - 具有绝缘柱的电容器的制造方法 - Google Patents
具有绝缘柱的电容器的制造方法 Download PDFInfo
- Publication number
- CN1337740A CN1337740A CN00121501.9A CN00121501A CN1337740A CN 1337740 A CN1337740 A CN 1337740A CN 00121501 A CN00121501 A CN 00121501A CN 1337740 A CN1337740 A CN 1337740A
- Authority
- CN
- China
- Prior art keywords
- insulated column
- capacitor
- layer
- manufacture method
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 71
- 238000004519 manufacturing process Methods 0.000 title claims description 34
- 238000000034 method Methods 0.000 claims abstract description 46
- 238000005530 etching Methods 0.000 claims abstract description 27
- 239000000463 material Substances 0.000 claims abstract description 13
- 230000004888 barrier function Effects 0.000 claims description 18
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 17
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 16
- 238000009413 insulation Methods 0.000 claims description 16
- 239000000758 substrate Substances 0.000 claims description 16
- 230000001936 parietal effect Effects 0.000 claims description 11
- 229920005591 polysilicon Polymers 0.000 claims description 9
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 8
- 238000001020 plasma etching Methods 0.000 claims description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 8
- 239000000377 silicon dioxide Substances 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- 239000011810 insulating material Substances 0.000 claims description 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 4
- 239000011521 glass Substances 0.000 claims description 3
- 230000001590 oxidative effect Effects 0.000 claims description 2
- 238000000151 deposition Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 45
- 239000004065 semiconductor Substances 0.000 description 6
- 239000004020 conductor Substances 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 238000003860 storage Methods 0.000 description 5
- 238000001312 dry etching Methods 0.000 description 4
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 239000011435 rock Substances 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 2
- VEXZGXHMUGYJMC-UHFFFAOYSA-M Chloride anion Chemical compound [Cl-] VEXZGXHMUGYJMC-UHFFFAOYSA-M 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 229910003902 SiCl 4 Inorganic materials 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- KRHYYFGTRYWZRS-UHFFFAOYSA-N hydrofluoric acid Substances F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 239000012774 insulation material Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 238000012797 qualification Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
一种具有绝缘柱的电容器的制造方法,包括:在内绝缘层中蚀刻出开口,露出接触区;在开口底部形成导电插塞与接触区作电连接;借由淀积一均匀覆盖的导电层与各向异性的回蚀刻,在开口侧壁形成导电侧壁层,并借此侧壁层在开口中限定出一通道;在通道中填入绝缘材料以形成绝缘柱,并去除与绝缘柱相邻的导电侧壁层,以露出绝缘柱的横向表面;在开口中及绝缘柱的横向表面上,依次形成第一、第二电容板结构,以及介于两者间的电容绝缘层。
Description
本发明属于半导体制造技术领域，涉及一种电容器的制造方法，且特别是涉及一种具有绝缘柱的电容器的制造方法，它适用于动态随机存取存储器的存储单元(DRAM cell)。
动态随机存取存储器(DRAM)已经广泛地应用在电子元件上，随着制造技术的发展，DRAM的密度也不断提高，在公元2000年已可作出超过十亿个存储单元(1GB)的DRAM元件。存储单元的密度提高是由于光刻与定向性(directional)等离子体蚀刻的分辨率提高，造成元件尺寸缩小化的结果。然而，元件的缩小化会使电容的有效面积减少，因此要维持(或增加)DRAM元件中电容器的电容就更加困难。
一个DRAM存储单元包括一个场效应晶体管以及一个可存储1位数据的电容器以作为一存储元件，其中，电容器可以是制作在半导体衬底中的沟槽式电容器，也可以是构筑在单元区上的层叠式电容器。为了维护DRAM晶片合理的尺寸与较佳的元件性能，我们需要尽可能地缩小每个存储单元在DRAM晶片上所占的区域。然而，随着存储单元的尺寸缩小，要制作出具有足够电容量的存储电容就越来越困难。因此，要如何在缩小单元区域的同时，维持足够高的存储电容量，便成为一个持续性的挑战。
增加电容量主要可通过改变电容结构的方式来达到，包括形成具有三维空间的存储电容，例如沟槽式或层叠式的电容器。本发明的方法就是关于形成一种三维空间的存储电容。
本发明的目的之一就是提供一种具有绝缘柱的电容器的制造方法，其每单位区域具有较高的电容量。
本发明的目的之二就是提供一种具有绝缘柱的电容器的制造方法，其具有自对准接触结构，且具有较大的电极表面积。
本发明的目的是通过下述方式实现的，根据本发明一最佳实施例，其主要步骤包括：在一内绝缘层中蚀刻出一开口，以露出底下的接触区。接着，在开口底部形成一导电插塞与上述接触区作电连接。然后，通过淀积一均匀覆盖的导电层与各向异性的回蚀刻，在开口侧壁形成一导电侧壁层，并通过侧壁层在开口中限定出一通道。接下来，在通道中填入一绝缘材料以形成一绝缘柱，并去除与绝缘柱相邻的导电侧壁层，以露出绝缘柱的横向表面。最后，在开口中及绝缘柱的横向表面上，依次形成第一、第二电容板结构，以及介于两者间的电容绝缘层，以完成电容器的制作。
为让本发明的上述和其他目的、特征、和优点能更明显易懂，下面特举出最佳实施例，并结合附图，作详细说明如下：
图1～9为一系列剖面图，用以说明本发明第一实施例制作DRAM电容器的流程。
图10～14为一系列剖面图，用以说明本发明第二实施例制作DRAM电容器的流程。
以下将结合图1～9，说明本发明制作DRAM电容器的第一实施例。首先，请参照图1，本发明的电容器是形成在半导体衬底10之上。在以下的叙述中，“半导体衬底”一词是包括半导体晶片上已形成的元件与覆盖在晶片上的各种涂层；“衬底表面”一词是包括半导体晶片所露出的最上层，例如硅晶体表面、绝缘层等。
如图1所示，在衬底10上具有绝缘氧化物12以隔离出有源区，在有源区中则形成有扩散区14、16。在衬底上还形成有一对导线18、20，其构成DRAM的部分电路。导线18、20具有一般标准的结构，包括氧化层22、多晶硅层24、金属硅化物26。此外，导线18、20还可包括各自的侧壁间隔层28与保护性的上盖层(cap layer)30。
在衬底10与导线18、20上形成有第一绝缘层32，作为内绝缘层(interlayer dielectric；ILD)，它最好具有一平坦化的表面。第一绝缘层32通常包括至少一氧化层，例如硼磷硅玻璃(BPSG)层。接着，经由光刻与蚀刻工序，在第一绝缘层限定出一接触窗34，以露出底下的接触区15。接触窗34可利用自对准的方式形成，在蚀刻的过程中，利用上盖层30与侧壁层28作为蚀刻终止层，以达到自对准(self-alignment)的目的。此蚀刻步骤可利用传统的等离子蚀刻工序达成，例如反应性离子蚀刻法(RIE)。在后续的制造过程中，电容器的存储电极将与开口底下的接触区15形成电连接。
接下来，在衬底10上淀积一层导电材料38并填满接触窗34。导电层38的材料较佳为原地(in-situ)掺杂的多晶硅。之后，对导电层38进行全面性的回蚀刻，直到只留下位于开口34底部的导电材料，如图2所示。如此一来，便形成一导电插塞40而与底下的接触区15形成电连接。导电插塞40最好有一平坦的上表面。导电层38的去除可通过一等离子蚀刻工序达成，例如反应性离子蚀刻法，在本发明的最佳实施例中，通过导电层38的去除而露出接触窗34大部分的垂直侧壁36。
请参照图3，淀积另一层导电材料42在绝缘层32上与接触窗34中。如图中所示，导电层42所淀积的厚度不至于填满整个接触窗34，因此，便在接触窗34的中央留下一个通道44。导电层42较佳为原地掺杂的多晶硅层。
请参照图4，接着将导电层42加以回蚀刻。利用各向异性的反应性离子蚀刻工序对导电层42进行回蚀，直到露出第一绝缘层32的表面。最后，残余的导电层在接触窗34的侧壁36上构成一侧壁间隔层46。
请参照图5，在衬底上淀积第二绝缘层48并填满整个通道44。第二绝缘层48的适当材料包括氮化硅与氧化硅，但也可使用其它任何适当的绝缘材料。
请参照图6，利用化学机械研磨(CMP)或回蚀刻的方式，去除第一绝缘层32上方的第二绝缘层48，只留下位于通道44中的部分，而使残留的绝缘材料在接触窗34内形成一绝缘柱50。
请参照图7，利用选择性蚀刻，去除部分(或全部)的导电侧壁层46，露出位于接触窗的中央的绝缘柱50。如图7所示，绝缘柱50大致上位于接触窗的中央，由底下的导电插塞40所支撑，具有一横向的外表面(1ateral outer surface)52，并与接触窗侧壁36具有一定的距离。绝缘柱50的剖面形状可为圆形或圆形以外的其他形状。
在本发明的最佳实施例中，是利用对绝缘柱50具有蚀刻选择性的蚀刻法去除导电侧壁层46，以露出绝缘柱50绝大部分的横向表面52。此蚀刻步骤可利用湿式蚀刻或干式蚀刻的方法达成，其中又以干式蚀刻法较佳。当绝缘柱50包含氧化硅的时候，此步骤应对氧化硅具有蚀刻选择性；当绝缘柱包含氮化硅的时候，此步骤应对氮化硅具有蚀刻选择性。另外，此蚀刻步骤最好对绝缘层32也有蚀刻选择性。适当的蚀刻配方可包括下列至少一种：TMAH/H2O混合液、硝酸/氢氟酸混合液、15％KOH水溶液等。
当导电侧壁层46包含多晶硅，而此蚀刻步骤需要对氧化硅具有蚀刻选择性时，可使用以下的蚀刻配方：含氯的蚀刻配方如Cl2、BCl3、SiCl4、或HCl；含溴的蚀刻配方如HBr；以及前述的混合液，如HBr＋HCl。当导电侧壁层46包含多晶硅，而此蚀刻步骤需要对氮化硅具有蚀刻选择性时，最好采用湿式蚀刻法进行此步骤。在本实施例中，由于并没有蚀刻终止层，因此导电侧壁层46的蚀刻最好是一定时的蚀刻(timed etch)。
请参照图8，形成第一电容板结构54于具有绝缘柱50的接触窗34中。因此，所形成的电容板结构54有部分会形成在接触窗的侧壁36与绝缘柱的横向表面52上。第一电容板结构可包含任何适当的材料，其中较佳者例如有多晶硅、多晶硅与半球形粒状多晶硅(hemispherical grainpolysilicon)的组合、原地掺杂的HSG等。第一电容板结构54淀积在衬底上与接触窗中的厚度最好在300～600埃之间。接下来，利用抛光的方式将所淀积的材料平坦化，去除位于接触窗34以外的部分，就得到如图8所示的结构。除此之外，此步骤也可利用干式蚀刻法进行回蚀刻，将接触窗以外的部分去除。最好，在回蚀刻之前，可先在接触窗中填入一光阻材料以避免接触窗中的材料遭到蚀刻，并避免蚀刻过程中的微粒掉进接触窗中。蚀刻完毕后，再将光阻材料去除。
请参照图9，接下来，沿着第一电容板结构54淀积一电容绝缘层56，其材料可为氮化硅/氧化硅的双层结构、氧化硅/氮化硅/氧化硅的三层结构、或其他任何的高绝缘层，如Ta2O5。之后，在电容绝缘层56上淀积第二电容板结构58作为上电极。第二电容板结构58的材料通常为掺杂的多晶硅或原地掺杂的多晶硅。最后所得的结构就形成一个三维空间的电容器，它具有扩大的电极表面积，因此增加了单位区域的电容。换句话说，由于本发明改善了电容器的性能，故可允许较小尺寸的电容器应用在DRAM存储单元上。
接下来，请参照图10至图14，它显示本发明的第二实施例，其中相同步骤在此不再赘述。为方便起见，其中与图1～9具有相同意义的元件将沿用先前的标号，而类似的元件将在原先的标号后加入字尾“a”。
首先请参照图10，它对应于图3中淀积导电层42的场合，这里为作区别就以“42a”’代表。如图中所示，将导电层42a淀积在绝缘层32上与接触窗34中，并且所形成的厚度不至于填满整个接触窗34。这样一来，就在接触窗34的中央留下一个通道44。接下来，有别于在第一实施例中对导电层42进行回蚀刻以形成侧壁层，而本实施例是在导电层42a上直接淀积一绝缘层48a，并填满整个通道44。
请参照图11，去除位于接触窗以外的绝缘层48a及导电层42a，只留下位于接触窗中的部分。因此，残留的绝缘层48a便在接触窗34内构成一绝缘柱50a。此步骤可利用传统的化学机械抛光法或干式蚀刻法达成，但也可使用其他方法。
请参照图12，利用选择性蚀刻法，去除与绝缘柱50a相邻的导电层42a，以露出位于接触窗中的绝缘柱50a。如图中所示，绝缘柱50a大致上位于接触窗的中央，由残余的导电层42a支撑着，具有一横向的外表面52a，并与接触窗侧壁36具有一定的距离。在本实施例中，导电层42a的蚀刻最好是一定时的蚀刻，并且最好能留下足够的导电材料以支撑住绝缘柱50a。
请参照图13，形成第一电容板结构54a于具有绝缘柱50a的接触窗34中。因此，所形成的电容板结构54a有一部分会形成在接触窗的侧壁36与绝缘柱的横向表面52a上。
请参照图14，接下来，沿着第一电容板结构54a淀积一电容绝缘层56a，然后在电容绝缘层56a上淀积第二电容板结构58a作为上电极，就完成本发明第二实施例电容器的制作。
虽然本发明已以最佳实施例揭示如上，然而它并非用以限定本发明，任何本领域技术人员，在不脱离本发明的构思和范围内，当可作各种的替换与修改，因此本发明的保护范围应以权利要求书限定的范围为准。
Claims (25)
1、一种具有绝缘柱的电容器的制造方法，其特征是包括下列步骤：
形成一内绝缘层于一半导体衬底上；
在该内绝缘层中形成一开口，露出该衬底上的一接触区；
在该开口底部形成一导电插塞，与该接触区作电连接；
在该开口侧壁形成一导电侧壁层，且该导电侧壁层在该开口中限定出一通道；
在该通道中填入一绝缘材料形成一绝缘柱；
去除至少一部分的导电侧壁层，露出该绝缘柱的横向表面；
形成第一电容板结构于该开口中及该绝缘柱的横向表面上；
形成一电容绝缘层于该第一电容板结构上；以及
形成第二电容板结构于该电容绝缘层上。
2、如权利要求1所述的具有绝缘柱的电容器的制造方法，其特征是该内绝缘层包括硼磷硅玻璃层(BPSG)。
3、如权利要求1所述的具有绝缘柱的电容器的制造方法，其特征是该开口是以自对准的方式被蚀刻对应于该接触区。
4、如权利要求1所述的具有绝缘柱的电容器的制造方法，其特征是该导电插塞为原地掺杂的多晶硅层。
5、如权利要求1所述的具有绝缘柱的电容器的制造方法，其特征是该导电侧壁为原地掺杂的多晶硅层。
6、如权利要求1所述的具有绝缘柱的电容器的制造方法，其特征是该绝缘柱的材料为氧化硅。
7、如权利要求1所述的具有绝缘柱的电容器的制造方法，其特征是该绝缘柱的材料为氮化硅。
8、如权利要求1所述的具有绝缘柱的电容器的制造方法，其特征是该绝缘柱基本上位于该开口的中央。
9、如权利要求1所述的具有绝缘柱的电容器的制造方法，其特征是该第一电容板结构为多晶硅层或半球形粒状多晶硅。
10、如权利要求1所述的具有绝缘柱的电容器的制造方法，其特征是该电容绝缘层的材料为Ta2O5。
11、如权利要求1所述的具有绝缘柱的电容器的制造方法，其特征是该电容绝缘层为氮化硅/氧化硅的双层结构。
12、如权利要求1所述的具有绝缘柱的电容器的制造方法，其特征是该电容绝缘层为氧化硅/氮化硅/氧化硅的三层结构。
13、如权利要求1所述的具有绝缘柱的电容器的制造方法，其特征是该第二电容板结构为掺杂的多晶硅层。
14、一种具有绝缘柱的电容器的制造方法，其特征是包括下列步骤：
形成一内绝缘层于一半导体衬底上；
在该内绝缘层中形成一开口，露出该衬底上的一接触区；
形成第一导电层于该内绝缘层上，并填满上述开口；
蚀刻该第一导电层，在该开口底部形成一导电插塞，与该接触区作电连接；
形成第二导电层在该内绝缘层上与该开口中；
各向异性地蚀刻该第二导电层，在该开口侧壁上形成一导电侧壁层，且该侧壁层在该开口中限定出一通道；
在该通道中填入一绝缘材料，形成一绝缘柱；
去除至少一部分的导电侧壁层，露出该绝缘柱的横向表面；
形成第一电容板结构于该开口中及该绝缘柱的横向表面上；
形成一电容绝缘层于该第一电容板结构上；以及
形成第二电容板结构于该电容绝缘层上。
15、如权利要求14所述的具有绝缘柱的电容器的制造方法，其特征是该内绝缘层包括硼磷硅玻璃层(BPSG)。
16、如权利要求14所述的具有绝缘柱的电容器的制造方法，其特征是该开口是以自对准的方式被蚀刻对应于该接触区。
17、如权利要求14所述的具有绝缘柱的电容器的制造方法，其特征是该导电插塞为原地掺杂的多晶硅层。
18、如权利要求14所述的具有绝缘柱的电容器的制造方法，其特征是该导电侧壁为原地掺杂的多晶硅层。
19、如权利要求14所述的具有绝缘柱的电容器的制造方法，其特征是该第二导电层是以反应性离子蚀刻法加以蚀刻。
20、如权利要求14所述的具有绝缘柱的电容器的制造方法，其特征是该绝缘柱的材料为氧化硅。
21、如权利要求14所述的具有绝缘柱的电容器的制造方法，其特征是该绝缘柱的材料为氮化硅。
22、如权利要求14所述的具有绝缘柱的电容器的制造方法，其特征是该绝缘柱基本上位于该开口的中央。
23、一种具有绝缘柱的电容器的制造方法，包括下列步骤：
形成一内绝缘层于一半导体衬底上；
在该内绝缘层中形成一开口，露出该衬底上的一接触区；
形成第一导电层于该内绝缘层上，并填满上述开口；
蚀刻该第一导电层，在该开口底部形成一导电插塞，与该接触区作电连接；
形成第二导电层于该内绝缘层上与该开口中；
形成一绝缘层于第二导电层上，并填满该开口；
去除该绝缘层与该第二导电层高出该开口的部分，使得残留在该开口中的绝缘层形成一绝缘柱；
去除与该绝缘柱相邻的第二导电层，露出该绝缘柱的横向表面；
形成第一电容板结构于该开口中及该绝缘柱的横向表面上；
形成一电容绝缘层于该第一电容板结构上；以及
形成第二电容板结构于该电容绝缘层上。
24、如权利要求23所述的具有绝缘柱的电容器的制造方法，其特征是该开口是以自对准的方式被蚀刻对应于该接触区。
25、如权利要求23所述的具有绝缘柱的电容器的制造方法，其特征是该绝缘柱基本上位于该开口的中央。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB001215019A CN1173393C (zh) | 2000-08-08 | 2000-08-08 | 具有绝缘柱的电容器的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB001215019A CN1173393C (zh) | 2000-08-08 | 2000-08-08 | 具有绝缘柱的电容器的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1337740A true CN1337740A (zh) | 2002-02-27 |
| CN1173393C CN1173393C (zh) | 2004-10-27 |
Family
ID=4588836
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB001215019A Expired - Lifetime CN1173393C (zh) | 2000-08-08 | 2000-08-08 | 具有绝缘柱的电容器的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1173393C (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100456481C (zh) * | 2005-09-22 | 2009-01-28 | 三星电子株式会社 | 显示装置及其制造方法 |
| US7825034B2 (en) | 2005-10-06 | 2010-11-02 | United Microelectronics Corp. | Method of fabricating openings and contact holes |
| US8164141B2 (en) | 2005-10-06 | 2012-04-24 | United Microelectronics Corp. | Opening structure with sidewall of an opening covered with a dielectric thin film |
| US8236702B2 (en) | 2005-10-06 | 2012-08-07 | United Microelectronics Corp. | Method of fabricating openings and contact holes |
| CN104078418A (zh) * | 2013-03-29 | 2014-10-01 | 中国科学院微电子研究所 | 半导体器件制造方法 |
-
2000
- 2000-08-08 CN CNB001215019A patent/CN1173393C/zh not_active Expired - Lifetime
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100456481C (zh) * | 2005-09-22 | 2009-01-28 | 三星电子株式会社 | 显示装置及其制造方法 |
| US7825034B2 (en) | 2005-10-06 | 2010-11-02 | United Microelectronics Corp. | Method of fabricating openings and contact holes |
| US8164141B2 (en) | 2005-10-06 | 2012-04-24 | United Microelectronics Corp. | Opening structure with sidewall of an opening covered with a dielectric thin film |
| US8236702B2 (en) | 2005-10-06 | 2012-08-07 | United Microelectronics Corp. | Method of fabricating openings and contact holes |
| US8461649B2 (en) | 2005-10-06 | 2013-06-11 | United Microelectronics Corp. | Opening structure for semiconductor device |
| US8592322B2 (en) | 2005-10-06 | 2013-11-26 | United Microelectronics Corp. | Method of fabricating openings |
| CN104078418A (zh) * | 2013-03-29 | 2014-10-01 | 中国科学院微电子研究所 | 半导体器件制造方法 |
| CN104078418B (zh) * | 2013-03-29 | 2018-05-25 | 江苏鲁汶仪器有限公司 | 半导体器件制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1173393C (zh) | 2004-10-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7288454B2 (en) | Methods of forming capacitors for semiconductor memory devices and resulting semiconductor memory devices | |
| US20060046382A1 (en) | Method of forming a capacitor for a semiconductor device | |
| US7235452B2 (en) | Method for fabricating capacitor in semiconductor device | |
| KR19980020386A (ko) | 반도체소자의 캐패시터 형성방법 | |
| US6066541A (en) | Method for fabricating a cylindrical capacitor | |
| CN1123928C (zh) | 动态随机存取存储器电容器及其下电极的制造方法 | |
| CN1173393C (zh) | 具有绝缘柱的电容器的制造方法 | |
| US6960523B2 (en) | Method of reducing erosion of a nitride gate cap layer during reactive ion etch of nitride liner layer for bit line contact of DRAM device | |
| KR100356826B1 (ko) | 반도체장치 및 그의 제조방법 | |
| US6518613B2 (en) | Memory cell configuration with capacitor on opposite surface of substrate and method for fabricating the same | |
| US20020093090A1 (en) | Method to form a corrugated structure for enhanced capacitance | |
| US5783848A (en) | Memory cell | |
| CN115036314A (zh) | 进行电容器连接再分布的集成存储器以及形成集成存储器的方法 | |
| US6376326B1 (en) | Method of manufacturing DRAM capacitor | |
| US7582524B2 (en) | Method for preparing a memory structure | |
| JPH1154614A (ja) | 半導体装置及びその製造方法 | |
| CN1236993A (zh) | 动态随机存取存储器单元电容器及其制造方法 | |
| US5744390A (en) | Method of fabricating a dram cell with a plurality of vertical extensions | |
| KR20080001952A (ko) | 스토리지 커패시터 및 그의 제조방법 | |
| KR20010004798A (ko) | 커패시터의 전하저장전극 형성방법 | |
| CN1148800C (zh) | 存储器的电容器下电极的制造方法 | |
| TW417291B (en) | Manufacture method of crown-type DRAM capacitor | |
| TW451475B (en) | Manufacturing method of capacitor with dielectric pillar | |
| US6207526B1 (en) | Method of fabricating an extended self-aligned crown-shaped rugged capacitor for high density DRAM cells | |
| CN1296992C (zh) | 利用氧化线间隙壁与回蚀刻制造dram单元结构的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: TAIWEN INTEGRATED CIRCUIT MANUFACTURE CO., LTD. Free format text: FORMER OWNER: WORLD ADVANCED INTEGRATED CIRCUIT STOCK-SHARING CO., LTD. Effective date: 20110406 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: 000000 HSINCHU, TAIWAN, CHINA TO: 000000 HSINCHU CITY, TAIWAN, CHINA |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20110406 Address after: 000000 Hsinchu, Taiwan, China Patentee after: Taiwan Semiconductor Manufacturing Co., Ltd. Address before: 000000 Taiwan, Hsinchu, China Patentee before: World Advanced Integrated circuit stock-sharing Co., Ltd. |
|
| CX01 | Expiry of patent term | ||
| CX01 | Expiry of patent term |
Granted publication date: 20041027 |