CN115036314A - 进行电容器连接再分布的集成存储器以及形成集成存储器的方法 - Google Patents

进行电容器连接再分布的集成存储器以及形成集成存储器的方法 Download PDF

Info

Publication number
CN115036314A
CN115036314A CN202111492144.XA CN202111492144A CN115036314A CN 115036314 A CN115036314 A CN 115036314A CN 202111492144 A CN202111492144 A CN 202111492144A CN 115036314 A CN115036314 A CN 115036314A
Authority
CN
China
Prior art keywords
region
capacitor contact
digit line
along
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111492144.XA
Other languages
English (en)
Inventor
G·杨
V·奈尔
D·D·史莱伦
A·潘戴
李康乐
解志强
S·博尔萨里
M·K·阿赫塔尔
李时雨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN115036314A publication Critical patent/CN115036314A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/488—Word lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

本申请涉及一种进行电容器连接再分布的集成存储器，以及形成所述集成存储器的方法。一些实施例包含集成组件，其具有在多对电容器接触区之间的数字线接触区。所述电容器接触区布置有呈大体上矩形配置的六个邻近电容器接触区。导电插塞与所述电容器接触区耦合。导电再分布材料与所述导电插塞耦合。所述导电再分布材料的上表面布置成大体上密排六方配置。数字线在所述数字线接触区上方。绝缘区在所述数字线与所述导电插塞之间。所述绝缘区含有空隙和/或低k介电材料。电容器与所述导电再分布材料的所述上表面耦合。

Description

进行电容器连接再分布的集成存储器以及形成集成存储器的 方法
技术领域
集成组件。集成存储器(例如，DRAM)。进行电容器连接再分布的集成存储器。形成集成存储器的方法。
背景技术
存储器是一种类型的集成电路且用于计算机系统中以存储数据。实例存储器为DRAM(动态随机存取存储器)。DRAM单元可各自包括与电容器组合的晶体管。DRAM单元可布置成阵列；其中字线沿着阵列的行延伸，且数字线沿着阵列的列延伸。字线可与存储器单元的晶体管耦合。每一存储器单元可经由字线中的一者与数字线中的一者的组合来唯一地寻址。
随着集成水平增加，电容器的紧密封装变得越来越重要。需要开发实现DRAM阵列的电容器的紧密封装且开发用于制造此类架构的方法的架构。
发明内容
一方面，本申请提供一种集成组件，其包括：有源区，其各自具有在一对电容器接触区之间的数字线接触区，所述电容器接触区布置成一图案，使得六个邻近的电容器接触区形成大体上矩形配置；导电插塞，其与电容器接触区耦合；导电再分布材料，其与导电插塞耦合，且穿过导电插塞到电容器接触区；导电再分布材料从导电插塞向上且横向向外延伸；导电再分布材料的上表面布置成一图案，使得七个邻近上表面形成大体上密排六方配置的单元；数字线，其在数字线接触区上方；绝缘区，其在数字线与导电插塞之间；绝缘区包括空隙和低k介电材料中的一者或两者，其中空隙和/或低k介电材料接触电容器接触区的上表面；以及电容器，其与导电再分布材料的上表面耦合。
另一方面，本申请进一步提供一种集成组件，其包括：半导体材料支柱，其各自具有在一对电容器接触区之间的数字线接触区；电容器接触区布置成阵列，其中阵列具有交替的第一和第二行；导电插塞，其与电容器接触区耦合；导电再分布材料，其与导电插塞耦合，且穿过导电插塞到电容器接触区；导电再分布材料具有沿着第一行的第一配置，其中第一配置在大体上沿着第一行的第一方向上从第一行的电容器接触区横向向外延伸；导电再分布材料具有沿着第二行的第二配置，其中第二配置在大体上沿着第二行的第二方向上从第二行的电容器接触区横向向外延伸；第二方向大体上与第一方向相反；导电再分布材料具有上表面；数字线，其在数字线接触区上方；绝缘区，其在数字线与导电插塞之间；绝缘区包括空隙和低k介电材料中的一者或两者，其中空隙和/或低k介电材料接触电容器接触区的上表面；以及电容器，其与导电再分布材料的上表面耦合。
又一方面，本申请进一步提供一种形成集成组件的方法，其包括：形成具有半导体材料支柱的构造，所述半导体材料支柱各自具有在一对电容器接触区之间的数字线接触区；电容器接触区布置成阵列，其中阵列具有交替的第一和第二行；数字线接触区沿着第一横截面与电容器接触区间隔开，所述第一横截面沿着第一行，且沿着第二横截面与电容器接触区间隔开，所述第二横截面沿着第二行；数字线沿着第一和第二横截面在数字线接触区正上方；导电插塞沿着第一和第二横截面在电容器接触区正上方；牺牲材料在导电插塞与数字线之间；去除牺牲材料以形成空隙区；形成跨越导电插塞延伸的绝缘块；形成沿着第一横截面延伸到导电插塞的第一开口，且形成沿着第二横截面延伸到导电插塞的第二开口；第一和第二开口分别具有第一形状和第二形状，其中第二形状大体上为第一形状的镜像；在第一和第二开口的第一和第二形状内形成导电再分布材料；以及形成与导电再分布材料耦合的电容器。
附图说明
图1为实例存储器阵列的区的图解性自上向下的视图。
图2为相对于图1的存储器阵列修改的实例存储器阵列的图解性自上向下的视图。
图3为图2的经修改存储器阵列的另一图解性自上向下的视图。
图3A为图3中标记为“A”的区的放大自上而下的视图。
图4为沿着图3的线4-4的图解性横截面侧视图。
图5和6为沿着图2和3的标记为“5”和“6”的方向的图解性横截面侧视图。
图7和8为在实例方法的实例处理阶段处沿着与图5和6相同的横截面的图解性横截面侧视图。
图9和10为在图7和8的实例处理阶段之后的实例处理阶段处沿着与图7和8相同的横截面的图解性横截面侧视图。
图11和12为在图9和10的实例处理阶段之后的实例处理阶段处沿着与图7和8相同的横截面的图解性横截面侧视图。
图13和14为在图11和12的实例处理阶段之后的实例处理阶段处沿着与图7和8相同的横截面的图解性横截面侧视图。
图15和16为在图13和14的实例处理阶段之后的实例处理阶段处沿着与图7和8相同的横截面的图解性横截面侧视图。
图17和18为在图15和16的实例处理阶段之后的实例处理阶段处沿着与图7和8相同的横截面的图解性横截面侧视图。
图19和20为在图17和18的实例处理阶段之后的实例处理阶段处沿着与图7和8相同的横截面的图解性横截面侧视图。
图21和22为在图19和20的实例处理阶段之后的实例处理阶段处沿着与图7和8相同的横截面的图解性横截面侧视图。
图23和24为根据另一实例实施例在图13和14的实例处理阶段之后的实例处理阶段处沿着与图13和14相同的横截面的图解性横截面侧视图。
图25和26为在图23和24的实例处理阶段之后的实例处理阶段处沿着与图23和24相同的横截面的图解性横截面侧视图。
图27和28为在图25和26的实例处理阶段之后的实例处理阶段处沿着与图23和24相同的横截面的图解性横截面侧视图。
图29和30为在图27和28的实例处理阶段之后的实例处理阶段处沿着与图23和24相同的横截面的图解性横截面侧视图。
图31和32为在图29和30的实例处理阶段之后的实例处理阶段处沿着与图23和24相同的横截面的图解性横截面侧视图。
图33和34为在替代于图23和24的实例处理阶段的实例处理阶段处沿着与图23和24相同的横截面的图解性横截面侧视图。
图35和36为在图33和34的实例处理阶段之后的实例处理阶段处沿着与图33和34相同的横截面的图解性横截面侧视图。
图37和38为在相对于图31和32的实例处理阶段的实例处理阶段处沿着与图31和32相同的横截面的图解性横截面侧视图。
具体实施方式
一些实施例包含形成导电再分布结构的方法，所述导电再分布结构将互连区(例如，DRAM阵列的容器接触区)的矩形图案转换成六边形图案(例如，大体上密排六方的图案)。一些实施例包含具有大体上为密排六方的互连区的图案的集成组件(例如，DRAM组件)。空隙和/或低k介电材料可接近互连区。参考在此提供的图式描述实例实施例。
参看图1，在图解性自上向下的视图中示出集成组件10的区。组件包括多个有源区12(仅一些有源区被标记)，所述有源区通过绝缘材料14彼此间隔开。有源区12经点画以辅助读者区分其与介入绝缘材料14。
有源区12包括半导体材料16。半导体材料16可包括任何合适的组合物；且在一些实施例中可包括以下各者中的一或多者、基本上由以下各者中的一或多者组成或由以下各者中的一或多者组成：硅、锗、III/V半导体材料(例如，磷化镓)、半导体氧化物等；其中术语III/V半导体材料是指包括选自周期表的第III和第V族的元素的半导体材料(其中第III和第V族是旧命名，且现在被称作第13族和第15族)。在一些实施例中，半导体材料可包括硅。此类硅可呈任何合适的晶体形式(例如，单晶、多晶、非晶形等)，且在一些实施例中，可包括其中提供有一或多种合适的掺杂剂的单晶硅、基本上由所述单晶硅组成或由所述单晶硅组成。
有源区12中的每一者展示为包含一对电容器接触区18和20(用正方形结构表示)，且包括电容器接触区之间的数字线接触区22。数字线接触区22由环形结构表示。
电容器接触区18和20可分别被称为第一和第二电容器接触区。
电容器接触区18、20可被视为分布在阵列24中。数字线26沿着阵列的列延伸，且字线28沿着阵列的行延伸。
电容器接触区18、20布置成一图案，使得六个邻近电容器接触区形成大体上矩形配置30，其中此类矩形配置30中的一者在图1中标记和标识。术语“大体上矩形”意味着在制造和测量的合理公差内为矩形。在图1的矩形配置30中利用的六个电容器接触区被标记为区31。
在制造集成存储器期间遇到的困难是需要形成与电容器接触区18、20中的每一者电耦合的存储元件(例如，电容器)。矩形图案30可限制存储元件的封装密度。因此，可能需要在电容器接触区18、20上设置再分布材料以更改可用于与存储元件接触的图案。
术语“存储元件”是指具有至少两个可检测状态的装置；且在一些实施例中可为例如电容器、电阻式存储器装置、导电桥连装置、相变存储器(PCM)装置、可编程金属化单元(PMC)等。出于解释实例实施例的目的，“存储元件”可被称为电容器，且可被表示为电容器。然而，应理解，在其它实施例中，可用任何合适的存储元件替换此类电容器。
图2示出了在利用再分布材料32将接触件的位置移位到电容器(存储元件)之后的组件10。再分布材料32的上表面用钻石形结构指示。
为简化图式，字线28未在图2中展示。
电容器接触区18、20在图2中以虚线(幻线)视图示出，以指示其它材料(例如，再分布材料)已形成于电容器接触区上方。再分布材料32与电容器接触区18、20耦合，且从此类电容器接触区向上且横向向外延伸。电容器接触区18、22的阵列24可被认为包括交替的第一行34和第二行36。沿着第一行34的再分布材料32具有第一配置，使得再分布材料32的上表面相对于电容器接触区18、20在第一方向38上移位；且沿着第二行36的再分布材料32具有第二配置，使得再分布材料32的上表面相对于电容器接触区18、20在第二方向40上移位。在所说明的实施例中，第一方向38为向右的方向，且第二方向40为向左的方向。第二方向40可被视为大体上与第一方向38相反，其中术语“大体上相反”意味着在制造和测量的合理公差内相反。
再分布材料32的上表面布置成一图案，使得导电再分布材料32的七个邻近上表面形成大体上密排六方配置42的单元，其中此类单元中的一者在图2中标记和标识。术语“大体上密排六方”意味着在制造和测量的合理公差内为密排六方。在配置42中利用的导电再分布材料的七个邻近上表面被标记为表面43。六方密排可使电容器能够跨越下伏有源区12紧密地布置。在一些实施例中，六方密排可使可通过一些电容器配置(例如，圆柱形配置)实现的封装密度最大化。
图3展示图2的组件10，其不具有电容器接触区(18、20)且不具有移位方向(38、40)，以简化图式。电容器44示出为与再分布材料32的上表面电耦合。电容器布置成上文参考图2的单元42所描述的密排六方配置。
图3A展示图3的区“A”的放大视图，以辅助读者观察到图3的各种特征。图3A的电容器44各自包括一对电极(节点46和48)，其中电极46耦合到再分布材料32，且电极48与参考电压源50耦合。参考电压源由三角形表示。参考电压源可处于任何合适的参考电压，包含例如接地、VCC/2等。电容器介电材料53在电极46与48之间。电容器44可具有任何合适的配置。电容器示出为布置成上文参考图3所描述的密排六方配置42。
图4展示沿着图3的线4-4的区段，且展示有源区12中的一者。有源区12包含半导体材料16的支柱52，其中此类支柱从半导体材料块54向上延伸。支柱52可被称为半导体支柱，或被称为半导体材料支柱。
支柱52具有在其中延伸的两个沟槽56和58。沟槽56和58可分别被称为第一沟槽和第二沟槽。数字线接触区22在沟槽56与58之间的支柱52的区段内。第一电容器接触区18和第二电容器接触区20沿着沟槽56和58外的半导体支柱52的区。区18、20和22可对应于在半导体支柱52的上部部分内的导电掺杂源极/漏极区60。沟道区62可沿着沟槽56和58的下表面在半导体材料16内。
电容器接触区18和20与电容器44耦合，且数字线接触区22与数字线26耦合。为简化图式，再分布材料32未展示在图4中。
字线28a和28b分别在沟槽56和58内。字线28a可被称为第一字线，且字线28b可被称为第二字线。字线28a和28b包括导电字线材料64。字线材料64可包括任何合适的导电组合物，例如各种金属(例如，钛、钨、钴、镍、铂、钌等)、含金属组合物(例如，金属硅化物、金属氮化物、金属碳化物等)和/或导电掺杂半导体材料(例如，导电掺杂硅、导电掺杂锗等)中的一或多者。在一些实施例中，字线28a和28b可包括金属。
字线材料64通过绝缘材料(栅极介质材料)66与支柱52的半导体材料16间隔开。此类绝缘材料可包括任何合适的组合物；且在一些实施例中可包括二氧化硅、基本上由二氧化硅组成或由二氧化硅组成。
第一字线28a将第一电容器接触区18与数字线接触区22以选通方式耦合，且第二字线28b将第二电容器接触区20与数字线接触区22以选通方式耦合。利用术语“以选通方式耦合”指代可由字线28的电激活/去激活诱发的源极/漏极区(例如，20和22)的受控耦合/去耦合。
图5和6概略地示出沿着图2和3的方向“5”和“6”的横截面，且展示再分布材料32的实例配置。图5和6展示上文参考图4所描述的半导体材料支柱52的上部区，且确切地说展示电容器接触区18/20和数字线接触区22。区18/20通过介入区与区22间隔开，所述介入区包括绝缘材料14(在图5和6中标记为14a)。图5和6的支柱52将包括上文参考图4所描述的沟槽58和沟道区62，但为简化图式，支柱的此类区段未展示在图5和6中。
数字线26相对于图5和6的横截面在页面内外延伸。数字线26包括导电数字线材料68。数字线材料68可包括任何合适的导电组合物；例如各种金属(例如，钛、钨、钴、镍、铂、钌等)、含金属组合物(例如，金属硅化物、金属氮化物、金属碳化物等)和/或导电掺杂半导体材料(例如，导电掺杂硅、导电掺杂锗等)中的一或多者。在一些实施例中，数字线26可包括金属。
数字线26中的一些沿着图5和6的横截面在数字线接触区22的正上方，且此类数字线通过导电互连材料70电耦合到下伏数字线接触区22。互连材料70可包括任何合适的导电组合物，例如各种金属(例如，钛、钨、钴、镍、铂、钌等)、含金属组合物(例如，金属硅化物、金属氮化物、金属碳化物等)和/或导电掺杂半导体材料(例如，导电掺杂硅、导电掺杂锗等)中的一或多者。在一些实施例中，互连材料70可包括导电掺杂半导体材料(例如，导电掺杂硅)。
数字线26中的一些沿着图5和6的横截面穿过下伏电容器接触区18/20。此类数字线通过绝缘材料72和74与下伏电容器接触区竖直地间隔开。绝缘材料72和74可包括任何合适的组合物；且可包括彼此相同的组合物，或可包括相对于彼此不同的组合物。在一些实施例中，绝缘材料72和74可包括二氧化硅、氮化硅、氧化铝等中的一或多者。
在一些实施例中，可考虑将数字线接触区22和电容器接触区18/20布置成上文参考图2和3所描述的阵列24。可将数字线接触区22中的每一者视为在一对电容器接触区18/20之间，如图4中所示。导电再分布材料32通过导电互连材料76与电容器接触区电耦合。互连材料76可包括上文参考互连材料70所描述的相同导电材料。互连材料70和76可被称为第一和第二互连材料以将其彼此区分开。互连材料70和76可包括彼此相同的组合物，或可包括彼此不同的组合物。在一些实施例中，互连材料70和76均可包括导电掺杂半导体材料(例如，导电掺杂硅)、基本上由导电掺杂半导体材料(例如，导电掺杂硅)组成或由导电掺杂半导体材料(例如，导电掺杂硅)组成。
互连材料76可被视为导电插塞77。导电插塞77具有在下伏电容器接触区18/20正上方的区段79(仅一些区段被标记)。
图5为沿着图2和3的第一行34中的一者的横截面，且图6为沿着图2和3的第二行36中的一者的横截面。导电再分布材料32被配置为沿着图5的横截面的第一结构78，且被配置为沿着图6的横截面的第二结构80。第一结构78沿着由箭头38表示的第一方向从下伏电容器接触区18/20偏移，且第二结构80沿着由箭头40表示的第二方向从下伏电容器接触区18/20偏移。举例来说，图5的结构78中的一者用标记78a标识，且示出为通过导电插塞77a与标记为18/20a的下伏电容器接触区电耦合。结构78a从电容器接触区18/20a和导电插塞77a向上且横向向外延伸，且沿着第一方向38从电容器接触区18/20a和导电插塞77a横向偏移。类似地，图6的结构80中的一者用标记80a标识，且示出为通过导电插塞77b与标记为18/20b的下伏电容器接触区电耦合。结构80a从下伏电容器接触区18/20b和导电插塞77b向上且横向向外延伸，且沿着第二方向40从下伏电容器接触区18/20b和导电插塞77b横向偏移。
在一些实施例中，第一方向38可被视为大体上沿着图5的第一行34，且第二方向40可被视为大体上沿着图6的第二行36。术语“大体上沿着”意味着在制造和测量的合理公差内“与之共同延伸”。第二方向40大体上与第一方向38相反，其中术语“大体上相反”意味着在制造和测量的合理公差内相反。
图5和6的导电再分布材料32具有上表面33，且电容器44与此类上表面电耦合。
在所说明的实施例中，导电再分布材料32的结构78和80为沿着图5和6的横截面的靴形结构。结构78可被称为第一靴形结构，且结构80可被称为第二靴形结构。第一靴形结构78中的每一者具有延伸到相关联导电插塞77中的趾部区82，且类似地第二靴形结构80中的每一者具有延伸到相关联导电插塞77中的趾部区84。并且，第一靴形结构78中的每一者具有在数字线26的一部分正上方的跟部区86，且第二靴形结构80中的每一者具有在数字线26的一部分正上方的跟部区88。在一些实施例中，结构78和80的跟部区可被视为在数字线26上方，且部分地与数字线重叠(即，部分地横向重叠)。
所示出的靴形结构78和80各自包括第一材料90和第二材料92，其中此类第一材料90和第二材料92一起作为再分布材料32。材料90和92可包括任何合适的导电组合物，例如各种金属(例如，钛、钨、钴、镍、铂、钌等)、含金属组合物(例如，金属硅化物、金属氮化物、金属碳化物等)和/或导电掺杂半导体材料(例如，导电掺杂硅、导电掺杂锗等)中的一或多者。在一些实施例中，材料90为含有一或多种金属的组合物。例如，材料90可包括钨和钛中的一者或两者，基本上由钨和钛中的一者或两者组成，或由钨和钛中的一者或两者组成。在一些实施例中，材料92包括金属硅化物。举例来说，材料92可包括以下各者中的一或多者、基本上由以下各者中的一或多者组成或由以下各者中的一或多者组成：CoSi、WSi和TiSi；其中化学式指示主要成分而非特定化学计量。在一些实施例中，材料92可被称为包括硅化钴、硅化钨和硅化钛中的一或多者、基本上由硅化钴、硅化钨和硅化钛中的一或多者组成或由硅化钴、硅化钨和硅化钛中的一或多者组成。
第一靴形结构78为第二靴形结构80的大体上镜像，其中术语“大体上镜像”意味着镜像处于制造和测量的合理公差内。
绝缘材料14b(例如，氮化硅、二氧化硅等)沿着图5的横截面横向地在结构78之间，且沿着图6的横截面横向地在结构80之间。在一些实施例中，绝缘材料14b可被认为配置为在数字线26和导电插塞77上方的绝缘块15。结构78和80可被视为向下延伸穿过绝缘块15且延伸到导电插塞77中。在一些实施例中，绝缘材料14b可与绝缘材料14a相同(例如，两者可包括二氧化硅、基本上由二氧化硅组成或由二氧化硅组成)。在其它实施例中，绝缘材料14b可不同于绝缘材料14a。举例来说，在一些实施例中，绝缘材料14b可包括氮化硅、基本上由氮化硅组成或由氮化硅组成，而绝缘材料14a包括二氧化硅。
在所说明的实施例中，绝缘区200(仅一些被标记)邻近导电插塞77，且将导电插塞与数字线26间隔开。绝缘区200示出为包括两个部分206和208。部分206可被称为绝缘结构、梁、轨道等，且包括绝缘材料202。材料202可包括任何合适的组合物，例如氮化硅。部分208可包括空隙和低k介电材料中的一者或两者(其中术语“低k”意味着介电常数小于二氧化硅的介电常数，且确切地说小于约3.7)。部分208示出为在其中具有区204。如果部分208为空隙,那么区204可为充气空隙(例如，可为填充有空气、氮气、氩气等中的一或多者的空隙),且如果部分包括低k介电材料,那么区204可填充有多孔二氧化硅、碳掺杂二氧化硅、硼掺杂二氧化硅等中的一或多者。
尽管图5和6的实例实施例示出了包括两个单独部分206和208的绝缘区200，在其它示例实施例中，绝缘区可包括两个以上单独部分或仅单一均质配置。下文参考图31和32描述其中绝缘区200包括单一均质配置的实例实施例。
在所示实施例中，包括空隙和/或低k介电材料的部分208中的一些直接接触电容器接触区18/20的上表面。
图2到6的配置可使用任何合适的方法形成。参考图7到22描述实例方法。
参考图7和8，组件10分别沿着行34和36示出。图7和8的组件10的区可被视为形成为具有半导体材料支柱52(类似于图4的支柱52)的构造。支柱52包括数字线接触区22和电容器接触区18/20。区22和18/20可在类似于图2和3的阵列24的阵列内。此类阵列具有交替的第一行34和第二行36。电容器接触区18/20通过绝缘材料14a沿着此行与数字线接触区22间隔开。
图7和8的构造包含数字线26，其中数字线中的一些沿着图7和8的横截面在数字线接触区22的正上方。
图7和8的构造还包含在数字线26上方的绝缘材料214，且包含接触电容器接触区18/20且在绝缘材料214上方延伸的导电插塞材料76。绝缘材料214可包括任何合适的组合物，且在一些实施例中可包括氮化硅、基本上由氮化硅组成或由氮化硅组成。绝缘材料214可为与图5和6的绝缘材料14b相同的组合物。
材料202和材料210横向地在材料76与材料214之间。材料202可包括氮化硅，如上文参考图5和6所论述。材料210为牺牲材料且可包括任何合适的组合物。在一些实施例中，材料210可包括二氧化硅、基本上由二氧化硅组成或由二氧化硅组成。在此类实施例中，保护材料(钝化材料)可设置于氧化物210与数字线26的导电材料68之间以避免数字线的非所要氧化。在一些实施例中，牺牲材料210可包括硅、金属等、基本上由硅、金属等组成或由硅、金属等组成。
参看图8和9，平坦化表面201形成为跨越材料214、76、202和210延伸。平坦化表面可由包含例如化学机械抛光(CMP)的任何合适的工艺形成。
平坦化表面201的形成将导电材料76图案化到导电插塞77中。导电插塞77具有对应于沿着图9和10的横截面的尺寸D的横向尺寸。尺寸D可以是任何合适的尺寸，且在一些实施例中，可在约10纳米(nm)到约300nm的范围内。导电插塞77可被视为具有沿着图9和10的横截面的上表面81，其中此类上表面具有对应于尺寸D的第一尺寸。
在一些实施例中，图9和10的横截面可被视为穿过组件10的第一和第二横截面；其中图9的第一横截面沿着第一行34中的一者，且图10的第二横截面沿着第二行36中的一者。
参考图11和12，材料214、202和210相对于导电插塞77凹入以形成邻近于导电插塞的上部区的空腔212。牺牲材料210沿着空腔212的底表面暴露。
图11和12的空腔212可具有沿着图11和12的横截面的任何合适的横向宽度W，且在一些实施例中，此类横向宽度可在约15nm到约30nm的范围内。
图11和12的组件10可被视为具有数字线26与导电插塞77之间的牺牲材料210的构造。
参考图13和14，去除牺牲材料210(图11和12)以形成空隙区(空隙)204。在牺牲材料210包括二氧化硅的实施例中，此去除可利用包括氢氟酸的蚀刻剂。
图13和14的空隙区204可具有任何合适的横向宽度W1，且在一些实施例中，此类横向宽度可在约3nm到约10nm的范围内。
参考图15和16，绝缘块218形成于导电插塞77和空隙上方。绝缘块218密封空隙。
绝缘块218包括绝缘材料216。绝缘材料216可包括任何合适的组合物，且在一些实施例中可包括氮化硅、基本上由氮化硅组成或由氮化硅组成。绝缘材料216可为与图5和6的绝缘材料14b相同的组合物。
参考图17和18，开口95和97形成为延伸穿过块218且延伸到导电插塞77中；其中开口95和97分别沿着图17和18的横截面。在一些实施例中，开口95可被称为第一开口，且开口97可被称为第二开口。
开口95和97可通过任何合适的工艺形成。举例来说，可利用经图案化掩模(未展示)界定开口的位置，且接着可利用多步骤蚀刻工艺形成开口。多步骤蚀刻工艺可利用例如一或多个各向异性蚀刻穿透块218且部分地穿透到插塞77中，随后利用各向同性蚀刻侧向延伸到插塞77中。
第一和第二开口95和97可被视为在图17和18的处理阶段分别具有第一和第二形状。开口97的第二形状大体上为开口95的第一形状的镜像。在所说明的实施例中，开口95和97的第一和第二形状为靴形，其中靴的趾部延伸到导电插塞77中。
参考图19和20，金属硅化物92沿着插塞77的导电材料76的暴露上表面形成。在一些实施例中，导电材料76可包括导电掺杂硅，且金属硅化物92可通过一或多个金属与材料76的硅的适当反应形成。替代地或另外，可使用例如原子层沉积、化学气相沉积和物理气相沉积中的一或多者形成金属硅化物92。金属硅化物92可包括任何合适的组合物；且在一些实施例中可包括硅化钴、硅化钨和硅化钛中的一或多者、基本上由硅化钴、硅化钨和硅化钛中的一或多者组成或由硅化钴、硅化钨和硅化钛中的一或多者组成。
参考图21和22，导电材料90形成于开口95和97内以填充此类开口。在一些实施例中，导电材料90可包括钛和钨中的一者或两者、基本上由钛和钨中的一者或两者组成或由钛和钨中的一者或两者组成。
在所说明的实施例中，平坦化表面101跨越开口95和97内的导电材料90延伸，且跨越绝缘材料216的上表面延伸。平坦化表面101可用任何合适的工艺形成，包含例如CMP。
材料90和92一起形成再分布材料32。因此，可考虑利用图15到22的处理阶段在开口95和97内形成再分布材料32。
在后续工艺中，电容器可形成于表面101上方且与再分布材料32耦合以形成上文参考图5和6所描述的集成组件。电容器可大体上布置成图3A中所示类型的密排六方配置42。
可利用上文所描述的再分布配置(即，包括再分布材料32的配置)使电容器接触区在任何合适的方向上移位任何合适的量。尽管本文中呈现的实施例利用再分布结构以沿着行34和36在相反方向上移位电容器接触区，且沿着此类相反方向中的每一者将电容器接触区约等量移位，但在其它实施例中，可利用再分布结构以在其它方向移位电容器接触区，或使其移位其它量。举例来说，在替代于提供于此的图式中具体展示的那些实施例的示例性实施例中，电容器接触区沿着行34移位的量可与沿着行36移位的量不同。
参考图23到32描述另一实例方法。
图23和24展示可在图13和14的处理阶段之后的处理阶段处的组件10。去除材料202(图13和14)以使空隙区204横向延伸。在一些实施例中，材料202可包括氮化硅，且可利用磷酸蚀刻去除。材料202可被称为第二牺牲材料，以将其与图11和12的第一牺牲材料210区分开来。
图23和24的空隙区204从数字线26横向延伸到导电插塞77。在图13、14、23和24的所说明的实施例中，此类空隙区通过首先去除图11和12的第一牺牲材料(210)，且随后去除图11和12的第二牺牲材料(202)而形成。在其它实施例中，可省略牺牲材料202，使得材料210在图11和12的处理阶段处完全填充导电插塞77与数字线26之间的空间，且因此图23和24的空隙区204可通过简单地去除材料210而形成。
在所说明的实施例中，数字线26的顶部上的绝缘材料214通过用以去除材料202的条件横向变薄。在一些实施例中，材料202和214均可包括氮化硅，且因此材料214可通过用以去除材料202的条件而变薄。材料214的高度可在此类蚀刻期间减小，即使此减小未在图23和24中具体地展示也是如此。
参考图25和26，低k介电材料220形成于组件10上方和空隙区204内。在所展示的实施例中，低k介电材料完全填充空隙区204。在其它区中，低k介电材料可仅部分地填充空隙区。
低k介电材料可包括任何合适的组合物，且在一些实施例中可包括多孔二氧化硅、SiOC和SiOB中的一或多者、基本上由多孔二氧化硅、SiOC和SiOB中的一或多者组成或由多孔二氧化硅、SiOC和SiOB中的一或多者组成，其中化学式指示主要成分而非特定化学计量。在一些实施例中，SiOC和SiOB可分别对应于碳掺杂二氧化硅和硼掺杂二氧化硅。
参考图27和28，从导电插塞77的整个上表面去除低k介电材料220。剩余的低k介电材料示出为完全填充空隙204。在其它实施例中，材料220可以去除到使得剩余材料仅部分地填充空隙204的程度。
参考图29和30，材料216的绝缘块218形成于导电插塞77上方且在低k介电材料220上方。
参考图31和32，材料90和92利用类似于上文参考图17到22所描述的工艺的工艺形成，以形成导电再分布材料32。图31和32的配置类似于图5和6的配置，不同之处在于低k介电材料220完全填充数字线26与导电插塞77之间的介入区200。
在图31和32的所说明的实施例中，由于材料214横向变薄，低k介电材料220跨越数字线26的上表面延伸。材料220不在数字线下方延伸。在其它实施例中，在移除牺牲材料202期间，材料74可与材料214一起横向变薄。举例来说，图33和34展示处理阶段处的集成组件10，所述处理阶段可在图13和14的处理阶段之后且类似于图23和24的处理阶段，不同之处在于下部绝缘材料74在材料202的去除期间与材料214一起横向变薄。后续工艺形成图35和36中所展示的配置，其类似于图31和32的配置，但其中低k介电材料220在一些数字线26下方延伸，且在一些数字线上方延伸。在所说明的实施例中，材料220在图35和36的横截面内的所有数字线上方延伸，但仅在沿着此类横截面的每隔一个数字线下方延伸(确切地说，仅在由绝缘材料72和74支撑的数字线下方延伸)。
在一些实施例中，数字线26之间的介入区200可包括空隙和低k介电材料两者。举例来说，图37和38展示可在图27和28的处理阶段之后的处理阶段处的集成组件10的区，且其中区200包括含有低k介电材料220的下部部分，且包括包括空隙204的上部区。图37和38的组件可通过使材料220凹入到数字线68下方以在凹入材料220上方留下空隙204且接着用材料216密封空隙204而形成。
尽管图37和38展示其中介入区200包括在低k介电材料上方的空隙区204的配置，但在其它实施例中，空隙区可横向邻近于低k介电材料，和/或可在低k介电材料下方。
利用介入区200内的空隙区和低k介电材料中的一者或两者的优点为，此可通过调整此类插入区200内利用的空隙区和含低k介电材料区的位置和厚度来使得此类区的k值能够被调制(调整)。
上文所论述的组件和结构可在集成电路内加以利用(其中术语“集成电路”意味着由半导体衬底支撑的电子电路)；且可并入电子系统中。此类电子系统可用于例如存储器模块、装置驱动器、电力模块、通信调制解调器、处理器模块和专用模块中，且可包含多层、多芯片模块。电子系统可以是以下广泛范围的系统中的任一者：例如摄像机、无线装置、显示器、芯片组、机顶盒、游戏、照明、运输工具、时钟、电视、蜂窝电话、个人计算机、汽车、工业控制系统、飞机等。
除非另外指定，否则本文中所描述的各种材料、物质、组合物等可利用现在已知或尚待开发的任何合适的方法形成，所述方法包含例如原子层沉积(ALD)、化学气相沉积(CVD)、物理气相沉积(PVD)等。
术语“介电”和“绝缘”可用以描述具有绝缘电特性的材料。所述术语在本公开中被视为同义的。在一些情况下使用术语“介电”和在其它情况下使用术语“绝缘”(或“电绝缘”)可在此公开内提供语言变化以简化所附权利要求书内的前提基础，而非用以指示任何显著的化学或电学差异。
术语“电连接”和“电耦合”均可用于本公开中。所述术语被视为同义的。在一些情况下使用一个术语和在其它情况下使用其它术语可在此公开内提供语言变化以简化所附权利要求书内的前提基础。
图式中的各种实施例的特定定向仅出于说明的目的，且所述实施例可在一些应用中相对于所示定向旋转。本文所提供的说明书和所附权利要求书涉及各种特征之间具有所描述关系的任何结构，而不管结构是处于图式的特定定向还是相对于此类定向旋转。
除非另外规定，否则随附图示的横截面视图仅展示横截面平面内的特征而不展示横截面平面后的材料，以便简化图式。
当结构被称为“在另一结构上”、“邻近另一结构”或“抵靠另一结构”时，所述结构可直接处于所述另一结构上或还可能存在介入结构。相比之下，当结构被称为“直接在另一结构上”、“直接邻近另一结构”或“直接抵靠另一结构”时，不存在介入结构。术语“正下方”、“正上方”等并不指示直接物理接触(除非以其它方式明确地陈述)，而是替代地指示直立对齐。
结构(例如，层、材料等)可被称为“竖直延伸”，以指示结构通常从下伏基底(例如，衬底)向上延伸。竖直延伸的结构大体上可相对于基底的上表面垂直延伸，或可不相对于基底的上表面垂直延伸。
一些实施例包括一种具有有源区的集成组件，所述有源区各自具有在一对电容器接触区之间的数字线接触区。电容器接触区布置成一图案，使得六个邻近电容器接触区形成大体上矩形配置。导电插塞与电容器接触区耦合。导电再分布材料与导电插塞耦合，且穿过导电插塞到电容器接触区。导电再分布材料从导电插塞向上且横向向外延伸。导电再分布材料的上表面布置成一图案，使得七个邻近上表面形成大体上密排六方配置的单元。数字线在数字线接触区上方。绝缘区在数字线与导电插塞之间。绝缘区含有空隙和低k介电材料中的一者或两者，其中空隙和/或低k介电材料接触电容器接触区的上表面。电容器与导电再分布材料的上表面耦合。
一些实施例包括具有半导体材料支柱的集成组件，所述半导体材料支柱各自具有在一对电容器接触区之间的数字线接触区。电容器接触区布置成阵列，其中阵列具有交替的第一和第二行。导电插塞与电容器接触区耦合。导电再分布材料与导电插塞耦合，且穿过导电插塞到电容器接触区。导电再分布材料具有沿着第一行的第一配置，其中第一配置在大体上沿着第一行的第一方向上从第一行的电容器接触区横向向外延伸。导电再分布材料具有沿着第二行的第二配置，其中第二配置在大体上沿着第二行的第二方向上从第二行的电容器接触区横向向外延伸。第二方向大体上与第一方向相反。导电再分布材料具有上表面。数字线在数字线接触区上方。绝缘区在数字线与导电插塞之间。绝缘区包括空隙和低k介电材料中的一者或两者，其中空隙和/或低k介电材料接触电容器接触区的上表面。电容器与导电再分布材料的上表面耦合。
一些实施例包含一种形成集成组件的方法。构造形成为具有半导体材料支柱，所述半导体材料支柱各自具有在一对电容器接触区之间的数字线接触区。电容器接触区布置成阵列，其中阵列具有交替的第一和第二行。数字线接触区沿着第一横截面与电容器接触区间隔开，所述第一横截面沿着第一行，且沿着第二横截面与电容器接触区间隔开，所述第二横截面沿着第二行。数字线沿着第一和第二横截面在数字线接触区正上方。导电插塞沿着第一和第二横截面在电容器接触区正上方。牺牲材料在导电插塞与数字线之间。去除牺牲材料以形成空隙区。绝缘块形成为跨越导电插塞延伸。第一开口形成为沿着第一横截面延伸到导电插塞，且第二开口形成为沿着第二横截面延伸到导电插塞。第一和第二开口分别具有第一形状和第二形状，其中第二形状大体上为第一形状的镜像。导电再分布材料形成于第一和第二开口的第一和第二形状内。电容器形成为与导电再分布材料耦合。
根据规定，已就结构和方法特征而言以大体上具体的语言描述了本文所公开的主题。然而，应理解，权利要求书不限于所示出和描述的特定特征，因为本文所公开的装置包括实例实施例。因此，权利要求书应具有如书面所说明的全部范围，且应根据等效物原则恰当地进行解释。

Claims (35)

1.一种集成组件，其包括：
有源区，其各自具有在一对电容器接触区之间的数字线接触区，所述电容器接触区布置成一图案，使得六个邻近的电容器接触区形成大体上矩形配置；
导电插塞，其与所述电容器接触区耦合；
导电再分布材料，其与所述导电插塞耦合，且穿过所述导电插塞到所述电容器接触区；所述导电再分布材料从所述导电插塞向上且横向向外延伸；所述导电再分布材料的上表面布置成一图案，使得七个邻近上表面形成大体上密排六方配置的单元；
数字线，其在所述数字线接触区上方；
绝缘区，其在所述数字线与所述导电插塞之间；所述绝缘区包括空隙和低k介电材料中的一者或两者，其中所述空隙和/或低k介电材料接触所述电容器接触区的上表面；以及
电容器，其与所述导电再分布材料的所述上表面耦合。
2.根据权利要求1所述的集成组件，其中：
所述电容器接触区布置成阵列；
所述阵列具有交替的第一和第二行；
所述导电再分布材料具有沿着所述第一行的第一配置，其中所述第一配置在大体上沿着所述第一行的第一方向上从所述第一行的所述电容器接触区横向向外延伸；以及
所述导电再分布材料具有沿着所述第二行的第二配置，其中所述第二配置在大体上沿着所述第二行的第二方向上从所述第二行的所述电容器接触区横向向外延伸；所述第二方向大体上与所述第一方向相反。
3.根据权利要求1所述的集成组件，其中：
所述有源区为半导体材料支柱；
所述支柱中的每一者具有在其中延伸的两个沟槽，其中所述两个沟槽为第一沟槽和第二沟槽；
所述支柱中的每一者具有所述电容器接触区中的两者和所述数字线接触区中的一者，其中所述两个电容器接触区为第一电容器接触区和第二电容器接触区；
第一字线在所述第一沟槽内且将所述第一电容器接触区以选通方式耦合到所述数字线接触区；以及
第二字线在所述第二沟槽内且将所述第二电容器接触区以选通方式耦合到所述电容器接触区。
4.根据权利要求1所述的集成组件，其中所述导电插塞包括导电掺杂半导体材料。
5.根据权利要求1所述的集成组件，其中所述导电插塞包括导电掺杂硅。
6.根据权利要求1所述的集成组件，其中所述绝缘区包括所述空隙。
7.根据权利要求1所述的集成组件，其中所述绝缘区包括所述低k介电材料。
8.根据权利要求1所述的集成组件，其中所述绝缘区包括所述空隙和所述低k介电材料。
9.根据权利要求1所述的集成组件，其中所述导电再分布材料包括金属硅化物上的金属。
10.根据权利要求9所述的集成组件，其中所述金属基本上由钨和钛中的一者或两者组成；且其中所述金属硅化物包括一或多个硅化钴、硅化钨和硅化钛。
11.根据权利要求1所述的集成组件，其中所述绝缘区在所述数字线上方延伸。
12.根据权利要求1所述的集成组件，其中所述绝缘区在至少一些所述数字线下方延伸。
13.根据权利要求1所述的集成组件，其中所述绝缘区包含在所有所述数字线上方延伸且在一些所述数字线下方延伸的低k介电材料。
14.一种集成组件，其包括：
半导体材料支柱，其各自具有在一对电容器接触区之间的数字线接触区；所述电容器接触区布置成阵列，其中所述阵列具有交替的第一和第二行；
导电插塞，其与所述电容器接触区耦合；
导电再分布材料，其与所述导电插塞耦合，且穿过所述导电插塞到所述电容器接触区；所述导电再分布材料具有沿着所述第一行的第一配置，其中所述第一配置在大体上沿着所述第一行的第一方向上从所述第一行的所述电容器接触区横向向外延伸；所述导电再分布材料具有沿着所述第二行的第二配置，其中所述第二配置在大体上沿着所述第二行的第二方向上从所述第二行的所述电容器接触区横向向外延伸；所述第二方向大体上与所述第一方向相反；所述导电再分布材料具有上表面；
数字线，其在所述数字线接触区上方；
绝缘区，其在所述数字线与所述导电插塞之间；所述绝缘区包括空隙和低k介电材料中的一者或两者，其中所述空隙和/或低k介电材料接触所述电容器接触区的上表面；以及
电容器，其与所述导电再分布材料的所述上表面耦合。
15.根据权利要求14所述的集成组件，所述绝缘区包括所述空隙。
16.根据权利要求14所述的集成组件，其中所述绝缘区包括所述低k介电材料。
17.根据权利要求14所述的集成组件，其中所述绝缘区包括所述空隙和所述低k介电材料。
18.根据权利要求14所述的集成组件，其中所述导电再分布材料在所述数字线上方且部分地与所述数字线横向重叠。
19.根据权利要求14所述的集成组件，其中：
所述数字线接触区沿着横截面与所述电容器接触区间隔开，所述横截面沿着所述第一行；
所述数字线沿着所述横截面在所述数字线接触区正上方；
绝缘块在所述导电插塞和所述数字线上方；以及
所述导电再分布材料沿着所述横截面向下延伸穿过所述绝缘块且延伸到所述导电插塞中。
20.根据权利要求19所述的集成组件，其中所述导电插塞包括导电掺杂半导体材料。
21.根据权利要求19所述的集成组件，其中所述导电插塞包括导电掺杂硅。
22.根据权利要求19所述的集成组件，其中所述导电再分布材料沿着所述横截面配置为靴形结构，其中所述靴形结构中的每一者具有延伸到所述导电插塞中的一者中的趾部区，且具有在所述数字线中的一者正上方的跟部区。
23.根据权利要求22所述的集成组件，其中：
所述导电再分布材料包括基本上由钨和钛中的一者或两者组成的组合物；以及
所述靴形结构的所述趾部区包括金属硅化物。
24.根据权利要求23所述的集成组件，其中所述金属硅化物包括CoSi、WSi和TiSi中的一或多者，其中化学式指示主要成分而非特定化学计量。
25.根据权利要求22所述的集成组件，其中：
所述横截面为第一横截面且所述靴形结构为第一靴形结构；
所述数字线接触区沿着第二横截面与所述电容器接触区间隔开，所述第二横截面沿着所述第二行；以及
所述导电再分布材料被配置为沿着所述第二横截面的第二靴形结构，其中所述第二靴形结构大体上为所述第一靴形结构的镜像。
26.一种形成集成组件的方法，其包括：
形成具有半导体材料支柱的构造，所述半导体材料支柱各自具有在一对电容器接触区之间的数字线接触区；所述电容器接触区布置成阵列，其中所述阵列具有交替的第一和第二行；所述数字线接触区沿着第一横截面与所述电容器接触区间隔开，所述第一横截面沿着所述第一行，且沿着第二横截面与所述电容器接触区间隔开，所述第二横截面沿着所述第二行；数字线沿着所述第一和第二横截面在所述数字线接触区正上方；导电插塞沿着所述第一和第二横截面在所述电容器接触区正上方；
牺牲材料在所述导电插塞与所述数字线之间；
去除所述牺牲材料以形成空隙区；
形成跨越所述导电插塞延伸的绝缘块；
形成沿着所述第一横截面延伸到所述导电插塞的第一开口，且形成沿着所述第二横截面延伸到所述导电插塞的第二开口；所述第一和第二开口分别具有第一形状和第二形状，其中所述第二形状大体上为所述第一形状的镜像；
在所述第一和第二开口的所述第一和第二形状内形成导电再分布材料；以及
形成与所述导电再分布材料耦合的电容器。
27.根据权利要求26所述的方法，其中所述绝缘块形成为跨越所述空隙区延伸。
28.根据权利要求26所述的方法，其进一步包括在形成所述绝缘块之前用低k介电材料至少部分地填充所述空隙区。
29.根据权利要求26所述的方法，其进一步包括在形成所述绝缘块之前用低k介电材料完全填充所述空隙区。
30.根据权利要求26所述的方法，其中所述牺牲材料为第一牺牲材料且横向邻近于第二牺牲材料,其中所述第二牺牲材料在所述第一牺牲材料与所述导电插塞之间；且
所述方法进一步包括在去除所述第一牺牲材料之后去除所述第二牺牲材料；所述去除所述第二牺牲材料使所述空隙区横向延伸。
31.根据权利要求30所述的方法，其进一步包括在形成所述绝缘块之前用低k介电材料至少部分地填充所述横向延伸的空隙区。
32.根据权利要求30所述的方法，其进一步包括在形成所述绝缘块之前用低k介电材料完全填充所述横向延伸的空隙区。
33.根据权利要求26所述的方法，其中所述电容器大体上布置成密排六方配置。
34.根据权利要求26所述的方法，其中所述第一和第二形状为靴形，其中所述靴形的趾部延伸到所述导电插塞中。
35.根据权利要求26所述的方法，其中所述导电插塞包括导电掺杂半导体材料，且其中所述绝缘块包括氮化硅。
CN202111492144.XA 2021-03-08 2021-12-08 进行电容器连接再分布的集成存储器以及形成集成存储器的方法 Pending CN115036314A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/194,859 US11563008B2 (en) 2021-03-08 2021-03-08 Integrated memory with redistribution of capacitor connections, and methods of forming integrated memory
US17/194,859 2021-03-08

Publications (1)

Publication Number Publication Date
CN115036314A true CN115036314A (zh) 2022-09-09

Family

ID=83117363

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111492144.XA Pending CN115036314A (zh) 2021-03-08 2021-12-08 进行电容器连接再分布的集成存储器以及形成集成存储器的方法

Country Status (2)

Country Link
US (1) US11563008B2 (zh)
CN (1) CN115036314A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11563008B2 (en) * 2021-03-08 2023-01-24 Micron Technology, Inc. Integrated memory with redistribution of capacitor connections, and methods of forming integrated memory

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10347639B1 (en) * 2018-04-19 2019-07-09 Micron Technology, Inc. Integrated assemblies, and methods of forming integrated assemblies
US10461149B1 (en) * 2018-06-28 2019-10-29 Micron Technology, Inc. Elevationally-elongated conductive structure of integrated circuitry, method of forming an array of capacitors, method of forming DRAM circuitry, and method of forming an elevationally-elongated conductive structure of integrated circuitry
US10957549B2 (en) * 2018-10-08 2021-03-23 Micron Technology, Inc. Methods of forming semiconductor devices using mask materials, and related semiconductor devices and systems
US11195838B2 (en) * 2019-05-23 2021-12-07 Micron Technology, Inc. Arrays of capacitors, methods used in forming integrated circuitry, and methods used in forming an array of capacitors
US11563010B2 (en) * 2019-10-29 2023-01-24 Micron Technology, Inc. Integrated assemblies, and methods of forming integrated assemblies
US11502085B2 (en) * 2020-03-26 2022-11-15 Micron Technology, Inc. Integrated memory with redistribution of capacitor connections, and methods of forming integrated memory
US11563008B2 (en) * 2021-03-08 2023-01-24 Micron Technology, Inc. Integrated memory with redistribution of capacitor connections, and methods of forming integrated memory

Also Published As

Publication number Publication date
US11563008B2 (en) 2023-01-24
US20220285357A1 (en) 2022-09-08

Similar Documents

Publication Publication Date Title
CN108878442B (zh) 动态随机存取存储器及其制造方法
JP4907838B2 (ja) 窪み付きゲート構造を有するメモリデバイス
US11062989B2 (en) Assemblies which include wordlines over gate electrodes
US20060057814A1 (en) Fabricating a memory cell arrangement
US11871559B2 (en) Semiconductor device and method of manufacturing the same
US20200212043A1 (en) Construction Of Integrated Circuitry, DRAM Circuitry, A Method Of Forming A Conductive Line Construction, A Method Of Forming Memory Circuitry, And A Method Of Forming DRAM Circuitry
US7605037B2 (en) Manufacturing method for an integrated semiconductor memory device and corresponding semiconductor memory device
KR100425399B1 (ko) 커패시터를갖는반도체장치의제조방법
US6097055A (en) Capacitor and method for fabricating the same
US10770465B1 (en) Method used in forming integrated circuitry
US11081490B2 (en) Integrated assemblies which include metal-containing interconnects to active-region pillars, and methods of forming integrated assemblies
CN115036314A (zh) 进行电容器连接再分布的集成存储器以及形成集成存储器的方法
US20220406785A1 (en) Integrated Assemblies Having Voids Along Regions of Gates, and Methods of Forming Conductive Structures
CN113451311B (zh) 具有电容器连接的重布的集成存储器及形成集成存储器的方法
US6518613B2 (en) Memory cell configuration with capacitor on opposite surface of substrate and method for fabricating the same
US11563010B2 (en) Integrated assemblies, and methods of forming integrated assemblies
US11195560B2 (en) Integrated assemblies having void regions between digit lines and conductive structures, and methods of forming integrated assemblies
CN113437070A (zh) 半导体装置及其形成方法
CN111668161A (zh) 形成集成组合件的方法
US11670707B2 (en) Integrated assemblies and methods of forming integrated assemblies
US20230320080A1 (en) Semiconductor memory device
US11889680B2 (en) Integrated assemblies and methods of forming integrated assemblies
US20230309291A1 (en) Dynamic random access memory device
US7078290B2 (en) Method for forming a top oxide with nitride liner
JP2005032960A (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination