JP2005032960A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2005032960A JP2005032960A JP2003195758A JP2003195758A JP2005032960A JP 2005032960 A JP2005032960 A JP 2005032960A JP 2003195758 A JP2003195758 A JP 2003195758A JP 2003195758 A JP2003195758 A JP 2003195758A JP 2005032960 A JP2005032960 A JP 2005032960A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- film
- gate electrode
- source
- lower electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Semiconductor Memories (AREA)
Abstract
【課題】製造工程が簡略化されたキャパシタを有する半導体装置を提供する。
【解決手段】キャパシタが下部電極14、誘電体膜15、および上部電極16によって構成されている。トランジスタがゲート電極7、ゲート絶縁膜150、およびソース/ドレイン領域5,6によって構成されている。下部電極14とソース/ドレイン領域5とが直接接続されている。それにより、従来、下部電極1とソース/ドレイン領域との電気的接続に用いられていたコンタクトプラグが設けられていない構造の半導体装置が形成される。その結果、コンタクトプラグを形成するための製造工程を省略することができる。したがって、半導体装置の製造工程が簡略化される。
【選択図】 図1
【解決手段】キャパシタが下部電極14、誘電体膜15、および上部電極16によって構成されている。トランジスタがゲート電極7、ゲート絶縁膜150、およびソース/ドレイン領域5,6によって構成されている。下部電極14とソース/ドレイン領域5とが直接接続されている。それにより、従来、下部電極1とソース/ドレイン領域との電気的接続に用いられていたコンタクトプラグが設けられていない構造の半導体装置が形成される。その結果、コンタクトプラグを形成するための製造工程を省略することができる。したがって、半導体装置の製造工程が簡略化される。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
本発明は、キャパシタを有する半導体装置に関するものである。
【0002】
【従来の技術】
従来より、DRAM(Dynamic Random Access Memory)のように、キャパシタを備えた半導体装置が製造されている。この従来の半導体装置においては、半導体基板の主表面に対して垂直方向に延びる壁面を有する円筒型キャパシタを備えたものが量産されている。そのキャパシタを構成する下部電極と半導体基板内のソース/ドレイン領域とは、それらの間に設けられたコンタクトプラグにより電気的に接続されている。
【0003】
【特許文献1】
特開平6−29492号公報
【0004】
【発明が解決しようとする課題】
しかしながら、前述のキャパシタを有する半導体装置においては、コンタクトプラグを形成するために、半導体装置の製造工程が複雑なものとなっている。
【0005】
本発明は、上述の問題に鑑みてなされたものであり、その目的には、製造工程が簡略化されたキャパシタを有する半導体装置を製造することである。
【0006】
【課題を解決するための手段】
本発明の半導体装置は、ゲート電極およびソース/ドレイン領域を有するトランジスタと、下部電極、誘電体膜、および上部電極を有するキャパシタとを備えている。下部電極は、ソース/ドレイン領域に直接接続されている。
【0007】
上記の構成によれば、下部電極とソース/ドレイン領域とを接続するためのプラグが設けられていない。したがって、半導体装置の製造工程を簡略化することができる。
【0008】
【発明の実施の形態】
以下、図1〜図25を用いて本発明の実施の形態の半導体装置を説明する。
【0009】
(実施の形態1)
まず、図1を用いて、本実施の形態の半導体装置の構造を説明する。
【0010】
本発明の半導体装置は、CUB(Cell Plate Under Bit Line)構造の円筒型(concave型)キャパシタを有しいる。本発明のキャパシタの構造は、T−CAM(Ternary−Contents Addressable Memory)またはROM(Read Only Memory)に用いられる。
【0011】
本実施の形態の半導体装置は以下のような構造である。半導体基板1には、不純物拡散領域2,3が形成されている。また、半導体基板1には、素子分離絶縁膜4が設けられている。素子分離絶縁膜4によって囲まれた領域内には、ソース/ドレイン領域5,6が設けられている。ソース/ドレイン領域5は、素子分離絶縁膜4に接している。ソース/ドレイン領域5とソース/ドレイン領域6との間の領域の半導体基板1の主表面上には、ゲート絶縁膜155およびゲート電極7が設けられている。ソース/ドレイン領域5,6、ゲート絶縁膜155、およびゲート電極7によりトランジスタ300が構成されている。ゲート絶縁膜155およびゲート電極7の両側壁にはサイドウォール絶縁膜9が設けられている。
【0012】
また、素子分離絶縁膜4の上には、他のゲート絶縁膜150および他のゲート電極8が設けられている。他のゲート絶縁膜150および他のゲート電極8は、図示されていない他のトランジスタ100(図2参照)の構成要素である。他のゲート絶縁膜150および他のゲート電極8の両側壁にはサイドウォール絶縁膜10が設けられている。また、他のゲート電極8、サイドウォール絶縁膜10、ゲート電極7、およびサイドウォール絶縁膜9を覆うように、シリコン酸化膜からなるサリサイドプロテクション膜11が設けられている。サリサイドプロテクション膜11の上にはシリコン窒化膜12が設けられている。シリコン窒化膜12の上にはシリコン酸化膜13が設けられている。また、シリコン酸化膜13、シリコン窒化膜12、およびサリサイドプロテクション膜11を貫通して、ソース/ドレイン領域5の上面およびゲート電極8の上面の双方に直接接触するようにキャパシタの下部電極(ストレージ電極)14が設けられている。この下部電極14は、ホールの底面の形状に沿うように設けられている。また、下部電極14は、リンがドープされたポリシリコン膜によって形成されている。
【0013】
この下部電極14によって形成されるホールの表面および下部電極14の上面を覆うようにTa2O5からなる誘電体膜15が設けられている。誘電体膜15によって形成されるホールを埋込むように上部電極16が形成されている。上部電極16は、Ti/TiNからなっている。前述の下部電極14、誘電体膜15、および上部電極16によってキャパシタが構成されている。
【0014】
また、キャパシタの上部電極16を覆うようにシリコン酸化膜17が設けられている。シリコン酸化膜17、シリコン酸化膜13、シリコン窒化膜12、およびサリサイドプロテクション膜11を貫通するようにプラグ18が設けられている。また、プラグ18の上表面には配線層19が接続されている。
【0015】
上記のような本実施の形態の半導体装置によれば、下部電極14とソース/ドレイン領域5とが直接接続されている。したがって、従来の半導体装置のように、下部電極とソース/ドレイン領域とを接続するコンタクトプラグが設けられていない。その結果、本実施の形態の半導体装置の構造によれば、半導体装置の製造工程を簡略化することが可能となる。
【0016】
また、下部電極14は、ソース/ドレイン領域5および他のゲート電極8の双方に直接接続されている。すなわち、下部電極14はソース/ドレイン領域5およびゲート電極7に対してシェアードコンタクトしている。したがって、他のゲート電極8とソース/ドレイン領域5とが占有する領域の幅を極力小さくすることができる。その結果、半導体基板1の主表面に対して平行な方向において、キャパシタとトランジスタとを含む素子の面積を極力小さくすることができる。
【0017】
次に、図2を用いて、前述のようなキャパシタを有する半導体装置の回路構成を説明する。本実施の形態の半導体装置は、他のトランジスタ100、キャパシタ200、およびトランジスタ300を備えている。トランジスタ300は、図1にその断面構造が示されている。トランジスタ300のゲート電極7は、ワード線WLに接続されている。トランジスタ300のソース/ドレイン領域6は、ビット線BLに接続されている。トランジスタ300のソース/ドレイン領域5は、キャパシタ200の下部電極14に接続されているとともに、他のトランジスタ100のゲート電極8に接続されている。下部電極14は、誘電体膜15を介して上部電極16と対向している。なお、本実施の形態では、本発明が適用される一例として、図2に示す回路を示す。しかしながら、トランジスタ300、コンデンサ200、および他のトランジスタ100との接続関係が上述のようなものであれば、本発明の半導体装置の構造を他の回路に用いることは可能である。
【0018】
次に、図3〜図12を用いて、図1に示す半導体装置の製造工程を説明する。本実施の形態の半導体装置の製造工程においては、メモリセル領域とロジックデバイス領域との双方において素子が同時に形成される。メモリセル領域の構造は、図1に示す半導体装置の構造と同様であるため、その説明は繰返さない。したがって、ロジックデバイス領域の構造のみを、図3を用いて説明する。ロジックデバイス領域においては、半導体基板1に不純物領域1000,2000が形成されている。不純物領域1000には、ソース/ドレイン領域60が設けられている。不純物領域2000にはソース/ドレイン領域50が設けられている。また、不純物領域1000の上にはゲート絶縁膜83を介してゲート電極80が設けられている。不純物領域2000の上にはゲート絶縁膜73を介してゲート電極70が設けられている。ゲート絶縁膜83およびゲート電極80の両側壁にはサイドウォール絶縁膜180が設けられている。ゲート絶縁膜73およびゲート電極70の両側壁にはサイドウォール絶縁膜170が設けられている。また、素子分離絶縁膜4の上には、絶縁膜93を介して配線層90が設けられている。絶縁膜93および配線層90の側壁にはサイドウォール絶縁膜190が設けられている。
【0019】
次に、図4に示すように、CVD(Chemical Vapor Deposition)法を用いて、メモリセル領域およびロジック領域を、膜厚60nmのシリコン酸化膜からなるサリサイドプロテクション膜11で覆う。続いて、ロジック領域のサリサイドプロテクション膜11のみを除去する。その後、ソース/ドレイン領域50,60、ゲート電極70,80、および配線層90それぞれの上面にコバルトをスパッタ法により形成する。次に、(Rapid Thermal Anneal)を行うことにより、コバルトをシリサイド化する。すなわち、サリサイド工程を行なう。その結果、ソース/ドレイン領域50,60、ゲート電極70,80、および配線層90それぞれの上面に、高融点金属シリサイドが形成される。
【0020】
それにより、ソース/ドレイン領域50の上面にはシリサイド膜55が形成されている。ソース/ドレイン領域60の上面にはシリサイド膜65が形成されている。ゲート電極70の上面にはシリサイド膜75が形成されている。ゲート電極80の上面にはシリサイド膜85が形成されている。配線層90の上面にはシリサイド膜95が形成されている。
【0021】
次に、図5に示すように、CVD法を用いて、メモリセル領域のサリサイドプロテクション膜11を覆うとともに、ロジックデバイス領域のゲート電極70,80、配線層90、半導体基板1の主表面、および素子分離絶縁膜4を覆うように、膜厚60nm程度のシリコン窒化膜12を形成する。ここまでの製造工程においては、メモリセル領域およびロジックデバイス領域の双方について説明したが、本発明においては、メモリセル領域の構造にその特徴があるため、以後については、メモリセル領域の製造プロセスのみを説明する。
【0022】
次に、図6に示すように、CVD法を用いて、シリコン窒化膜12の上に膜厚300nm程度のシリコン酸化膜13を形成する。次に、図7に示すように、シリコン酸化膜13、シリコン窒化膜12、およびサリサイドプロテクション膜11をエッチングすることにより、他のゲート電極8およびソース/ドレイン領域5を露出させる。このとき、コンタクトホール500が形成される。
【0023】
次に、図8に示すように、コンタクトホール500の表面に沿うとともに、シリコン酸化膜13の上面に沿うように、CVD法を用いて、リンがドープされた多結晶シリコン膜14aを形成する。その後、多結晶シリコン膜14aにより形成される凹部にレジストを埋め込む。次に、レジストをマスクとして、シリコン酸化膜13の上側に位置する多結晶シリコン膜14aをエッチバックする。それにより、図9に示すように、下部電極14が形成される。次に、図10に示すように、CVD法を用いて、下部電極14により形成されるホールの表面および下部電極14の上面を覆うようにTa2O5からなる誘電体膜15aを形成する。
【0024】
次に、図11に示すように、誘電体膜15aにより形成されるホールを埋込むようにTi/TiNからなる導電層16aを形成する。その後、導電層16aおよび誘電体膜15aを所定のパターンにエッチングすることにより、上部電極(セルプレート)16およびキャパシタ誘電体膜15を形成する。その構造が図12に示されている。
【0025】
次に、CVD法を用いて、上部電極16を埋込むように膜厚300nmのシリコン酸化膜17を形成する。その後、シリコン酸化膜17、シリコン酸化膜13、シリコン窒化膜12、およびサリサイドプロテクション膜11を上下方向に貫通するホールを形成する。このホールにタングステンを埋込む。次に、CMP(Chemical Mechanical Polishing)法を用いて、タングステンを研磨することにより、コンタクトプラグ18を形成する。その後、コンタクトプラグ18の上面覆うように、AlCu膜を堆積する。AlCu膜を所定のパターンにエッチングすることにより、配線層19を形成する。上記のような本実施の形態の半導体装置の製造方法により、図1に示す構造の半導体装置が製造される。
【0026】
なお、図1に示す半導体装置においては、コンタクトプラグ18が単一の部材により形成されている。しかしながら、図1に示すシリコン酸化膜13の部分がシリコン酸化膜13aおよびシリコン酸化膜13bからなっており、シリコン酸化膜13aを貫通するプラグ18aとシリコン酸化膜13b,17を貫通するプラグ18bとを有する構造の図13に示す半導体装置であっても、図1に示す半導体装置の特徴により得られる効果と同様の効果を得ることができる。
【0027】
(実施の形態2)
次に、図14を用いて、本実施の形態の半導体装置の構造を説明する。
【0028】
図14に示す本実施の形態の半導体装置の構造は、図1に示す実施の形態1の半導体装置の構造とほぼ同様である。また、図14に示す構造の半導体装置は、実施の形態1の図1に示す半導体装置と同様の態様で、図2に示す回路の中で用いられる。また、図14に示す本実施の形態の半導体装置においては、図1に示す半導体装置の構造において図面に付された参照符号と同一の参照符号が付された部分は、実施の形態1の図1に示す半導体装置の対応部分と全く同一の機能を有するものとする。したがって、本実施の形態においては、本実施の形態の半導体装置の構造のうち、実施の形態1の半導体装置の構造とは異なる部分の説明のみが行われる。
【0029】
図14に示す本実施の形態の半導体装置は、図1に示す半導体装置に設けられているサリサイドプロテクション膜11が形成されていない。したがって、素子分離絶縁膜4、他のゲート電極8、ゲート電極7、サイドウォール絶縁膜10、サイドウォール絶縁膜9、および半導体基板1の主表面を覆うようにシリコン窒化膜12が設けられている。
【0030】
また、他のゲート電極8の上面にはシリサイド膜8aが設けられている。また、ゲート電極7の上面には、シリサイド膜7aが設けられている。また、ソース/ドレイン領域5の上面にはシリサイド膜5aが設けられている。また、ソース/ドレイン領域6の上面には、シリサイド膜6aが設けられている。したがって、本実施の形態の半導体装置においては、キャパシタの下部電極14は、高融点金属からなるシリサイド膜8aおよびシリサイド膜5aそれぞれに直接接触している。なお、シリサイド膜8aは、コバルトシリサイド(CoSi)からなっている。
【0031】
このような構造の半導体装置においても、実施の形態1の半導体装置と同様に、下部電極14とソース/ドレイン領域5との間にコンタクトプラグが形成されていない。したがって、本実施の形態の半導体装置の製法によれば、半導体装置の製造工程を簡略化することができる。また、下部電極14は、ソース/ドレイン領域5を構成するシリサイド膜5aおよび他のゲート電極8を構成するシリサイド膜8aに対してシェアードコンタクトしている。したがって、実施の形態1の半導体装置と同様に、本実施の形態の半導体装置によれば、ソース/ドレイン領域5と他のゲート電極8とが占有する領域の面積を極力小さくすることができる。半導体基板の主表面に対して平行な方向において、トランジスタおよびキャパシタを含む素子の面積を極力小さくすることができる。
【0032】
次に、図14に示す本実施の形態の半導体装置を製造するための製造プロセスを、図15〜図21に基づいて説明する。
【0033】
図15に示す構造は、実施の形態1の図6に示す構造とほぼ同様である。しかしながら、図15に示す構造は、図14を用いて説明したように、サリサイドプロテクション膜11が形成されていないこと、および、シリサイド膜5a,7a,8aが形成されていることのみが図6に示す構造とは異なる。
【0034】
次に、図16に示すように、シリコン酸化膜13およびシリコン窒化膜12を上下方向に貫通するコンタクトホール500を設けることによって、シリサイド膜5a,8aが露出するようにする。次に、図17に示すように、コンタクトホール500の表面およびシリコン酸化膜13の上面それぞれに沿うように、リンがドープされた多結晶シリコン膜14aを形成する。
【0035】
次に、多結晶シリコン膜14aにより形成されるホールにレジストを埋め込む。その後、レジストをマスクとして、シリコン酸化膜13の上側に位置する多結晶シリコン膜14aをエッチバックにより除去する。それにより、図18に示すように、下部電極14が形成される。次に、図19に示すように、下部電極14の表面およびシリコン酸化膜13の上面に沿うように誘電体膜15aを形成する。
【0036】
次に、図20に示すように、誘電体膜15aにより形成されるホールを埋込むとともに、シリコン酸化膜13の上側に位置する誘電体膜15aを覆うように、Ti/TiNからなる導電層16aを形成する。次に、導電層16aおよびを所定のパターンにエッチングすることにより、上部電極16およびキャパシタ誘電体膜15を形成する。それにより、図21に示されるような構造が得られる。その後、実施の形態1において、説明した工程とほぼ同様の工程により、シリコン酸化膜17、コンタクトプラグ18、および配線層19を形成する。それにより、図14に示す構造の半導体装置が得られる。
【0037】
なお、図14に示す半導体装置の構造の半導体装置により得られる効果は、図22に示す半導体装置の構造であっても得ることができる。すなわち、図14のシリコン酸化膜13の部分が、図22に示すように、シリコン酸化膜13aとシリコン酸化膜13bとからなり、シリコン酸化膜13aを貫通するプラグ18aと、シリコン酸化膜13b,シリコン酸化膜17を貫通するプラグ18bとが設けられた構造の半導体装置であっても、図14に示す構造の半導体装置により得られる効果と同様の効果を得ることができる。
【0038】
また、シリサイド膜5aおよびシリサイド膜8aそれぞれと下部電極14とが直接接触する構造であれば、図23および図24に示すような構造の半導体装置であっても、図14に示す半導体装置により得られる効果と同様の効果を得ることができる。すなわち、シリサイド膜5aおよびシリサイド膜8aそれぞれとキャパシタの下部電極14とが直接接触する構造であれば、シリコン窒化膜12の形状はいかなるものであってもよい。
【0039】
図23および図24それぞれのシリコン窒化膜12は、シリコン窒化膜12の上にレジスト膜を形成し、そのレジスト膜をマスクとしてシリコン窒化膜12をエッチングすることにより形成される。また、図23および図24の製造工程においては、下部電極14が形成されるコンタクトホールを形成するときには、シリコン窒化膜12に対して自己整合的に、シリコン酸化膜13のエッチングが行われる。
【0040】
また、シリサイド膜5aおよびシリサイド膜8aそれぞれは、ソース/ドレイン領域5および他のゲート電極8それぞれの上面の全体に設けられている必要はない。
【0041】
本実施の形態の半導体装置の説明では、シリサイド膜5aのみならず、シリサイド膜8aが下部電極14と電気的に直接接続される構造を例に挙げて本発明の半導体装置の構造の説明がなされた。しかしながら、本発明が適用される半導体装置としては、図25に示すような構造の半導体装置も考えられる。
【0042】
図25に示す半導体装置においては、下部電極14はソース/ドレイン領域5の上面に設けられたシリサイド膜5aにのみ電気的に直接接続されている。他のゲート電極8の側面および上面を覆うように、ゲート被覆絶縁膜としてのシリコン窒化膜12が設けられている。シリコン窒化膜12の表面に対して自己整合的にホールが形成されているとともに、ホールの底面を構成するシリコン窒化膜12の表面に沿うように、シリコン窒化膜12に対して自己整合的に下部電極14が設けられている。したがって、ゲート電極7から他のゲート電極8までの領域を極力小さくすることができる。その結果、図25に示す構造の半導体装置によれば、半導体基板1の主表面に平行な方向において、キャパシタとトランジスタとを有する素子の面積をより小さくすることができる。
【0043】
なお、本実施の形態においては、下部電極14はリンがドープされた多結晶シリコン膜からなる例が示されているが、下部電極14がTi/TiNからなっていてもよい。
【0044】
なお、今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【0045】
【発明の効果】
本発明によれば、キャパシタを有する半導体装置の製造工程を簡略化することができる。
【図面の簡単な説明】
【図1】実施の形態1の半導体装置の構造を説明するための図である。
【図2】実施の形態1の半導体装置の回路図である。
【図3】実施の形態1の半導体装置の製造方法を説明するための図である。
【図4】実施の形態1の半導体装置の製造方法を説明するための図である。
【図5】実施の形態1の半導体装置の製造方法を説明するための図である。
【図6】実施の形態1の半導体装置の製造方法を説明するための図である。
【図7】実施の形態1の半導体装置の製造方法を説明するための図である。
【図8】実施の形態1の半導体装置の製造方法を説明するための図である。
【図9】実施の形態1の半導体装置の製造方法を説明するための図である。
【図10】実施の形態1の半導体装置の製造方法を説明するための図である。
【図11】実施の形態1の半導体装置の製造方法を説明するための図である。
【図12】実施の形態1の半導体装置の製造方法を説明するための図である。
【図13】実施の形態1の半導体装置の他の例を説明するための図である。
【図14】実施の形態2の半導体装置の構造を説明するための図である。
【図15】実施の形態2の半導体装置の製造方法を説明するための図である。
【図16】実施の形態2の半導体装置の製造方法を説明するための図である。
【図17】実施の形態2の半導体装置の製造方法を説明するための図である。
【図18】実施の形態2の半導体装置の製造方法を説明するための図である。
【図19】実施の形態2の半導体装置の製造方法を説明するための図である。
【図20】実施の形態2の半導体装置の製造方法を説明するための図である。
【図21】実施の形態2の半導体装置の製造方法を説明するための図である。
【図22】実施の形態2の半導体装置の第1の他の例を説明するための図である。
【図23】実施の形態2の半導体装置の第2の他の例を説明するための図である。
【図24】実施の形態2の半導体装置の第3の他の例を説明するための図である。
【図25】実施の形態2の半導体装置の第4の他の例を説明するための図である。
【符号の説明】
4 素子分離絶縁膜、5 ソース/ドレイン領域、7 ゲート電極、8 他のゲート電極、12 シリコン窒化膜、14 下部電極、15 誘電体膜、16 上部電極。
【発明の属する技術分野】
本発明は、キャパシタを有する半導体装置に関するものである。
【0002】
【従来の技術】
従来より、DRAM(Dynamic Random Access Memory)のように、キャパシタを備えた半導体装置が製造されている。この従来の半導体装置においては、半導体基板の主表面に対して垂直方向に延びる壁面を有する円筒型キャパシタを備えたものが量産されている。そのキャパシタを構成する下部電極と半導体基板内のソース/ドレイン領域とは、それらの間に設けられたコンタクトプラグにより電気的に接続されている。
【0003】
【特許文献1】
特開平6−29492号公報
【0004】
【発明が解決しようとする課題】
しかしながら、前述のキャパシタを有する半導体装置においては、コンタクトプラグを形成するために、半導体装置の製造工程が複雑なものとなっている。
【0005】
本発明は、上述の問題に鑑みてなされたものであり、その目的には、製造工程が簡略化されたキャパシタを有する半導体装置を製造することである。
【0006】
【課題を解決するための手段】
本発明の半導体装置は、ゲート電極およびソース/ドレイン領域を有するトランジスタと、下部電極、誘電体膜、および上部電極を有するキャパシタとを備えている。下部電極は、ソース/ドレイン領域に直接接続されている。
【0007】
上記の構成によれば、下部電極とソース/ドレイン領域とを接続するためのプラグが設けられていない。したがって、半導体装置の製造工程を簡略化することができる。
【0008】
【発明の実施の形態】
以下、図1〜図25を用いて本発明の実施の形態の半導体装置を説明する。
【0009】
(実施の形態1)
まず、図1を用いて、本実施の形態の半導体装置の構造を説明する。
【0010】
本発明の半導体装置は、CUB(Cell Plate Under Bit Line)構造の円筒型(concave型)キャパシタを有しいる。本発明のキャパシタの構造は、T−CAM(Ternary−Contents Addressable Memory)またはROM(Read Only Memory)に用いられる。
【0011】
本実施の形態の半導体装置は以下のような構造である。半導体基板1には、不純物拡散領域2,3が形成されている。また、半導体基板1には、素子分離絶縁膜4が設けられている。素子分離絶縁膜4によって囲まれた領域内には、ソース/ドレイン領域5,6が設けられている。ソース/ドレイン領域5は、素子分離絶縁膜4に接している。ソース/ドレイン領域5とソース/ドレイン領域6との間の領域の半導体基板1の主表面上には、ゲート絶縁膜155およびゲート電極7が設けられている。ソース/ドレイン領域5,6、ゲート絶縁膜155、およびゲート電極7によりトランジスタ300が構成されている。ゲート絶縁膜155およびゲート電極7の両側壁にはサイドウォール絶縁膜9が設けられている。
【0012】
また、素子分離絶縁膜4の上には、他のゲート絶縁膜150および他のゲート電極8が設けられている。他のゲート絶縁膜150および他のゲート電極8は、図示されていない他のトランジスタ100(図2参照)の構成要素である。他のゲート絶縁膜150および他のゲート電極8の両側壁にはサイドウォール絶縁膜10が設けられている。また、他のゲート電極8、サイドウォール絶縁膜10、ゲート電極7、およびサイドウォール絶縁膜9を覆うように、シリコン酸化膜からなるサリサイドプロテクション膜11が設けられている。サリサイドプロテクション膜11の上にはシリコン窒化膜12が設けられている。シリコン窒化膜12の上にはシリコン酸化膜13が設けられている。また、シリコン酸化膜13、シリコン窒化膜12、およびサリサイドプロテクション膜11を貫通して、ソース/ドレイン領域5の上面およびゲート電極8の上面の双方に直接接触するようにキャパシタの下部電極(ストレージ電極)14が設けられている。この下部電極14は、ホールの底面の形状に沿うように設けられている。また、下部電極14は、リンがドープされたポリシリコン膜によって形成されている。
【0013】
この下部電極14によって形成されるホールの表面および下部電極14の上面を覆うようにTa2O5からなる誘電体膜15が設けられている。誘電体膜15によって形成されるホールを埋込むように上部電極16が形成されている。上部電極16は、Ti/TiNからなっている。前述の下部電極14、誘電体膜15、および上部電極16によってキャパシタが構成されている。
【0014】
また、キャパシタの上部電極16を覆うようにシリコン酸化膜17が設けられている。シリコン酸化膜17、シリコン酸化膜13、シリコン窒化膜12、およびサリサイドプロテクション膜11を貫通するようにプラグ18が設けられている。また、プラグ18の上表面には配線層19が接続されている。
【0015】
上記のような本実施の形態の半導体装置によれば、下部電極14とソース/ドレイン領域5とが直接接続されている。したがって、従来の半導体装置のように、下部電極とソース/ドレイン領域とを接続するコンタクトプラグが設けられていない。その結果、本実施の形態の半導体装置の構造によれば、半導体装置の製造工程を簡略化することが可能となる。
【0016】
また、下部電極14は、ソース/ドレイン領域5および他のゲート電極8の双方に直接接続されている。すなわち、下部電極14はソース/ドレイン領域5およびゲート電極7に対してシェアードコンタクトしている。したがって、他のゲート電極8とソース/ドレイン領域5とが占有する領域の幅を極力小さくすることができる。その結果、半導体基板1の主表面に対して平行な方向において、キャパシタとトランジスタとを含む素子の面積を極力小さくすることができる。
【0017】
次に、図2を用いて、前述のようなキャパシタを有する半導体装置の回路構成を説明する。本実施の形態の半導体装置は、他のトランジスタ100、キャパシタ200、およびトランジスタ300を備えている。トランジスタ300は、図1にその断面構造が示されている。トランジスタ300のゲート電極7は、ワード線WLに接続されている。トランジスタ300のソース/ドレイン領域6は、ビット線BLに接続されている。トランジスタ300のソース/ドレイン領域5は、キャパシタ200の下部電極14に接続されているとともに、他のトランジスタ100のゲート電極8に接続されている。下部電極14は、誘電体膜15を介して上部電極16と対向している。なお、本実施の形態では、本発明が適用される一例として、図2に示す回路を示す。しかしながら、トランジスタ300、コンデンサ200、および他のトランジスタ100との接続関係が上述のようなものであれば、本発明の半導体装置の構造を他の回路に用いることは可能である。
【0018】
次に、図3〜図12を用いて、図1に示す半導体装置の製造工程を説明する。本実施の形態の半導体装置の製造工程においては、メモリセル領域とロジックデバイス領域との双方において素子が同時に形成される。メモリセル領域の構造は、図1に示す半導体装置の構造と同様であるため、その説明は繰返さない。したがって、ロジックデバイス領域の構造のみを、図3を用いて説明する。ロジックデバイス領域においては、半導体基板1に不純物領域1000,2000が形成されている。不純物領域1000には、ソース/ドレイン領域60が設けられている。不純物領域2000にはソース/ドレイン領域50が設けられている。また、不純物領域1000の上にはゲート絶縁膜83を介してゲート電極80が設けられている。不純物領域2000の上にはゲート絶縁膜73を介してゲート電極70が設けられている。ゲート絶縁膜83およびゲート電極80の両側壁にはサイドウォール絶縁膜180が設けられている。ゲート絶縁膜73およびゲート電極70の両側壁にはサイドウォール絶縁膜170が設けられている。また、素子分離絶縁膜4の上には、絶縁膜93を介して配線層90が設けられている。絶縁膜93および配線層90の側壁にはサイドウォール絶縁膜190が設けられている。
【0019】
次に、図4に示すように、CVD(Chemical Vapor Deposition)法を用いて、メモリセル領域およびロジック領域を、膜厚60nmのシリコン酸化膜からなるサリサイドプロテクション膜11で覆う。続いて、ロジック領域のサリサイドプロテクション膜11のみを除去する。その後、ソース/ドレイン領域50,60、ゲート電極70,80、および配線層90それぞれの上面にコバルトをスパッタ法により形成する。次に、(Rapid Thermal Anneal)を行うことにより、コバルトをシリサイド化する。すなわち、サリサイド工程を行なう。その結果、ソース/ドレイン領域50,60、ゲート電極70,80、および配線層90それぞれの上面に、高融点金属シリサイドが形成される。
【0020】
それにより、ソース/ドレイン領域50の上面にはシリサイド膜55が形成されている。ソース/ドレイン領域60の上面にはシリサイド膜65が形成されている。ゲート電極70の上面にはシリサイド膜75が形成されている。ゲート電極80の上面にはシリサイド膜85が形成されている。配線層90の上面にはシリサイド膜95が形成されている。
【0021】
次に、図5に示すように、CVD法を用いて、メモリセル領域のサリサイドプロテクション膜11を覆うとともに、ロジックデバイス領域のゲート電極70,80、配線層90、半導体基板1の主表面、および素子分離絶縁膜4を覆うように、膜厚60nm程度のシリコン窒化膜12を形成する。ここまでの製造工程においては、メモリセル領域およびロジックデバイス領域の双方について説明したが、本発明においては、メモリセル領域の構造にその特徴があるため、以後については、メモリセル領域の製造プロセスのみを説明する。
【0022】
次に、図6に示すように、CVD法を用いて、シリコン窒化膜12の上に膜厚300nm程度のシリコン酸化膜13を形成する。次に、図7に示すように、シリコン酸化膜13、シリコン窒化膜12、およびサリサイドプロテクション膜11をエッチングすることにより、他のゲート電極8およびソース/ドレイン領域5を露出させる。このとき、コンタクトホール500が形成される。
【0023】
次に、図8に示すように、コンタクトホール500の表面に沿うとともに、シリコン酸化膜13の上面に沿うように、CVD法を用いて、リンがドープされた多結晶シリコン膜14aを形成する。その後、多結晶シリコン膜14aにより形成される凹部にレジストを埋め込む。次に、レジストをマスクとして、シリコン酸化膜13の上側に位置する多結晶シリコン膜14aをエッチバックする。それにより、図9に示すように、下部電極14が形成される。次に、図10に示すように、CVD法を用いて、下部電極14により形成されるホールの表面および下部電極14の上面を覆うようにTa2O5からなる誘電体膜15aを形成する。
【0024】
次に、図11に示すように、誘電体膜15aにより形成されるホールを埋込むようにTi/TiNからなる導電層16aを形成する。その後、導電層16aおよび誘電体膜15aを所定のパターンにエッチングすることにより、上部電極(セルプレート)16およびキャパシタ誘電体膜15を形成する。その構造が図12に示されている。
【0025】
次に、CVD法を用いて、上部電極16を埋込むように膜厚300nmのシリコン酸化膜17を形成する。その後、シリコン酸化膜17、シリコン酸化膜13、シリコン窒化膜12、およびサリサイドプロテクション膜11を上下方向に貫通するホールを形成する。このホールにタングステンを埋込む。次に、CMP(Chemical Mechanical Polishing)法を用いて、タングステンを研磨することにより、コンタクトプラグ18を形成する。その後、コンタクトプラグ18の上面覆うように、AlCu膜を堆積する。AlCu膜を所定のパターンにエッチングすることにより、配線層19を形成する。上記のような本実施の形態の半導体装置の製造方法により、図1に示す構造の半導体装置が製造される。
【0026】
なお、図1に示す半導体装置においては、コンタクトプラグ18が単一の部材により形成されている。しかしながら、図1に示すシリコン酸化膜13の部分がシリコン酸化膜13aおよびシリコン酸化膜13bからなっており、シリコン酸化膜13aを貫通するプラグ18aとシリコン酸化膜13b,17を貫通するプラグ18bとを有する構造の図13に示す半導体装置であっても、図1に示す半導体装置の特徴により得られる効果と同様の効果を得ることができる。
【0027】
(実施の形態2)
次に、図14を用いて、本実施の形態の半導体装置の構造を説明する。
【0028】
図14に示す本実施の形態の半導体装置の構造は、図1に示す実施の形態1の半導体装置の構造とほぼ同様である。また、図14に示す構造の半導体装置は、実施の形態1の図1に示す半導体装置と同様の態様で、図2に示す回路の中で用いられる。また、図14に示す本実施の形態の半導体装置においては、図1に示す半導体装置の構造において図面に付された参照符号と同一の参照符号が付された部分は、実施の形態1の図1に示す半導体装置の対応部分と全く同一の機能を有するものとする。したがって、本実施の形態においては、本実施の形態の半導体装置の構造のうち、実施の形態1の半導体装置の構造とは異なる部分の説明のみが行われる。
【0029】
図14に示す本実施の形態の半導体装置は、図1に示す半導体装置に設けられているサリサイドプロテクション膜11が形成されていない。したがって、素子分離絶縁膜4、他のゲート電極8、ゲート電極7、サイドウォール絶縁膜10、サイドウォール絶縁膜9、および半導体基板1の主表面を覆うようにシリコン窒化膜12が設けられている。
【0030】
また、他のゲート電極8の上面にはシリサイド膜8aが設けられている。また、ゲート電極7の上面には、シリサイド膜7aが設けられている。また、ソース/ドレイン領域5の上面にはシリサイド膜5aが設けられている。また、ソース/ドレイン領域6の上面には、シリサイド膜6aが設けられている。したがって、本実施の形態の半導体装置においては、キャパシタの下部電極14は、高融点金属からなるシリサイド膜8aおよびシリサイド膜5aそれぞれに直接接触している。なお、シリサイド膜8aは、コバルトシリサイド(CoSi)からなっている。
【0031】
このような構造の半導体装置においても、実施の形態1の半導体装置と同様に、下部電極14とソース/ドレイン領域5との間にコンタクトプラグが形成されていない。したがって、本実施の形態の半導体装置の製法によれば、半導体装置の製造工程を簡略化することができる。また、下部電極14は、ソース/ドレイン領域5を構成するシリサイド膜5aおよび他のゲート電極8を構成するシリサイド膜8aに対してシェアードコンタクトしている。したがって、実施の形態1の半導体装置と同様に、本実施の形態の半導体装置によれば、ソース/ドレイン領域5と他のゲート電極8とが占有する領域の面積を極力小さくすることができる。半導体基板の主表面に対して平行な方向において、トランジスタおよびキャパシタを含む素子の面積を極力小さくすることができる。
【0032】
次に、図14に示す本実施の形態の半導体装置を製造するための製造プロセスを、図15〜図21に基づいて説明する。
【0033】
図15に示す構造は、実施の形態1の図6に示す構造とほぼ同様である。しかしながら、図15に示す構造は、図14を用いて説明したように、サリサイドプロテクション膜11が形成されていないこと、および、シリサイド膜5a,7a,8aが形成されていることのみが図6に示す構造とは異なる。
【0034】
次に、図16に示すように、シリコン酸化膜13およびシリコン窒化膜12を上下方向に貫通するコンタクトホール500を設けることによって、シリサイド膜5a,8aが露出するようにする。次に、図17に示すように、コンタクトホール500の表面およびシリコン酸化膜13の上面それぞれに沿うように、リンがドープされた多結晶シリコン膜14aを形成する。
【0035】
次に、多結晶シリコン膜14aにより形成されるホールにレジストを埋め込む。その後、レジストをマスクとして、シリコン酸化膜13の上側に位置する多結晶シリコン膜14aをエッチバックにより除去する。それにより、図18に示すように、下部電極14が形成される。次に、図19に示すように、下部電極14の表面およびシリコン酸化膜13の上面に沿うように誘電体膜15aを形成する。
【0036】
次に、図20に示すように、誘電体膜15aにより形成されるホールを埋込むとともに、シリコン酸化膜13の上側に位置する誘電体膜15aを覆うように、Ti/TiNからなる導電層16aを形成する。次に、導電層16aおよびを所定のパターンにエッチングすることにより、上部電極16およびキャパシタ誘電体膜15を形成する。それにより、図21に示されるような構造が得られる。その後、実施の形態1において、説明した工程とほぼ同様の工程により、シリコン酸化膜17、コンタクトプラグ18、および配線層19を形成する。それにより、図14に示す構造の半導体装置が得られる。
【0037】
なお、図14に示す半導体装置の構造の半導体装置により得られる効果は、図22に示す半導体装置の構造であっても得ることができる。すなわち、図14のシリコン酸化膜13の部分が、図22に示すように、シリコン酸化膜13aとシリコン酸化膜13bとからなり、シリコン酸化膜13aを貫通するプラグ18aと、シリコン酸化膜13b,シリコン酸化膜17を貫通するプラグ18bとが設けられた構造の半導体装置であっても、図14に示す構造の半導体装置により得られる効果と同様の効果を得ることができる。
【0038】
また、シリサイド膜5aおよびシリサイド膜8aそれぞれと下部電極14とが直接接触する構造であれば、図23および図24に示すような構造の半導体装置であっても、図14に示す半導体装置により得られる効果と同様の効果を得ることができる。すなわち、シリサイド膜5aおよびシリサイド膜8aそれぞれとキャパシタの下部電極14とが直接接触する構造であれば、シリコン窒化膜12の形状はいかなるものであってもよい。
【0039】
図23および図24それぞれのシリコン窒化膜12は、シリコン窒化膜12の上にレジスト膜を形成し、そのレジスト膜をマスクとしてシリコン窒化膜12をエッチングすることにより形成される。また、図23および図24の製造工程においては、下部電極14が形成されるコンタクトホールを形成するときには、シリコン窒化膜12に対して自己整合的に、シリコン酸化膜13のエッチングが行われる。
【0040】
また、シリサイド膜5aおよびシリサイド膜8aそれぞれは、ソース/ドレイン領域5および他のゲート電極8それぞれの上面の全体に設けられている必要はない。
【0041】
本実施の形態の半導体装置の説明では、シリサイド膜5aのみならず、シリサイド膜8aが下部電極14と電気的に直接接続される構造を例に挙げて本発明の半導体装置の構造の説明がなされた。しかしながら、本発明が適用される半導体装置としては、図25に示すような構造の半導体装置も考えられる。
【0042】
図25に示す半導体装置においては、下部電極14はソース/ドレイン領域5の上面に設けられたシリサイド膜5aにのみ電気的に直接接続されている。他のゲート電極8の側面および上面を覆うように、ゲート被覆絶縁膜としてのシリコン窒化膜12が設けられている。シリコン窒化膜12の表面に対して自己整合的にホールが形成されているとともに、ホールの底面を構成するシリコン窒化膜12の表面に沿うように、シリコン窒化膜12に対して自己整合的に下部電極14が設けられている。したがって、ゲート電極7から他のゲート電極8までの領域を極力小さくすることができる。その結果、図25に示す構造の半導体装置によれば、半導体基板1の主表面に平行な方向において、キャパシタとトランジスタとを有する素子の面積をより小さくすることができる。
【0043】
なお、本実施の形態においては、下部電極14はリンがドープされた多結晶シリコン膜からなる例が示されているが、下部電極14がTi/TiNからなっていてもよい。
【0044】
なお、今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【0045】
【発明の効果】
本発明によれば、キャパシタを有する半導体装置の製造工程を簡略化することができる。
【図面の簡単な説明】
【図1】実施の形態1の半導体装置の構造を説明するための図である。
【図2】実施の形態1の半導体装置の回路図である。
【図3】実施の形態1の半導体装置の製造方法を説明するための図である。
【図4】実施の形態1の半導体装置の製造方法を説明するための図である。
【図5】実施の形態1の半導体装置の製造方法を説明するための図である。
【図6】実施の形態1の半導体装置の製造方法を説明するための図である。
【図7】実施の形態1の半導体装置の製造方法を説明するための図である。
【図8】実施の形態1の半導体装置の製造方法を説明するための図である。
【図9】実施の形態1の半導体装置の製造方法を説明するための図である。
【図10】実施の形態1の半導体装置の製造方法を説明するための図である。
【図11】実施の形態1の半導体装置の製造方法を説明するための図である。
【図12】実施の形態1の半導体装置の製造方法を説明するための図である。
【図13】実施の形態1の半導体装置の他の例を説明するための図である。
【図14】実施の形態2の半導体装置の構造を説明するための図である。
【図15】実施の形態2の半導体装置の製造方法を説明するための図である。
【図16】実施の形態2の半導体装置の製造方法を説明するための図である。
【図17】実施の形態2の半導体装置の製造方法を説明するための図である。
【図18】実施の形態2の半導体装置の製造方法を説明するための図である。
【図19】実施の形態2の半導体装置の製造方法を説明するための図である。
【図20】実施の形態2の半導体装置の製造方法を説明するための図である。
【図21】実施の形態2の半導体装置の製造方法を説明するための図である。
【図22】実施の形態2の半導体装置の第1の他の例を説明するための図である。
【図23】実施の形態2の半導体装置の第2の他の例を説明するための図である。
【図24】実施の形態2の半導体装置の第3の他の例を説明するための図である。
【図25】実施の形態2の半導体装置の第4の他の例を説明するための図である。
【符号の説明】
4 素子分離絶縁膜、5 ソース/ドレイン領域、7 ゲート電極、8 他のゲート電極、12 シリコン窒化膜、14 下部電極、15 誘電体膜、16 上部電極。
Claims (4)
- ゲート電極およびソース/ドレイン領域を有するトランジスタと、
下部電極、誘電体膜、および上部電極を有するキャパシタとを備え、
前記下部電極が前記ソース/ドレイン領域に直接接続された、半導体装置。 - 前記ソース/ドレイン領域が素子分離絶縁膜に接するように設けられ、
前記半導体装置は、前記ゲート電極とは異なる他のゲート電極を有する他のトランジスタをさらに備え、
前記他のゲート電極が前記素子分離絶縁膜の上に設けられ、
前記下部電極が前記他のゲート電極に直接接続された、請求項1に記載の半導体装置。 - 前記半導体装置は、前記ゲート電極の側面および上面の全体を覆うように形成されたゲート被覆絶縁膜をさらに備え、
前記下部電極が前記ゲート被覆絶縁膜の表面に対して自己整合的に形成された、請求項1に記載の半導体装置。 - 前記ソースドレイン領域は素子分離絶縁膜に接するように設けられ、
前記半導体装置は、前記ゲート電極とは異なる他のゲート電極を有する他のトランジスタをさらに備え、
前記他のゲート電極は、前記素子分離絶縁膜の上に設けられ、かつ、その上面および側面の全体がゲート被覆絶縁膜に覆われ、
前記下部電極が前記ゲート被覆絶縁膜に対して自己整合的に設けられた、請求項1に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003195758A JP2005032960A (ja) | 2003-07-11 | 2003-07-11 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003195758A JP2005032960A (ja) | 2003-07-11 | 2003-07-11 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005032960A true JP2005032960A (ja) | 2005-02-03 |
Family
ID=34206484
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003195758A Withdrawn JP2005032960A (ja) | 2003-07-11 | 2003-07-11 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005032960A (ja) |
-
2003
- 2003-07-11 JP JP2003195758A patent/JP2005032960A/ja not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3805603B2 (ja) | 半導体装置及びその製造方法 | |
US6576527B2 (en) | Semiconductor device and method for fabricating the same | |
US6815752B2 (en) | Semiconductor memory device for increasing access speed thereof | |
US8026542B2 (en) | Low resistance peripheral local interconnect contacts with selective wet strip of titanium | |
US5918118A (en) | Dual deposition methods for forming contact metallizations, capacitors, and memory devices | |
US6541333B2 (en) | Semiconductor integrated circuit device and method of manufacturing the same | |
US6727542B2 (en) | Semiconductor memory device and method for manufacturing the same | |
US20090001437A1 (en) | Integrated Circuit Devices Including Recessed Conductive Layers and Related Methods | |
JP2004274051A (ja) | 半導体装置及びその製造方法 | |
US6762445B2 (en) | DRAM memory cell with dummy lower electrode for connection between upper electrode and upper layer interconnect | |
US7781820B2 (en) | Semiconductor memory device and method of manufacturing the same | |
JP3943294B2 (ja) | 半導体集積回路装置 | |
US6184079B1 (en) | Method for fabricating a semiconductor device | |
US6727174B1 (en) | Method for fabricating a dual-diameter electrical conductor | |
TWI765439B (zh) | 導電互連件及用於形成導電互連件之方法 | |
US7189613B2 (en) | Method and structure for metal-insulator-metal capacitor based memory device | |
US6265262B1 (en) | Semiconductor device and method of fabricating the same | |
US20050121755A1 (en) | Methods of fabricating integrated circuit conductive contact structures including grooves | |
JP2002319632A (ja) | 半導体装置及びその製造方法 | |
JP2001053246A (ja) | 半導体装置及びその製造方法 | |
JP2002083881A (ja) | 半導体装置及びその製造方法 | |
JP2005032960A (ja) | 半導体装置 | |
JPH08236721A (ja) | 半導体装置及びその製造方法 | |
US6853026B2 (en) | Semiconductor device | |
KR100528765B1 (ko) | 반도체 소자의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20061003 |