CN102054748A - 铜互连线的形成方法和介质层的处理方法 - Google Patents

铜互连线的形成方法和介质层的处理方法 Download PDF

Info

Publication number
CN102054748A
CN102054748A CN 200910198113 CN200910198113A CN102054748A CN 102054748 A CN102054748 A CN 102054748A CN 200910198113 CN200910198113 CN 200910198113 CN 200910198113 A CN200910198113 A CN 200910198113A CN 102054748 A CN102054748 A CN 102054748A
Authority
CN
China
Prior art keywords
dielectric layer
copper
semiconductor
formation method
interconnecting line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN 200910198113
Other languages
English (en)
Other versions
CN102054748B (zh
Inventor
邓武锋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN 200910198113 priority Critical patent/CN102054748B/zh
Publication of CN102054748A publication Critical patent/CN102054748A/zh
Application granted granted Critical
Publication of CN102054748B publication Critical patent/CN102054748B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种铜互连线的形成方法和介质层的处理方法，所述铜互连线的形成方法包括：提供半导体基底，所述半导体基底上具有介质层；在所述介质层中形成开口，开口底部露出所述半导体基底；对所述介质层进行等离子体处理；在所述开口底部和侧壁以及介质层表面形成阻挡层；在所述开口中填充金属铜；对所述半导体基底进行化学机械抛光，形成铜互连线。本发明改善了介质层的粘附性，提高了器件的可靠性。

Description

铜互连线的形成方法和介质层的处理方法
技术领域
本发明涉及半导体制造技术领域，特别涉及一种铜互连线的形成方法和介质层的处理方法。
背景技术
随着半导体技术的发展，超大规模集成电路芯片的集成度已经高达几亿乃至几十亿个器件的规模，两层以上的多层金属互连技术广泛使用。传统的金属互连是由铝金属制成的，但随着集成电路芯片中器件特征尺寸的不断减小，金属互连线中的电流密度不断增大，要求的响应时间不断减小，传统铝互连线已经不能满足要求，工艺尺寸小于130nm以后，铜互连线技术已经取代了铝互连线技术。与铝相比，金属铜的电阻率更低，铜互连线可以降低互连线的电阻电容(RC)延迟，改善电迁移，提高器件的性能。另外，在铜互连线技术中，低介电常数的介质材料受到广泛应用，有效的降低了电路的寄生电容，提高了器件的性能。
在已经公开的申请号为200680006603.6的中国专利申请中公开了一种铜互连线的形成方法。图1给出了该方法的流程示意图，图2至图7给出了该方法各步骤的剖面结构示意图。
结合图1和图2，执行步骤S101，提供半导体基底100，所述半导体基底100上具有介质层101。所述介质层101的材料为低介电常数(low-k)材料，选自有机硅酸盐玻璃(OSG)、黑钻石(BD)、有机硅玻璃(SiCOH)。
结合图1和图3，执行步骤S102，在所述介质层101中形成开口102。形成方法包括：在所述介质层101的表面上旋涂光刻胶并图案化；然后以所述图案化的光刻胶为掩膜对所述介质层101进行刻蚀，形成开口102。所述开口102形成之后，通入氧气等离子体，将残留的光刻胶灰化去除。
结合图1和图4，执行步骤S103，在所述开口102的底部和侧壁以及所述介质层101的表面上形成阻挡层103。所述阻挡层103的材料为钽(Ta)或氮化钽(TaN)，形成方法为物理气相沉积(PVD)。所述阻挡层103可以是单层结构，也可以是多层结构。
结合图1和图5，执行步骤S104，在所述阻挡层103上形成铜晶种层104。所述铜晶种层104可以是单层结构，也可以是由晶粒直径不同的小晶粒层和大晶粒层构成的多层结构。
结合图1和图6，执行步骤S105，在所述开口102中填充金属铜，形成铜金属层105。铜金属层105的形成方法为电镀(ECP)。
结合图1和图7，执行步骤S106，对所述半导体基底100进行化学机械抛光，形成铜互连线105a。由于在电镀填充金属铜的过程中，会有部分铜溢出开口102覆盖在所述半导体基底100表面形成块铜(bulk Cu)，化学机械抛光的过程就是将所述块铜和部分阻挡层103、铜晶种层104研磨去除。
实际上，发明人发现，所述介质层101和阻挡层103之间的粘附性较差，在之后的化学机械抛光过程中，阻挡层103容易发生脱落，使得开口内填充的金属铜发生弯曲导致“铜线弯曲缺陷”，图8给出了所述半导体基底100的俯视图，如图8所示，所述铜互连线105a发生了弯曲形变，影响器件的可靠性。
发明内容
本发明解决的问题是提供一种铜互连线的形成方法，改善阻挡层与介质层之间的粘附性，避免铜线弯曲缺陷。
本发明解决的另一个问题是提供一种介质层的处理方法，改善介质层的粘附性。
为解决上述问题，本发明提供了一种铜互连线的形成方法，包括如下步骤：
提供半导体基底，所述半导体基底上具有介质层；
在所述介质层中形成开口，开口底部露出所述半导体基底；
对所述介质层进行等离子体处理；
在所述开口底部和侧壁以及介质层表面形成阻挡层；
在所述开口中填充金属铜；
对所述半导体基底化学机械抛光，形成铜互连线。
可选的，所述等离子体处理是在非氧化性等离子体气氛中进行的。
可选的，所述非氧化性等离子体气氛选自氦气(He)，氩气(Ar)，氢气(H2)，氮气(N2)，氨气(NH3)等离子体中的一种或是它们的组合物。
可选的，所述非氧化性等离子体气氛的流量为100sccm(毫升/分钟)至200sccm。
可选的，所述非氧化性等离子体气氛的压强为4托至6托。
可选的，所述等离子体处理的温度为360摄氏度至400摄氏度。
可选的，所述等离子体处理的时间为18秒至24秒。
可选的，所述介质层的材料为低介电常数材料。
可选的，所述低介电常数材料选自有机硅酸盐玻璃(OSG)、黑钻石(BD)、有机硅玻璃(SiCOH)中的一种或是它们的组合物。
可选的，所述阻挡层的材料选自钽或氮化钽。
为解决上述问题，本发明还提供了一种介质层的处理方法，包括：
提供半导体基底，所述半导体基底上具有介质层，所述介质层内形成有开口；
对所述介质层进行等离子体处理。
可选的，所述等离子体处理是在非氧化性等离子体气氛中进行的。
可选的，所述非氧化性等离子体气氛选自氦气(He)，氩气(Ar)，氢气(H2)，氮气(N2)，氨气(NH3)等离子体中的一种或是它们的组合物。
可选的，所述非氧化性等离子体气氛的流量为100sccm(毫升/分钟)至200sccm。
可选的，所述非氧化性等离子体气氛的压强为4托至6托。
可选的，所述等离子体处理的温度为360摄氏度至400摄氏度。
可选的，所述等离子体处理的时间为18秒至24秒。
与现有技术相比，上述公开的技术方案有如下优点：
上述公开的铜互连线的形成方法中，在形成开口之后对介质层进行等离子体处理，改善了阻挡层与介质层之间的粘附性，避免了铜线弯曲缺陷。
上述公开的介质层的处理方法中，在形成开口之后对介质层进行了等离子体处理，改善了所述介质层与形成在其上的其他膜层之间的粘附性。
附图说明
图1是现有技术下铜互连线形成方法的流程示意图；
图2至图7是现有技术下铜互连线形成方法的剖面结构示意图；
图8是现有技术下铜线弯曲缺陷的俯视结构示意图；
图9是本发明实施例的铜互连线形成方法的流程示意图；
图10至图16是本发明实施例的形成铜互连线的剖面结构示意图；
图17是本发明实施例的形成铜互连线的俯视结构示意图。
具体实施方式
发明人发现，介质层与之后形成在其上的膜层之间的粘附性较差的原因在于：在刻蚀形成开口的过程中以及灰化去除光刻胶的过程中，所述开口侧壁的介质层会受到一定程度的损伤，导致表面粗糙度很大，表面起伏较大，这样会导致介质层与之后形成在其上的膜层之间的粘附性较差。经过研究发现，通过对刻蚀后的开口侧壁的介质层表面进行等离子体处理可以改善该缺陷，这主要由于通过等离子体轰击，等离子体一方面去除了较为粗糙的部分，比如将较为突起或者还凹陷的表面区域进行平坦化，这样降低了表面粗糙度，使表面不至于起伏较大；另一方面等离子体将能量传递给表面分子，增加表面能，激活表面的化学键或者分子键，从而使其容易与后续沉积的材料结合。
再者，发明人发现，在执行刻蚀和灰化的过程会在所述开口的侧壁造成损伤。受到损伤的介质层材料构成了薄层，由于其内部晶格结构受到破坏，薄层的介电常数要大于介质层本身的介电常数。对于相邻的开口，由于刻蚀和灰化过程造成的损伤，相邻开口之间的介质层的两侧分别有受到损伤的薄层。随着工艺水平的提高，特别是进入45nm工艺之后，所述薄层的厚度与介质层的厚度为可以比拟的同一量级，使得开口之间介质层的等效介电常数增大，造成器件的寄生电容增大，使器件的反应速度下降。
基于上述研究，发明人提出如下技术方案：一种铜互连线的形成方法，在形成开口之后对介质层进行等离子体处理，改善了阻挡层与介质层之间的粘附性，避免了铜线弯曲缺陷。
本发明还提供了一种介质层的处理方法中，在形成开口之后对介质层进行了等离子体处理，改善了所述介质层与形成在其上的其他膜层之间的粘附性。
为使本发明的方法、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
图9给出了本发明实施例铜互连线的形成方法的流程示意图。
执行步骤S201，提供半导体基底，所述半导体基底上具有介质层；执行步骤S202，在所述介质层中形成开口，开口底部露出所述半导体基底；执行步骤S203，对所述介质层进行等离子体处理；执行步骤S204，在所述开口底部和侧壁以及介质层表面形成阻挡层；执行步骤S205，在所述阻挡层上形成铜晶种层；执行步骤S206，在所述开口中填充金属铜；执行步骤S207，对所述半导体基底进行化学机械抛光，形成铜互连线。
图10至图16给出了本实施例中的各步骤对应的半导体剖面结构示意图下面结合图11对本发明实施例铜互连线的形成方法进行详细说明。
参考图9和图10，执行步骤S201，提供半导体基底200，所述半导体基底200上具有介质层201。
所述半导体基底200的材质可以是单晶硅、多晶硅、非晶硅中的一种，所述半导体基底200的材质也可以是硅锗化合物，所述半导体基底200还可以是绝缘体上硅(SOI，Silicon On Insulator)结构或硅上外延层结构。在所述半导体基底200中形成有半导体器件(未示出)，例如具有栅极、源极和漏极的金属氧化物半导体器件。在所述半导体基底200中可以包括已经形成的互连层以及通孔和栓塞(未示出)。
所述介质层201的材料为低介电常数材料，其相对介电常数(k)小于2.7，材料选自有机硅酸盐玻璃、黑钻石、有机硅玻璃中的一种或是它们的组合物，本实施例中介质层201的材料优选为BD。
参考图9和图11，执行步骤S202，在所述介质层201上形成开口202，所述开口202底部露出所述半导体基底200。
所述开口202的形成过程包括光刻和刻蚀工艺。在所述介质层201的表面旋涂光刻胶，并对所述光刻胶图案化，形成所述开口202的图案；之后再进行等离子体干法刻蚀，在所述介质层201上形成开口202。开口202形成后，通入等离子体(如氧气)，将所述半导体基底200表面残留的光刻胶灰化去除。
参考图9和图12，执行步骤S203，对所述介质层201进行等离子体处理。
本实施例中等离子体处理的过程是原位(in-situ)进行的，与刻蚀形成所述开口202是在同一半导体设备中。作为本发明的另外一个实施例，可以将所述半导体基底200转移至其他设备中进行非原位的等离子体处理。在所述半导体设备中通入非氧化性等离子体，形成等离子气氛，对所述半导体基底200进行等离子体处理。
所述等离子体处理是在非氧化性等离子体气氛中进行的，所述非氧化性等离子气氛选自氦气(He)，氩气(Ar)，氢气(H2)，氮气(N2)，氨气(NH3)等离子体中的一种或是它们的组合物。本实施例中优选的气氛为氦气等离子体。
所述非氧化性等离子体气氛的流量为100sccm(毫升/分钟)至200sccm，所述非氧化性等离子体气氛的压强为4托至6托，所述等离子体处理的温度为360摄氏度至400摄氏度，所述等离子体处理的时间为18秒至24秒。本实施例中氦气等离子体的流量优选为150sccm，优选的气氛压强为5托，优选的温度为360摄氏度，本实施例中优选的处理时间为20秒。
所述等离子体处理的作用在于，通过等离子体轰击增加所述开口202底部及侧壁的介质层201的表面分子的能量，激活其表面化学键或者分子键，从而更容易与后续形成在其上的阻挡层结合，提高粘附性。
同时，经过所述等离子体处理，对介质层201受到损伤的部分进行了平坦化，介质层201受到损伤的部分得到了改善，降低了其等效介电常数。
参考图9和图13，执行步骤S204，在所述开口底部和侧壁以及介质层表面形成阻挡层。本实施例中具体包括：在所述开口202的底部和侧壁以及所述介质层201的表面形成阻挡层203。所述阻挡层203可以防止金属铜向所述介质层201和基底200中扩散造成污染。
所述阻挡层203的材料选自钽或氮化钽，钽或氮化钽可以使单层结构也可以是多层结构。本实施例中优选的材料为钽，结构为单层结构。所述阻挡层203的形成方法为物理气相沉积(PVD)，本实施例中优选的方法为溅射法。
由于在形成阻挡层203之前对所述介质层201进行了等离子体处理，提高了所述阻挡层203和介质层201之间的粘附性，避免了后续化学机械抛光中由于阻挡层203和介质层201之间粘附性差导致的铜线弯曲缺陷。
参考图9和图14，执行步骤S205，在所述阻挡层203上形成铜晶种层204。
所述铜晶种层204可以是单层结构，也可以是由晶粒直径不同的小晶粒和大晶粒层构成的多层结构。本实施例优选的是多层结构的铜晶种层，先形成小晶粒层，提高所述铜晶种层204和阻挡层203之间的粘附性，之后在小晶粒层之上形成大晶粒层。
所述铜晶种层204的形成方法为物理气相沉积，本实施例优选的铜晶种层204的形成方法为溅射法，溅射过程与所述阻挡层203的形成过程在同一个物理气相沉积设备中。在本发明的其他实施例中，所述铜晶种层204的形成过程也可以转移至其他设备中进行。
参考图9和图15，执行步骤S206，在所述开口202中填充金属铜。其中，填充在所述开口202中的金属铜形成铜互连线205a，而溢出开口202覆盖在所述半导体基底200表面的金属铜形成块铜(bulk Cu)205b。
金属铜的形成方法为化学电镀法(ECP)。将所述半导体基底200转移至电镀设备中有电镀溶液和电源正负极，所述半导体基底200固定在负极，所述电镀溶液中包含催化剂、抑制剂、调整剂(leveler)等多种添加剂。所述电镀设备中在1安培至5安培的电流下，对所述半导体基底200进行电镀，直至金属铜填满所述开口202并有部分金属铜溢出开口覆盖在所述半导体基底200的铜晶种层204表面。
参考图9和图16，执行步骤S207，对所述半导体基底进行化学机械抛光，形成铜互连线。本实施例中具体包括：对所述半导体基底200进行化学机械抛光，将半导体基底200表面的块铜205b研磨去除，形成铜互连线205a。
化学机械抛光过程大致可以分为两个步骤，首先研磨去除所述块铜205b，并通过终点(Endpoint)检测技术停在阻挡层203上；之后研磨去除开口202两侧介质层201表面的阻挡层203。化学机械抛光结束之后，对所述形成有铜互连线205a的半导体基底200的表面进行清洗，完成铜互连线的形成过程。
由于通过等离子体处理提高了所述阻挡层203和介质层201之间的粘附性，因此，在化学机械抛光过程中，避免或者减少了铜线弯曲缺陷，化学机械抛光后所述半导体基底200的表面俯视结构如图17所示，铜线弯曲问题得到了明显改善，提高了器件的可靠性。
为了验证本发明方案的效果，发明人进行了对比实验，分别取半导体基底A和B，半导体基底A在刻蚀之后先进行等离子体处理，处理过程参考上述实施例，之后再形成钽阻挡层；而半导体基底B在刻蚀之后直接形成钽阻挡层。经过测量，半导体基底A的阻挡层与介质层之间的粘附能(adhesion energy)为10J/m2(焦耳/平方米)，而半导体基底B的阻挡层与介质层之间的粘附能为6J/m2，经过等离子体处理之后，阻挡层与介质层之间的粘附性提高了约67％，从而可以避免后期化学机械抛光造成铜线缺陷。
本发明还提供一种介质层的处理方法，包括：提供半导体基底，所述半导体基底上具有介质层，所述介质层内形成有开口；对所述介质层进行等离子体处理。
所述介质层的处理方法可以改善介质层与形成在介质层上的膜层之间的粘附性，其可以适用于上述的铜互连线的形成工艺，也可以适用于其他工艺，例如在栓塞(plug)和焊垫(pad)的形成过程中，在对介质层刻蚀形成开口之后，增加一步等离子体处理，之后再形成阻挡层并填充金属材料。
综上，上述技术方案，在刻蚀和灰化去除光刻胶之后对介质层进行等离子体处理，改善了介质层与形成在介质层上的膜层(例如，阻挡层)之间的粘附性，避免了铜线弯曲缺陷，提高了器件的可靠性。
上述技术方案同时解决了介质层等效介电常数增大的问题，提高了器件的性能。
虽然本发明已以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (17)

1.一种铜互连线的形成方法，其特征在于，包括：
提供半导体基底，所述半导体基底上具有介质层；
在所述介质层中形成开口，开口底部露出所述半导体基底；
对所述介质层进行等离子体处理；
在所述开口的底部和侧壁以及所述介质层的表面形成阻挡层；
在所述开口中填充金属铜；
对所述半导体基底进行化学机械抛光，形成铜互连线。
2.根据权利要求1所述的铜互连线的形成方法，其特征在于，所述等离子体处理是在非氧化性等离子体气氛中进行的。
3.根据权利要求2所述的铜互连线的形成方法，其特征在于，所述非氧化性等离子体气氛选自He，Ar，H2，N2，NH3等离子体中的一种或是它们的组合物。
4.根据权利要求2所述的铜互连线的形成方法，其特征在于，所述非氧化性等离子体气氛的流量为100sccm至200sccm。
5.根据权利要求2所述的铜互连线的形成方法，其特征在于，所述非氧化性等离子体气氛的压强为4托至6托。
6.根据权利要求1所述的铜互连线的形成方法，其特征在于，所述等离子体处理的温度为360摄氏度至400摄氏度。
7.根据权利要求1所述的铜互连线的形成方法，其特征在于，所述等离子体处理的时间为18秒至24秒。
8.根据权利要求1所述的铜互连线的形成方法，其特征在于，所述介质层的材料为低介电常数材料。
9.根据权利要求8所述的铜互连线的形成方法，其特征在于，所述低介电常数材料选自OSG、BD、SiCOH中的一种或是它们的组合物。
10.根据权利要求1所述的铜互连线的形成方法，其特征在于，所述阻挡层的材料选自钽或氮化钽。
11.一种介质层的处理方法，其特征在于，包括：
提供半导体基底，所述半导体基底上具有介质层，所述介质层内形成有开口；
对所述介质层进行等离子体处理。
12.根据权利要求11所述的介质层的处理方法，其特征在于，所述等离子体处理是在非氧化性等离子体气氛中进行的。
13.根据权利要求12所述的介质层的处理方法，其特征在于，所述非氧化性等离子体气氛选自He，Ar，H2，N2，NH3等离子体中的一种或是它们的组合物。
14.根据权利要求12所述的介质层的处理方法，其特征在于，所述非氧化性等离子体气氛的流量为100sccm至200sccm。
15.根据权利要求12所述的介质层的处理方法，其特征在于，所述非氧化性等离子体气氛的压强为4托至6托。
16.根据权利要求11所述的介质层的处理方法，其特征在于，所述等离子体处理的温度为360摄氏度至400摄氏度。
17.根据权利要求11所述的介质层的处理方法，其特征在于，所述等离子体处理的时间为18秒至24秒。
CN 200910198113 2009-11-02 2009-11-02 铜互连线的形成方法和介质层的处理方法 Expired - Fee Related CN102054748B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200910198113 CN102054748B (zh) 2009-11-02 2009-11-02 铜互连线的形成方法和介质层的处理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200910198113 CN102054748B (zh) 2009-11-02 2009-11-02 铜互连线的形成方法和介质层的处理方法

Publications (2)

Publication Number Publication Date
CN102054748A true CN102054748A (zh) 2011-05-11
CN102054748B CN102054748B (zh) 2013-01-23

Family

ID=43958935

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200910198113 Expired - Fee Related CN102054748B (zh) 2009-11-02 2009-11-02 铜互连线的形成方法和介质层的处理方法

Country Status (1)

Country Link
CN (1) CN102054748B (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102324400A (zh) * 2011-09-28 2012-01-18 上海华力微电子有限公司 铜互连结构的制作方法
CN103021839A (zh) * 2012-11-28 2013-04-03 上海华力微电子有限公司 提高无氮介质抗反射层薄膜与光刻胶粘附力的方法
CN103035509A (zh) * 2011-09-29 2013-04-10 中芯国际集成电路制造(上海)有限公司 半导体器件的制造方法
CN103545196A (zh) * 2012-07-13 2014-01-29 中芯国际集成电路制造(上海)有限公司 金属互连线的制造方法
CN104253081A (zh) * 2013-06-26 2014-12-31 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
CN106683983A (zh) * 2017-01-12 2017-05-17 福建中科晶创光电科技有限公司 一种去除刻蚀后基片表面光刻胶的方法及实施装置
CN109841566A (zh) * 2019-01-30 2019-06-04 长江存储科技有限责任公司 半导体结构的形成方法及半导体结构
CN111384034A (zh) * 2018-12-29 2020-07-07 苏州能讯高能半导体有限公司 半导体芯片、半导体晶圆及其制造方法
CN112864089A (zh) * 2019-11-27 2021-05-28 长鑫存储技术有限公司 半导体结构和互连结构的制备方法

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102324400A (zh) * 2011-09-28 2012-01-18 上海华力微电子有限公司 铜互连结构的制作方法
CN103035509B (zh) * 2011-09-29 2015-03-11 中芯国际集成电路制造(上海)有限公司 半导体器件的制造方法
CN103035509A (zh) * 2011-09-29 2013-04-10 中芯国际集成电路制造(上海)有限公司 半导体器件的制造方法
CN103545196A (zh) * 2012-07-13 2014-01-29 中芯国际集成电路制造(上海)有限公司 金属互连线的制造方法
CN103021839B (zh) * 2012-11-28 2015-06-17 上海华力微电子有限公司 提高无氮介质抗反射层薄膜与光刻胶粘附力的方法
CN103021839A (zh) * 2012-11-28 2013-04-03 上海华力微电子有限公司 提高无氮介质抗反射层薄膜与光刻胶粘附力的方法
CN104253081A (zh) * 2013-06-26 2014-12-31 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
CN104253081B (zh) * 2013-06-26 2017-09-22 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
CN106683983A (zh) * 2017-01-12 2017-05-17 福建中科晶创光电科技有限公司 一种去除刻蚀后基片表面光刻胶的方法及实施装置
CN106683983B (zh) * 2017-01-12 2019-07-02 福建中科晶创光电科技有限公司 一种去除刻蚀后基片表面光刻胶的方法及实施装置
CN111384034A (zh) * 2018-12-29 2020-07-07 苏州能讯高能半导体有限公司 半导体芯片、半导体晶圆及其制造方法
CN111384034B (zh) * 2018-12-29 2022-03-04 苏州能讯高能半导体有限公司 半导体芯片、半导体晶圆及其制造方法
CN109841566A (zh) * 2019-01-30 2019-06-04 长江存储科技有限责任公司 半导体结构的形成方法及半导体结构
CN109841566B (zh) * 2019-01-30 2021-12-17 长江存储科技有限责任公司 半导体结构的形成方法及半导体结构
CN112864089A (zh) * 2019-11-27 2021-05-28 长鑫存储技术有限公司 半导体结构和互连结构的制备方法

Also Published As

Publication number Publication date
CN102054748B (zh) 2013-01-23

Similar Documents

Publication Publication Date Title
CN102054748B (zh) 铜互连线的形成方法和介质层的处理方法
US20220208650A1 (en) Structures with through-substrate vias and methods for forming the same
US6723631B2 (en) Fabrication method of semiconductor integrated circuit device
US7560380B2 (en) Chemical dissolution of barrier and adhesion layers
TWI252534B (en) Copper CMP defect reduction by extra slurry polish
US5686761A (en) Production worthy interconnect process for deep sub-half micrometer back-end-of-line technology
US7119008B2 (en) Integrating metal layers with ultra low-K dielectrics
US8815615B2 (en) Method for copper hillock reduction
US6908863B2 (en) Sacrificial dielectric planarization layer
US6645863B2 (en) Method of manufacturing semiconductor device and semiconductor device
CN101740479B (zh) 半导体器件的制造方法
CN101752298B (zh) 金属互连结构的制造方法
CN101286473B (zh) 半导体器件的制造方法
US20040253809A1 (en) Forming a semiconductor structure using a combination of planarizing methods and electropolishing
US9385086B2 (en) Bi-layer hard mask for robust metallization profile
US20230029867A1 (en) Conductive structures with bottom-less barriers and liners
US6825561B1 (en) Structure and method for eliminating time dependent dielectric breakdown failure of low-k material
US20120315754A1 (en) Interconnection barrier material device and method
CN102054760A (zh) 铜互连结构的形成方法
CN104022070A (zh) 互连结构的形成方法
KR100830744B1 (ko) 금속 라인의 디싱을 최소화하는 화학적 기계적 폴리싱 공정
US7341940B2 (en) Method for forming metal wirings of semiconductor device
US20100112807A1 (en) Method of forming metal wiring of semiconductor device
US7087520B2 (en) Method for fabricating metal wiring
US8153518B2 (en) Method for fabricating metal interconnection of semiconductor device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING

Effective date: 20121113

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20121113

Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Applicant after: Semiconductor Manufacturing International (Shanghai) Corporation

Applicant after: Semiconductor Manufacturing International (Beijing) Corporation

Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Applicant before: Semiconductor Manufacturing International (Shanghai) Corporation

C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130123

Termination date: 20191102