CN102054760A - 铜互连结构的形成方法 - Google Patents
铜互连结构的形成方法 Download PDFInfo
- Publication number
- CN102054760A CN102054760A CN2009101985921A CN200910198592A CN102054760A CN 102054760 A CN102054760 A CN 102054760A CN 2009101985921 A CN2009101985921 A CN 2009101985921A CN 200910198592 A CN200910198592 A CN 200910198592A CN 102054760 A CN102054760 A CN 102054760A
- Authority
- CN
- China
- Prior art keywords
- layer
- copper
- step annealing
- dielectric layer
- interconnection structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
一种铜互连结构的形成方法，包括：提供半导体基底，所述半导体基底表面形成有介质层，所述介质层内形成有开口；在所述介质层表面和开口内依次形成阻挡层和金属铜层；对所述金属铜层进行第一步退火；对所述经过第一步退火的金属铜层进行平整化，至露出所述阻挡层；对所述平整化后的金属铜层进行第二步退火；在所述第二步退火后，去除覆盖在所述介质层表面的阻挡层。本发明避免了后续工艺过程中铜互连线内部由于发生再结晶而导致的空隙缺陷的产生，提高了器件的可靠性。
Description
技术领域
本发明涉及半导体制造领域，特别涉及一种铜互连结构的形成方法。
背景技术
随着半导体技术的发展，超大规模集成电路芯片的集成度已经高达几亿乃至几十亿个器件的规模，两层以上的多层金属互连技术广泛使用。传统的金属互连是由铝金属制成的，但随着集成电路芯片中器件特征尺寸的不断减小，金属互连线中的电流密度不断增大，要求的响应时间不断减小，传统铝互连线已经不能满足要求，工艺尺寸小于130nm以后，铜互连线技术已经取代了铝互连线技术。与铝相比，金属铜的电阻率更低，铜互连线可以降低互连线的电阻电容(RC)延迟，改善电迁移，提高器件的可靠性。
申请号为200810005759.3的中国专利申请中公开了一种半导体器件的制造方法，图1至图5给出了该方法的剖面结构示意图。
如图1所示，提供半导体基底100，所述半导体基底100上形成有绝缘层101，在所述绝缘层101内形成有沟槽102。
如图2所示，在所述绝缘层101上形成阻挡层103，所述阻挡层103嵌入所述沟槽102中。
如图3所示，在所述阻挡层103上形成金属铜层104，所述金属铜层104填满所述沟槽102并覆盖在所述阻挡层103上，之后对所述半导体基底100进行退火，退火温度为300℃或更低。
如图4所示，对所述半导体基底100进行化学机械抛光，去除沟槽102之外的金属铜层104和阻挡层103，形成铜互连线104a。
上述方法在形成金属铜层104之后立即对所述半导体基底100进行退火，退火温度为300℃或更低，避免了铜互连线104a的表面出现凸起物，同时避免了铜互连线104a的内部出现空隙缺陷(void)。实际中，在上述化学机械抛光之后，如图5所示，在所述半导体基底100上还要继续形成保护层105和层间介质层106，所述保护层105和层间介质层106的形成工艺一般都是在300℃以上的高温下进行的，如化学气相沉积(CVD)。在这些高温工艺中，所述铜互连线104a内部的金属铜会发生再结晶(re-crystallization)，从而在其内部产生空隙缺陷(void)，空隙缺陷会造成铜互连线的电迁移(electronic migration，EM)和应力迁移(stress migration，SM)等问题，降低器件的可靠性。
发明内容
本发明解决的问题是提供一种铜互连结构的形成方法，避免铜互连线内部由于发生再结晶而导致的空隙缺陷的产生，提高了器件的可靠性。
本发明提供了一种铜互连结构的形成方法，包括：
提供半导体基底，所述半导体基底表面形成有介质层，所述介质层内形成有开口；
在所述介质层表面和开口内依次形成阻挡层和金属铜层；
对所述金属铜层进行第一步退火；
对所述经过第一步退火的金属铜层进行平整化，至露出所述阻挡层；
对所述平整化的金属铜层进行第二步退火；
在所述第二步退火后，去除覆盖在所述介质层表面的阻挡层。
可选的，所述第一步退火的温度为100℃至300℃。
可选的，所述第一步退火的持续时间为30秒至1小时。
可选的，所述第一步退火的气氛选自氮气(N2)、氢气(H2)或是它们的组合。
可选的，所述第二步退火的温度为100℃至300℃。
可选的，所述第二步退火的持续时间为30秒至1小时。
可选的，所述第二步退火的气氛选自氮气(N2)、氢气(H2)或是它们的组合。
可选的，所述平整化的方法为化学机械抛光。
与现有技术相比，上述公开的技术方案有如下优点：
上述公开的铜互连结构的形成方法中，在去除覆盖在阻挡层表面的金属铜之后、去除介质层表面覆盖的阻挡层之前增加了一步退火过程，使得开口内的金属铜的晶格结构更加紧密，避免了在后续的高温工艺中由于金属铜发生再结晶而导致的内部空隙缺陷的产生，提高了器件的可靠性。
附图说明
图1至图5是现有技术的铜互连结构形成方法的剖面结构示意图；
图6是本发明实施例的铜互连结构形成方法的流程示意图；
图7至图11是本发明实施例的铜互连结构形成方法的剖面结构示意图。
具体实施方式
本发明提供了一种铜互连结构的形成方法，在去除覆盖在阻挡层表面的金属铜之后、去除介质层表面覆盖的阻挡层之前增加了一步退火过程，使得开口内的金属铜的晶格结构更加紧密，避免了在后续的高温工艺中由于金属铜发生再结晶而导致的内部空隙缺陷的产生，提高了器件的可靠性。
为使本发明的方法、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
图6给出了本发明实施例的铜互连结构形成方法的流程示意图。
如图6所示，执行步骤S1，提供半导体基底，所述半导体基底表面形成有介质层，所述介质层内形成有开口；执行步骤S2，在所述介质层表面和开口内依次形成阻挡层和金属铜层；执行步骤S3，对所述金属铜层进行第一步退火；执行步骤S4，对所述经过第一步退火的金属铜层进行平整化，至露出所述阻挡层；执行步骤S5，对所述平整化后的金属铜层进行第二步退火，执行步骤S6，在所述第二步退火后，去除覆盖在所述介质层表面的阻挡层。与现有技术相比：在去除覆盖在阻挡层表面的金属铜之后、去除介质层表面覆盖的阻挡层之前增加了一步退火过程。
下面结合图7至图11对上述各步骤进行详细说明。
如图6和图7所示，执行步骤S1，提供半导体基底200，所述半导体基底200表面形成有介质层201，所述介质层201内形成有开口202。
所述半导体基底200的材质可以是单晶硅、多晶硅、非晶硅中的一种，所述半导体基底200的材质也可以是硅锗化合物，所述半导体基底200还可以是绝缘体上硅(SOI，Silicon On Insulator)结构或硅上外延层结构。在所述半导体基底200中形成有半导体器件(未示出)，例如具有栅极、源极和漏极的金属氧化物半导体器件。所述半导体基底200中还可以形成有金属互连结构(未示出)，如铜的通孔或互连线。
所述介质层201可以是氧化硅、硼硅玻璃、磷硅玻璃、硼磷硅玻璃、掺碳氧化硅(CDO)等，本实施例介质层201采用的是氧化硅(SiO2)。
所述开口202的形成方法可以是在介质层201表面旋涂光刻胶，并图案化，然后再刻蚀形成开口202。刻蚀后通入氧气等离子体，灰化去除剩余的光刻胶。
如图6和图8所示，执行步骤S2，所述介质层201表面和开口202内依次形成阻挡层203和金属铜层205。
所述阻挡层203覆盖所述开口202的底部和侧壁并覆盖在所述介质层201的表面上。所述阻挡层203的材料选自钽或氮化钽，钽或氮化钽可以是单层结构也可以是叠层结构。本实施例中优选的阻挡层材料为钽，所述阻挡层203的形成方法为物理气相沉积(PVD)。所述阻挡层203的作用是防止所述铜籽晶层205中的铜原子向介质层201和半导体基底200中扩散，从而引起污染，降低器件的性能。
在本实施例中，在形成所述阻挡层203之后，还包括在所述阻挡层203上形成铜籽晶层204。所述铜籽晶层204覆盖所述阻挡层203，包括所述开口202的底部和侧壁以及所述介质层201的表面。所述铜籽晶层204可以是单层结构，也可以是由晶粒直径不同的小晶粒层和大晶粒层构成的多层结构。选用多层结构的铜晶种层时，小晶粒层在大晶粒层之下，提高铜籽晶层204与阻挡层203之间的粘附性。所述铜籽晶层204的形成方法为物理气相沉积，与所述阻挡层203的沉积过程在同一物理气相沉积设备中完成。
所述金属铜层205的形成方法为物理气相沉积、化学气相沉积或电镀法，本实施例中优选的方法为电镀法。将所述半导体基底200转移至电镀装置中，所述电镀装置包括有电镀溶液和电源正负极，电镀过程中所述半导体基底2001连接于电源负极，所述电镀溶液中包含加速剂、抑制剂、调整剂(leveler)等多种添加剂。在电镀过程中，金属铜填满所述开口202并有部分铜覆盖在所述介质层201上，形成金属铜层205。
在形成金属铜层205之后，对所述金属铜层205进行第一步退火。所述第一步退火的温度为100℃至300℃；所述第一步退火的持续时间为30秒至1小时；所述第一步退火的气氛选自氮气(N2)、氢气(H2)或是它们的组合。
本实施例中优选的退火温度为180℃至220℃，持续时间为1分钟至5分钟，退火气氛为氮气和氢气的混合气体。所述第一步退火可以改善金属铜层205内部的金属晶格结构，避免或者减少所述金属铜层205的内部空隙以及表面凸起物的产生。所述第一步退火的温度不宜过高，持续时间不宜太长，如果超过上述给出的范围，退火过度，则会造成金属铜层205内部的金属铜发生再结晶，使得覆盖在所述介质层201上的部分金属铜产生较大的应力，导致所述开口202内的金属铜在应力作用下与所述阻挡层203分离脱落，造成器件失效。
如图6和图9所示，对所述金属铜层205进行平整化，至露出所述阻挡层203。本实施例中采用的平整化方法为化学机械抛光，去除覆盖在所述阻挡层203表面上的金属铜，并使用终点(Endpoint)检测技术，研磨至所述阻挡层203，开口202内余留的金属铜形成了铜互连线205a。
在去除覆盖在所述阻挡层203表面上的金属铜之后，对所述平整化后的金属铜层205a进行第二步退火。所述第二步退火的温度为100℃至300℃；所述第二步退火的持续时间为30秒至1小时；所述第二步退火的气氛选自氮气(N2)、氢气(H2)或是它们的组合。
本实施例中优选的退火温度为180℃至250℃，持续时间为1分钟至5分钟，退火气氛为氮气和氢气的混合气体。优选的，所述第二步退火过程的温度高于所述第一步退火过程的温度，进一步改善金属铜层205a内部的金属晶格结构，使其晶格结构排布更加紧密，避免了后续工艺中金属铜在高温下发生再结晶而导致的内部空隙缺陷的产生。
如图6和图10所示，在所述第二步退火后，去除覆盖在所述介质层201表面的阻挡层203。本实施例中使用化学机械抛光研磨去除所述阻挡层203，在实际工艺中，所述化学机械抛光过程为过抛(over polish)，还包括研磨去除部分介质层201，以满足工艺要求的介质层201的厚度。
需要说明的是，在所述第二步退火过程中，所述开口202内的铜互连线205a受到热力作用发生再结晶，其表面会产生部分凸起物(hillocks)，所述凸起物会使得铜互连线205a与之后形成在铜互连线205a上的保护层之间的接触面积增大，导致铜金属扩散加剧，降低器件的可靠性。在所述研磨去除阻挡层203的过程中，所述凸起物也被一并研磨去除，避免了上述问题的发生。这也是所述第二步退火的次序在研磨去除阻挡层之前的主要原因。
在所述化学机械抛光之后，还包括继续形成保护层。如图11所示，在化学机械抛光之后，对所述半导体基底200的表面进行清洗，之后在所述半导体基底200表面形成保护层206。
所述保护层206的材料为掺氮碳化硅(NDC)或氮化硅，可以防止所述铜互连线205a中的金属铜向上层介质层中扩散。所述保护层206的形成方法为化学气相沉积，由于之前经过了两步退火过程，所述铜互连线205a的内部晶格结构排布已经足够紧密，避免了化学气相沉积过程中的高温造成的内部空隙缺陷的产生。
综上，本发明提供了一种铜互连结构的形成方法，在去除覆盖在阻挡层表面的金属铜之后、去除介质层表面覆盖的阻挡层之前增加了一步退火过程，使得开口内的金属铜的晶格结构更加紧密，避免了在后续的高温工艺中由于金属铜发生再结晶而导致的内部空隙缺陷的产生，提高了器件的可靠性。
另外，在去除阻挡层前进行第二步退火，一方面使得开口内的金属铜的晶格结构更加紧密；另一方面，在后续的去除阻挡层的过程中，还可以将第二步退火过程中金属铜表面生成的凸起物一并去除，进一步改善器件的可靠性。
虽然本发明已以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (8)
1.一种铜互连结构的形成方法，其特征在于，包括：
提供半导体基底，所述半导体基底表面形成有介质层，所述介质层内形成有开口；
在所述介质层表面和开口内依次形成阻挡层和金属铜层；
对所述金属铜层进行第一步退火；
对所述经过第一步退火的金属铜层进行平整化，至露出所述阻挡层；
对所述平整化的金属铜层进行第二步退火；
在所述第二步退火后，去除覆盖在所述介质层表面的阻挡层。
2.根据权利要求1所述的铜互连结构的形成方法，其特征在于：所述第一步退火的温度为100℃至300℃。
3.根据权利要求1所述的铜互连结构的形成方法，其特征在于：所述第一步退火的持续时间为30秒至1小时。
4.根据权利要求1所述的铜互连结构的形成方法，其特征在于：所述第一步退火的气氛选自氮气、氢气或是它们的组合。
5.根据权利要求1所述的铜互连结构的形成方法，其特征在于：所述第二步退火的温度为100℃至300℃。
6.根据权利要求1所述的铜互连结构的形成方法，其特征在于：所述第二步退火的持续时间为30秒至1小时。
7.根据权利要求1所述的铜互连结构的形成方法，其特征在于：所述第二步退火的气氛选自氮气、氢气或是它们的组合。
8.根据权利要求1所述的铜互连结构的形成方法，其特征在于：所述平整化的方法为化学机械抛光。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009101985921A CN102054760A (zh) | 2009-11-10 | 2009-11-10 | 铜互连结构的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009101985921A CN102054760A (zh) | 2009-11-10 | 2009-11-10 | 铜互连结构的形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN102054760A true CN102054760A (zh) | 2011-05-11 |
Family
ID=43958947
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2009101985921A Pending CN102054760A (zh) | 2009-11-10 | 2009-11-10 | 铜互连结构的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102054760A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013047907A1 (en) * | 2011-09-29 | 2013-04-04 | Neturen Co., Ltd. | Method of annealing copper wire for interconnector |
| CN106558530A (zh) * | 2015-09-25 | 2017-04-05 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制作方法 |
| CN112038286A (zh) * | 2020-08-27 | 2020-12-04 | 上海华力集成电路制造有限公司 | 改善铜互连工艺中丘状凸起缺陷的方法 |
-
2009
- 2009-11-10 CN CN2009101985921A patent/CN102054760A/zh active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013047907A1 (en) * | 2011-09-29 | 2013-04-04 | Neturen Co., Ltd. | Method of annealing copper wire for interconnector |
| CN103890200A (zh) * | 2011-09-29 | 2014-06-25 | 高周波热錬株式会社 | 对互连器的铜线进行退火的方法 |
| CN103890200B (zh) * | 2011-09-29 | 2016-08-17 | 高周波热錬株式会社 | 对互连器的铜线进行退火的方法 |
| CN106558530A (zh) * | 2015-09-25 | 2017-04-05 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制作方法 |
| CN112038286A (zh) * | 2020-08-27 | 2020-12-04 | 上海华力集成电路制造有限公司 | 改善铜互连工艺中丘状凸起缺陷的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW483105B (en) | A semiconductor integrated circuit device and a method of manufacturing the same | |
| CN102054748B (zh) | 铜互连线的形成方法和介质层的处理方法 | |
| US7745324B1 (en) | Interconnect with recessed dielectric adjacent a noble metal cap | |
| KR20150114908A (ko) | 인터커넥트들을 형성하기 위한 방법 | |
| CN1925151A (zh) | 半导体结构及其制造方法 | |
| US8815615B2 (en) | Method for copper hillock reduction | |
| TWI321346B (en) | Method of forming metal line in semiconductor device | |
| US8957519B2 (en) | Structure and metallization process for advanced technology nodes | |
| CN103972160A (zh) | 一种降低在线wat测试对铜互连可靠性影响的方法 | |
| US10224242B1 (en) | Low-resistivity metallic interconnect structures | |
| US9184134B2 (en) | Method of manufacturing a semiconductor device structure | |
| US7897508B2 (en) | Method to eliminate Cu dislocation for reliability and yield | |
| CN102054760A (zh) | 铜互连结构的形成方法 | |
| CN102054756A (zh) | 铜互连结构及其形成方法 | |
| US6251771B1 (en) | Hydrogen passivation of chemical-mechanically polished copper-containing layers | |
| US7687392B2 (en) | Semiconductor device having metal wiring and method for fabricating the same | |
| JP2001160590A (ja) | 配線の形成方法及び半導体装置の製造方法 | |
| US6897147B1 (en) | Solution for copper hillock induced by thermal strain with buffer zone for strain relaxation | |
| US9275894B2 (en) | Method for forming semiconductor device structure | |
| KR100945503B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| US20070072413A1 (en) | Methods of forming copper interconnect structures on semiconductor substrates | |
| CN112103243B (zh) | 一种半导体结构及其制备方法 | |
| KR20100036008A (ko) | 반도체 소자의 금속배선 형성방법 | |
| JP2010232239A (ja) | 半導体装置 | |
| KR100525906B1 (ko) | 반도체 소자의 구리 배선 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: SEMICONDUCTOR MANUFACTURING (BEIJING) INTERNATIONA Effective date: 20121101 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20121101 Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Applicant after: Semiconductor Manufacturing International (Shanghai) Corporation Applicant after: Semiconductor Manufacturing International (Beijing) Corporation Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Applicant before: Semiconductor Manufacturing International (Shanghai) Corporation |
|
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20110511 |