CN1420530A - 一种氧掺杂硅碳化合物蚀刻停止层 - Google Patents
一种氧掺杂硅碳化合物蚀刻停止层 Download PDFInfo
- Publication number
- CN1420530A CN1420530A CN 01130382 CN01130382A CN1420530A CN 1420530 A CN1420530 A CN 1420530A CN 01130382 CN01130382 CN 01130382 CN 01130382 A CN01130382 A CN 01130382A CN 1420530 A CN1420530 A CN 1420530A
- Authority
- CN
- China
- Prior art keywords
- layer
- dielectric layer
- dielectric
- etching stopping
- internal connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明揭露一种应用于双镶嵌内连线的氧掺杂硅碳化合物蚀刻停止层。本发明一种集成电路结构包含有：一底层；一第一介电层，形成于该底层上；一蚀刻停止层(etch stop layer)，形成于该第一介电层上；以及一第二介电层，形成于该蚀刻停止层上。其中该蚀刻停止层系由氧掺杂硅碳化合物(oxygen－doped SiC)所构成，且该第二介电层系利用化学气相沉积(CVD)制程形成。氧掺杂硅碳化合物具有低介电常数(k＜4.2)、高击穿电压以及极佳的薄膜稳定性，因此可以提升元件可靠度以及操作效能。
Description
发明的领域
本发明提供一种集成电路结构(integrated circuit)，尤指一种氧掺杂(oxygen-doped)硅碳化合物蚀刻停止层，特别应用于双镶嵌金属内连线制程(dual-damascene interconnect applications)。
背景说明
近年来，随着对高速元件(high speed)的需求增加，低介电常数材料与低导电性物质的发展也持续进行。基本上，内连线结构的效能与速度可以RC延迟(RC delay)来表示，其中R代表导线的电阻值(resistance)，C代表介电材料在两导线之间的电容值(capacitance)。因此，使用具有较低介电常数的介电材料即可降低金属间(inter-metal)电容，从而产生较低的RC延迟以及较高的操作效能。
双镶嵌(dual damascene)制程是目前0.25微米以下高速逻辑元件制作所广泛使用的金属内连线技术。在双镶嵌制程中，金属内连线系被定义于一预先蚀刻于一介电层中的沟渠中。目前最常使用于双镶嵌制程的金属导线材料为铜，而扮演连接不同层导线角色的接触窗插塞也同时与铜导线一同形成于一介层洞(via hole)中。如同习知该项技艺者所知，典型的双镶嵌技术包括有：(1)介层洞优先(via-first)制程；(2)自行对准(self-aligned)制程；以及(3)沟渠优先(trench-first)制程。
请参阅图1，图1为习知方法在形成双镶嵌结构之前的介电层结构。如图1所示，不论采用上述何种制程，通常都会在上下两层介电层22以及24中间沉积一蚀刻停止层23。介电层22、24以及蚀刻停止层23构成一传统的双镶嵌堆叠介电层结构30。在此堆叠介电层结构30的下方通常为一底层介电层10，其包含有一以一阻障导21所覆盖的金属导线层12。
请参阅图2，图2为习知方法在形成双镶嵌结构之后的介电层结构。如图2所示，藉由蚀刻停止层23，可以分别于介电层22中形成一介层洞结构41以及于介电层24中形成一沟渠结构42。介层洞结构41穿过蚀刻停止层23、介电层22及阻障层21，通达位于底层介电层10中的金属导线层12。
习知方法一般采用氮化硅作为蚀刻停止层23的材料。然而，由于氮化硅的介电常数过高(＞6.5)将会导致金属内连线操作速度下降。Furumura等人，在美国专利第5,103,285号中，提出利用硅碳化合物(silicon carbide，SiC)(其介电常数约为4-5之间)作为一硅基材与一金属导线层的阻障材料。在美国专利第5,818,071号中，Mark等人则进一步将非晶硅(amorphous)硅碳化合物阻障材料应用在金属导线与介电层之间，以防止金属的扩散。
虽然硅碳化合物具有低介电常数，然而，它在应用上仍具有一些缺点，包括：(1)低击穿电压(breakdown voltage)；(2)高的漏电流；以及(3)不稳定的薄膜特性。为此，近年来某些研究发现在硅碳化合物中掺杂氮元素，可以改善这些特性。然而，在硅碳化合物中掺杂氮元素却可能产生胺类(amine)化合物，导致深紫外线(deep UV)光阻的足部效应(footing effect)以及接触窗障蔽(via blinding)。
发明概述
因此，本发明的主要目的在于提供一种具有高效能(high performance)的金属内连线结构。
本发明的另一目的在于提供一种氧掺杂硅碳化合物层的应用，以提高金属内连线的可靠度(high reliability)。
依据本发明的目的，本发明的较佳实施例系揭露一种集成电路结构，其包含有：一底层；一第一介电层，形成于该底层上；一蚀刻停止层(etch stoplayer)，形成于该第一介电层上；以及一第二介电层，形成于该蚀刻停止层上；其中该蚀刻停止层系由氧掺杂硅碳化合物(oxygen-doped SiC)所构成，且该第二介电层系利用化学气相沉积(CVD)制程形成。
依据本发明的目的，本发明的另一较佳实施例系揭露一种双镶嵌内连线结构，其包含有：一底层，其上形成有一导电层；一第一介电层，形成于该底层上；一停止层(stop layer)，形成于该第一介电层上；一介层洞(via hole)，形成于该第一介电层以及该停止层中，并暴露出部分该导电层；一第二介电层，形成于该停止层上；以及一沟渠线，形成于该介层洞上方的该第二介电层中，用来容纳一金属导线；其中该停止层系由氧掺杂硅碳化合物(oxygen-doped SiC)所构成，且该第二介电层系利用化学气相沉积(CVD)制程形成。
发明的详细说明
本发明的技术特征在于采用一氧掺杂硅碳化合物层(oxygen-doped SiClayer)作为蚀刻停止层，特别应用于双镶嵌金属内连线制程。氧掺杂硅碳化合物层具有低介电常数(k＜4.2)、高击穿电压以及极佳的薄膜稳定性，因此可以提升元件可靠度以及操作效能。
请参阅图3，图3为本发明堆叠介电层300在完成双镶嵌结构140之后的剖面示意图。如图3所示，堆叠介电层300包含有一第一介电层220形成于一阻障层210上、一厚度约为500埃(A)的蚀刻停止层230形成于第一介电层220上以及一第二介电层240形成于蚀刻停止层230上。阻障层210系形成于一底层100上。底层100中包含有一导电层120。双镶嵌结构140包含有一沟渠线构造142形成于第二介电层240中，以及一介层洞141形成于蚀刻停止层230、第一介电层220以及阻障层210中。介层洞141暴露出一部分导电层120。
双镶嵌结构140的作法可采用接触窗优先(via-first)制程、部分接触窗(partial-via)制程、自行对准(self-aligned)制程、沟渠优先(trench-first)制程或者其它镶嵌金属内连线制程。形成双镶嵌结构140的技术为习知该项技艺者所熟知，且并非本发明所要揭露的重点，因此不再详加赘述。相关的双镶嵌制程可参考美国专利第6,197,681号以及美国专利第6,004,188号。
第一介电层220以及第二介电层240的材料可以选自下列组合之一：氟硅玻璃(fluorinated silicon glass，FSG)、HSQ、MSQ(methyl silsesquioxane)、黑钻石(black diamond)材料、珊瑚(Coral)、多孔硅玻璃(porous silica)、不定形氟碳高分子(amorphous fluoroearbon polymers)、聚酰亚胺系高分子(fluorinated polyimide)、铁氟龙(PTFE)、聚亚芳基醚(poly(arylene ether))、苯并环丁烯(benzocyclobutene)、SiLKTM以及FLARETM等等。一般建议第一介电层220以及第二介电层240的介电常数在3.2以下较佳。在本发明的较佳实施例中，第二介电层240系利用化学气相沉积(CVD)制程沉积形成，采用的前体(precursor)气体包括甲基硅烷类，例如甲基硅烷(methylsilane，Si(CH3)H3)、二甲基硅烷(2-methylsilane，Si(CH3)2H2)、三甲基硅烷(3-methylsilane，Si(CH3)3H)以及四甲基硅烷(4-methylsilane，Si(CH3)4)。
金属导线层120系以铜所构成。形成铜金属导线层的作法系利用习知技术，例如物理气相沉积(physical vapor deposition，PVD)、电镀(electroplating)、溅镀(sputtering)、或电子束蒸镀(electron beam evaporation)等等。
形成蚀刻停止层230的方法系利用一电浆加强化学气相沉积(plasma-enhanced chemical vapor deposition，PECVD)制程形成。PECVD的制程参数，包括气体、操作压力、温度、以及反应时间，可视不同机台类型或制程需要作调整。举例来说，沉积蚀刻停止层230的制程参数包括：三甲基硅烷流量约为600sccm；氧气流量约为30sccm；高频无线电波频率(HFRF)约为150瓦特(Watts)左右；操作压力约为0.5至5托耳，较佳为2托耳(Torr)；以及温度约为350至450℃，较佳为400℃。在本发明的其它实施例中，制程前体气体可以采用甲基硅烷、二甲基硅烷、或三甲基硅烷等等。
请参阅表一，表一为本发明蚀刻停止层(500A SiOxCy)的电性测试表。在表1中同时与相同厚度的未掺杂(undoped)硅碳化合物蚀刻停止层的电性作比较。如表1所示，本发明蚀刻停止层可达到介电常数约为4.1，击穿电压约为5.0MV/cm，漏电流约为1.01E-9安培每平方公分(A/cm2)。相较于未掺杂硅碳化合物层的电性，包括：介电常数约为4.5，击穿电压约为3.5MV/cm，漏电流约为1.3E-8安培每平方公分(A/em2)，本发明蚀刻停止层显然具有较佳的电性。
以上所述仅为本发明的较佳实施例，凡依本发明权利要求范围所做的均等变化与修饰，皆应属本发明专利的涵盖范围。
表1为本发明蚀刻停止层(500A SiOxCy)的电性量测值。
| 氧掺杂蚀刻停止层(500埃SiOxCy) | 未掺杂硅碳化合物层(500埃SiC) | |
| 介电常数(k) | 4.1 | 4.5 |
| 击穿电压(MV/cm) | 5.0 | 3.5 |
| 漏电流(@1MV/cm) | 1.01E-9 | 1.3E-8 |
| 折射率(RI) | 1.84 | 1.88 |
| 硬度(GPa) | ＞10 | 5-6 |
| 均匀度(U％@1sigma) | 1.43 | 2.05 |
图示的简单说明
图1为习知方法在形成双镶嵌结构之前的堆叠介电层结构；
图2为习知方法在形成双镶嵌结构之后的堆叠介电层结构；
图3为本发明堆叠介电层在完成双镶嵌结构之后的剖面示意图；
图示的符号说明
10 底层 12 导电层
21 阻障层 22 第一介电层
23 蚀刻停止层 24 第二介电层
30 堆叠介电层结构 41 介层洞
42 沟渠线 100 底层
120 导电层 140 双镶嵌结构
141 介层洞 142 沟渠线
210 阻障层 220 第一介电层
230 蚀刻停止层 240 第二介电层
300 堆叠介电层结构
Claims (15)
1.一种集成电路，其包含有：
一底层：
一第一介电层，形成于该底层上；
一蚀刻停止层，形成于该第一介电层上；以及
一第二介电层，形成于该蚀刻停止层上；
其中该蚀刻停止层系由氧掺杂硅碳化合物所构成。
2.如权利要求1所述的集成电路，其中该蚀刻停止层的厚度约为500埃。
3.如权利要求1所述的集成电路，其中该蚀刻停止层系利用一电浆加强化学气相沉积制程形成。
4.如权利要求1所述的集成电路，其中该第一介电层以及该第二介电层的介电常数皆小于3.2。
5.如权利要求1所述的集成电路，其中该第二介电层系为一化学气相沉积薄膜。
6.如权利要求5所述的集成电路，其中该第二介电层系利用甲基硅烷类气体作为前体所沉积而成。
7.如权利要求6所述的集成电路，其中该甲基硅烷类气体包含有甲基硅烷Si(CH3)H3)、二甲基硅烷Si(CH3)2H2)、三甲基硅烷(Si(CH3)3H)以及四甲基硅烷Si(CH3)4。
8.如权利要求1所述的双镶嵌内连线结构，其中该蚀刻停止层的介电常数约为4.1。
9.如权利要求1所述的双镶嵌内连线结构，其中在停止层厚度为500埃的条件下，该蚀刻停止层的击穿电压约为5.0MV/cm。
10.一种双镶嵌内连线结构，其包含有：
一底层，其上形成有一导电层；
一第一介电层，形成于该底层上；
一停止层，形成于该第一介电层上；
一介层洞，形成于该第一介电层以及该停止层中，并暴露出部分该导电层；
一第二介电层，形成于该停止层上；以及
一沟渠线，形成于该介层洞上方的该第二介电层中，用来容纳一金属导线；
其中该停止层系由氧掺杂硅碳化合物SiC所构成，且该第二介电层系利用化学气相沉积制程形成。
11.如权利要求10所述的双镶嵌内连线结构，其中该停止层系利用一电浆加强化学气相沉积制程形成。
12.如权利要求10所述的双镶嵌内连线结构，其中该第二介电层系利用甲基硅烷类气体作为前体所沉积而成。
13.如权利要求12所述的双镶嵌内连线结构，其中该甲基硅烷类气体包含有甲基硅烷Si(CH3)H3、二甲基硅烷Si(CH3)2H2、三甲基硅烷Si(CH3)3H以及四甲基硅烷Si(CH3)4。
14.如权利要求10所述的双镶嵌内连线结构，其中该停止层的介电常数约为4.1。
15.如权利要求10所述的双镶嵌内连线结构，其中在停止层厚度为500埃的条件下，该停止层的击穿电压约为5.0MV/cm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 01130382 CN1420530A (zh) | 2001-11-21 | 2001-11-21 | 一种氧掺杂硅碳化合物蚀刻停止层 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 01130382 CN1420530A (zh) | 2001-11-21 | 2001-11-21 | 一种氧掺杂硅碳化合物蚀刻停止层 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1420530A true CN1420530A (zh) | 2003-05-28 |
Family
ID=4669868
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 01130382 Pending CN1420530A (zh) | 2001-11-21 | 2001-11-21 | 一种氧掺杂硅碳化合物蚀刻停止层 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1420530A (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100403540C (zh) * | 2004-04-27 | 2008-07-16 | 台湾积体电路制造股份有限公司 | 集成电路元件及其形成方法 |
| CN101587856B (zh) * | 2008-05-20 | 2010-12-22 | 中芯国际集成电路制造(上海)有限公司 | 改善刻蚀工艺中围墙与刻面问题的方法 |
| CN101494191B (zh) * | 2008-01-24 | 2011-03-23 | 中芯国际集成电路制造(上海)有限公司 | 一种双镶嵌结构的制造方法 |
| CN102420178A (zh) * | 2011-07-01 | 2012-04-18 | 上海华力微电子有限公司 | 一种避免光阻中毒的碳化硅薄膜新工艺 |
| CN102881675A (zh) * | 2011-07-13 | 2013-01-16 | 台湾积体电路制造股份有限公司 | 用于高性能互连的结构和方法 |
| CN103531528A (zh) * | 2012-07-03 | 2014-01-22 | 联华电子股份有限公司 | 双镶嵌结构的制作方法 |
-
2001
- 2001-11-21 CN CN 01130382 patent/CN1420530A/zh active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100403540C (zh) * | 2004-04-27 | 2008-07-16 | 台湾积体电路制造股份有限公司 | 集成电路元件及其形成方法 |
| CN101494191B (zh) * | 2008-01-24 | 2011-03-23 | 中芯国际集成电路制造(上海)有限公司 | 一种双镶嵌结构的制造方法 |
| CN101587856B (zh) * | 2008-05-20 | 2010-12-22 | 中芯国际集成电路制造(上海)有限公司 | 改善刻蚀工艺中围墙与刻面问题的方法 |
| CN102420178A (zh) * | 2011-07-01 | 2012-04-18 | 上海华力微电子有限公司 | 一种避免光阻中毒的碳化硅薄膜新工艺 |
| CN102881675A (zh) * | 2011-07-13 | 2013-01-16 | 台湾积体电路制造股份有限公司 | 用于高性能互连的结构和方法 |
| CN102881675B (zh) * | 2011-07-13 | 2015-08-05 | 台湾积体电路制造股份有限公司 | 用于高性能互连的结构和方法 |
| CN103531528A (zh) * | 2012-07-03 | 2014-01-22 | 联华电子股份有限公司 | 双镶嵌结构的制作方法 |
| CN103531528B (zh) * | 2012-07-03 | 2018-03-13 | 联华电子股份有限公司 | 双镶嵌结构的制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101093915B1 (ko) | 반도체 장치의 제조 방법 | |
| US6777325B2 (en) | Semiconductor manufacturing method for low-k insulating film | |
| US6265321B1 (en) | Air bridge process for forming air gaps | |
| US6566283B1 (en) | Silane treatment of low dielectric constant materials in semiconductor device manufacturing | |
| KR100572345B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US20080009141A1 (en) | Methods to form SiCOH or SiCNH dielectrics and structures including the same | |
| KR101144535B1 (ko) | 전구체 함유 질소를 사용한 유전 장벽 증착 | |
| US6670715B2 (en) | Bilayer silicon carbide based barrier | |
| US20020001951A1 (en) | Non metallic barrier formations for copper damascene type interconnects | |
| CN1672250A (zh) | 改进的beol互连结构中的双层hdpcvd/pe cvd帽层及其方法 | |
| US6323555B1 (en) | Metallization structure on a fluorine-containing dielectric and a method for fabrication thereof | |
| US20050208753A1 (en) | Dual-damascene interconnects without an etch stop layer by alternating ILDs | |
| KR20040089580A (ko) | 반도체 장치 및 그 제조 방법 | |
| CN1189934C (zh) | 包含多孔绝缘材料的半导体器件及其制造方法 | |
| CN100561729C (zh) | 双镶嵌结构的制造方法 | |
| JP2007281114A (ja) | 半導体装置の製造方法および半導体装置 | |
| JP4938222B2 (ja) | 半導体装置 | |
| CN1420530A (zh) | 一种氧掺杂硅碳化合物蚀刻停止层 | |
| CN1073281C (zh) | 半导体器件及其制造方法 | |
| US20030085408A1 (en) | Oxygen-doped silicon carbide etch stop layer | |
| CN100485920C (zh) | 具有双层硅碳化合物阻挡层的集成电路 | |
| US20040119163A1 (en) | Method of making semiconductor devices using carbon nitride, a low-dielectric-constant hard mask and/or etch stop | |
| US6784095B1 (en) | Phosphine treatment of low dielectric constant materials in semiconductor device manufacturing | |
| TWI269352B (en) | Method for fabricating semiconductor device | |
| TW511233B (en) | Oxygen-doped silicon carbide etch stop layer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |