TW201618098A - 無遮罩建立自對準磁性穿隧接面之拓樸方法 - Google Patents
無遮罩建立自對準磁性穿隧接面之拓樸方法 Download PDFInfo
- Publication number
- TW201618098A TW201618098A TW104122120A TW104122120A TW201618098A TW 201618098 A TW201618098 A TW 201618098A TW 104122120 A TW104122120 A TW 104122120A TW 104122120 A TW104122120 A TW 104122120A TW 201618098 A TW201618098 A TW 201618098A
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- electrode
- forming
- mtj
- tantalum nitride
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 34
- 229910052751 metal Inorganic materials 0.000 claims abstract description 82
- 239000002184 metal Substances 0.000 claims abstract description 82
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims description 45
- 238000002161 passivation Methods 0.000 claims description 21
- 238000005530 etching Methods 0.000 claims description 14
- 229920002120 photoresistant polymer Polymers 0.000 claims description 14
- 238000000059 patterning Methods 0.000 claims description 11
- 230000009977 dual effect Effects 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 7
- 238000001039 wet etching Methods 0.000 claims description 5
- 229910052715 tantalum Inorganic materials 0.000 claims description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 3
- 239000006117 anti-reflective coating Substances 0.000 claims description 2
- 229910052732 germanium Inorganic materials 0.000 claims description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 2
- 239000000758 substrate Substances 0.000 claims description 2
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract description 3
- 238000000206 photolithography Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 226
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 6
- 239000010949 copper Substances 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000015654 memory Effects 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 2
- CPLXHLVBOLITMK-UHFFFAOYSA-N magnesium oxide Inorganic materials [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 description 2
- 239000000395 magnesium oxide Substances 0.000 description 2
- AXZKOIWUVFPNLO-UHFFFAOYSA-N magnesium;oxygen(2-) Chemical compound [O-2].[Mg+2] AXZKOIWUVFPNLO-UHFFFAOYSA-N 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- RKLYDKCWVBBFLM-UHFFFAOYSA-M [O-2].[OH-].O.P.[Ce+3] Chemical compound [O-2].[OH-].O.P.[Ce+3] RKLYDKCWVBBFLM-UHFFFAOYSA-M 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 229910000420 cerium oxide Inorganic materials 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- -1 for example Substances 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 239000004615 ingredient Substances 0.000 description 1
- BMMGVYCKOGBVEV-UHFFFAOYSA-N oxo(oxoceriooxy)cerium Chemical compound [Ce]=O.O=[Ce]=O BMMGVYCKOGBVEV-UHFFFAOYSA-N 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920003209 poly(hydridosilsesquioxane) Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
- H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
- H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/80—Constructional details
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
- H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
- Mram Or Spin Memory Techniques (AREA)
Abstract
提供一種不使用微影遮罩來形成自對準MTJ的方法和所得裝置。具體實施例包括：形成第一電極於金屬層上方，使該金屬層凹進低k介電層；形成MTJ層於第一電極上方；形成第二電極於該MTJ層上方；部份移除該第二電極、該MTJ層及該第一電極向下到該低k介電層；形成氮化矽基層於該第二電極及該低k介電層上方；以及平坦化該氮化矽基層向下到該第二電極。
Description
本揭示內容係有關於半導體裝置的記憶體設計。本揭示內容特別適合用來製造28奈米(nm)及更先進的自旋轉移力矩式磁性隨機存取記憶體(STT-MRAM)。
典型的MRAM結構包括簡單的1-電晶體及1-磁性通道接面(MTJ)記憶格。該MTJ形成於金屬(Mx)層之間，例如，Mx與Mx+1，以及按照電阻的變化來偵測位元的狀態。
形成MTJ的此一方法圖示於第1圖。說到第1圖，金屬層101(例如，Mx)係形成於層間電介質(ILD)103中。然後，形成金屬帽蓋(metal cap)105於金屬層101及ILD 103上方。接下來，形成下電極(BE)電介質107於金屬帽蓋105上方。之後，形成BE電極109於金屬層101上方。然後，形成MTJ 111於BE電極109、上電極(TE)113之間。接下來，形成鈍化層115於MTJ 111及TE 113的邊緣上方，以及於BE 109上方。之後，形成正矽酸乙酯(TEOS)層117於該鈍化層115及金屬帽蓋105上方。然後，形成
金屬層蝕刻中止層119及金屬層121(例如，Mx+1)於TEOS層117及TE 113上方。此外，形成TEOS層123於金屬層121及金屬層蝕刻中止層119上方。上述加工流程需要3個不同的微影遮罩供製造用，以晶圓加工而言，這很貴且耗時。
因此，亟須不使用微影遮罩能製成自對準MTJ的方法以及所得裝置。
本揭示內容的一態樣為一種不使用微影遮罩來形成自對準MTJ的方法。
本揭示內容的另一態樣為一種自對準MTJ裝置。
本揭示內容的又一態樣為一種形成高密度自對準MTJ的方法，除了經設計成可形成Mx+1金屬的微影遮罩以外，沒有其他微影遮罩。
本揭示內容的其他態樣及特徵會在以下說明中提出以及部份在本技藝一般技術人員審查以下內容或學習本揭示內容的實施後會明白。按照隨附申請專利範圍所特別提示，可實現及得到本揭示內容的優點。
根據本揭示內容，實現某些技術效果部份可用一種方法，其係包含下列步驟：形成第一電極於金屬層上方，使該金屬層凹進低k介電層；形成MTJ層於第一電極上方；形成第二電極於該MTJ層上方；部份移除該第二電極、該MTJ層及該第一電極向下到該低k介電層；形
成氮化矽基層(silicon nitride-based layer)於該第二電極及該低k介電層上方；以及平坦化該氮化矽基層向下到該第二電極。
本揭示內容之數個態樣包括：用濕蝕刻法使該金屬層凹進該低k介電層有5奈米至50奈米的深度。其他態樣包括：用定向沉積法以最小側壁覆蓋率形成該第一電極、該第二電極及該MTJ層。其他態樣包括用以下步驟部份移除該第二電極、該MTJ層及該第一電極：形成第二氮化矽基層於該第二電極上方；平坦化另一氮化矽基層向下到該第二電極，該另一氮化矽基層的剩餘部份位於該金屬層之上；以及蝕刻該第二電極、該MTJ層及該第一電極向下到在該另一氮化矽基層之剩餘部份之各側上的該低k介電層。另一態樣包括：用雙鑲嵌圖案化法(dual-damascene patterning)形成第二金屬層，同時形成溝槽於該第二電極之上以具有電接觸。其他態樣包括用以下步驟形成該第二金屬層：形成超低k(ULK)介電層於該經平坦化之氮化矽基層及該第二電極上方；在該ULK介電層中，蝕刻出溝槽及通孔；以及形成該第二金屬層於該溝槽及該通孔中。
本揭示內容的另一態樣為一種裝置，其係包含：低k介電層；凹進該低k介電層的金屬層；形成於該金屬層上的第一電極；形成於該第一電極上的自對準MTJ；形成於該MTJ上的第二電極；以及氮化矽基層，其係形成於該低k介電基板上且鄰近該第一電極、該MTJ及
該第二電極之外緣。
該裝置的數個態樣包括：該金屬層凹進該低k介電層有5奈米至50奈米。其他態樣包括：該自對準MTJ經形成有20奈米至50奈米的寬度。其他態樣包括：用雙鑲嵌圖案化法形成第二金屬層，同時形成溝槽於該第二電極之上以具有電接觸。另一態樣包括：形成於各側上且鄰近該第二金屬層的ULK介電層。其他態樣包括：該第一及該第二電極由鉭(Ta)形成。
本揭示內容的又一態樣為一種方法，其係包含下列步驟：形成第一電極於第一金屬層上方，使該第一金屬層凹進低k介電層；形成MTJ層於第一電極上方；形成第二電極於該MTJ層上方；部份移除該第二電極、該MTJ層及該第一電極向下到該低k介電層；形成氮化矽基層於該第二電極及該低k介電層上方；形成圖案化堆疊(patterning stack)於該氮化矽基層及該第二電極上，該圖案化堆疊係橫向分離；形成取代該圖案化堆疊的溝槽；以及形成第二金屬層於該第一金屬層及該MTJ層之上以及於該溝槽中。
本揭示內容之數個態樣包括：用濕蝕刻法使該第一金屬層凹進該低k介電層有5奈米至50奈米的深度。其他態樣包括：用定向沉積法以最小側壁覆蓋率形成該第一電極、該第二電極及該MTJ層。其他態樣包括用以下步驟部份移除該第二電極、該MTJ層及該第一電極：形成第二氮化矽基層於該第二電極上方；平坦化另一氮化矽
基層向下到該第二電極，該另一氮化矽基層的剩餘部份位於該第一金屬層之上；以及蝕刻該第二電極、該MTJ層及該第一電極向下到在該另一氮化矽基層之剩餘部份之各側上的該低k介電層。其他態樣包括用以下步驟形成該圖案化堆疊：平坦化該氮化矽基層向下到該第二電極；形成超低k(ULK)介電層於該經平坦化之氮化矽基層及該第二電極上方；形成硬遮罩層於該ULK層上方；形成有機平坦化層(OPL)於該ULK層上方；形成含矽抗反射塗層(SiARC)於該OPL層上方；在該SiARC層上，形成對應至該圖案化堆疊的光阻特徵，該光阻特徵彼此橫向分離；利用該光阻特徵，蝕刻該SiARC層、該OPL層、該硬遮罩及該ULK層向下到該第二電極及該氮化矽基層；以及移除該光阻特徵、該SiARC層及該OPL層。另一態樣包括：蝕刻在該堆疊之間的該第二電極及該MTJ層向下到該第一電極。其他態樣包括：用以下步驟形成該溝槽：形成鈍化層於該圖案化堆疊、該氮化矽基層及該第一電極上方；形成氧化物層於該鈍化層上方；平坦化該氧化物層向下到該硬遮罩層；使該氧化物層及該鈍化層凹進；形成第二硬遮罩層於該氧化物層及該鈍化層上方以及於各個凹部中；平坦化另一硬遮罩層向下到該硬遮罩層；以及蝕刻該硬遮罩、該第二硬遮罩層、該ULK層及該鈍化層向下到該第二電極。其他態樣包括用雙鑲嵌圖案化法形成該第二金屬層。
熟諳此藝者由以下實施方式可明白本揭示內容的其他態樣及技術效果，其中係僅以預期可實現本揭
示內容的最佳模式舉例描述本揭示內容的具體實施例。應瞭解，本揭示內容能夠做出其他及不同的具體實施例，以及在各種明顯的態樣中，能夠修改數個細節而不脫離本揭示內容。因此，附圖及說明內容本質上應被視為圖解說明用而不是用來限定。
101‧‧‧金屬層
103‧‧‧層間電介質(ILD)
105‧‧‧金屬帽蓋
107‧‧‧下電極(BE)電介質
109‧‧‧BE電極
111‧‧‧MTJ
113‧‧‧上電極(TE)
115‧‧‧鈍化層
117‧‧‧正矽酸乙酯(TEOS)層
119‧‧‧金屬層蝕刻中止層
121‧‧‧金屬層
123‧‧‧TEOS層
201‧‧‧金屬層
203‧‧‧低k介電層
401‧‧‧電極
501‧‧‧MTJ層
503‧‧‧電極
505‧‧‧凹部
601‧‧‧氮化矽基層
801‧‧‧氮化矽基層
1001‧‧‧ULK介電層
1101‧‧‧硬遮罩層
1103‧‧‧OPL層
1105‧‧‧SiARC層
1107‧‧‧光阻特徵
1201‧‧‧圖案化堆疊
1401‧‧‧鈍化層
1403‧‧‧氧化物層
1501‧‧‧硬遮罩層
1601‧‧‧溝槽
1701‧‧‧金屬層
在此用附圖舉例說明而不是限定本揭示內容，圖中類似的元件用相同的元件符號表示。
第1圖示意圖示先前技術之MTJ裝置；第2圖至第8圖根據一示範具體實施例示意圖示不使用微影遮罩來形成自對準MTJ裝置的加工流程；以及第9圖至第17圖根據一示範具體實施例示意圖示形成高密度自對準MTJ裝置的方法，除了設計成可形成Mx+1雙鑲嵌結構的遮罩以外，其係不使用任何額外微影遮罩。
為了解釋，在以下的說明中，提出各種特定的細節供徹底瞭解示範具體實施例。不過，顯然沒有該等特定細節或用等價配置仍可實施示範具體實施例。在其他情況下，眾所周知的結構及裝置用方塊圖圖示以免不必要地混淆示範具體實施例。此外，除非明示，在本專利說明書及申請專利範圍中表示成分、反應狀態等等之數量、比例及數值性質的所有數字應被理解為在所有情況下可用
措辭“約”來修飾。
本揭示內容針對及解決在製造MTJ結構時伴隨昂貴耗時地使用一或更多微影遮罩的當前問題。
根據本揭示內容之具體實施例的方法包括：形成第一電極於金屬層上方，使該金屬層凹進低k介電層。形成MTJ層於第一電極上方。形成第二電極於該MTJ層上方，以及部份移除該第二電極、該MTJ層及該第一電極向下到該低k介電層。形成氮化矽基層於該第二電極上方，然後平坦化該低k介電層及該氮化矽基層向下到該第二電極。
此外，熟諳此藝者由以下實施方式可明白本揭示內容的其他態樣、特徵及技術效果，其中係僅以預期可實現本揭示內容的最佳模式舉例描述本揭示內容的具體實施例。應瞭解，本揭示內容能夠做出其他及不同的具體實施例，以及在各種明顯的態樣，能夠修改數個細節而不脫離本揭示內容。因此，附圖及說明內容本質上應被視為圖解說明用而不是用來限定。
說到第2圖，在後段(BEOL)底層的化學機械研磨(CMP)後，形成金屬層201，例如，由銅(Cu)形成的Mx，於低k介電層203中，例如，摻雜碳及磷的二氧化矽(SiO2)。然後，使金屬層201凹進低k介電層203，例如，5奈米至50奈米，如第3圖所示。(第2圖及第3圖為在Mx金屬線寬度方向的橫截面圖)。例如，用濕蝕刻法使金屬層201凹進。接下來，沉積電極401於金屬層201及低
k介電層203上方，如第4圖所示。(第4圖為在Mx金屬線長度方向的橫截面圖)。線路長度等於或大於線路寬度，但是小於線路寬度的3倍。電極401可由例如鉭形成，以及有5奈米至20奈米的厚度。之後，沉積MTJ層501於電極401上方，如第5圖所示。MTJ層501可由例如金屬及氧化化合物(例如，氧化鎂(MgO))形成，以及有20奈米至50奈米的厚度。接下來，沉積電極503於該MTJ層501上方。電極503可形成，例如，有5奈米至20奈米的厚度。電極401、MTJ層501及電極503用定向沉積法以最小側壁覆蓋率形成，在電極503中產生具有例如30奈米至80奈米之寬度的凹部505。
說到第6圖，沉積氮化矽基層601於電極503上方，然後例如，用CMP平坦化向下到電極503的上表面。接下來，移除電極503、MTJ層501及電極401在氮化矽基層601之兩側上的部份向下到低k介電層203的上表面，如第7圖所示。例如，用沉積法形成氮化矽基層801於所有暴露表面上方，然後例如，用CMP平坦化向下到電極503，如第8圖所示。氮化矽基層801可形成，例如，有10奈米至20奈米的厚度。之後，利用標準金屬雙鑲嵌法，可形成第二金屬層(為了便於圖解說明而不圖示)，例如，由銅形成的Mx+1，於該第二電極之上。例如，可形成鈍化層(為了便於圖解說明而不圖示)於氮化矽基層801上。接下來，可形成ULK層(為了便於圖解說明而不圖示)於該鈍化層上。然後，蝕刻溝槽及通孔於該ULK層中。
之後，在該等通孔及溝槽中可形成該第二金屬層，例如，Mx+1(為了便於圖解說明而不圖示)。溝槽與該第二電極實體接觸。在其他位置的通孔(為了便於圖解說明而不圖示)建立Mx+1與Mx金屬層之間的電接觸。Mx+1金屬線寬度類似第2圖及第3圖中的Mx金屬線層201。然而，Mx+1係與Mx垂直。
說到第9圖，在金屬層201的長度遠大於寬度時，例如，至少大3倍，藉由圖案化裝置的上階層可增加MTJ層501的密度。第9圖在第2圖至第8圖的步驟之後，不過，各層的長度，例如，層203、201、401、501及503，此時至少3倍大於第2圖至第3圖中的各層。說到第10圖，在平坦化第8圖的氮化矽基層801之後，沉積ULK介電層1001於氮化矽基層801及電極503上方，然後加以平坦化供形成下一個金屬層，例如，Mx+1。ULK介電層1001可形成，例如，有50奈米至200奈米的厚度。
硬遮罩層1101由例如質量密度高於ULK層1001的二氧化矽形成於ULK層1001上方，如第11圖所示。硬遮罩層1101可形成，例如，有10奈米至30奈米的厚度。然後，形成例如厚度有100奈米至300奈米的OPL層1103於ULK層1001上方。接下來，形成例如厚度有20奈米至50奈米的SiARC層1105於OPL層1103上方。之後，形成數個光阻特徵1107於SiARC層1105上方。可形成例如厚度有100奈米至300奈米及寬度有20奈米至50奈米的光阻特徵1107。此外，該等光阻特徵1107可形成，例如，
在其間有20奈米至50奈米的空間。ULK層1001、硬遮罩層1101、OPL層1103、SiARC層1105及光阻特徵1107經形成可使用於下一個金屬層(例如，Mx+1)的翻轉調性圖案化(inverted tone patterning)。
接下來，使用光阻特徵1107作為遮罩，例如，藉由蝕刻SiARC層1105、OPL層1103、硬遮罩層1101及ULK層1001向下到電極503及氮化矽基層801，可形成圖案化堆疊1201，如第12圖所示。然後，可移除光阻特徵1107、SiARC層1105及OPL層1103。之後，可蝕刻例如在圖案化堆疊1201之間的電極503及MTJ層501向下到電極401，如第13圖所示。說到第14圖，形成鈍化層1401於圖案化堆疊1201、氮化矽基層801及電極401上方。可原位形成例如厚度有5奈米至20奈米的鈍化層1401。接下來，形成氧化物層1403(例如，可流動氧化物)於該鈍化層1401上方。然後，例如，用CMP平坦化鈍化層1401及氧化物層1403向下到硬遮罩層1101。
說到第15圖，隨後，使氧化物層1403凹進，例如，10奈米至30奈米。接下來，形成硬遮罩層1501，例如，TiN，於氧化物層1403上方。然後，例如，用CMP平坦化硬遮罩層1501向下到硬遮罩層1101。之後，藉由形成通孔及溝槽，硬遮罩層1501用來作為雙鑲嵌圖案化法的硬遮罩。蝕刻硬遮罩層1101、ULK 1001及鈍化層1401向下到電極503而形成溝槽1601。接下來，在溝槽1601中形成金屬層1701，例如，由銅形成的Mx+1，如第17圖
所示。然後，可移除硬遮罩層1501，隨後例如，用CMP平坦化氧化物層1403及金屬層1701。例如，用雙鑲嵌圖案化法可形成金屬層1701。第17圖的所得裝置類似第7圖的所得裝置，除了MTJ 501的密度已倍增以外，這是基於第9圖之金屬層201有大於第2圖之金屬層201的長度。這是個實施例，甚至根據第9圖之金屬層201的長度與Mx+1中之銅線的寬度的比例，可形成密度較高的MTJ 501。
本揭示內容之具體實施例可達成數種技術效果，包括：不使用微影遮罩來形成自對準MTJ或者是高密度自對準MTJ。本揭示內容之具體實施例可用於各種工業應用，例如，微處理器、智慧型手機、行動電話、手機、機上盒、DVD燒錄機及播放機、汽車導航、印表機及周邊設備，網絡及電信設備，遊戲系統及數位照相機。因此，本揭示內容在產業上可用於各種以28奈米及更先進之技術節點高度整合的半導體裝置。
在以上說明中，本揭示內容用數個示範具體實施例來描述。不過，顯然仍可做出各種修改及改變而不脫離本揭示內容更寬廣的精神及範疇，如申請專利範圍所述。因此，本專利說明書及附圖應被視為圖解說明用而非限定。應瞭解，本揭示內容能夠使用各種其他組合及具體實施例以及在如本文所述的本發明概念範疇內能夠做出任何改變或修改。
201‧‧‧金屬層
203‧‧‧低k介電層
401‧‧‧電極
501‧‧‧MTJ層
503‧‧‧電極
801‧‧‧氮化矽基層
Claims (20)
- 一種方法，其係包含：形成第一電極於金屬層上方，使該金屬層凹進低k介電層；形成磁性通道接面(MTJ)層於該第一電極上方；形成第二電極於該MTJ層上方；部份移除該第二電極、該MTJ層及該第一電極向下到該低k介電層；形成氮化矽基層於該第二電極及該低k介電層上方；以及平坦化該氮化矽基層向下到該第二電極。
- 如申請專利範圍第1項所述之方法，其係包含：用濕蝕刻法，使該金屬層凹進該低k介電層有5奈米(nm)至50奈米的深度。
- 如申請專利範圍第1項所述之方法，其係包含：用定向沉積法以最小側壁覆蓋率形成該第一電極、該第二電極及該MTJ層。
- 如申請專利範圍第1項所述之方法，其係包含用以下步驟部份移除該第二電極、該MTJ層及該第一電極：形成第二氮化矽基層於該第二電極上方；平坦化另一氮化矽基層向下到該第二電極，該另一氮化矽基層的剩餘部份係位於該金屬層之上；以及蝕刻該第二電極、該MTJ層及該第一電極向下到在該另一氮化矽基層之該剩餘部份之各側上的該低k 介電層。
- 如申請專利範圍第1項所述之方法，更包含：用雙鑲嵌圖案化法形成第二金屬層，同時形成溝槽於該第二電極之上以具有電接觸。
- 如申請專利範圍第5項所述之方法，其係包含用以下步驟形成該第二金屬層：形成超低k(ULK)介電層於經平坦化之該氮化矽基層及該第二電極上方；在該ULK介電層中，蝕刻出溝槽及通孔；以及形成該第二金屬層於該溝槽及該通孔中。
- 一種裝置，其係包含：低k介電層；凹進該低k介電層的金屬層；形成於該金屬層上的第一電極；形成於該第一電極上的自對準磁性通道接面(MTJ)；形成於該MTJ上的第二電極；以及氮化矽基層，其係形成於該低k介電基板上且鄰近該第一電極、該MTJ及該第二電極之外緣。
- 如申請專利範圍第7項所述之裝置，其中，該金屬層凹進該低k介電層有5奈米(nm)至50奈米。
- 如申請專利範圍第7項所述之裝置，其中，該自對準MTJ經形成有20奈米至50奈米的寬度。
- 如申請專利範圍第7項所述之裝置，更包含第二金屬 層，其係用雙鑲嵌圖案化法形成，同時形成溝槽於該第二電極上方以具有電接觸。
- 如申請專利範圍第10項所述之裝置，更包含形成於各側上且鄰近該第二金屬層的超低k(ULK)介電層。
- 如申請專利範圍第10項所述之裝置，其中，該第一及該第二電極由鉭(Ta)形成。
- 一種方法，其係包含：形成第一電極於第一金屬層上方，使該第一金屬層凹進低k介電層；形成磁性通道接面(MTJ)層於該第一電極上方；形成第二電極於該MTJ層上方；部份移除該第二電極、該MTJ層及該第一電極向下到該低k介電層；形成氮化矽基層於該第二電極及該低k介電層上方；形成圖案化堆疊於該氮化矽基層及該第二電極上，該圖案化堆疊係橫向分離；形成取代該圖案化堆疊的溝槽；以及形成第二金屬層於該第一金屬層及該MTJ層之上以及於該溝槽中。
- 如申請專利範圍第13項所述之方法，其係包含：用濕蝕刻法使該第一金屬層凹進該低k介電層有5奈米(nm)至50奈米的深度。
- 如申請專利範圍第13項所述之方法，其係包含：用定 向沉積法以最小側壁覆蓋率形成該第一磁極、該第二電極及該MTJ層。
- 如申請專利範圍第13項所述之方法，其係包含用以下步驟部份移除該第二電極、該MTJ層及該第一電極：形成第二氮化矽基層於該第二電極上方；平坦化另一氮化矽基層向下到該第二電極，該另一氮化矽基層的剩餘部份係位於該第一金屬層之上；以及蝕刻該第二電極、該MTJ層及該第一電極向下到在該另一氮化矽基層之該剩餘部份之各側上的該低k介電層。
- 如申請專利範圍第13項所述之方法，其係包含用以下步驟形成該圖案化堆疊：平坦化該氮化矽基層向下到該第二電極；形成超低k(ULK)介電層於該經平坦化之氮化矽基層及該第二電極上方；形成硬遮罩層於該ULK層上方；形成有機平坦化層(OPL)於該ULK層上方；形成含矽抗反射塗層(SiARC)於該OPL層上方；在該SiARC層上，形成對應至該圖案化堆疊的光阻特徵，該光阻特徵彼此橫向分離；利用該光阻特徵，蝕刻該SiARC層、該OPL層、該硬遮罩及該ULK層向下到該第二電極及該氮化矽基層；以及 移除該光阻特徵、該SiARC層及該OPL層。
- 如申請專利範圍第13項所述之方法，其更包含：蝕刻在該圖案化堆疊之間的該第二電極及該MTJ層向下到該第一電極。
- 如申請專利範圍第17項所述之方法，其係包含用以下步驟形成該溝槽：形成鈍化層於該圖案化堆疊、該氮化矽基層及該第一電極上方；形成氧化物層於該鈍化層上方；平坦化該氧化物層向下到該硬遮罩層；使該氧化物層及該鈍化層凹進；形成第二硬遮罩層於該氧化物層及該鈍化層上方以及於各個凹部中；平坦化另一硬遮罩層向下到該硬遮罩層；以及蝕刻該硬遮罩、該第二硬遮罩層、該ULK層及該鈍化層向下到該第二電極。
- 如申請專利範圍第13項所述之方法，其係包含用雙鑲嵌圖案化法形成該第二金屬層。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US14/540,504 US9190260B1 (en) | 2014-11-13 | 2014-11-13 | Topological method to build self-aligned MTJ without a mask |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201618098A true TW201618098A (zh) | 2016-05-16 |
| TWI579840B TWI579840B (zh) | 2017-04-21 |
Family
ID=54434671
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW104122120A TWI579840B (zh) | 2014-11-13 | 2015-07-08 | 無遮罩建立自對準磁性穿隧接面之拓樸方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US9190260B1 (zh) |
| CN (1) | CN105591025B (zh) |
| TW (1) | TWI579840B (zh) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9818935B2 (en) | 2015-06-25 | 2017-11-14 | Taiwan Semiconductor Manufacturing Co., Ltd. | Techniques for MRAM MTJ top electrode connection |
| US9917137B1 (en) | 2017-01-11 | 2018-03-13 | International Business Machines Corporation | Integrated magnetic tunnel junction (MTJ) in back end of line (BEOL) interconnects |
| US10347825B2 (en) | 2017-02-17 | 2019-07-09 | International Business Machines Corporation | Selective deposition and nitridization of bottom electrode metal for MRAM applications |
| US10109675B2 (en) | 2017-03-08 | 2018-10-23 | International Business Machines Corporation | Forming self-aligned contacts on pillar structures |
| US10439132B2 (en) * | 2017-03-20 | 2019-10-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Protective passivation layer for magnetic tunnel junctions |
| US10069064B1 (en) | 2017-07-18 | 2018-09-04 | Headway Technologies, Inc. | Memory structure having a magnetic tunnel junction (MTJ) self-aligned to a T-shaped bottom electrode, and method of manufacturing the same |
| US10573687B2 (en) | 2017-10-31 | 2020-02-25 | International Business Machines Corporation | Magnetic random access memory with permanent photo-patternable low-K dielectric |
| US10475991B2 (en) | 2018-02-22 | 2019-11-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Fabrication of large height top metal electrode for sub-60nm magnetoresistive random access memory (MRAM) devices |
| US10741748B2 (en) | 2018-06-25 | 2020-08-11 | International Business Machines Corporation | Back end of line metallization structures |
| US10868237B2 (en) * | 2018-08-27 | 2020-12-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Self-aligned encapsulation hard mask to separate physically under-etched MTJ cells to reduce conductive R-deposition |
| CN110890461B (zh) * | 2018-09-07 | 2023-05-02 | 联华电子股份有限公司 | 嵌入式磁阻式随机存取存储器的制造方法 |
| US10566201B1 (en) | 2018-10-30 | 2020-02-18 | Globalfoundries Inc. | Gate cut method after source/drain metallization |
| US10950549B2 (en) | 2018-11-16 | 2021-03-16 | International Business Machines Corporation | ILD gap fill for memory device stack array |
| US11476415B2 (en) | 2018-11-30 | 2022-10-18 | International Business Machines Corporation | Patterning magnetic tunnel junctions and the like while reducing detrimental resputtering of underlying features |
| US10892403B2 (en) | 2019-01-29 | 2021-01-12 | International Business Machines Corporation | Structured bottom electrode for MTJ containing devices |
| CN111969104B (zh) * | 2019-05-20 | 2023-09-12 | 联华电子股份有限公司 | 半导体元件及其制作方法 |
| CN112310144B (zh) | 2019-07-29 | 2024-10-15 | 联华电子股份有限公司 | 半导体结构及其制作方法 |
| US11205678B2 (en) | 2020-02-03 | 2021-12-21 | International Business Machines Corporation | Embedded MRAM device with top via |
| US11355551B2 (en) * | 2020-06-23 | 2022-06-07 | Taiwan Semiconductor Manufacturing Company Limited | Multi-level magnetic tunnel junction NOR device with wrap-around gate electrodes and methods for forming the same |
| US20220352457A1 (en) * | 2021-04-28 | 2022-11-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Memory device and manufacturing method thereof |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW559950B (en) * | 2002-03-13 | 2003-11-01 | Macronix Int Co Ltd | Memory device and method of forming passivation film thereof |
| US7307019B2 (en) * | 2004-09-29 | 2007-12-11 | Tokyo Electron Limited | Method for supercritical carbon dioxide processing of fluoro-carbon films |
| JP4560025B2 (ja) * | 2006-09-29 | 2010-10-13 | 株式会社東芝 | 磁気ランダムアクセスメモリ及びその製造方法 |
| US20080157268A1 (en) * | 2006-12-30 | 2008-07-03 | Kim Deok-Kee | Fuse Element Using Low-K Dielectric |
| US7688615B2 (en) * | 2007-12-04 | 2010-03-30 | Macronix International Co., Ltd. | Magnetic random access memory, manufacturing method and programming method thereof |
| US7936596B2 (en) * | 2008-02-01 | 2011-05-03 | Qualcomm Incorporated | Magnetic tunnel junction cell including multiple magnetic domains |
| US8634231B2 (en) * | 2009-08-24 | 2014-01-21 | Qualcomm Incorporated | Magnetic tunnel junction structure |
| US8564079B2 (en) * | 2008-04-21 | 2013-10-22 | Qualcomm Incorporated | STT MRAM magnetic tunnel junction architecture and integration |
| US9385308B2 (en) * | 2010-03-26 | 2016-07-05 | Qualcomm Incorporated | Perpendicular magnetic tunnel junction structure |
| KR101920626B1 (ko) * | 2011-08-16 | 2018-11-22 | 삼성전자주식회사 | 정보 저장 장치 및 그 제조 방법 |
| US8987846B2 (en) * | 2013-03-22 | 2015-03-24 | Yoshinori Kumura | Magnetic memory and manufacturing method thereof |
-
2014
- 2014-11-13 US US14/540,504 patent/US9190260B1/en active Active
-
2015
- 2015-07-08 TW TW104122120A patent/TWI579840B/zh not_active IP Right Cessation
- 2015-09-01 US US14/841,997 patent/US9666791B2/en active Active
- 2015-11-11 CN CN201510767059.8A patent/CN105591025B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN105591025A (zh) | 2016-05-18 |
| CN105591025B (zh) | 2018-04-13 |
| US9666791B2 (en) | 2017-05-30 |
| US9190260B1 (en) | 2015-11-17 |
| TWI579840B (zh) | 2017-04-21 |
| US20160141489A1 (en) | 2016-05-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI579840B (zh) | 無遮罩建立自對準磁性穿隧接面之拓樸方法 | |
| US9478462B1 (en) | SAV using selective SAQP/SADP | |
| US9508560B1 (en) | SiARC removal with plasma etch and fluorinated wet chemical solution combination | |
| TWI610343B (zh) | 具有楔形鑲嵌孔洞之半導體結構及其製造方法 | |
| US8450212B2 (en) | Method of reducing critical dimension process bias differences between narrow and wide damascene wires | |
| US20180076035A1 (en) | Multi-angled deposition and masking for custom spacer trim and selected spacer removal | |
| US10777449B2 (en) | Methods of manufacturing semiconductor devices | |
| CN109427657B (zh) | 半导体器件及其形成方法 | |
| US9613862B2 (en) | Chamferless via structures | |
| US9852984B2 (en) | Cut first alternative for 2D self-aligned via | |
| US8669180B1 (en) | Semiconductor device with self aligned end-to-end conductive line structure and method of forming the same | |
| US20210036053A1 (en) | Semiconductor memory device | |
| TW201810591A (zh) | 半導體裝置與其形成方法 | |
| US9905282B1 (en) | Top electrode dome formation | |
| US7348240B2 (en) | Method for forming metal line in flash memory device | |
| TWI713147B (zh) | 半導體裝置的形成方法 | |
| TWI694622B (zh) | 在互連中之嵌入ｍｒａｍ及其製造方法 | |
| TW202118099A (zh) | 積體晶片以及形成積體晶片的方法 | |
| US9484258B1 (en) | Method for producing self-aligned vias | |
| US9865473B1 (en) | Methods of forming semiconductor devices using semi-bidirectional patterning and islands | |
| TW202115934A (zh) | 半導體結構的形成方法 | |
| US8900997B2 (en) | Method for forming a dual damascene structure of a semiconductor device, and a semiconductor device therewith | |
| US11239086B2 (en) | Back end memory integration process | |
| TW202002344A (zh) | 具有改良密封環之ｍｒａｍ裝置及其製造方法 | |
| CN112309954A (zh) | 半导体器件及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |