CN108074910B - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN108074910B
CN108074910B CN201711083442.7A CN201711083442A CN108074910B CN 108074910 B CN108074910 B CN 108074910B CN 201711083442 A CN201711083442 A CN 201711083442A CN 108074910 B CN108074910 B CN 108074910B
Authority
CN
China
Prior art keywords
wiring structures
insulating interlayer
insulating
semiconductor device
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711083442.7A
Other languages
English (en)
Other versions
CN108074910A (zh
Inventor
张相信
刘禹炅
韩奎熙
白宗玟
V.H.阮
金秉熙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN108074910A publication Critical patent/CN108074910A/zh
Application granted granted Critical
Publication of CN108074910B publication Critical patent/CN108074910B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4983—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material
    • H01L29/4991—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material comprising an air gap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H01L23/53266—Additional layers associated with refractory-metal layers, e.g. adhesion, barrier, cladding layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种半导体器件包括：在衬底的第一区域上的第一绝缘夹层和在衬底的第二区域上的第二绝缘夹层；多个第一布线结构，在第一绝缘夹层上，第一布线结构彼此间隔开；多个第二布线结构，分别填充第二绝缘夹层上的多个沟槽；绝缘覆盖结构，选择性地在第一布线结构之间的第一绝缘夹层的表面上以及在第一布线结构的每个的侧壁和上表面上，绝缘覆盖结构包括绝缘材料；第三绝缘夹层，在第一布线结构和第二布线结构上；以及空气间隙，在第一布线结构之间在第三绝缘夹层下面。

Description

半导体器件及其制造方法
技术领域
示例实施方式涉及一种半导体器件及其制造方法。更具体地，示例实施方式涉及包括金属布线结构的半导体器件及其制造方法。
背景技术
在半导体器件中，包括金属的布线结构可以具有低的电阻，并且布线结构之间的间隙可以是小的。因此，布线结构之间的寄生电容会增大，RC延迟会由于寄生电容产生。为了降低寄生电容，空气间隙或具有低介电常数的绝缘夹层可以形成在布线结构之间。
发明内容
根据示例实施方式，提供了一种半导体器件。该半导体器件包括第一绝缘夹层、第二绝缘夹层、多个第一布线结构、多个第二布线结构、绝缘覆盖结构、空气间隙和第三绝缘夹层。第一绝缘夹层可以形成在衬底的第一区域上，第二绝缘夹层可以形成在衬底的第二区域上。所述多个第一布线结构可以形成在第一绝缘夹层上，所述多个第一布线结构可以彼此间隔开。所述多个第二布线结构可以分别填充在第二绝缘夹层上的多个沟槽。绝缘覆盖结构可以选择性地形成在所述多个第一布线结构之间的第一绝缘夹层的表面以及所述多个第一布线结构的每个的侧壁和上表面上，绝缘覆盖结构可以包括绝缘材料。第三绝缘夹层可以形成在所述多个第一布线结构和所述多个第二布线结构上。空气间隙可以形成在所述多个第一布线结构之间在第三绝缘夹层下面。
根据示例实施方式，提供了一种半导体器件。该半导体器件包括第一绝缘夹层、多个第一布线结构、绝缘覆盖结构和第二绝缘夹层。第一绝缘夹层可以形成在衬底上。所述多个第一布线结构可以形成在第一绝缘夹层上。所述多个第一布线结构可以彼此间隔开。绝缘覆盖结构可以选择性地形成在所述多个第一布线结构之间的第一绝缘夹层的表面以及所述多个第一布线结构的每个的侧壁和上表面上。绝缘覆盖结构可以包括绝缘材料。第二绝缘夹层可以形成在所述多个第一布线结构上。空气间隙可以形成在所述多个第一布线结构之间在第二绝缘夹层下面。
根据示例实施方式，提供了一种制造半导体器件的方法。在该方法中，初始第一绝缘夹层可以形成在衬底的第一区域和第二区域上。初始第一绝缘夹层可以包括在其上的多个沟槽。第一布线结构和第二布线结构可以形成为分别填充第一区域和第二区域上的沟槽。初始第一绝缘夹层的在第一布线结构之间的部分可以被蚀刻以形成在第一布线结构之间的第一绝缘夹层和第二布线结构之间的第二绝缘夹层。绝缘覆盖结构可以选择性地形成在第一布线结构之间的第一绝缘夹层的表面以及第一布线结构的每个的侧壁和上表面上。绝缘覆盖结构可以包括绝缘材料。第三绝缘夹层可以形成在第一布线结构和第二布线结构上。空气间隙可以形成在第一布线结构之间在第三绝缘夹层下面。
根据示例实施方式，提供了一种半导体器件，该半导体器件包括：在衬底的第一区域上的第一绝缘夹层和在衬底的第二区域上的第二绝缘夹层；在第一绝缘夹层上的多个第一布线结构，所述多个第一布线结构彼此间隔开；多个第二布线结构，分别填充第二绝缘夹层上的多个沟槽；绝缘覆盖结构，仅在衬底的第一区域上，该绝缘覆盖结构覆盖相邻的第一布线结构之间的第一绝缘夹层的表面以及所述多个第一布线结构的侧壁和上表面，该绝缘覆盖结构包括绝缘材料；第三绝缘夹层，在所述多个第一布线结构和所述多个第二布线结构上；以及空气间隙，在所述多个第一布线结构之间在第三绝缘夹层下面。
附图说明
通过参照附图详细地描述示范性实施方式，特征对于本领域普通技术人员将变得明显，附图中：
图1示出根据示例实施方式的半导体器件的剖视图；
图2至图14示出根据示例实施方式的制造半导体器件的方法中的阶段的剖视图；
图15示出根据示例实施方式的半导体器件的剖视图；
图16示出根据示例实施方式的制造半导体器件的方法中的阶段的剖视图；
图17示出根据示例实施方式的半导体器件的剖视图；
图18和图19示出根据示例实施方式的制造半导体器件的方法中的阶段的剖视图；以及
图20示出根据示例实施方式的半导体器件的剖视图。
具体实施方式
图1是示出根据示例实施方式的半导体器件的剖视图。
参照图1，该半导体器件可以包括在衬底100上的第一绝缘夹层102a、第二绝缘夹层102b、第三绝缘夹层134、第一布线结构109a以及第二布线结构109b。该半导体器件还可以包括第一覆盖图案110和绝缘覆盖结构130。
衬底100可以包括半导体材料例如硅、锗、硅-锗等，或者III-V族半导体化合物例如GaP、GaAs、GaSb等。在一示例实施方式中，衬底100可以是绝缘体上硅(SOI)衬底或绝缘体上锗(GOI)衬底。
衬底100可以包括第一区域和第二区域。衬底100的第一区域可以包括在其相反两侧的每个处具有空气间隙的第一布线结构109a，衬底100的第二区域可以包括在其相反两侧处没有空气间隙的第二布线结构109b。
第一绝缘夹层102a可以形成在衬底100的第一区域上。第一绝缘夹层102a可以包括低k材料。例如，第一绝缘夹层102a可以包括具有比硅氮化物的介电常数更低的介电常数的低k材料。在示例实施方式中，低k材料可以具有小于约3.9的介电常数，例如小于约2.2。低k材料可以包括多孔材料，低k材料的介电常数可以由于其中的孔而是低的。低k材料可以包括例如用碳掺杂的硅氧化物(SiCOH)或用氟掺杂的硅氧化物(F-SiO2)、多孔的硅氧化物、旋涂有机聚合物、或无机聚合物，例如氢倍半硅氧烷(HSSQ)、甲基倍半硅氧烷(MSSQ)等。
第二绝缘夹层102b可以形成在衬底100的第二区域上。第二绝缘夹层102b可以包括与第一绝缘夹层102a的材料基本上相同的材料。第二绝缘夹层102b的上表面可以相对于衬底100的底部比第一绝缘夹层102a的上表面高。
多个第一布线结构109a可以形成在第一绝缘夹层102a上。第一布线结构109a的每个的下表面可以与第一布线结构109a之间的第一绝缘夹层102a的上表面基本上共平面或低于第一布线结构109a之间的第一绝缘夹层102a的上表面，例如，第一绝缘夹层102a的在两个相邻的第一布线结构109a之间的部分可以具有比所述两个相邻的第一布线结构109a的下表面高的上表面。第一布线结构109a的每个可以在第一方向D1上延伸，并且在第三方向D3上具有预定高度，第一布线结构109a可以在基本上垂直于第一方向D1的第二方向D2上彼此间隔开。
第二绝缘夹层102b可以包括其上的(例如，其中的)多个沟槽104，并且第二布线结构109b可以分别形成在沟槽104中。第二布线结构109b的每个可以在第一方向D1上延伸并在第三方向D3上具有预定高度，第二布线结构109b可以在第二方向D2上彼此间隔开。第二绝缘夹层102b可以填充第二布线结构109b之间的间隙，例如，第二绝缘夹层102b可以沿着第二布线结构109b在第三方向D3上的整个高度完全地填充相邻的第二布线结构109b之间的间隙。
第二布线结构109b的每个的上表面可以与第二绝缘夹层102b的上表面基本上共平面。例如，第一布线结构109a的上表面可以与第二布线结构109b的上表面基本上共平面。在另一示例中，如果第一布线结构109a通过蚀刻工艺被略微蚀刻，则第一布线结构109a的上表面可以低于第二布线结构109b的上表面。
第一布线结构109a可以具有包括第一阻挡图案106a和第一金属图案108a的堆叠结构。第二布线结构109b可以具有包括第二阻挡图案106b和第二金属图案108b的堆叠结构。第一阻挡图案106a和第二阻挡图案106b可以包括金属，例如钽、钛、钼、钌、钴等和/或金属氮化物例如钽氮化物、钛氮化物等。第一金属图案108a和第二金属图案108b可以包括金属，例如铜、铝、钨等。
第一覆盖图案110可以形成在第二布线结构109b上。第一覆盖图案110可以不形成在第一绝缘夹层102a和第二绝缘夹层102b以及第一布线结构109a上，例如，第一覆盖图案110可以形成为仅直接接触和重叠每个第二布线结构109b的上表面。第一覆盖图案110可以包括导电材料，例如钴。
第一覆盖掩模112a可以覆盖第一覆盖图案110和第二绝缘夹层102b。第一覆盖掩模112a可以包括例如SiCN、SiOC、SiN、SiOCN等。
绝缘覆盖结构130可以形成在第一布线结构109a的表面和第一绝缘夹层102a的表面上。绝缘覆盖结构130可以不形成在第一覆盖掩模112a上，例如，绝缘覆盖结构130可以不形成在衬底100的第二区域中。绝缘覆盖结构130可以包括绝缘材料。
绝缘覆盖结构130可以包括在第一绝缘夹层102a的表面上的第二覆盖图案130a以及在第一布线结构109a的表面上的第三覆盖图案130b。例如，如图1所示，第二覆盖图案130a可以形成在第一绝缘夹层102a的上表面的在相邻的第一布线结构109a之间暴露的部分上。例如，如图1所示，第三覆盖图案130b可以形成在第一布线结构109a的暴露表面(例如在第一绝缘夹层102a之上突出的上表面和侧表面)的部分上。例如，如图1所示，绝缘覆盖结构130可以完全地覆盖第一布线结构109a的暴露表面并完全地覆盖在第一布线结构109a的相邻第一布线结构之间暴露的第一绝缘夹层102a。
在示例实施方式中，第二覆盖图案130a可以包括氧以及第三覆盖图案130b中包括的材料。在一些示例实施方式中，第二覆盖图案130a的材料可以与第三覆盖图案130b的材料基本上相同。绝缘覆盖结构130可以包括具有绝缘性质的金属氮化物、金属氧化物或金属氮氧化物。在示例实施方式中，绝缘覆盖结构130可以包括铝合金，例如铝氮化物、铝氮氧化物、铝氧化物等。在示例实施方式中，铝氮化物层可以形成在第一布线结构109a的表面上，铝氮氧化物层可以形成在第一绝缘夹层102a的表面上。
衬垫层132可以共形地形成在绝缘覆盖结构130、第一覆盖掩模112a以及第二绝缘夹层102b的侧壁上。衬垫层132可以包括例如SiCN、SiOC、SiN、SiOCN等。在示例实施方式中，衬垫层132可以包括与第一覆盖掩模112a的材料基本上相同的材料。或者，可以不形成衬垫层132。
第三绝缘夹层134可以形成在衬垫层132上。第一布线结构109a之间的间隙可以没有用第三绝缘夹层134填充，其可以被称为空气间隙136。例如，如图1所示，第一布线结构109a的每个可以在两个空气间隙136之间。
当没有形成衬垫层132时，空气间隙136可以由第二覆盖图案130a和第三覆盖图案130b以及第三绝缘夹层134限定。当形成衬垫层132时，空气间隙136可以由衬垫层132和第三绝缘夹层134限定。
接触插塞143可以穿过第三绝缘夹层134、衬垫层132和第一覆盖掩模112a延伸，并可以接触第二布线结构109b上的第一覆盖图案110。接触插塞143可以与第二布线结构109b电连接。在一些示例实施方式中，接触插塞143还可以延伸穿过第一覆盖图案110，并可以直接接触第二布线结构109b。
接触插塞143可以具有包括第三阻挡图案140和第三金属图案142的堆叠结构。在示例实施方式中，第三金属图案142可以包括与第一金属图案108a和第二金属图案108b的每个的材料基本上相同的材料。
半导体器件可以包括在其相反两侧的每个处具有空气间隙136的第一布线结构109a。空气可以具有约1的低介电常数，使得第一布线结构109a之间(例如当中)的寄生电容可以极大地减小。因此，第一布线结构109a可以具有减小的RC延迟，并可以具有高的性能。
绝缘覆盖结构130可以形成在第一布线结构109a的表面上，使得包括在第一布线结构109a中的金属的迁移和/或扩散可以通过绝缘覆盖结构130被防止。绝缘覆盖结构130可以形成在第一绝缘夹层102a的表面上，所以来自第一绝缘夹层102a的湿气可以被去除。因此，可以减少由于湿气引起的与时间相关的电介质击穿(TDDB)故障。因此，包括第一布线结构109a的半导体器件可以具有高的可靠性。
半导体器件可以包括第二布线结构109b，包括低k材料的第二绝缘夹层102b可以填充第二布线结构109b之间的间隙。绝缘覆盖结构130可以不形成在第二布线结构109b上。此外，接触插塞143可以形成在具有比第一布线结构109a的结构稳定性更高的结构稳定性的第二布线结构109b上。绝缘覆盖结构130可以不形成在第二布线结构109b上，从而可以减少故障，例如接触插塞143无法适当地接触第一覆盖图案110。
图2至图14是示出根据示例实施方式的制造半导体器件的方法中的阶段的剖视图。
参照图2，衬底100可以包括第一区域和第二区域。初始第一绝缘夹层102可以形成在衬底100上，并且初始第一绝缘夹层102可以被部分地蚀刻以在其上(例如，在其中)形成多个沟槽104。多个第一布线结构109a可以形成为分别填充衬底100的第一区域中的初始第一绝缘夹层102的沟槽104。第一布线结构109a的每个可以包括堆叠的第一阻挡图案106a和第一金属图案108a。多个第二布线结构109b可以形成为分别填充衬底100的第二区域中的初始第一绝缘夹层102的沟槽104。第二布线结构109b的每个可以包括堆叠的第二阻挡图案106b和第二金属图案108b。
初始第一绝缘夹层102可以由低k材料制成。在示例实施方式中，初始第一绝缘夹层102可以由例如用碳掺杂的硅氧化物(SiCOH)或用氟掺杂的硅氧化物(F-SiO2)、多孔硅氧化物、旋涂有机聚合物、或无机聚合物，例如氢倍半硅氧烷(HSSQ)、甲基倍半硅氧烷(MSSQ)等形成。初始第一绝缘夹层102可以通过例如旋涂工艺、化学气相沉积(CVD)工艺或原子层沉积(ALD)工艺形成。
沟槽104可以通过在初始第一绝缘夹层102上形成蚀刻掩模以及使用该蚀刻掩模各向异性地蚀刻初始第一绝缘夹层102而形成。在示例实施方式中，沟槽104的每个可以在第一方向上延伸，并且沟槽104可以在第二方向上彼此间隔开。第一布线结构109a和第二布线结构109b可以形成在沟槽104中，例如，第一布线结构109a和第二布线结构109b可以同时形成在衬底100的第一区域和第二区域的沟槽104中。
具体地，阻挡层可以形成在沟槽104的内壁以及初始第一绝缘夹层102的上表面上。阻挡层可以由金属例如钽、钛、钼、钌、钴等和/或金属氮化物例如钽氮化物、钛氮化物等形成。阻挡层可以形成为具有单层或多层结构。阻挡层可以通过例如CVD工艺、ALD工艺或物理气相沉积(PVD)工艺形成。
金属层可以形成在阻挡层上以填充沟槽104。金属层可以由金属例如铜、铝、钨等形成。在下文中，将仅说明包括铜的金属层的情况。
籽晶铜层可以形成在阻挡层上。包括铜的金属层可以通过电镀工艺形成为完全填充沟槽104。籽晶铜层可以通过使用铜作为靶材料的PVD工艺形成。
金属层和阻挡层可以被平坦化直到初始第一绝缘夹层102的上表面被暴露，以形成第一区域上的第一布线结构109a以及第二区域上的第二布线结构109b。在示例实施方式中，平坦化工艺可以通过化学机械抛光(CMP)被执行。
参照图3，第一覆盖图案110可以选择性地形成在第一布线结构109a和第二布线结构109b上。也就是，第一覆盖图案110可以不形成在初始第一绝缘夹层102上，例如，第一覆盖图案110可以仅形成在第一布线结构109a和第二布线结构109b的顶表面上而不接触初始第一绝缘夹层102。
第一覆盖图案110可以由可通过沉积工艺被选择性地沉积在金属的表面上的材料来形成。此外，第一覆盖图案110可以由不能通过沉积工艺沉积在硅氧化物的表面上的材料形成。
第一覆盖图案110可以由导电材料形成。在示例实施方式中，第一覆盖图案110可以包括例如钴。在示例实施方式中，第一覆盖图案110可以通过PVD工艺形成。第一覆盖图案110可以用作包括在第一布线结构109a中的金属的扩散阻挡层。此外，在随后的工艺中，可以通过第一覆盖图案110防止第一布线结构109a的湿气附着到第一布线结构109a上。
参照图4，第一覆盖掩模层112可以形成在第一覆盖图案110和初始第一绝缘夹层102上。掩模结构114可以形成在第一覆盖掩模层112上。蚀刻掩模116可以形成在掩模结构114上。蚀刻掩模116可以暴露第一区域上的掩模结构114，并可以覆盖第二区域上的掩模结构114。
第一覆盖掩模层112可以用作用于在随后的蚀刻工艺中形成空气间隙的掩模。第一覆盖掩模层112可以用作包括在第二布线结构109b中的金属的扩散阻挡层。在随后的工艺中，可以通过第一覆盖掩模层112防止第一布线结构109a的湿气附着到第一布线结构109a上。第一覆盖掩模层112可以由例如SiCN、SiOC、SiN、SiOCN等形成。
掩模结构114可以用作用于在随后的工艺中图案化第一覆盖掩模层112的掩模。掩模结构114可以形成为具有包括多个层的堆叠结构。在示例实施方式中，掩模结构114可以包括顺序堆叠的钛氮化物层114a、第一硅氮氧化物层114b、旋涂硬掩模层114c以及第二硅氮氧化物层114d。蚀刻掩模116可以包括光致抗蚀剂图案。
参照图5，掩模结构114可以使用蚀刻掩模116顺序地蚀刻。第一覆盖掩模层112可以被蚀刻以在衬底100的第二区域上形成第一覆盖掩模112a。
第一覆盖掩模112a可以覆盖第二区域上的初始第一绝缘夹层102和第一覆盖图案110。此外，第一区域上的初始第一绝缘夹层102和第一覆盖图案110的上表面可以被第一覆盖掩模112a暴露。在蚀刻工艺期间，损伤会在第一区域上的初始第一绝缘夹层102的暴露的上表面处产生。在蚀刻工艺期间，第二区域上的蚀刻掩模116和掩模结构114也可以被去除。
参照图6，衬底100的第一区域中的初始第一绝缘夹层102的暴露的上表面可以使用第一覆盖掩模112a作为蚀刻掩模而被部分地蚀刻。该蚀刻工艺可以包括使用等离子体的干蚀刻工艺。在蚀刻工艺期间，第一损伤部分118可以形成在第一区域上的初始第一绝缘夹层102的上部处。
参照图7，第一区域中的初始第一绝缘夹层102的暴露的上表面可以使用第一覆盖掩模112a作为蚀刻掩模被湿蚀刻预定的厚度。在示例实施方式中，初始第一绝缘夹层102中的第一损伤部分118可以通过蚀刻工艺被完全去除。在示例实施方式中，蚀刻剂可以包括湿蚀刻工艺中的氢氟酸(HF)。在干蚀刻工艺和湿蚀刻工艺期间，第一布线结构109a上的第一覆盖图案110可以被部分地或完全地除去。
参照图8，等离子体处理可以对第一区域上的初始第一绝缘夹层102执行，使得第二损伤部分120可以形成在第一区域上的初始第一绝缘夹层102的上部处。第二损伤部分120可以限定随后形成的空气间隙，例如，第一区域上的初始第一绝缘夹层102的上部可以被等离子体处理以限定随后形成的空气间隙的深度。因此，第二损伤部分120的下表面可以与第一布线结构109a的下表面基本上共平面或高于第一布线结构109a的下表面。
在随后的蚀刻工艺中，初始第一绝缘夹层102的第二损伤部分120的蚀刻速率可以高于初始第一绝缘夹层102的其它部分的蚀刻速率。在示例实施方式中，等离子体处理可以使用气体，例如NH3。
参照图9，第二损伤部分120可以通过湿蚀刻工艺去除。在示例实施方式中，蚀刻剂可以包括湿蚀刻工艺中的氢氟酸(HF)。邻近第一布线结构109a的由除去的第二损伤部分120限定的空间限定随后形成的空气间隙。
第一区域上的第一布线结构109a之间的初始第一绝缘夹层102可以通过蚀刻工艺去除以在第一区域上形成第一绝缘夹层102a。因此，间隙可以形成在第一布线结构109a之间(例如，当中)。然而，第二区域上的第二布线结构109b之间的初始第一绝缘夹层102可以保留，因此可以被称为第二绝缘夹层102b。也就是，第二绝缘夹层102b可以填充第二布线结构109b之间的间隙。
在湿蚀刻工艺中，第二损伤部分120可以被快速地且选择性地蚀刻。由于第二损伤部分120可以在先前的工艺中形成，所以第二损伤部分120可以通过蚀刻工艺被精确地蚀刻以形成具有目标深度的空气间隙。
在湿蚀刻工艺期间，第一布线结构109a上的第一覆盖图案110可以被完全去除，因此第一布线结构109a的上表面可以被暴露。然而，第一覆盖掩模112a可以覆盖第二区域上的第一覆盖图案110和第二绝缘夹层102b，使得第一覆盖图案110可以在干蚀刻工艺和湿蚀刻工艺之后保留在第二布线结构109b上。
或者，初始第一绝缘夹层102可以通过干蚀刻工艺蚀刻。也就是，图5所示的初始第一绝缘夹层102可以被形成，然后初始第一绝缘夹层102可以通过使用等离子体的干蚀刻工艺被蚀刻以形成图9所示的结构。
参照图10，绝缘覆盖结构130可以选择性地形成在第一布线结构109a的表面和第一绝缘夹层102a的表面上。也就是，绝缘覆盖结构130可以不形成在第二区域上的第一覆盖掩模112a上。绝缘覆盖结构130可以共形地形成在第一布线结构109a和第一绝缘夹层102a上。
绝缘覆盖结构130可以包括绝缘材料。在示例实施方式中，绝缘覆盖结构130可以形成为具有例如约0.1nm至约10nm的均匀的厚度。
绝缘覆盖结构130可以包括在第一绝缘夹层102a的表面上的第二覆盖图案130a和在第一布线结构109a的表面上的第三覆盖图案130b。第二覆盖图案130a和第三覆盖图案130b可以彼此连接以具有衬垫的形状。在示例实施方式中，第二覆盖图案130a可以包括氧以及第三覆盖图案130b中包括的材料。在示例实施方式中，第二覆盖图案130a可以包括与第三覆盖图案130b的材料基本上相同的材料。
绝缘覆盖结构130可以由可通过沉积工艺选择性地沉积在金属和硅氧化物的表面上的材料来形成。此外，绝缘覆盖结构130可以由不能通过沉积工艺沉积在例如SiCN、SiOC、SiN、SiOCN的表面上的材料形成。
绝缘覆盖结构130可以包括具有绝缘性质的金属氮化物、金属氧化物或金属氮氧化物。在示例实施方式中，绝缘覆盖结构130可以由铝合金形成，例如铝氮化物、铝氮氧化物、铝氧化物等。
绝缘覆盖结构130可以通过CVD工艺或ALD工艺在约250℃至约450℃的温度形成。例如，铝源气体和氮源气体可以在CVD工艺或ALD工艺中使用用于形成绝缘覆盖结构130。在这种情况下，铝氮化物层(例如，经由铝气体和氮气体)可以形成在第一布线结构109a的表面上(例如在金属的表面上)，铝氮氧化物层(例如，经由相同的铝气体和氮气体)可以形成在第一绝缘夹层102a的表面上(例如在硅氧化物的表面上)。
由于绝缘覆盖结构130形成在第一布线结构109a的表面上，所以可以防止包括在第一布线结构109a中的金属的迁移和/或扩散，例如可以防止在随后的工艺期间包括在第一布线结构109a中的金属的劣化。此外，由于绝缘覆盖结构130形成在第一绝缘夹层102a的表面上，所以可以去除第一绝缘夹层102a中的湿气。因此，可以减少由于湿气引起的TDDB故障。因此，包括第一布线结构109a的半导体器件可以具有高的可靠性。
如果除了第一区域之外，绝缘覆盖结构130还形成在第二区域上的第一覆盖掩模112a的表面上，则绝缘覆盖结构130不能通过随后用于形成接触插塞的蚀刻工艺而被容易地去除。因此，穿过第一覆盖掩模112a用于接触第二布线结构109b的接触插塞会表现出接触故障，例如其中接触插塞不会接触第一覆盖图案110。相反地，在示例实施方式中，绝缘覆盖结构130选择性地仅形成在第一区域上，即，可以不形成在第二区域中的第一覆盖掩模112a上，从而可以减少其中接触插塞不接触第一覆盖图案110的故障。
参照图11，衬垫层132可以共形地形成在绝缘覆盖结构130、第一覆盖掩模112a以及第二绝缘夹层102b的侧壁上。衬垫层132可以通过CVD工艺或ALD工艺形成。衬垫层132可以由例如SiCN、SiOC、SiN、SiOCN等形成。在示例实施方式中，衬垫层132可以具有与第一覆盖掩模112a的材料基本上相同的材料。或者，可以不形成衬垫层132。
参照图12，第三绝缘夹层134可以形成在衬垫层132上。第三绝缘夹层134可以由具有差的台阶覆盖特性的沉积工艺形成。第三绝缘夹层134可以不填充第一布线结构109a之间的间隙，使得空气间隙136可以形成在第一布线结构109a之间(例如，当中)。然而，第二绝缘夹层102b可以形成为填充第二布线结构109b之间(例如，当中)的间隙。因此，空气间隙可以不形成在第二布线结构109b之间。
第三绝缘夹层134可以由低k材料例如用碳掺杂的硅氧化物(SiCOH)或用氟掺杂的硅氧化物(F-SiO2)、多孔硅氧化物、旋涂有机聚合物、或无机聚合物，例如氢倍半硅氧烷(HSSQ)、甲基倍半硅氧烷(MSSQ)等形成。在示例实施方式中，第三绝缘夹层134可以包括与第一绝缘夹层102a和第二绝缘夹层102b的材料基本上相同的材料。
参照图13，第三绝缘夹层134、衬垫层132和第一覆盖掩模112a可以被蚀刻以形成暴露形成在第二布线结构109b的上表面上的第一覆盖图案110的接触孔138。在一些示例实施方式中，在用于形成接触孔138的蚀刻工艺期间，第一覆盖图案110也可以被蚀刻。在这种情况下，接触孔138可以暴露第二布线结构109b的上表面。
在其相反两侧的每个处具有空气间隙136的第一布线结构109a可以具有比在其相反两侧没有空气间隙的第二布线结构109b的稳定性低的稳定性。因此，优选地，接触孔138可以形成在第二布线结构109b上。如上所述，绝缘覆盖结构130可以不形成在第一覆盖掩模112a的上表面上，从而可以容易地形成接触孔138。
参照图14，导电材料可以填充接触孔138以形成接触插塞143。导电材料可以包括金属。
在示例实施方式中，接触插塞143可以具有包括第三阻挡图案140和第三金属图案142的堆叠结构。具体地，阻挡层可以形成在第三绝缘夹层134以及接触孔138的侧壁和底部上。金属层可以形成在阻挡层上以充分地填充接触孔138。金属层和阻挡层可以被平坦化，直到第三绝缘夹层134的上表面被暴露以形成包括第三阻挡图案140和第三金属图案142的接触插塞143。在示例实施方式中，第三金属图案142可以包括与第一金属图案108a和第二金属图案108b的材料基本上相同的材料。如上所述，可以制造包括多个布线结构的半导体器件。
图15是示出根据示例实施方式的半导体器件的剖视图。
半导体器件可以与图1的半导体器件基本上相同或相似，除了第一布线结构和第二布线结构上的上覆盖图案之外。因此，同样的附图标记指代相同的元件，并且其详细描述在这里被省略。
参照图15，上覆盖图案111可以形成在第一布线结构109a和第二布线结构109b上。
第一布线结构109a可以包括第一阻挡图案106a和第一金属图案108a，第二布线结构109b可以包括第二阻挡图案106b和第二金属图案108b。在示例实施方式中，第一金属图案108a和第二金属图案108b可以包括例如铜。上覆盖图案111可以形成在第一金属图案108a和第二金属图案108b的上表面上在沟槽104内。
在示例实施方式中，上覆盖图案111可以包括锰。上覆盖图案111还可以包括非常少量的铜。
上覆盖图案111可以形成在第一金属图案108a和第二金属图案108b上，并可以接触第一阻挡图案106a和第二阻挡图案106b。也就是，上覆盖图案111可以形成在第一金属图案108a的上表面与绝缘覆盖结构130之间，并可以形成在第二金属图案的上表面与第一覆盖图案110之间。
在示例实施方式中，第一金属图案108a和第二金属图案108b的每个的上表面可以比第二绝缘夹层102b的上表面低。上覆盖图案111可以形成在第二绝缘夹层102b的沟槽104的每个中。在示例实施方式中，上覆盖图案111的上表面可以与第二绝缘夹层102b的上表面基本上共平面。
在一些示例实施方式中，上覆盖图案111可以围绕第一金属图案108a和第二金属图案108b的表面。在这种情况下，上覆盖图案111可以形成在第一金属图案108a的上表面上以及在第一阻挡图案106a与第一金属图案108a的侧壁和下表面之间，并可以形成在第二金属图案108b的上表面上以及在第二阻挡图案106b与第二金属图案108b的侧壁和下表面之间。包括在第一金属图案108a和第二金属图案108b中的铜的扩散可以通过上覆盖图案111被防止。
图16是示出根据示例实施方式的制造半导体器件的方法中的阶段的剖视图。此方法包括与参照图2至图14所示的那些工艺基本上相同或相似的工艺。然而，在用于形成第一布线结构和第二布线结构的工艺中，上覆盖图案也可以被形成。
首先，可以执行参照图2所示的工艺。也就是，初始第一绝缘夹层102可以形成在衬底100上，初始第一绝缘夹层102可以被各向异性地蚀刻以在其上形成沟槽104。阻挡层可以形成在沟槽104的内壁和初始第一绝缘夹层102的上表面上。
参照图16，籽晶铜层可以形成在阻挡层上。初始铜层可以通过电镀工艺形成在籽晶铜层上以填充沟槽104。该电镀工艺可以使用包括铜离子、非常少量的锰离子和添加剂的电解质溶液来执行。在示例实施方式中，电解质溶液中的铜源可以包括铜烷基磺酸盐，例如铜磺酸盐、甲磺酸盐等。初始铜层可包括铜和非常少量的锰。
初始铜层可以被退火。退火工艺可以在约200℃至约450℃的温度被执行。初始铜层中的锰的原子可以迁移到初始铜层的上部中，使得初始铜层可以转变成铜层和覆盖铜层的上表面的上覆盖层。上覆盖层可以包括锰。
铜层、上覆盖层和阻挡层可以被平坦化直到初始第一绝缘夹层102的上表面可以被暴露。因此，第一阻挡图案106a、第一金属图案108a和上覆盖图案111可以形成在第一区域上的沟槽104的每个中，第二阻挡图案106b、第二金属图案108b和上覆盖图案111可以形成在第二区域上的沟槽104的每个中。
然后，与参照图3至图14示出的工艺基本上相同或相似的工艺可以被执行以形成图15所示的半导体器件。
图17是示出根据示例实施方式的半导体器件的剖视图。该半导体器件可以包括参照图1描述的半导体器件的元件，并且还包括其它元件。因此，同样的附图标记指代相同的元件，并且这里省略对其的详细描述。
参照图17，下部结构可以形成在衬底100上。
第一绝缘夹层102a、第二绝缘夹层102b、第三绝缘夹层134、第一布线结构109a、第二布线结构109b、接触插塞143、第一覆盖图案110和绝缘覆盖结构130可以形成在下部结构上。第四绝缘夹层144、第五绝缘夹层154和第三布线结构149可以形成在第三绝缘夹层134上。
在示例实施方式中，下部结构可以包括用于逻辑电路的单位器件。下部结构可以包括例如晶体管92、下绝缘夹层94、下布线等。在示例实施方式中，隔离图案90可以形成在衬底100上，衬底100的有源区和场区可以由隔离图案90限定。晶体管92可以形成在衬底100上，下绝缘夹层94可以覆盖晶体管92。
在示例实施方式中，参照图1所示的结构可以形成在下部结构上。或者，参照图15所示的结构可以形成在下部结构上。
第四绝缘夹层144可以形成在第三绝缘夹层134上。第四绝缘夹层144可以包括其上的上沟槽145。第三布线结构149可以形成在上沟槽145中。第三布线结构149可以在第一方向上延伸，并且多个第三布线结构149可以在第二方向上彼此间隔开。第四绝缘夹层144可以填充第三布线结构149之间的间隙，使得没有空气间隙可以邻近第三布线结构149形成。第三布线结构149中的一些可以接触接触插塞143。
在示例实施方式中，第三布线结构149可以形成在衬底100的第一区域和第二区域上。第三布线结构149的每个可以包括第四阻挡图案146和第四金属图案148。
第四覆盖图案150可以形成在第三布线结构149的上表面上。第四覆盖图案150可以不形成在第四绝缘夹层144上。第四覆盖图案150可以包括导电材料，例如钴。第四覆盖图案150可以具有与第一覆盖图案110的材料基本上相同的材料。
第二覆盖掩模层152可以形成在第四覆盖图案150和第四绝缘夹层144上。第二覆盖掩模层152可以由例如SiCN、SiOC、SiN、SiOCN等形成。第二覆盖掩模层152可以具有与第一覆盖掩模112a的材料基本上相同的材料。第五绝缘夹层154可以形成在第二覆盖掩模层152上。
如上所述，半导体器件可以包括堆叠在超过两个水平面中的多个布线结构。在其相反两侧的每个处具有空气间隙的第一布线结构109a和在其相反两侧处没有空气间隙的第二布线结构109b可以形成在相同的水平面处。此外，在其相反两侧的每个处没有空气间隙的第三布线结构149可以形成在第一布线结构109a和第二布线结构109b上。
图18和图19是示出根据示例实施方式的制造半导体器件的方法中的阶段的剖视图。
参照图18，图17的下部结构可以形成在衬底100上。
在示例实施方式中，隔离图案90可以形成在衬底100上，衬底100的有源区和场区可以通过隔离图案90限定。晶体管92可以形成在衬底100上，下绝缘夹层94可以形成为覆盖晶体管92。下布线结构可以形成在下绝缘夹层中。
在示例实施方式中，参照图2至图14示出的工艺可以被执行以在下部结构上形成参照图1所示的结构。或者，参照图16所示的工艺可以在下部结构上被执行以在下部结构上形成参照图15所示的结构。
参照图19，第四绝缘夹层144可以形成在第三绝缘夹层134上。第四绝缘夹层144可以被部分地蚀刻以形成多个上沟槽145。上沟槽145中的一些可以暴露接触插塞143。
包括第四阻挡图案146和第四金属图案148的第三布线结构149可以形成在上沟槽145的每个中。用于形成第三布线结构149的工艺可以与用于形成参照图2示出的第一布线结构109a和第二布线结构109b的工艺基本上相同。
第四覆盖图案150可以形成在第三布线结构149上。用于形成第四覆盖图案150的工艺可以与用于形成参照图3所示的第一覆盖图案110的工艺基本上相同。
再参照图17，第二覆盖掩模层152可以形成在第四绝缘夹层144和第四覆盖图案150上。用于形成第二覆盖掩模层152的工艺可以与用于形成参照图4示出的第一覆盖掩模层的工艺基本上相同。第五绝缘夹层154可形成在第二覆盖掩模层152上。
因此，可以制造包括堆叠在超过两个水平面中的多个布线结构的半导体器件。
图20是示出根据示例实施方式的半导体器件的剖视图。该半导体器件可以包括参照图1描述的半导体器件的元件，并且还包括其它元件。因此，相同的附图标记指代相同的元件，这里省略关于其的详细描述。
参照图20，下部结构可以形成在衬底上。
第一绝缘夹层102a、第二绝缘夹层102b、第三绝缘夹层134、第一布线结构109a、第二布线结构109b、接触插塞143、第一覆盖图案110和绝缘覆盖结构130可以形成在下部结构上。第四绝缘夹层144a、第五绝缘夹层144b、第六绝缘夹层154a、第三布线结构149a和第四布线结构149b可以形成在第三绝缘夹层134上。
下部结构可以包括用于形成逻辑电路的单位器件。下部结构可以与参照图17所示的下部结构基本上相同。
在示例实施方式中，参照图1所示的结构可以形成在下部结构上。或者，参照图15所示的结构可以形成在下部结构上。
第四绝缘夹层144a可以形成在第三绝缘夹层134的与空气间隙部分重叠的部分上，第五绝缘夹层144b可以形成在第三绝缘夹层134的与空气间隙部分没有重叠的部分上。
参照图1所示的布线结构可以形成在第四绝缘夹层144a以及第五绝缘夹层144b的上部和内部上。
具体地，第三布线结构149a可以形成在第四绝缘夹层144a上，第四布线结构149b可以形成在第五绝缘夹层144b上。第三布线结构149a可以包括第三阻挡图案146a和第三金属图案148a，第四布线结构149b可以包括第四阻挡图案146b和第四金属图案148b。第三布线结构149a和第四布线结构149b可以分别具有与第一布线结构109a和第二布线结构109b的结构基本上相同的结构。
第四覆盖图案150a可以形成在第四布线结构149b上。第二覆盖掩模152a可以形成在第五绝缘夹层144b和第四覆盖图案150a上。
上绝缘覆盖结构156可以形成在第三布线结构149a的表面和第四绝缘夹层144a的表面上。上绝缘覆盖结构156可以包括在第四绝缘夹层144a上的第五覆盖图案156a以及在第三布线结构149a上的第六覆盖图案156b。上衬垫层158可以共形地形成在上绝缘覆盖结构156、第二覆盖掩模152a以及第五绝缘夹层144b的侧壁上。
第四布线结构149b中的一些可以接触接触插塞143。
第六绝缘夹层154a可以形成在上衬垫层158上。第三布线结构149a之间的间隙可以保留在第六绝缘夹层154a下面。因此，上空气间隙160可以形成在第三布线结构149a之间。
在示例实施方式中，上空气间隙160可以在从衬底100的上表面的垂直方向上与第一区域对准。或者，上空气间隙160可以不在垂直方向上与第一区域对准。也就是，上空气间隙160可以在垂直方向上与第二区域对准。
如上所述，半导体器件可以包括堆叠在超过两个水平面中的多个布线结构。布线结构可以包括在其相反两侧的每个处具有空气间隙的第一布线结构和第三布线结构以及在其相反两侧处没有空气间隙的第二布线结构和第四布线结构。
半导体器件可以通过以下工艺制造。首先，参照图18和图19示出的工艺可以被执行以形成图19所示的结构。然后，参照图5至图13示出的工艺可以被执行以形成图20所示的半导体器件。如上所述，包括堆叠在超过两个水平面中的多个布线结构的半导体器件可以被制造。
通过总结和回顾，示例实施方式提供具有高可靠性的半导体器件。示例实施方式还提供制造具有高可靠性的半导体器件的方法。
也就是，根据示例实施方式，半导体器件可以包括第一布线结构之间的空气间隙，覆盖结构可以(例如完全地)覆盖第一(例如铜)布线结构和在其间的绝缘夹层的表面(例如暴露表面)。因此，由于形成覆盖结构，绝缘夹层的表面上的湿气可以被去除，从而可以减少第一布线结构的TDDB故障。此外，由于第一布线结构的上表面被绝缘覆盖结构覆盖，所以可以减少金属从第一布线结构迁移出去，从而减少布线结构的金属劣化。此外，由于绝缘覆盖结构不形成在第二布线结构上，所以接触插塞可以通过后续工艺容易地形成在第二布线结构上。
这里已经公开了示例实施方式，并且尽管采用了特定的术语，但是它们仅以一般的和描述性的含义来使用和解释，而不是为了限制的目的。在一些情况下，如在本申请的提交时对本领域普通技术人员将是明显的，结合特定实施方式描述的特征、特性和/或元件可以单独地使用或与结合其它实施方式描述的特征、特性和/或元件组合地使用，除非明确地另行指示。因此，本领域技术人员将理解，可以进行在形式和细节上的各种改变，而不背离如所附权利要求书中阐述的本发明的精神和范围。
2016年11月7日在韩国知识产权局提交且名称为“半导体器件及其制造方法”的韩国专利申请第10-2016-0147324号通过引用整体地结合于此。

Claims (24)

1.一种半导体器件，包括：
在衬底的第一区域上的第一绝缘夹层和在所述衬底的第二区域上的第二绝缘夹层；
在所述第一绝缘夹层上的多个第一布线结构，所述多个第一布线结构彼此间隔开；
多个第二布线结构，分别填充所述第二绝缘夹层上的多个沟槽；
绝缘覆盖结构，选择性地在所述多个第一布线结构之间的所述第一绝缘夹层的表面上以及在所述多个第一布线结构的每个的侧壁和上表面上，所述绝缘覆盖结构包括绝缘材料；
第三绝缘夹层，在所述多个第一布线结构和所述多个第二布线结构上；以及
空气间隙，在所述多个第一布线结构之间在所述第三绝缘夹层下面，
其中所述绝缘覆盖结构包括第二覆盖图案和第三覆盖图案，所述第二覆盖图案在所述多个第一布线结构之间的所述第一绝缘夹层的所述表面上，所述第三覆盖图案在所述多个第一布线结构的每个的所述侧壁和所述上表面上。
2.如权利要求1所述的半导体器件，其中所述绝缘覆盖结构包括铝合金。
3.如权利要求1所述的半导体器件，其中所述第二覆盖图案包括氧以及包括在所述第三覆盖图案中的材料。
4.如权利要求1所述的半导体器件，还包括在所述多个第二布线结构上的包括导电材料的第一覆盖图案。
5.如权利要求1所述的半导体器件，还包括覆盖所述第二绝缘夹层和所述多个第二布线结构的第一覆盖掩模。
6.如权利要求5所述的半导体器件，其中所述第一覆盖掩模包括SiOC、SiN或SiOCN。
7.如权利要求5所述的半导体器件，还包括在所述绝缘覆盖结构和所述第一覆盖掩模上的衬垫层。
8.如权利要求5所述的半导体器件，还包括延伸穿过所述第三绝缘夹层和所述第一覆盖掩模的接触插塞，所述接触插塞与所述第二布线结构电连接。
9.如权利要求1所述的半导体器件，其中所述多个第一布线结构和所述多个第二布线结构的上表面以及所述第二绝缘夹层的上表面彼此共平面。
10.如权利要求1所述的半导体器件，其中所述多个第一布线结构和所述多个第二布线结构的每个包括阻挡图案和包含铜的金属图案。
11.如权利要求10所述的半导体器件，还包括在所述多个第一布线结构和所述多个第二布线结构的每个上的包含锰的上覆盖图案。
12.如权利要求1所述的半导体器件，还包括：
在所述第三绝缘夹层上的第四绝缘夹层；以及
多个第三布线结构，分别在所述第四绝缘夹层中的多个沟槽中。
13.如权利要求12所述的半导体器件，还包括覆盖所述第四绝缘夹层和所述多个第三布线结构的第二覆盖掩模层。
14.如权利要求12所述的半导体器件，还包括在所述第四绝缘夹层上的多个第四布线结构，其中所述多个第四布线结构的每个在其相反两侧的每个处具有上空气间隙。
15.一种半导体器件，包括：
在衬底上的第一绝缘夹层；
在所述第一绝缘夹层上的多个第一布线结构，所述多个第一布线结构彼此间隔开；
绝缘覆盖结构，选择性地在所述多个第一布线结构之间的所述第一绝缘夹层的表面上以及在所述多个第一布线结构的每个的侧壁和上表面上，所述绝缘覆盖结构包括绝缘材料；
在所述多个第一布线结构上的第二绝缘夹层；以及
空气间隙，在所述多个第一布线结构之间在所述第二绝缘夹层下面，
其中所述绝缘覆盖结构包括第二覆盖图案和第三覆盖图案，所述第二覆盖图案在所述多个第一布线结构之间的所述第一绝缘夹层的所述表面上，所述第三覆盖图案在所述多个第一布线结构的每个的所述侧壁和所述上表面上。
16.如权利要求15所述的半导体器件，其中所述绝缘覆盖结构包括铝合金。
17.如权利要求15所述的半导体器件，还包括填充所述第一绝缘夹层上的沟槽的第二布线结构。
18.如权利要求17所述的半导体器件，其中所述多个第一布线结构和所述第二布线结构的上表面彼此基本上共平面。
19.如权利要求17所述的半导体器件，还包括在所述第二布线结构上的包括导电材料的第一覆盖图案。
20.一种半导体器件，包括：
在衬底的第一区域上的第一绝缘夹层和在所述衬底的第二区域上的第二绝缘夹层；
在所述第一绝缘夹层上的多个第一布线结构，所述多个第一布线结构彼此间隔开；
多个第二布线结构，分别填充在所述第二绝缘夹层上的多个沟槽；
绝缘覆盖结构，仅在所述衬底的所述第一区域上，所述绝缘覆盖结构覆盖相邻的第一布线结构之间的所述第一绝缘夹层的表面以及所述多个第一布线结构的侧壁和上表面，所述绝缘覆盖结构包括绝缘材料；
第三绝缘夹层，在所述多个第一布线结构和所述多个第二布线结构上；以及
空气间隙，在所述多个第一布线结构之间在所述第三绝缘夹层下面，
其中所述绝缘覆盖结构包括第二覆盖图案和第三覆盖图案，所述第二覆盖图案在所述多个第一布线结构之间的所述第一绝缘夹层的所述表面上，所述第三覆盖图案在所述多个第一布线结构的每个的所述侧壁和所述上表面上。
21.如权利要求20所述的半导体器件，其中所述绝缘覆盖结构覆盖所述多个第一布线结构的所有的暴露表面以及所述第一绝缘夹层的上表面的与所述多个第一布线结构相邻的部分。
22.如权利要求21所述的半导体器件，其中所述空气间隙的底部和至少一个侧壁由所述绝缘覆盖结构限定，并且所述空气间隙的顶部由所述第三绝缘夹层限定。
23.如权利要求22所述的半导体器件，其中所述空气间隙仅在所述第一区域中。
24.如权利要求20所述的半导体器件，其中所述绝缘覆盖结构共形地在所述多个第一布线结构以及相邻的第一布线结构之间的所述第一绝缘夹层上，所述绝缘覆盖结构包括铝合金。
CN201711083442.7A 2016-11-07 2017-11-07 半导体器件及其制造方法 Active CN108074910B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2016-0147324 2016-11-07
KR1020160147324A KR102567527B1 (ko) 2016-11-07 2016-11-07 반도체 소자 및 그 제조 방법.

Publications (2)

Publication Number Publication Date
CN108074910A CN108074910A (zh) 2018-05-25
CN108074910B true CN108074910B (zh) 2023-04-25

Family

ID=62065681

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711083442.7A Active CN108074910B (zh) 2016-11-07 2017-11-07 半导体器件及其制造方法

Country Status (3)

Country Link
US (2) US10199263B2 (zh)
KR (1) KR102567527B1 (zh)
CN (1) CN108074910B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10998228B2 (en) * 2014-06-12 2021-05-04 Taiwan Semiconductor Manufacturing Company, Ltd. Self-aligned interconnect with protection layer
US10665499B2 (en) * 2018-06-28 2020-05-26 Intel Corporation Integrated circuit with airgaps to control capacitance
US11646266B2 (en) * 2019-08-08 2023-05-09 Intel Corporation Helmet structures for semiconductor interconnects
KR20210031170A (ko) 2019-09-11 2021-03-19 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
US11355430B2 (en) * 2019-12-18 2022-06-07 Taiwan Semiconductor Manufacturing Company, Ltd. Capping layer overlying dielectric structure to increase reliability
US11482447B2 (en) * 2020-07-08 2022-10-25 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming an integrated chip having a cavity between metal features
US11658092B2 (en) * 2020-11-13 2023-05-23 Taiwan Semiconductor Manufacturing Company, Ltd. Thermal interconnect structure for thermal management of electrical interconnect structure

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009130126A (ja) * 2007-11-22 2009-06-11 Sharp Corp 半導体装置及びその製造方法
CN104025262A (zh) * 2011-12-29 2014-09-03 英特尔公司 具有罩层的气隙互连以及形成的方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8084352B2 (en) * 2007-06-04 2011-12-27 Panasonic Corporation Method of manufacturing semiconductor device
US8298911B2 (en) 2009-03-26 2012-10-30 Samsung Electronics Co., Ltd. Methods of forming wiring structures
US8456009B2 (en) 2010-02-18 2013-06-04 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure having an air-gap region and a method of manufacturing the same
US8896120B2 (en) 2010-04-27 2014-11-25 International Business Machines Corporation Structures and methods for air gap integration
US9153479B2 (en) 2013-03-11 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Method of preventing a pattern collapse
KR101592196B1 (ko) * 2013-07-31 2016-02-05 주식회사 엘지화학 물성이 상이한 고분자 복합막을 구비하는 라미네이트 시트
KR102154112B1 (ko) * 2013-08-01 2020-09-09 삼성전자주식회사 금속 배선들을 포함하는 반도체 장치 및 그 제조 방법
US9437712B2 (en) * 2014-03-07 2016-09-06 Taiwan Semiconductor Manufacturing Company, Ltd. High performance self aligned contacts and method of forming same
KR102190654B1 (ko) * 2014-04-07 2020-12-15 삼성전자주식회사 반도체 장치 및 이의 제조 방법
US9390967B2 (en) 2014-12-11 2016-07-12 International Business Machines Corporation Method for residue-free block pattern transfer onto metal interconnects for air gap formation
KR102272553B1 (ko) * 2015-01-19 2021-07-02 삼성전자주식회사 반도체 장치 및 이의 제조 방법
KR20160122364A (ko) * 2015-04-14 2016-10-24 삼성전자주식회사 반도체 장치 및 그 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009130126A (ja) * 2007-11-22 2009-06-11 Sharp Corp 半導体装置及びその製造方法
CN104025262A (zh) * 2011-12-29 2014-09-03 英特尔公司 具有罩层的气隙互连以及形成的方法

Also Published As

Publication number Publication date
US20190139813A1 (en) 2019-05-09
KR102567527B1 (ko) 2023-08-16
US20180130697A1 (en) 2018-05-10
US10777449B2 (en) 2020-09-15
KR20180050824A (ko) 2018-05-16
CN108074910A (zh) 2018-05-25
US10199263B2 (en) 2019-02-05

Similar Documents

Publication Publication Date Title
CN108074910B (zh) 半导体器件及其制造方法
US9257437B2 (en) Semiconductor device and method of manufacturing the same
US9082784B2 (en) Method of fabricating a semiconductor device having stacked storage nodes of capacitors in cell region separated from peripheral region
KR20100122701A (ko) 반도체 소자의 제조방법
JP2004193563A (ja) Ｍｉｍキャパシタを有する半導体素子
KR20190087843A (ko) 반도체 장치
US20140159131A1 (en) Reservoir capacitor of semiconductor device and method for fabricating the same
US9478602B2 (en) Method of forming an embedded metal-insulator-metal (MIM) capacitor
US20070218684A1 (en) Method for fabricating storage node contact plug of semiconductor device
US11328994B2 (en) Method for fabricating CU interconnection using graphene
KR100800680B1 (ko) 반도체 소자의 층간 절연막 형성 방법
US7268391B2 (en) Semiconductor device having an under stepped gate for preventing gate failure and method of manufacturing the same
KR20160067349A (ko) 도전 구조물 형성 방법, 반도체 장치 및 반도체 장치의 제조 방법
US8445957B2 (en) Semiconductor device and method of manufacturing the same
KR100831981B1 (ko) 반도체 소자의 콘택플러그 제조 방법
KR20070058112A (ko) 반도체 소자의 제조방법
KR101001058B1 (ko) 반도체 소자 및 그 제조방법
KR20120127026A (ko) 반도체 장치 제조 방법
KR20110013033A (ko) 매립게이트를 구비한 반도체장치 제조 방법
KR20230085819A (ko) 패터닝 프로세스를 위한 막 성막
KR20220100383A (ko) 배선 구조물의 형성 방법
CN116364693A (zh) 半导体结构及其制造方法
JP2015133382A (ja) 半導体装置の製造方法
CN116565021A (zh) 半导体装置及其制造方法
KR20110013050A (ko) 매립게이트를 구비한 반도체장치 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant