CN108550534A - 一种半导体的加工方法 - Google Patents
一种半导体的加工方法 Download PDFInfo
- Publication number
- CN108550534A CN108550534A CN201810431907.1A CN201810431907A CN108550534A CN 108550534 A CN108550534 A CN 108550534A CN 201810431907 A CN201810431907 A CN 201810431907A CN 108550534 A CN108550534 A CN 108550534A
- Authority
- CN
- China
- Prior art keywords
- wafer
- crystal grain
- processing method
- electrical characteristic
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
本申请公开了一种半导体的加工方法,包括以下步骤:(1)晶圆处理制程,先将晶圆适当清洗,再进行氧化及化学气相沉积,然后进行涂膜、曝光、显影、蚀刻、离子植入和金属溅镀,最后完成数层电路及元件加工与制作;(2)晶圆针测制程,用针测仪对晶圆的每个晶粒检测其电气特性;(3)构装,将单个的晶粒固定在塑胶或陶瓷制的芯片基座上,并把晶粒上蚀刻出的引接线端与基座底部伸出的插脚连接,封胶,最后盖上塑胶盖板,用胶水封死;(4)测试制程,将封装后的芯片置于测试装置的模拟环境下测试其电气特性,包括消耗功率、运行速度和耐压度,经测试后的芯片,依其电气特性划分为不同等级。
Description
技术领域
本发明涉及半导体技术领域,具体涉及一种半导体的加工方法。
背景技术
半导体制造工艺是集成电路实现的手段,也是集成电路设计的基础。自从1948年晶体管发明以来,半导体器件工艺技术的发展经历了三个主要阶段:1950年采用合金法工艺,第一次生产出了实用化的合金结三极管;1955年扩散技术的采用是半导体器件制造技术的重大发展,为制造高频器件开辟了新途径;1960年平面工艺和外延技术的出现是半导体制造技术的重大变革,不但大幅度地提高了器件的频率、功率特性,改善了器件的稳定性和可靠性,而且也使半导体集成电路的工业化批量生产得以成为现实。目前平面工艺仍然是半导体器件和集成电路生产的主流工艺。
晶圆是指硅半导体集成电路制作所用的硅晶片,由于其形状为圆形,故称为晶圆;在硅晶片上可加工制作成各种电路元件结构,而成为有特定电性功能之IC产品。晶圆的原始材料是硅,而地壳表面有用之不竭的二氧化硅。二氧化硅矿石经由电弧炉提炼,盐酸氯化,并经蒸馏后,制成了高纯度的多晶硅,其纯度高达99.999999999%。
晶圆工艺是从大的方面来讲,晶圆生产包括晶棒制造和晶片制造两大步骤,它又可细分为以下几道主要工序(其中晶棒制造只包括下面的第一道工序,其余的全部属晶片制造,所以有时又统称它们为晶柱切片后处理工序)。 晶圆的生产工艺流程 从大的方面来讲,晶圆生产包括晶棒制造和晶片制造两大步骤,它又可细分为以下几道主要工序(其中晶棒制造只包括下面的第一道工序,其余的全部属晶片制造,所以有时又统称它们为晶柱切片后处理工序): 晶棒成长 -- 晶棒裁切与检测 -- 外径研磨 -- 切片 -- 圆边 -- 表层研磨 -- 蚀刻 -- 去疵 -- 抛光 -- 清洗 -- 检验 -- 包装 1、晶棒成长工序:它又可细分为: 1)、融化(Melt Down):将块状的高纯度复晶硅置于石英坩锅内,加热到其熔点1420°C以上,使其完全融化。 2)、颈部成长(Neck Growth):待硅融浆的温度稳定之后,将〈1.0.0〉方向的晶种慢慢插入其中,接着将晶种慢慢往上提升,使其直径缩小到一定尺寸(一般约6mm左右),维持此直径并拉长100-200mm,以消除晶种内的晶粒排列取向差异。 3)、晶冠成长(Crown Growth):颈部成长完成后,慢慢降低提升速度和温度,使颈部直径逐渐加大到所需尺寸(如5、6、8、12吋等)。 4)、晶体成长(Body Growth):不断调整提升速度和融炼温度,维持固定的晶棒直径,只到晶棒长度达到预定值。 5)、尾部成长(Tail Growth):当晶棒长度达到预定值后再逐渐加快提升速度并提高融炼温度,使晶棒直径逐渐变小,以避免因热应力造成排差和滑移等现象产生,最终使晶棒与液面完全分离。到此即得到一根完整的晶棒。 2、晶棒裁切与检测(Cutting & Inspection):将长成的晶棒去掉直径偏小的头、尾部分,并对尺寸进行检测,以决定下步加工的工艺参数。 3、外径研磨(Surface Grinding &Shaping):由于在晶棒成长过程中,其外径尺寸和圆度均有一定偏差,其外园柱面也凹凸不平,所以必须对外径进行修整、研磨,使其尺寸、形状误差均小于允许偏差。 4、切片(WireSaw Slicing):由于硅的硬度非常大,所以在本工序里,采用环状、其内径边缘镶嵌有钻石颗粒的薄片锯片将晶棒切割成一片片薄片。 5、圆边(Edge Profiling):由于刚切下来的晶片外边缘很锋利,硅单晶又是脆性材料,为避免边角崩裂影响晶片强度、破坏晶片表面光洁和对后工序带来污染颗粒,必须用专用的电脑控制设备自动修整晶片边缘形状和外径尺寸。 6、研磨(Lapping):研磨的目的在于去掉切割时在晶片表面产生的锯痕和破损,使晶片表面达到所要求的光洁度。 7、蚀刻(Etching):以化学蚀刻的方法,去掉经上几道工序加工后在晶片表面因加工应力而产生的一层损伤层。 8、去疵(Gettering):用喷砂法将晶片上的瑕疵与缺陷感到下半层,以利于后序加工。 9、抛光(Polishing):对晶片的边缘和表面进行抛光处理,一来进一步去掉附着在晶片上的微粒,二来获得极佳的表面平整度,以利于后面所要讲到的晶圆处理工序加工。 10、清洗(Cleaning):将加工完成的晶片进行最后的彻底清洗、风干。 11、检验(Inspection):进行最终全面的检验以保证产品最终达到规定的尺寸、形状、表面光洁度、平整度等技术指标。 12、包装(Packing):将成品用柔性材料,分隔、包裹、装箱,准备发往以下的芯片制造车间或出厂发往订货客户。
半导体的加工生产线工艺步骤繁多,机器数目量大,同时生产的产品种类一般多达十几种,而这十几种产品的工艺步骤又会出现不同程度的差异,假设机器设备故障等的不确定性因素的发生,使得半导体的加工制造工艺异常复杂。
发明内容
本发明的目的是提供一种半导体的加工方法,实现封装测试自动化,大大降低了不良产品返修的时间,提高了生产效率,具备较好的市场应用前景。
本发明是这样实现的:
一种半导体的加工方法,包括以下步骤:
(1)晶圆处理制程,先将晶圆适当清洗,再在其表面进行氧化及化学气相沉积,然后进行涂膜、曝光、显影、蚀刻、离子植入和金属溅镀,最后在晶圆上完成数层电路及元件加工与制作;
(2)晶圆针测制程,用针测仪对晶圆的每个晶粒检测其电气特性,并将不合格的晶粒标上记号后,将晶圆切开,分割成一颗颗单独的晶粒,再按其电气特性分类,装入不同的托盘中,不合格的晶粒则舍弃;
(3)构装,将单个的晶粒固定在塑胶或陶瓷制的芯片基座上,并把晶粒上蚀刻出的引接线端与基座底部伸出的插脚连接,以作为与外界电路板连接之用,封胶,最后盖上塑胶盖板,用胶水封死;
(4)测试制程,将封装后的芯片置于测试装置的模拟环境下测试其电气特性,包括消耗功率、运行速度和耐压度,经测试后的芯片,依其电气特性划分为不同等级。
半导体的加工方法都要在无尘的环境中进行。
作为优选方案,在进行化学气相沉积过程时,包含有被沉积材料之原子的气体,会被导入受到严密控制的制程反应室内,当这些原子在受热的昌圆表面上起化学反应时,会在晶圆表面产生一层固态薄膜。
作为优选方案,曝光采用的方式为:紫外线、X射线、电子束或极紫外光。
作为优选方案,蚀刻采用湿蚀刻或干蚀刻。
作为优选方案,晶圆针测制程是用白光或雷射光来照射晶圆表面,再由一或多组侦测器接收自晶圆表面绕射出来的光线,并将该影像交由高功能 软件进行底层图案消除,以辨识并发现瑕疵。
作为优选方案,封胶过程为将导线架置于框架上并预热,再将框架置于压模机上的构装模上,再以树脂充填并待硬化。
作为优选方案,测试装置包括测试插槽、计算机、控制器、万用表、气缸传感器、按键、指示灯和开关电源;控制器内设有主控模块、通讯模块、编程器、方波生成模块、继电器控制板、模拟负载和保护模块;通讯模块、编程器、方波生成模块和万用表分别与计算机和主控模块连接,继电器控制板与模拟负载连接,继电器控制板、模拟负载、保护模块、气缸传感器、按键、指示灯和开关电源分别与主控模块连接;测试插槽与模拟负载连接。主控模块为集成电路、PLC控制器或单片机。指示灯设有工作指示灯和故障指示灯。开关电源内设有稳压电源模块。计算机采用windows10操作系统;硬件构架可采用32位或64位存贮服务器,4G-8G内存,4核高性能CPU,128位强加密防火墙。
本申请的优点如下:
1、本申请半导体的加工方法,不仅是一个从原料加工、装配到产品的物料转换过程,还是一个复杂的信息转换传递过程,在制造中发生的相关活动都是信息处理整体中的一部分,而且加入了测试装置,更加通俗的理解就是数据的收集、传递与数据的分析,为中国的高端微电子工艺提供技术支持;
2、本申请半导体的加工方法,其操作方式简便,大大减少了人工的干预;其增加了测试装置,具有电压测量、方波生成、参数测量、通讯、继电器切换、模拟负载及半导体输入检测等多种功能,测试内容丰富,能实现自动化调试测试工作,提高测试效率,节省测试时间,满足批量出货要求;
3、本申请半导体的加工方法,实现封装测试自动化,大大降低了不良产品返修的时间,提高了生产效率,具备较好的市场应用前景。
附图说明
图1是本申请半导体的加工方法的工艺流程图;
图2是本申请半导体的加工方法中测试装置的结构示意图。
具体实施方式
以下结合附图对本申请半导体的加工方法作进一步的说明。
如图1所示,一种半导体的加工方法,包括以下步骤:
(1)晶圆处理制程,先将晶圆适当清洗,再在其表面进行氧化及化学气相沉积,然后进行涂膜、曝光、显影、蚀刻、离子植入和金属溅镀,最后在晶圆上完成数层电路及元件加工与制作;
(2)晶圆针测制程,用针测仪对晶圆的每个晶粒检测其电气特性,并将不合格的晶粒标上记号后,将晶圆切开,分割成一颗颗单独的晶粒,再按其电气特性分类,装入不同的托盘中,不合格的晶粒则舍弃;
(3)构装,将单个的晶粒固定在塑胶或陶瓷制的芯片基座上,并把晶粒上蚀刻出的引接线端与基座底部伸出的插脚连接,以作为与外界电路板连接之用,封胶,最后盖上塑胶盖板,用胶水封死;
(4)测试制程,将封装后的芯片置于测试装置的模拟环境下测试其电气特性,包括消耗功率、运行速度和耐压度,经测试后的芯片,依其电气特性划分为不同等级。
半导体的加工方法都要在无尘的环境中进行。
在进行化学气相沉积过程时,包含有被沉积材料之原子的气体,会被导入受到严密控制的制程反应室内,当这些原子在受热的昌圆表面上起化学反应时,会在晶圆表面产生一层固态薄膜。
曝光采用的方式为:紫外线、X射线、电子束或极紫外光。
蚀刻采用湿蚀刻或干蚀刻。
晶圆针测制程是用白光或雷射光来照射晶圆表面,再由一或多组侦测器接收自晶圆表面绕射出来的光线,并将该影像交由高功能 软件进行底层图案消除,以辨识并发现瑕疵。
封胶过程为将导线架置于框架上并预热,再将框架置于压模机上的构装模上,再以树脂充填并待硬化。
如图2所示,测试装置包括测试插槽、计算机、控制器、万用表、气缸传感器、按键、指示灯和开关电源;控制器内设有主控模块、通讯模块、编程器、方波生成模块、继电器控制板、模拟负载和保护模块;通讯模块、编程器、方波生成模块和万用表分别与计算机和主控模块连接,继电器控制板与模拟负载连接,继电器控制板、模拟负载、保护模块、气缸传感器、按键、指示灯和开关电源分别与主控模块连接;测试插槽与模拟负载连接。主控模块为集成电路、PLC控制器或单片机。指示灯设有工作指示灯和故障指示灯。开关电源内设有稳压电源模块。计算机采用windows10操作系统;硬件构架可采用32位或64位存贮服务器,4G-8G内存,4核高性能CPU,128位强加密防火墙。
尽管本发明的实施方案已公开如上,但其并不仅仅限于说明书和实施方式中所列运用,它完全可以被适用于各种适合本发明的领域,对于熟悉本领域的人员而言,可容易地实现另外的修改,因此在不背离权利要求及等同范围所限定的一般概念下,本发明并不限于特定的细节和这里示出与描述的图例。
Claims (7)
1.一种半导体的加工方法,其特征在于:包括以下步骤:
(1)晶圆处理制程,先将晶圆适当清洗,再在其表面进行氧化及化学气相沉积,然后进行涂膜、曝光、显影、蚀刻、离子植入和金属溅镀,最后在晶圆上完成数层电路及元件加工与制作;
(2)晶圆针测制程,用针测仪对晶圆的每个晶粒检测其电气特性,并将不合格的晶粒标上记号后,将晶圆切开,分割成一颗颗单独的晶粒,再按其电气特性分类,装入不同的托盘中,不合格的晶粒则舍弃;
(3)构装,将单个的晶粒固定在塑胶或陶瓷制的芯片基座上,并把晶粒上蚀刻出的引接线端与基座底部伸出的插脚连接,以作为与外界电路板连接之用,封胶,最后盖上塑胶盖板,用胶水封死;
(4)测试制程,将封装后的芯片置于测试装置的模拟环境下测试其电气特性,包括消耗功率、运行速度和耐压度,经测试后的芯片,依其电气特性划分为不同等级。
2.根据权利要求1所述的半导体的加工方法,其特征在于:在进行化学气相沉积过程时,包含有被沉积材料之原子的气体,会被导入受到严密控制的制程反应室内,当这些原子在受热的晶圆表面上起化学反应时,会在晶圆表面产生一层固态薄膜。
3.根据权利要求1所述的半导体的加工方法,其特征在于:所述曝光采用的方式为:紫外线、X射线、电子束或极紫外光。
4.根据权利要求1所述的半导体的加工方法,其特征在于:所述蚀刻采用湿蚀刻或干蚀刻。
5.根据权利要求1所述的半导体的加工方法,其特征在于:所述晶圆针测制程是用白光或雷射光来照射晶圆表面,再由一或多组侦测器接收自晶圆表面绕射出来的光线,并将该影像交由高功能 软件进行底层图案消除,以辨识并发现瑕疵。
6.根据权利要求1所述的半导体的加工方法,其特征在于:所述封胶过程为将导线架置于框架上并预热,再将框架置于压模机上的构装模上,再以树脂充填并待硬化。
7.根据权利要求1所述的半导体的加工方法,其特征在于:所述测试装置包括测试插槽、计算机、控制器、万用表、气缸传感器、按键、指示灯和开关电源;控制器内设有主控模块、通讯模块、编程器、方波生成模块、继电器控制板、模拟负载和保护模块;通讯模块、编程器、方波生成模块和万用表分别与计算机和主控模块连接,继电器控制板与模拟负载连接,继电器控制板、模拟负载、保护模块、气缸传感器、按键、指示灯和开关电源分别与主控模块连接;测试插槽与模拟负载连接。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810431907.1A CN108550534A (zh) | 2018-05-08 | 2018-05-08 | 一种半导体的加工方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810431907.1A CN108550534A (zh) | 2018-05-08 | 2018-05-08 | 一种半导体的加工方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN108550534A true CN108550534A (zh) | 2018-09-18 |
Family
ID=63513643
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201810431907.1A Pending CN108550534A (zh) | 2018-05-08 | 2018-05-08 | 一种半导体的加工方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN108550534A (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110534410A (zh) * | 2019-08-13 | 2019-12-03 | 大同新成新材料股份有限公司 | 一种半导体芯片生产方法 |
CN110534411A (zh) * | 2019-08-21 | 2019-12-03 | 大同新成新材料股份有限公司 | 一种芯片硅的加工方法 |
CN113410154A (zh) * | 2021-08-20 | 2021-09-17 | 深圳市轻生活科技有限公司 | 一种用于芯片的智能检测方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20140203278A1 (en) * | 2013-01-18 | 2014-07-24 | Infineon Technologies Ag | Chip Package Having Terminal Pads of Different Form Factors |
-
2018
- 2018-05-08 CN CN201810431907.1A patent/CN108550534A/zh active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20140203278A1 (en) * | 2013-01-18 | 2014-07-24 | Infineon Technologies Ag | Chip Package Having Terminal Pads of Different Form Factors |
Non-Patent Citations (3)
Title |
---|
叶同成: "前段工艺竞争激烈 半导体设备业前景不一", 《电子测试》 * |
吴文明等: "《平板显示器的制造与测试》", 30 September 2012 * |
百度文库: "晶圆封装测试工序和半导体制造工艺流程", 《HTTPS://WK.BAIDU.COM/VIEW/5CD00BA70029BD64783E2C02》 * |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110534410A (zh) * | 2019-08-13 | 2019-12-03 | 大同新成新材料股份有限公司 | 一种半导体芯片生产方法 |
CN110534411A (zh) * | 2019-08-21 | 2019-12-03 | 大同新成新材料股份有限公司 | 一种芯片硅的加工方法 |
CN110534411B (zh) * | 2019-08-21 | 2021-07-13 | 大同新成新材料股份有限公司 | 一种芯片硅的加工方法 |
CN113410154A (zh) * | 2021-08-20 | 2021-09-17 | 深圳市轻生活科技有限公司 | 一种用于芯片的智能检测方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108550534A (zh) | 一种半导体的加工方法 | |
CN201238043Y (zh) | 控片和挡片 | |
TW200507151A (en) | Chamber stability monitoring by an integrated metrology tool | |
US20130137196A1 (en) | Method for monitoring devices in semiconductor process | |
JP2005314216A (ja) | 低欠陥半導体部品用の基体ウェーハの製造方法、それにより得られる部品及びその使用 | |
CN105575765A (zh) | 一种晶圆生产工艺 | |
JP2011005604A (ja) | 単結晶インゴットの円筒研削方法 | |
CN111046561A (zh) | 一种晶圆测试的数据地图分析方法 | |
US6379490B1 (en) | System for improving the total thickness variation of a wafer | |
JP2000256094A (ja) | シリコンエピタキシャル成長ウェーハ製造方法およびその装置 | |
JP2004082556A (ja) | 三次元形状造形物の製造方法及びその装置 | |
CN110534410A (zh) | 一种半导体芯片生产方法 | |
JPH0442893A (ja) | シリコンウエーハ | |
Bates | Silicon wafer processing | |
JP6536502B2 (ja) | パーティクルカウンタ校正用ウェーハの作製方法 | |
CN111553875A (zh) | 晶圆生产异常设备查找方法及查找系统 | |
WO2015102183A1 (ko) | 내구성이 향상된 플라즈마 처리 장비용 단결정 실리콘 부품 및 이의 제조 방법 | |
CN112692721B (zh) | Cmp工艺晶圆定位装置和划痕追踪方法 | |
CN107251422A (zh) | 元件制造方法 | |
CN1883890A (zh) | 多线切割载荷控制方法 | |
TW202123359A (zh) | 晶圓製造系統 | |
JP2021106226A (ja) | 半導体ウェーハ用研磨布の使用開始時期の判定方法及びそれを用いた半導体ウェーハの研磨方法、並びに半導体ウェーハ研磨システム | |
CN111958335A (zh) | 一种将大片镀膜玻璃改小圆片的方法 | |
CN104328497A (zh) | 一种sc切或it切晶片的制备方法 | |
TWI316675B (en) | Method of changing process flows for wafers |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20180918 |
|
RJ01 | Rejection of invention patent application after publication |