CN113410154A - 一种用于芯片的智能检测方法 - Google Patents

一种用于芯片的智能检测方法 Download PDF

Info

Publication number
CN113410154A
CN113410154A CN202110957249.1A CN202110957249A CN113410154A CN 113410154 A CN113410154 A CN 113410154A CN 202110957249 A CN202110957249 A CN 202110957249A CN 113410154 A CN113410154 A CN 113410154A
Authority
CN
China
Prior art keywords
detection
chip
indexes
target chip
unqualified
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110957249.1A
Other languages
English (en)
Other versions
CN113410154B (zh
Inventor
郑梅枝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangzhou Tingguan Information Technology Co.,Ltd.
Original Assignee
Shenzhen Light Life Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Light Life Technology Co ltd filed Critical Shenzhen Light Life Technology Co ltd
Priority to CN202110957249.1A priority Critical patent/CN113410154B/zh
Publication of CN113410154A publication Critical patent/CN113410154A/zh
Application granted granted Critical
Publication of CN113410154B publication Critical patent/CN113410154B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/12Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/14Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明提供了一种用于芯片的智能检测方法,步骤1:对目标芯片进行基础检测,当基础检测合格之后,按照目标芯片在不同环境下的执行属性,对目标芯片进行区域划分,并获取每个区域的区域检测列表;步骤2:按照区域检测列表,向对应区域分配检测方式列表,并基于检测方式列表中的检测方式对区域检测列表中的区域构件进行相应检测,判断目标芯片是否合格通过基础检测并结合对不同环境下的区域的检测列表中的构件进行对应方式的检测,提高检测有效性,保证芯片使用效率。

Description

一种用于芯片的智能检测方法
技术领域
本发明涉及智能检测技术领域,特别涉及一种用于芯片的智能检测方法。
背景技术
大公司的每日流水的芯片就有几万片,一般都是人为去测试,且一般单单将芯片置于一种检测环境中去测试,在测试的过程中,根据测试结果,会粗暴的把芯片分成好的/坏的这两部分,坏的会直接被舍弃,由于是人为测试芯片的合格,导致芯片在实验中的实际使用过程中,可能会因为先前的测试不过关,导致某些故障仍然存在,其人工测试,会大大降低日常对芯片的有效使用效率。
因此,本发明提出一种用于芯片的智能检测方法。
发明内容
本发明提供一种用于芯片的智能检测方法,用以通过基础检测以及结合对不同环境下的区域的检测列表中的构件进行对应方式的检测,提高检测有效性,保证芯片有效使用效率。
本发明提供一种用于芯片的智能检测方法,包括:
步骤1:对目标芯片进行基础检测,当基础检测合格之后,按照所述目标芯片在不同环境下的执行属性,对所述目标芯片进行区域划分,并获取每个区域的区域检测列表;
步骤2:按照所述区域检测列表,向对应区域分配检测方式列表,并基于所述检测方式列表中的检测方式对所述区域检测列表中的区域构件进行相应检测,判断所述目标芯片是否合格。
在一种可能实现的方式中,步骤1,对所述目标芯片进行基础检测之前,还包括:
检测制造所述目标芯片的芯片流程,并获取每步流程对应的芯片增加部分;
获取所述芯片流程中每步流程的流程属性;
按照所述流程属性匹配监测方式,并对对应的芯片增加部分进行监测,判断所述芯片增加部分是否合格;
若合格,将所述芯片增加部分进行保留,并继续后续的流程操作;
否则,判定所述目标芯片制造不合格,并进行报警提醒。
在一种可能实现的方式中,当执行完所有步流程后,还包括:
基于第一检测窗口对所述目标芯片的方向面进行第一定位,获取所述方向面的第一检测层;
基于第二检测窗口对所述目标芯片的方向面进行第二定位,获取所述方向面的第二检测层;
将所述第一检测层与第二检测层进行重叠比较,判断是否存在偏移,若存在,提取所述第一检测层基于第二检测层的第一偏移层以及第二检测层基于第一检测层的第二偏移层;
获取所述第一偏移层的第一偏移线条集合,构建第一偏移向量,同时,获取所述第二偏移层的第二偏移线条集合,构建第二偏移向量;
判断所述第一偏移向量与第二偏移向量是否为平行状态,若是,将所述第一检测层和第二检测层分别与标准层进行缺陷检测比较,若存在缺陷,获取所述缺陷的第一位置,若所述第一位置属于无关位置,判定所述目标芯片的外观合格;
若所述第一偏移向量与第二偏移向量为不平行状态,根据重叠比较结果,获取重叠特征,同时,分别获取所述第一偏移层以及第二偏移层的偏移特征;
根据所述重叠特征以及偏移特征,重构所述目标芯片的外观特征;
当所述外观特征都满足对应预设特征约束时,判定所述目标芯片的外观合格;
否则,提取不满足对应预设特征约束的待验证特征,并得到所述待验证特征的待验证面;
获取所述待验证面上的待验证缺陷痕迹,并对所述待验证缺陷痕迹进行轮廓分析以及轮廓内深度分析,确定所述待验证缺陷痕迹是否虚假缺陷,若是,判定所述目标芯片的外观合格;
否则,判定所述目标芯片的外观不合格。
在一种可能实现的方式中,步骤1,对所述目标芯片进行基础检测,包括:
获取所述目标芯片的芯片属性,并根据所述芯片属性向所述目标芯片分配检测点;
获取所述目标芯片上的同面上的检测点,形成检测面;
确定所述目标芯片上每个检测面的检测属性,并基于所述检测属性匹配第一检测方式,按照所述第一检测方式,对对应检测面上的检测点进行单独检测;
根据每个检测面的检测属性,确定是否存在将检测面进行融合的检测;
若存在,获取融合的检测面的检测属性,得到第一属性,并匹配对应的第二检测方式,按照所述第二检测方式,对融合的检测面进行综合检测;
将单独检测结果以及综合检测结果,输入到基础检测模型中,实现对所述目标芯片的基础检测。
在一种可能实现的方式中,步骤1中,按照所述目标芯片在不同环境下的执行属性,对所述目标芯片进行区域划分之前,还包括:
从所述目标芯片的历史测试平台中,获取历史测试集合;
确定所述历史测试集合中每个历史测试方案的历史测试侧重指标,获得指标集合;
对所述指标集合中的指标进行归类分析,获取在不同测试环境下的分析归类结果,并获得每类结果的可行测试属性;
其中,所述可行测试属性即为执行属性。
在一种可能实现的方式中,确定所述历史测试集合中每个历史测试方案的历史测试侧重指标,获得指标集合,包括:
获取每个历史测试方案对所述目标芯片的历史测试路线,并获取历史测试路线上每个关键点的历史测试区域;
捕捉对每个历史测试区域的历史测试结果,建立所述历史测试方案的测试主题与所述历史测试结果的第一关系,同时,记录每个历史测试区域的历史测试时间;
记录在对每个历史测试区域的历史测试过程,确定对应的测试繁琐程度,并建立所述测试繁琐程度与历史测试时间的第二关系;
将所述历史测试路线,输入到测试指标模型中,获得每个关键点处对应的第一测试偏重指标集;
根据所述第一关系以及第二关系,确定与所述关键点对应的历史测试区域的第二测试偏重指标集;
将所述第一测试偏重指标集与第二测试偏重指标集分别进行指标优先级排序,获得第一排序结果以及第二排序结果;
统计所述第一排序结果的指标个数,且为n1,同时,统计第二排序结果中的指标个数,且为n2;
根据所述关键点基于所述历史测试路线的第一权值以及历史测试区域基于所述目标芯片的第二权值,确定提取个数n;
当对应排序结果中的指标个数n1以及n2都大于或等于n时,提取第一排序结果中的前n个第一指标,提取第二排序结果中的前n个第二指标;
获取所述第一指标与第二指标中的重叠指标,并保留;
当所述第一权值大于第二权值时,确定第一指标中的剩余指标是否与第二排序结果中除去第二指标的剩余指标有重叠,若有,将有重叠的剩余指标保留;
当所述第二权值大于第一权值时,确定第二指标中的剩余指标是否与第一排序结果中除去第一指标的剩余指标有重叠,若有,将有重叠的剩余指标保留;
根据保留的所有指标,得到历史测试侧重指标,进而获得指标集合。
在一种可能实现的方式中,
当n1<n,且n2<n时,提取对应排序结果中的全部指标,并保留;
当n1<n,且n2>n时,且第一权值小于第二权值时,提取第一排序结果中的全部指标,并提取所述第二排序结果中前n个指标中的第一特殊指标,进行保留;
当n1<n,且n2>n时,且第一权值大于第二权值时,提取第二排序结果中的前n个指标,同时,提取所述第一排序结果中与第二排序结果中的未重叠指标,进行保留;
当n1>n,且n2<n时,且第一权值小于第二权值时,提取第二排序结果中的全部指标,并提取所述第一排序结果中前n个指标中的第二特殊指标,进行保留;
当n1>n,且n2<n时,且第一权值大于第二权值时,提取第一排序结果中的前n个指标,同时,提取所述第二排序结果中与第一排序结果中的未重叠指标,进行保留。
在一种可能实现的方式中,步骤2:按照所述区域检测列表,向对应区域分配检测方式列表,基于所述检测方式列表中的检测方式对所述区域检测列表中的区域构件进行相应检测,包括:
获取所述区域检测列表对应的所述目标芯片的每个检测区域,并根据所述检测区域的区域属性,来分配对应的检测方式,构成检测方式列表;
按照对应的执行属性,对所述检测方式列表中的所有检测方式进行第一排序,按照区域属性,基于第一排序结果,对所有检测方式进行第二排序,并按照第二排序结果中的检测方式来对对应检测区域进行依次检测。
在一种可能实现的方式中,在确定所述目标芯片不合格之后,还包括:
获取所述目标芯片的不合格集合,并确定所述不合格集合中每个不合格参数与对应标准参数的差值,并按照不合格目标芯片的芯片排列顺序,并构建同类参数的不合格向量;
将所述不合格向量输入到向量审判模型中,确定不合格的目标芯片的不合格成分,并确定判定所述目标芯片为不合格过程中的每种不合格成分的成分权重以及成分占比;
根据所述成分权重以及成分占比,确定不合格目标芯片的不合格等级;
筛选不合格等级低于预设等级的第一芯片,并对每个第一芯片进行重复抽查检测,若与上次检测结果一致,将对应的第一芯片的不合格等级保留,若不一致,判断对应的第一芯片是否处于临近可使用范围;
若是,将对应的第一芯片作为次品进行试验使用;
否则,继续将对应的第一芯片的不合格等级保留;
其中,所述重复抽查检测的抽查间隔为g2。
在一种可能实现的方式中,在确定所述目标芯片合格之后,还包括:
根据合格的目标芯片在不同环境下的执行属性,构建所述合格的目标芯片的执行列表;
向所述执行列表匹配执行特殊信息,同时,基于所有执行属性获取所述合格的目标芯片的公共信息;
基于所述执行特殊信息、公共信息以及基础信息,制造所述目标芯片的电子标签,并将所述电子标签附着在所述目标芯片上。
本发明的其它特征和优点将在随后的说明书中阐述,并且,部分地从说明书中变得显而易见,或者通过实施本发明而了解。本发明的目的和其他优点可通过在所写的说明书、权利要求书、以及附图中所特别指出的结构来实现和获得。
下面通过附图和实施例,对本发明的技术方案做进一步的详细描述。
附图说明
附图用来提供对本发明的进一步理解,并且构成说明书的一部分,与本发明的实施例一起用于解释本发明,并不构成对本发明的限制。在附图中:
图1为本发明实施例中一种用于芯片的智能检测方法的流程图;
图2为本发明实施例中第一检测层与第二检测层的分布图;
图3为本发明实施例中处于不平行状态的检测层之间的关系图;
图4为本发明实施例中关键点与区域的关系图。
具体实施方式
以下结合附图对本发明的优选实施例进行说明,应当理解,此处所描述的优选实施例仅用于说明和解释本发明,并不用于限定本发明。
实施例1:
本发明提供一种用于芯片的智能检测方法,如图1所示,包括:
步骤1:对目标芯片进行基础检测,当基础检测合格之后,按照目标芯片在不同环境下的执行属性,对目标芯片进行区域划分,并获取每个区域的区域检测列表;
步骤2:按照区域检测列表,向对应区域分配检测方式列表,并基于检测方式列表中的检测方式对区域检测列表中的区域构件进行相应检测,判断目标芯片是否合格。
该实施例中,区域检测列表,例如是包括:该区域的区域电路、该区域的区域元器件,如:电阻、电感、电容等、该区域的区域材料、该区域中的连接端口等。
该实施例中,不同环境指的是功率测试环境、运行速度测试环境、耐压度测试环境等,且不同环境下的执行属性,例如,功率测试环境下的执行属性主要是对芯片进行功率测试,且在测试的过程中,测试各个元器件的功率以及每个区域的区域执行功率等信息。
该实施例中,基础检测,可以是指的,芯片测试仪器对芯片进行的检测。
该实施例中,区域构件可以是指的包括各种元器件以及各种电路等在内的。
该实施例中,检测方式列表,是与区域检测列表中需要检测的构件相关的,且不同的构件采用的检测方式可能相同也可能不相同。
上述技术方案的有益效果是:通过基础检测并结合对不同环境下的区域的检测列表中的构件进行对应方式的检测,提高检测有效性,保证芯片使用效率。
实施例2:
基于实施例1的基础上,步骤1,对目标芯片进行基础检测之前,还包括:
检测制造目标芯片的芯片流程,并获取每步流程对应的芯片增加部分;
获取芯片流程中每步流程的流程属性;
按照流程属性匹配监测方式,并对对应的芯片增加部分进行监测,判断芯片增加部分是否合格;
若合格,将芯片增加部分进行保留,并继续后续的流程操作;
否则,判定目标芯片制造不合格,并进行报警提醒。
该实施例中,芯片流程,例如是包括:芯片设计、晶片制作、封装制作,且每个流程中,都对应有整个芯片的增加部分,比如,芯片本体设置好之后,需要给芯片制作引脚,此时,制作的引脚,可以视为增加部分。
该实施例中,芯片设计对应的流程属性为芯片本体属性、引脚属性等,由于在制作芯片引脚的过程中,要保证引脚与本体的有效连接,此时,可以按照引脚属性,来匹配对引脚设计以及设计过程中引脚与本体之间的衔接缝隙进行有效监测的监测方式,来判断新增加的引脚与本体衔接是否合格。
该实施例中,报警提醒,可以是声、光、文字等中的任一种或多种的组合。
上述技术方案的有益效果是:通过确定每步流程对应增加的芯片部分,还结合该步的流程属性,来匹配监测方式,便于对增加部分的合格与否进行有效判断,为检测芯片提供有效基础。
实施例3:
基于实施例2的基础上,当执行完所有步流程后,还包括:
基于第一检测窗口对目标芯片的方向面进行第一定位,获取方向面的第一检测层;
基于第二检测窗口对目标芯片的方向面进行第二定位,获取方向面的第二检测层;
将第一检测层与第二检测层进行重叠比较,判断是否存在偏移,若存在,提取第一检测层基于第二检测层的第一偏移层以及第二检测层基于第一检测层的第二偏移层;
获取第一偏移层的第一偏移线条集合,构建第一偏移向量,同时,获取第二偏移层的第二偏移线条集合,构建第二偏移向量;
判断第一偏移向量与第二偏移向量是否为平行状态,若是,将第一检测层与第二检测层分别与标准层进行缺陷检测比较,若存在缺陷,获取缺陷的第一位置,若第一位置属于无关位置,判定目标芯片的外观合格;
若第一偏移向量与第二偏移向量为不平行状态,根据重叠比较结果,获取重叠特征,同时,分别获取第一偏移层以及第二偏移层的偏移特征;
根据重叠特征以及偏移特征,重构目标芯片的外观特征;
当外观特征都满足对应预设特征约束时,判定目标芯片的外观合格;
否则,提取不满足对应预设特征约束的待验证特征,并得到待验证特征的待验证面;
获取待验证面上的待验证缺陷痕迹,并对待验证缺陷痕迹进行轮廓分析以及轮廓内深度分析,确定待验证缺陷痕迹是否虚假缺陷,若是,判定目标芯片的外观合格;
否则,判定目标芯片的外观不合格。
该实施例中,检测窗口指的是向目标芯片发送激光,基于激光测量,来构建得到检测层,其中,方向面即为芯片本身的,前后左右上下面。
该实施例中,第一检测窗口与第二检测窗口,两者对应的激光大小不同,便于后续进行重叠比较,且第一定位以及第二定位,是为了对芯片的某个相同的面进行定位,来获得相同面的检测层,且通过比较,来得到是否存在偏移。
该实施例中,如图2所示,第一检测层为A1,第二检测层为A2,第一检测层基于第二检测层的第一偏移层为B1,第二检测层基于第一检测层的第二偏移层为B2。
该实施例中,偏移层是由于多个偏移线条构成的,偏移层中包括外围连续的轮廓线条a,b,c,此时,可以根据线条a,b,c来构建偏移向量,且每条线条是包括首尾点坐标以及方向在内的。
该实施例中,平行状态即为两个向量之间平行,且无交集的情况,比如,如图2的情况,此时,对应偏移向量是平行状态,此时视为,在获取第一检测层以及第二检测层的过程中存在获取角度的偏差,但是最后获取的检测层的结果是一致的,因此,可以将第一检测层与第二检测层分别与标准层进行缺陷检测比较,其中,标准层是对应目标芯片处理合格状态下的对应的面的层,且该层是合格的。作为一个对于检测层的评判标准。
该实施例中,第一位置指的是第一检测层上的缺陷位置,且无关位置指的是,该缺陷位置对整体的芯片设计不会产生影响,比如,某个刮蹭位置,可以忽略不计的,此时,可以视为无关位置,且由于获取的检测层本身就是芯片本身的外表层面信息,因此,可以有效对目标芯片的外观进行判断。
该实施例中,不平行状态,如图3所示,由线条a,b,c构成的基于两个检测层的向量不平行,此时,对应的重叠比较结果,即为第一检测层与第二检测层的重叠部分,即获取的重叠部分的信息,即为重叠检测结果,根据该重叠检测结果,来获取重叠特征,即为芯片表面的重叠部分的外观特征。
该实施例中,偏移特征,即为当偏移向量处于不平行状态时,对应的第一检测层与第二检测层不重叠的部分,来获取该不重叠部分的外观特征。
该实施例中,预设特征约束指的是,外观特征是否满足被保留的条件,比如,正常无刮痕的外观、以及有刮痕但是不影响制作芯片的外观,此时都可以视为外观合格,如果存在的有刮痕,且影响芯片制作的外观部分,则将该部分视为对应的待验证特征,且获取该部分的待验证面,进而对其上的缺陷进行深度以及轮廓分析,来验证是否虚假,保证对刮痕等缺陷的合理判断。
该实施例中,外观特征就是由于重叠部分以及偏移特征来构建的,便于获取完整的外观特征。
上述技术方案的有益效果是:通过对目标芯片进行两次定位,来获取检测层,且通过重叠比较,来判断存在的偏移,分别根据不同的偏移层,来构建对应的偏移向量,且通过向量比较,来对外观合格进行分类判断,最后还对缺陷进行虚假判断,有效保证对芯片的检测,保证芯片的有效使用效率。
实施例4:
基于实施例1的基础上,步骤1,对目标芯片进行基础检测,包括:
获取目标芯片的芯片属性,并根据芯片属性向目标芯片分配检测点;
获取目标芯片上的同面上的检测点,形成检测面;
确定目标芯片上每个检测面的检测属性,并基于检测属性匹配第一检测方式,按照第一检测方式,对对应检测面上的检测点进行单独检测;
根据每个检测面的检测属性,确定是否存在将检测面进行融合的检测;
若存在,获取融合的检测面的检测属性,得到第一属性,并匹配对应的第二检测方式,按照第二检测方式,对融合的检测面进行综合检测;
将单独检测结果以及综合检测结果,输入到基础检测模型中,实现对目标芯片的基础检测。
该实施例中,芯片属性,比如是测量电压的芯片,此时电压测量即为该芯片的属性,再根据电压测量的属性,来获取目标芯片的检测点,比如电压输入引脚上的某个点、电压输出引脚上的某个点、电压相关引脚的衔接点等的,可被视为检测点。
该实施例中,基于所有点构成若干个检测面,比如,电压输出引脚构成的一个检测面、电压输入引脚构成的一个检测面,进而分别对每个检测面上的检测点进行单独检测,来获取单独检测结果。
该实施例中,比如电压输出引脚构成的检测面以及电压输入引脚构成的检测面,是否可以融合,若可以,按照电压的输入输出引脚融合后的检测面的属性,来匹配检测属性,即为第一属性,比如,单独检测的时候,根据单独的检测面的属性,如通电属性,来对该检测点进行单独检测;如果是融合后检测的话,比如,融合后的属性,为匹配的两引脚通电后的电压检测,进而实现的一个综合检测。
该实施例中,基础检测模型是预先训练好的,可以依据芯片上的一些检测点的检测结果,来实现对芯片的基础检测,即对芯片的引脚等,来进行最基本的通电检测等。
上述技术方案的有益效果是:通过确定检测点,并对检测点进行单独检测,且结合融合得到的检测面,来进行综合检测,通过两种检测方式,来由基于检测模型检测实现相应的基础检测,为后续芯片检测提供基础。
实施例5:
基于实施例1的基础上,步骤1中,按照目标芯片在不同环境下的执行属性,对目标芯片进行区域划分之前,还包括:
从目标芯片的历史测试平台中,获取历史测试集合;
确定历史测试集合中每个历史测试方案的历史测试侧重指标,获得指标集合;
对指标集合中的指标进行归类分析,获取在不同测试环境下的分析归类结果,并获得每类结果的可行测试属性;
其中,可行测试属性即为执行属性。
该实施例中,历史测试平台记录有目标芯片在不同环境下的测试结果、测试指标等相关参数,进而,来获取对应的历史测试集合。
该实施例中,比如,历史测试集合中存在历史测试方案,1、2、3,此时,方案1中存在指标11、12、13,此时,12是侧重指标,方案2中存在指标21、22、23,此时,21是侧重指标,方案3中存在指标31、32、33,此时,33、32是侧重指标,进而来获得到的指标集合,即为包括侧重指标12、21、32、33在内。
该实施例中,对指标进行归类分析,例如,指标32、21为相同测试环境下的归类结果,指标12、33为相同测试环境下的归类结果,进而获取执行属性,比如,电压测试环境下的侧重指标为功率损耗,此时,功率损耗对应的可行测试属性即为电压测试属性。
上述技术方案的有益效果是:通过历史信息,来获取侧重指标,且通过对指标分类,来向每类结果分配执行属性,保证后续检测的有效执行。
实施例6:
基于实施例5的基础上,确定历史测试集合中每个历史测试方案的历史测试侧重指标,获得指标集合,包括:
获取每个历史测试方案对目标芯片的历史测试路线,并获取历史测试路线上每个关键点的历史测试区域;
捕捉对每个历史测试区域的历史测试结果,建立历史测试方案的测试主题与历史测试结果的第一关系,同时,记录每个历史测试区域的历史测试时间;
记录在对每个历史测试区域的历史测试过程,确定对应的测试繁琐程度,并建立测试繁琐程度与历史测试时间的第二关系;
将历史测试路线,输入到测试指标模型中,获得每个关键点处对应的第一测试偏重指标集;
根据第一关系以及第二关系,确定与关键点对应的历史测试区域的第二测试偏重指标集;
将第一测试偏重指标集与第二测试偏重指标集分别进行指标优先级排序,获得第一排序结果以及第二排序结果;
统计第一排序结果的指标个数,且为n1,同时,统计第二排序结果中的指标个数,且为n2;
根据关键点基于历史测试路线的第一权值以及历史测试区域基于目标芯片的第二权值,确定提取个数n;
当对应排序结果中的指标个数n1以及n2都大于或等于n时,提取第一排序结果中的前n个第一指标,提取第二排序结果中的前n个第二指标;
获取第一指标与第二指标中的重叠指标,并保留;
当第一权值大于第二权值时,确定第一指标中的剩余指标是否与第二排序结果中除去第二指标的剩余指标有重叠,若有,将有重叠的剩余指标保留;
当第二权值大于第一权值时,确定第二指标中的剩余指标是否与第一排序结果中除去第一指标的剩余指标有重叠,若有,将有重叠的剩余指标保留;
根据保留的所有指标,得到历史测试侧重指标,进而获得指标集合。
该实施例中,测试路线指的是对芯片中不同区域进行测试的顺序,如图4所示,存在关键点y1、y2、y3、y4,且每个关键点对应的测试历史区域为Y1、Y2、Y3、Y4,在对每个区域测试的过程中,可以得到对该区域的测试结果,且测试主题,比如是对每个区域进行电阻干扰等的测试,进而可以构建每个区域与主题电阻干扰之间的第一关系,同时,还记录每个测试区域的测试时间。
该实施例中,测试过程指的是对测试区域进行测试的步骤,且通过测试步骤,来确定繁琐程度,建立繁琐程度与测试时间的第二关系,可能存在,越繁琐测试时间越长,或者虽然很繁琐,但是测试时间短之类的关系。
该实施例中,测试指标模型是预先训练好的,因为每个关键点是对应一个测试区域的,因此,通过获取该关键点的测试偏重集,再通过关系进行筛选,得到对应区域的指标集。
比如,根据关键点得到指标1、指标2、指标3,根据第一关系、第二关系,确定对应测试区域指标为,指标1和指标2。
该实施例中,其中,n1大于或等于n2。
该实施例中,比如,不同的测试方案,对应的测试路线是不同的,且每个测试路线基于目标芯片的权值也是不同的,并且,不同测试区域,基于目标芯片的区域权值也是不同的,第一权值以及第二权值越大,对应提取的指标越多,即n值越大。
该实施例中,当n1以及n2都大于或等于n时:
若:第一排序结果:1、2、3、4、5、6、8;第二排序结果:1、2、4、7、3;此时,第一指标:1、2、3、4;第二指标:1、2、4、7;重叠指标为:1、2、4;
当第一权值大于第二权值时:第一指标中的剩余指标为:3;第二排序结果中的剩余指标为:3,此时,重叠,将指标3保留。
上述技术方案的有益效果是:通过确定测试路线中每个关键点的指标以及相关的第一关系和第二关系,得到对应区域的指标集,且通过对关键点以及对应区域的权值的大小进行比较,便于筛选保留有效的检测指标,为检测芯片提供有效检测基础,保证芯片有效使用效率。
实施例7:
基于实施例6的基础上,
当n1<n,且n2<n时,提取对应排序结果中的全部指标,并保留;
当n1<n,且n2>n时,且第一权值小于第二权值时,提取第一排序结果中的全部指标,并提取第二排序结果中前n个指标中的第一特殊指标,进行保留;
当n1<n,且n2>n时,且第一权值大于第二权值时,提取第二排序结果中的前n个指标,同时,提取第一排序结果中与第二排序结果中的未重叠指标,进行保留;
当n1>n,且n2<n时,且第一权值小于第二权值时,提取第二排序结果中的全部指标,并提取第一排序结果中前n个指标中的第二特殊指标,进行保留;
当n1>n,且n2<n时,且第一权值大于第二权值时,提取第一排序结果中的前n个指标,同时,提取第二排序结果中与第一排序结果中的未重叠指标,进行保留。
上述技术方案的有益效果是:将排序结果的个数与n进行分类分析,便于针对不同的情况,将指标的个数进行合理保留,为检测芯片进一步提供有效检测基础。
实施例8:
基于实施例1的基础上,步骤2:按照区域检测列表,向对应区域分配检测方式列表,基于检测方式列表中的检测方式对区域检测列表中的区域构件进行相应检测,包括:
获取区域检测列表对应的目标芯片的每个检测区域,并根据检测区域的区域属性,来分配对应的检测方式,构成检测方式列表;
按照对应的执行属性,对检测方式列表中的所有检测方式进行第一排序,按照区域属性,基于第一排序结果,对所有检测方式进行第二排序,并按照第二排序结果中的检测方式来对对应检测区域进行依次检测。
上述技术方案的有益效果是:通过分配检测方式,并对检测方式进行两次排序,便于对检测区域的有效检测,保证芯片检测的有效性,间接提高芯片的有效使用效率。
实施例9:
基于实施例1的基础上,在确定目标芯片不合格之后,还包括:
获取目标芯片的不合格集合,并确定不合格集合中每个不合格参数与对应标准参数的差值,并按照不合格目标芯片的芯片排列顺序,构建同类参数的不合格向量;
将不合格向量输入到向量审判模型中,确定不合格的目标芯片的不合格成分,并确定判定目标芯片为不合格过程中的每种不合格成分的成分权重以及成分占比;
根据成分权重以及成分占比,确定不合格目标芯片的不合格等级;
筛选不合格等级低于预设等级的第一芯片,并对每个第一芯片进行重复抽查检测,若与上次检测结果一致,将对应的第一芯片的不合格等级保留,若不一致,判断对应的第一芯片是否处于临近可使用范围;
若是,将对应的第一芯片作为次品进行试验使用;
否则,继续将对应的第一芯片的不合格等级保留;
其中,重复抽查检测的抽查间隔为g2。
该实施例中,不合格集合包括若干不合格的目标芯片在内,且每个不合格的目标芯片都具备不合格参数,且对不合格目标芯片的确定,是基于不合格参数确定的,例如:不合格参数为电压参数,通过电压参数确定目标芯片不合格,又比如,基于电流参数,确定目标芯片不合格,基于外观结构参数,确定目标芯片不合格。
该实施例中,同类参数,比如,电流类参数、电压类参数、外观类参数,都可以视为同类,且标准参数都是预先设置好的,进而根据差值来构建同类的不合格向量,比如:存在电压类的不合格芯片,获取的差值构建的向量为{1,2,0,3,2}等,以此类推,比如存在不合格芯片的数量为5个,此时,向量中的0表示第3个不合格芯片的电压类参数是正确的。
该实施例中,由于不合格的目标芯片可能不仅存在一类参数的不合格,还可能存在多类参数的不合格,因此,可以将不合格的多类参数视为不合格目标芯片的不合格成分,且还可以通过对不合格向量进行分析,来判断不合格类参数对应的该类的类权重以及该类参数在所有不合格类参数中的参数占比。
且该类权重即为成分权重,比如权重值为0.2,对应的成分占比,比如,该类中存在10个不合格的参数,且所有类中不合格的参数为10,此时,参数占比为0.5。
比如,对于其中一个不合格的目标芯片:获取其涉及到的所有不合格类参数,将每类不合格参数的成分权重与成分占比相乘,并累加,得到计算结果,通过该计算结果,可以得到不合格等级。
比如:d1f1+d2f2+d3f3=g,此时,d1、d2、d3表示不同类参数的成分权重;f1、f2、f3表示不同类参数的成分占比,进而获取计算结果g,通过确定g所属于的范围,来确定不合格等级。
该实施例中,临近可使用范围指的是,第一芯片不合格,但不是不完全不能使用,比如,第一芯片,存在外观损坏,如:第一芯片上进行模数转换的输出引脚损坏,但是该芯片测量电压的引脚并未损坏,此时,可以将第一芯片进行电压试验使用。
该实施例中,抽查间隔如下:
Figure 100002_DEST_PATH_IMAGE001
其中,
Figure 100002_DEST_PATH_IMAGE002
表示第一芯片的数量;
Figure 100002_DEST_PATH_IMAGE003
表示不合格目标芯片的数量;
Figure 100002_DEST_PATH_IMAGE004
表示
Figure 100002_DEST_PATH_IMAGE005
时,g01对应的抽查间隔函数;
Figure 100002_DEST_PATH_IMAGE006
表示
Figure 100002_DEST_PATH_IMAGE007
时,g01对应的抽查间隔函数; g2表示抽检间隔结果,且取值为整数。
其中,对应的抽查间隔函数,是按照第一芯片的数量以及第一芯片基于所有不合格目标芯片的占比,来基于预设映射表综合确定的一个抽查间隔值;
比如:当g01为6,h为10,此时,基于预设映射表,来筛选得到
Figure DEST_PATH_IMAGE008
且g01=6 相关的抽查间隔值,例如为2,此时,对应的g2为2,此时,从第一芯片中,按照间隔2,抽查3个 芯片进行重复检测。
比如:当g01为100,h为1000,此时,基于预设映射表,来筛选得到
Figure DEST_PATH_IMAGE009
,且 g01=100相关的抽查间隔值,例如为10,此时,对应的g2为10,此时,从第一芯片中,按照间隔 为10,抽查10个芯片进行重复检测。
上述技术方案的有益效果是:通过对不合格目标芯片的不合格参数进行获取,来获取不同类的不合格向量,进而通过确定对应的成分权重以及成分占比,来确定不合格等级,通过进行等级划分,来确定第一芯片是否处于临近使用范围,可以有效对不合格芯片中的部分芯片进行有效回收利用,且通过对第一芯片进行抽查检测,不仅保障第一芯片的检测有效性,还提高检测效率。
实施例10:
基于实施例1的基础上,在确定目标芯片合格之后,还包括:
根据合格的目标芯片在不同环境下的执行属性,构建合格的目标芯片的执行列表;
向执行列表匹配执行特殊信息,同时,基于所有执行属性获取合格的目标芯片的公共信息;
基于执行特殊信息、公共信息以及基础信息,制造目标芯片的电子标签,并将电子标签附着在目标芯片上。
该实施例中,执行列表指的是基于执行属性来进行相关测试,且该相关测试所对应的测试方式的列表;
该实施例中,执行特殊信息,指的是某个芯片所具备的特有的检测方式,且公共信息指的是在对很多目标芯片进行测试过程中,所共有的测试方式。
该实施例中,基础信息指的是该芯片的电流范围信息、电压范围信息、产品规格、产品型号、产品生产日期等。
上述技术方案的有益效果是:通过构建执行列表,并匹配获取执行特殊信息与公共信息,最后与基础信息结合,便于将有效信息传输到电子标签进行存储,保证该芯片的信息的完整性,便于日后对芯片进行再次检测,提供便利。
显然,本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包含这些改动和变型在内。

Claims (10)

1.一种用于芯片的智能检测方法,其特征在于,包括:
步骤1:对目标芯片进行基础检测,当基础检测合格之后,按照所述目标芯片在不同环境下的执行属性,对所述目标芯片进行区域划分,并获取每个区域的区域检测列表;
步骤2:按照所述区域检测列表,向对应区域分配检测方式列表,并基于所述检测方式列表中的检测方式对所述区域检测列表中的区域构件进行相应检测,判断所述目标芯片是否合格。
2.如权利要求1所述的用于芯片的智能检测方法,其特征在于,步骤1,对所述目标芯片进行基础检测之前,还包括:
检测制造所述目标芯片的芯片流程,并获取每步流程对应的芯片增加部分;
获取所述芯片流程中每步流程的流程属性;
按照所述流程属性匹配监测方式,并对对应的芯片增加部分进行监测,判断所述芯片增加部分是否合格;
若合格,将所述芯片增加部分进行保留,并继续后续的流程操作;
否则,判定所述目标芯片制造不合格,并进行报警提醒。
3.如权利要求2所述的用于芯片的智能检测方法,其特征在于,当执行完所有步流程后,还包括:
基于第一检测窗口对所述目标芯片的方向面进行第一定位,获取所述方向面的第一检测层;
基于第二检测窗口对所述目标芯片的方向面进行第二定位,获取所述方向面的第二检测层;
将所述第一检测层与第二检测层进行重叠比较,判断是否存在偏移,若存在,提取所述第一检测层基于第二检测层的第一偏移层以及第二检测层基于第一检测层的第二偏移层;
获取所述第一偏移层的第一偏移线条集合,构建第一偏移向量,同时,获取所述第二偏移层的第二偏移线条集合,构建第二偏移向量;
判断所述第一偏移向量与第二偏移向量是否为平行状态,若是,将所述第一检测层和第二检测层分别与标准层进行缺陷检测比较,若存在缺陷,获取所述缺陷的第一位置,若所述第一位置属于无关位置,判定所述目标芯片的外观合格;
若所述第一偏移向量与第二偏移向量为不平行状态,根据重叠比较结果,获取重叠特征,同时,分别获取所述第一偏移层以及第二偏移层的偏移特征;
根据所述重叠特征以及偏移特征,重构所述目标芯片的外观特征;
当所述外观特征都满足对应预设特征约束时,判定所述目标芯片的外观合格;
否则,提取不满足对应预设特征约束的待验证特征,并得到所述待验证特征的待验证面;
获取所述待验证面上的待验证缺陷痕迹,并对所述待验证缺陷痕迹进行轮廓分析以及轮廓内深度分析,确定所述待验证缺陷痕迹是否虚假缺陷,若是,判定所述目标芯片的外观合格;
否则,判定所述目标芯片的外观不合格。
4.如权利要求1所述的用于芯片的智能检测方法,其特征在于,步骤1,对所述目标芯片进行基础检测,包括:
获取所述目标芯片的芯片属性,并根据所述芯片属性向所述目标芯片分配检测点;
获取所述目标芯片上的同面上的检测点,形成检测面;
确定所述目标芯片上每个检测面的检测属性,并基于所述检测属性匹配第一检测方式,按照所述第一检测方式,对对应检测面上的检测点进行单独检测;
根据每个检测面的检测属性,确定是否存在将检测面进行融合的检测;
若存在,获取融合的检测面的检测属性,得到第一属性,并匹配对应的第二检测方式,按照所述第二检测方式,对融合的检测面进行综合检测;
将单独检测结果以及综合检测结果,输入到基础检测模型中,实现对所述目标芯片的基础检测。
5.如权利要求1所述的用于芯片的智能检测方法,其特征在于,步骤1中,按照所述目标芯片在不同环境下的执行属性,对所述目标芯片进行区域划分之前,还包括:
从所述目标芯片的历史测试平台中,获取历史测试集合;
确定所述历史测试集合中每个历史测试方案的历史测试侧重指标,获得指标集合;
对所述指标集合中的指标进行归类分析,获取在不同测试环境下的分析归类结果,并获得每类结果的可行测试属性;
其中,所述可行测试属性即为执行属性。
6.如权利要求5所述的用于芯片的智能检测方法,其特征在于,确定所述历史测试集合中每个历史测试方案的历史测试侧重指标,获得指标集合,包括:
获取每个历史测试方案对所述目标芯片的历史测试路线,并获取历史测试路线上每个关键点的历史测试区域;
捕捉对每个历史测试区域的历史测试结果,建立所述历史测试方案的测试主题与所述历史测试结果的第一关系,同时,记录每个历史测试区域的历史测试时间;
记录在对每个历史测试区域的历史测试过程,确定对应的测试繁琐程度,并建立所述测试繁琐程度与历史测试时间的第二关系;
将所述历史测试路线,输入到测试指标模型中,获得每个关键点处对应的第一测试偏重指标集;
根据所述第一关系以及第二关系,确定与所述关键点对应的历史测试区域的第二测试偏重指标集;
将所述第一测试偏重指标集与第二测试偏重指标集分别进行指标优先级排序,获得第一排序结果以及第二排序结果;
统计所述第一排序结果的指标个数,且为n1,同时,统计第二排序结果中的指标个数,且为n2;
根据所述关键点基于所述历史测试路线的第一权值以及历史测试区域基于所述目标芯片的第二权值,确定提取个数n;
当对应排序结果中的指标个数n1以及n2都大于或等于n时,提取第一排序结果中的前n个第一指标,提取第二排序结果中的前n个第二指标;
获取所述第一指标与第二指标中的重叠指标,并保留;
当所述第一权值大于第二权值时,确定第一指标中的剩余指标是否与第二排序结果中除去第二指标的剩余指标有重叠,若有,将有重叠的剩余指标保留;
当所述第二权值大于第一权值时,确定第二指标中的剩余指标是否与第一排序结果中除去第一指标的剩余指标有重叠,若有,将有重叠的剩余指标保留;
根据保留的所有指标,得到历史测试侧重指标,进而获得指标集合;
其中,n1的取值范围为[1,7];n2的取值范围为[1,5];n的取值范围为[1,4]。
7.如权利要求6所述的用于芯片的智能检测方法,其特征在于,
当n1<n,且n2<n时,提取对应排序结果中的全部指标,并保留;
当n1<n,且n2>n时,且第一权值小于第二权值时,提取第一排序结果中的全部指标,并提取所述第二排序结果中前n个指标中的第一特殊指标,进行保留;
当n1<n,且n2>n时,且第一权值大于第二权值时,提取第二排序结果中的前n个指标,同时,提取所述第一排序结果中与第二排序结果中的未重叠指标,进行保留;
当n1>n,且n2<n时,且第一权值小于第二权值时,提取第二排序结果中的全部指标,并提取所述第一排序结果中前n个指标中的第二特殊指标,进行保留;
当n1>n,且n2<n时,且第一权值大于第二权值时,提取第一排序结果中的前n个指标,同时,提取所述第二排序结果中与第一排序结果中的未重叠指标,进行保留。
8.如权利要求1所述的用于芯片的智能检测方法,其特征在于,步骤2:按照所述区域检测列表,向对应区域分配检测方式列表,基于所述检测方式列表中的检测方式对所述区域检测列表中的区域构件进行相应检测,包括:
获取所述区域检测列表对应的所述目标芯片的每个检测区域,并根据所述检测区域的区域属性,来分配对应的检测方式,构成检测方式列表;
按照对应的执行属性,对所述检测方式列表中的所有检测方式进行第一排序,按照区域属性,基于第一排序结果,对所有检测方式进行第二排序,并按照第二排序结果中的检测方式来对对应检测区域进行依次检测。
9.如权利要求1所述的用于芯片的智能检测方法,其特征在于,在确定所述目标芯片不合格之后,还包括:
获取所述目标芯片的不合格集合,并确定所述不合格集合中每个不合格参数与对应标准参数的差值,并按照不合格目标芯片的芯片排列顺序,并构建同类参数的不合格向量;
将所述不合格向量输入到向量审判模型中,确定不合格的目标芯片的不合格成分,并确定判定所述目标芯片为不合格过程中的每种不合格成分的成分权重以及成分占比;
根据所述成分权重以及成分占比,确定不合格目标芯片的不合格等级;
筛选不合格等级低于预设等级的第一芯片,并对每个第一芯片进行重复抽查检测,若与上次检测结果一致,将对应的第一芯片的不合格等级保留,若不一致,判断对应的第一芯片是否处于临近可使用范围;
若是,将对应的第一芯片作为次品进行试验使用;
否则,继续将对应的第一芯片的不合格等级保留;
其中,所述重复抽查检测的抽查间隔为g2;
抽查间隔如下:
Figure DEST_PATH_IMAGE001
其中,
Figure DEST_PATH_IMAGE002
表示第一芯片的数量;
Figure DEST_PATH_IMAGE003
表示不合格目标芯片的数量;
Figure DEST_PATH_IMAGE004
表示
Figure DEST_PATH_IMAGE005
时,g01对应的抽查间隔函数;
Figure DEST_PATH_IMAGE006
表示
Figure DEST_PATH_IMAGE007
时,g01对应的抽查间隔函数; g2表示抽检间隔结果,且取值为整数;
其中,对应的抽查间隔函数,是按照第一芯片的数量以及第一芯片基于所有不合格目标芯片的占比,来基于预设映射表综合确定的一个抽查间隔g2。
10.如权利要求1所述的用于芯片的智能检测方法,其特征在于,在确定所述目标芯片合格之后,还包括:
根据合格的目标芯片在不同环境下的执行属性,构建所述合格的目标芯片的执行列表;
向所述执行列表匹配执行特殊信息,同时,基于所有执行属性获取所述合格的目标芯片的公共信息;
基于所述执行特殊信息、公共信息以及基础信息,制造所述目标芯片的电子标签,并将所述电子标签附着在所述目标芯片。
CN202110957249.1A 2021-08-20 2021-08-20 一种用于芯片的智能检测方法 Active CN113410154B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110957249.1A CN113410154B (zh) 2021-08-20 2021-08-20 一种用于芯片的智能检测方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110957249.1A CN113410154B (zh) 2021-08-20 2021-08-20 一种用于芯片的智能检测方法

Publications (2)

Publication Number Publication Date
CN113410154A true CN113410154A (zh) 2021-09-17
CN113410154B CN113410154B (zh) 2021-12-31

Family

ID=77689043

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110957249.1A Active CN113410154B (zh) 2021-08-20 2021-08-20 一种用于芯片的智能检测方法

Country Status (1)

Country Link
CN (1) CN113410154B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114675110A (zh) * 2022-03-31 2022-06-28 深圳市利和兴股份有限公司 一种用于检测射频设备性能的测试平台及射频检测电路
CN114818560A (zh) * 2022-03-07 2022-07-29 江苏汤谷智能科技有限公司 一种基于仿真技术的芯片开发验证系统台
CN115421672A (zh) * 2022-11-04 2022-12-02 中诚华隆计算机技术有限公司 一种基于芯片的数据存储方法、系统及存储介质
CN115796683A (zh) * 2022-12-02 2023-03-14 武汉万驰机械设备租赁有限公司 一种基于人工智能的电子防伪标签生产监测管理系统
CN117148091A (zh) * 2023-11-01 2023-12-01 杭州高坤电子科技有限公司 一种半导体测试方法、系统、终端及存储介质

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101042423A (zh) * 2006-03-23 2007-09-26 矽统科技股份有限公司 检测芯片上缺陷的方法
CN101354413A (zh) * 2007-07-25 2009-01-28 富葵精密组件(深圳)有限公司 芯片测试装置
KR20100073374A (ko) * 2008-12-23 2010-07-01 주식회사 하이닉스반도체 반도체 소자의 결함 검출 방법
US20160307811A1 (en) * 2015-04-16 2016-10-20 Samsung Electronics Co., Ltd. Method of forming a test structure for detecting bad patterns, and method of detecting bad patterns using the same
CN108550534A (zh) * 2018-05-08 2018-09-18 广西桂芯半导体科技有限公司 一种半导体的加工方法
US20190259709A1 (en) * 2018-02-20 2019-08-22 Infineon Technologies Austria Ag Optically Detectable Reference Feature for Die Separation

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101042423A (zh) * 2006-03-23 2007-09-26 矽统科技股份有限公司 检测芯片上缺陷的方法
CN101354413A (zh) * 2007-07-25 2009-01-28 富葵精密组件(深圳)有限公司 芯片测试装置
KR20100073374A (ko) * 2008-12-23 2010-07-01 주식회사 하이닉스반도체 반도체 소자의 결함 검출 방법
US20160307811A1 (en) * 2015-04-16 2016-10-20 Samsung Electronics Co., Ltd. Method of forming a test structure for detecting bad patterns, and method of detecting bad patterns using the same
US20190259709A1 (en) * 2018-02-20 2019-08-22 Infineon Technologies Austria Ag Optically Detectable Reference Feature for Die Separation
CN108550534A (zh) * 2018-05-08 2018-09-18 广西桂芯半导体科技有限公司 一种半导体的加工方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114818560A (zh) * 2022-03-07 2022-07-29 江苏汤谷智能科技有限公司 一种基于仿真技术的芯片开发验证系统台
CN114818560B (zh) * 2022-03-07 2024-02-13 江苏汤谷智能科技有限公司 一种基于仿真技术的芯片开发验证系统台
CN114675110A (zh) * 2022-03-31 2022-06-28 深圳市利和兴股份有限公司 一种用于检测射频设备性能的测试平台及射频检测电路
CN115421672A (zh) * 2022-11-04 2022-12-02 中诚华隆计算机技术有限公司 一种基于芯片的数据存储方法、系统及存储介质
CN115796683A (zh) * 2022-12-02 2023-03-14 武汉万驰机械设备租赁有限公司 一种基于人工智能的电子防伪标签生产监测管理系统
CN115796683B (zh) * 2022-12-02 2023-09-01 成都星盘科技有限公司 一种基于人工智能的电子防伪标签生产监测管理系统
CN117148091A (zh) * 2023-11-01 2023-12-01 杭州高坤电子科技有限公司 一种半导体测试方法、系统、终端及存储介质
CN117148091B (zh) * 2023-11-01 2024-02-06 杭州高坤电子科技有限公司 一种半导体测试方法、系统、终端及存储介质

Also Published As

Publication number Publication date
CN113410154B (zh) 2021-12-31

Similar Documents

Publication Publication Date Title
CN113410154B (zh) 一种用于芯片的智能检测方法
CN112382582B (zh) 一种晶圆测试分类方法及系统
CN103748670B (zh) 区域决定装置、观察装置或检查装置、区域决定方法以及使用了区域决定方法的观察方法或检查方法
US7415387B2 (en) Die and wafer failure classification system and method
US8606536B2 (en) Methods and apparatus for hybrid outlier detection
CN109859163A (zh) 一种基于特征金字塔卷积神经网络的lcd缺陷检测方法
CN113763312B (zh) 使用弱标记检测半导体试样中的缺陷
US11293970B2 (en) Advanced in-line part average testing
US20080091977A1 (en) Methods and apparatus for data analysis
US7765444B2 (en) Failure diagnosis for logic circuits
CN108802535A (zh) 筛选方法、主干扰源识别方法及装置、服务器及存储介质
CN109447108A (zh) 一种集成电路测试数据融合分析方法
CN116385770A (zh) Pcb缺陷板标注和存储方法、系统、电子设备及存储介质
KR102174424B1 (ko) 서버 기반 부품 검사방법 및 그를 위한 시스템 및 장치
CN103368762B (zh) 大数据对比测试方法、系统及装置
Wang et al. Machine learning-based volume diagnosis
TWI222000B (en) Computer-implemented method of defect analysis
Kaur et al. An empirical approach for software fault prediction
CN108073674A (zh) 集成电路芯片中的系统缺陷的故障标识数据库的早期开发
US6895565B2 (en) Methods for predicting board test coverage
Murillo-Morera et al. Software Fault Prediction: A Systematic Mapping Study.
JP4480947B2 (ja) 製品検査内容設定方法、製品検査内容変更方法、製品検査内容設定システム及び製品検査内容変更システム
JP2000298998A5 (zh)
Ivanova et al. Machine learning for in-circuit testing of printed circuit board assembly
Pomeranz et al. Location of stuck-at faults and bridging faults based on circuit partitioning

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20211208

Address after: 510000 Room 201, No. 3, Mengyong street, Dashi street, Panyu District, Guangzhou City, Guangdong Province

Applicant after: Guangzhou Tingguan Information Technology Co.,Ltd.

Address before: 518000 1502, east block, Aidi building, No. 5003, Binhe Avenue, Fumin community, Futian street, Futian District, Shenzhen City, Guangdong Province

Applicant before: SHENZHEN LIGHT LIFE TECHNOLOGY Co.,Ltd.

GR01 Patent grant
GR01 Patent grant